CN1835245B - 嵌有光电二极管区的图像传感器及其制造方法 - Google Patents

嵌有光电二极管区的图像传感器及其制造方法 Download PDF

Info

Publication number
CN1835245B
CN1835245B CN2005101200631A CN200510120063A CN1835245B CN 1835245 B CN1835245 B CN 1835245B CN 2005101200631 A CN2005101200631 A CN 2005101200631A CN 200510120063 A CN200510120063 A CN 200510120063A CN 1835245 B CN1835245 B CN 1835245B
Authority
CN
China
Prior art keywords
transistor
pixel
region
photodiode
source follower
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005101200631A
Other languages
English (en)
Other versions
CN1835245A (zh
Inventor
井上忠夫
山本克义
大川成实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN1835245A publication Critical patent/CN1835245A/zh
Application granted granted Critical
Publication of CN1835245B publication Critical patent/CN1835245B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明提供嵌有光电二极管区的图像传感器及其制造方法。在该图像传感器中形成多个像素，所述像素至少具有一光电二极管、一复位晶体管和源极跟随器晶体管，其中，每个像素包括电荷转移栅晶体管，其位于光电二极管与复位晶体管之间，并且构成使复位晶体管与转移栅晶体管连接的节点的浮动扩散区与该源极跟随器晶体管的栅极连接。此外，光电二极管区被嵌入在阱区的下部，在该阱区中形成每个像素的复位晶体管和源极跟随器晶体管。另外，至少在该浮动扩散区的一部分区域的下部不形成该光电二极管区。

Description

嵌有光电二极管区的图像传感器及其制造方法
相关申请的参考
本申请基于并要求2005年3月17日中请的在先日本专利申请No.2005-077237的权益，在此通过参考的方式援引其全部内容。
技术领域
本发明涉及一种嵌有光电二极管区的图像传感器及其制造方法，更特别地涉及一种图像传感器及其制造方法，在该图像传感器中嵌入光电二极管区以使其在晶体管形成区的下部延伸。
背景技术
图像传感器包括CCD(电荷耦合器件)、APS(有源像素传感器)以及作为APS典型实例的CMOS图像传感器。CCD用在摄影机等等中，而CMOS图像传感器用在低价格的数码照相机等等中。在这两种传感器中，CMOS图像传感器可利用CMOS工艺制成，并且具有低制造成本，由于与CCD图像传感器相比CMOS图像传感器消耗少量的电能，因此CMOS图像传感器用在诸如手机或者便携式信息终端的电池驱动设备中。
CMOS图像传感器包括作为O/E(光/电)转换元件的光电二极管，并且通过借助源极跟随器晶体管等读取光电二极管中聚集的电荷量来提取入射光强度作为电信号。已经使用的CMOS图像传感器是三晶体管型图像传感器，其包括光电二极管、复位晶体管、源极跟随器晶体管和选择晶体管。此外，近来还提出一种四晶体管型APS，在其中光电二极管与复位晶体管之间设置转移栅晶体管。
在四晶体管型APS中，在转移栅晶体管与复位晶体管之间的连接点处设有由浮动扩散层构成的浮动扩散区(FD)。此外，在借助复位晶体管使浮动扩散区达到复位电平之后，在光电二极管区中聚集的电荷被转移至浮动扩散区，并通过使转移栅晶体管导通来改变电势，且电势的变化经由源极跟随器晶体管被转移至信号线。通过检测浮动扩散区复位期间的电势与光电二极管中的电荷的转移期间的电势之差，能够提取从中除去了噪声的信号。
例如，在(2002年1月18日公开的)日本特许公开No.2002-16243中公开三晶体管型和四晶体管型APS。
此外，已经提出一种为了防止光电二极管的溢出而添加溢出漏晶体管(overflow drain transistor)的五晶体管型APS。通过控制溢出漏晶体管，能够控制光电二极管的积分启动时间(integral start time)，并且能够实现采用全景快门系统。
因而，随着性能的不断增强，像素内(in-pixel)晶体管的数量增多，并且光电二极管区的表面积与像素面积之比下降，其导致所谓的孔径比下降。为了解决这个问题，便提出在相邻像素之间共享如晶体管之类的元件。
此外，为了防止孔径比下降，还提出一种结构，其中将光电二极管区嵌入在像素内晶体管形成区之下。例如，在(2002年1月18日公开的)日本特许公开No.2002-16243中公开了这种结构。
图1是在(2002年1月18日公开的)日本特许公开No.2002-16243中公开的CMOS图像传感器的横截面图。转移晶体管TG的栅极55、复位晶体管的栅极58、以及源极跟随器晶体管的栅极61经由栅极氧化膜56、63和64形成在P型外延层52上，该P型外延层52形成在P型半导体衬底51上，并且源极区和漏极区57、59、60和62设置在栅极的两侧。此外，从外延层52的表面起在深度方向上形成高浓度N型光电二极管区53，并且嵌入光电二极管区53以使其在转移栅晶体管、复位晶体管、以及源极跟随器晶体管的下部延伸。此外，光电二极管区53通过在外延层52的表面形成的高浓度P+区与表面绝缘膜54间隔嵌入，从而能够抑制由绝缘膜54的漏电流引起的暗电流。
因而，在日本特许公开No.2002-16243中公开的CMOS图像传感器的情况下，通过在像素内晶体管形成区的下部以重叠方式嵌入光电二极管区来防止孔径比的降低，由此提高光敏度。
但是，在日本特许公开No.2002-16243中公开的CMOS图像传感器具有在像素内晶体管形成区的整个区域下部嵌入的N型光电二极管区53。更特别地，因为N型光电二极管区53直接形成在转移栅晶体管TG和浮动扩散区57的下部，所以难于将转移栅晶体管TG的阈值电压Vth保持得较低，并且使浮动扩散区57的结电容增大。这是因为：为了使嵌入的N型光电二极管区53与表面N型源极区和漏极区电隔离，就需要增大嵌入的N型光电二极管区53与表面N型源极区和漏极区之间的P型外延层52的杂质浓度。由于高浓度P型外延层，转移栅晶体管的沟道区的浓度增大，并且阈值电压变高。当转移栅晶体管TG的阈值电压变高时，从光电二极管区53到浮动扩散区57的电荷转移效率就降低，并且导致灵敏度降低。此外，因为其中形成N型浮动扩散区57的P型外延层52的浓度很高，所以浮动扩散区57的结电容变大。当结电容变大时，与从光电二极管区53转移的电荷相对应的浮动扩散区的电压变化的比例就很小，从而导致灵敏度降低。
此外，因为在日本特许公开No.2002-16243中公开的CMOS图像传感器中，将N型光电二极管区53嵌入在浮动扩散区57的下部，所以这样的CMOS图像传感器不适合这种通过在相邻像素之间共享转移栅晶体管、复位晶体管和源极跟随器晶体管等来提高孔径比的结构。也就是说，在晶体管共享型CMOS图像传感器中，相邻像素的光电二极管区共享浮动扩散区57。但是，当一个像素的光电二极管区53设置在浮动扩散区57的下部时，另一像素的光电二极管区无法设置在那里，并且两个像素的光电二极管区的形状就不相同，这样一个像素与下一个像素的光电二极管的形状就不一致。这种不一致导致每个像素的检测信号不一致，这是不可取的。
发明内容
因此，本发明的目的是提供一种CMOS图像传感器及其制造方法，其中能够增大实际的孔径比，并且提高光敏度。
为了实现上述目的，本发明的第一方案是一种图像传感器，其中形成多个像素，所述像素至少具有一光电二极管、一复位晶体管和一源极跟随器晶体管，其中，每个像素包括电荷转移栅晶体管，其位于光电二极管与复位晶体管之间，并且构成使复位晶体管与转移栅晶体管连接的节点的浮动扩散区与该源极跟随器晶体管的栅极连接。此外，光电二极管区被嵌入在阱区的下部，在该阱区中形成每个像素的复位晶体管和源极跟随器晶体管。另外，至少在该浮动扩散区的一部分区域的下部不形成该光电二极管区。
根据这种结构，在形成复位晶体管和源极跟随器晶体管的阱区的下部形成光电二极管区。因此，能够增大光电二极管区的面积，并且能够增大孔径比。另外，至少在形成浮动扩散区的阱区下部的一部分区域不形成该光电二极管区。结果，无需增大阱区的杂质浓度，从而能够降低浮动扩散区的结电容，并且能够增大电荷的电压变化，由此能够增强光检测灵敏度。
根据本发明的第一方案，在优选实施例中，至少在转移栅晶体管区的一部分区域的下部不形成光电二极管区。为此，无需增大阱区的杂质浓度，从而能够降低转移栅晶体管的阈值电压，并且能够提高电荷转移效率。
为了实现上述目的，本发明的第二方案是一种图像传感器，其包括多个像素，每个像素至少具有光电二极管、复位晶体管和源极跟随器晶体管，其中，每个像素包括电荷转移栅晶体管，其位于光电二极管与复位晶体管之间，并且构成使复位晶体管与转移栅晶体管连接的节点的浮动扩散区与该源极跟随器晶体管的栅极连接。此外，光电二极管区被嵌入在阱区的下部，在该阱区中形成每个像素的复位晶体管和源极跟随器晶体管。另外，相邻的第一和第二像素至少共享复位晶体管、浮动扩散区和源极跟随器晶体管，并且至少在共享的浮动扩散区的一部分区域的下部不形成所述第一和第二像素的光电二极管区。
由于这种结构，对于所述第一和第二像素，经由各转移栅晶体管与共享的浮动扩散区连接的所述光电二极管区的形成可以是相同的，由此能够使像素间的检测信号一致。
在第二方案的情况下，在优选实施例的情形中，在共享的浮动扩散区上形成光屏蔽膜。在浮动扩散区的下部不形成光电二极管区，因此，即使在浮动扩散区上形成光屏蔽膜，也不会发生光敏度的降低。另外，通过切断射入浮动扩散区上的入射光，能够抑制噪声附加到检测信号上。
根据本发明，图像传感器中的像素的实际孔径比增大，并且能够提高光敏度。
附图说明
图1是日本特许公开No.2002-16243中公开的CMOS图像传感器的横截面图：
图2是四晶体管型APS的电路图；
图3是四晶体管型APS的工作波形；
图4是共享的四晶体管型APS的电路图；
图5是第一实施例的像素的布局图；
图6是第二实施例的像素的布局图；
图7A-7C是第二实施例的像素的详细布局图；
图8是第二实施例的像素的详细横截面图；
图9是第二实施例的工序的横截面图；
图10是第二实施例的工序的横截面图；
图11是第二实施例的工序的横截面图；
图12是第三实施例的像素的布局图；
图13是第四实施例的像素的布局图；
图14是第五实施例的像素的布局图；
图15A-C是第五实施例的像素的详细布局图；
图16是第五实施例的像素的详细横截面图；
图17是第六实施例的像素的布局图；
图18是第七实施例的像素的布局图；
图19A-C是第七实施例的像素的详细布局图；
图20是第八实施例的像素的布局图；
图21是第九实施例的像素的横截面图；
图22是第十实施例的像素的横截面图；
图23是第十一实施例的像素的布局图；
图24是第十二实施例的像素的布局图；
图25是第十三实施例的像素的布局图；
图26A-B是第十四实施例的像素的布局图；以及
图27是第十五实施例的像素的布局图。
具体实施方式
下面将结合附图说明本发明的实施例。但是，本发明的技术范围不限于这些实施例，而是覆盖权利要求及其等效范围中出现的项目。
图2是四晶体管型APS的横截面图。图2示出在两行一列中设置的两个像素PX1和PX2。像素PX1和PX2分别由光电二极管PD1和PD2以及四个晶体管组成。这四个晶体管是：复位晶体管RST，其与复位电压VR连接；源极跟随器晶体管SF，同样地，其与复位电压VR连接；选择晶体管SLCT，其在源极跟随器晶体管SF与信号线SGL之间；以及转移栅晶体管TG，其设置在复位晶体管RST与光电二极管PD之间。另外，转移栅晶体管TG与光电二极管PD的阴极连接。此外，连接复位晶体管RST和转移栅晶体管TG的节点分别是浮动扩散区FD1和FD2，并且其与源极跟随器晶体管SF的栅极连接。
图3是四晶体管型APS的工作波形图。假定选择像素PX1的情况进行说明。首先，在通过驱动选择线SLCT1(图3中的Select)至高电平来使选择晶体管SLCT导通的状态下，通过驱动复位线RST1至高电平来使复位晶体管RST导通，并且将浮动扩散区FD1复位至复位电压电平VR。复位电平作为噪声信号经由源极跟随器晶体管SF和选择晶体管SLCT被输出至信号线SGL(图3中的Signal)。随后，当转移栅晶体管TG导通时，由聚集在光电二极管PD的阴极中的电子组成的电荷被转移至浮动扩散区FD1，并且浮动扩散区FD的电压下降。被转移的电荷量Q除以浮动扩散区FD的寄生电容C得到电压降ΔV。减小的浮动扩散区FD的电平作为检测信号被输出至信号线SGL。输出电路(未示出)检测噪声信号与检测信号之间的电平差ΔV，并且将其作为像素光强度信号输出。
这样，为了增大由此检测出的检测光强度信号ΔV，就需要通过增大光电二极管上的光入射量来提高O/E转换效率，并且减小浮动扩散区FD的寄生电容C。
图4是共享的四晶体管型APS的电路图。在图2中所示的四晶体管型APS中为每个像素设置四个晶体管。为此，构成光电二极管形成的表面积与像素表面积之比的孔径比下降。为了解决这个问题，在图4的传感器中，相邻的像素共享复位晶体管RST、源极跟随器晶体管SF、以及选择晶体管SLCT。如果在共享区SHARED中形成三个晶体管，则可为两个像素设置五个晶体管，即，为每个像素设置2.5个晶体管，由此能够抑制孔径比的下降。
共享的四晶体管型APS的工作与图3中的类似，在使选择晶体管SLCT导通的状态下，借助复位晶体管RST使浮动扩散区FD1和FD2复位，在这种状态下读取噪声信号，然后通过借助转移栅极信号TG1使光电二极管PD1的一个转移栅晶体管TG导通，由此读取检测信号。此外，为了读取更多像素信号，重复相同的操作。也就是说，三个共享的晶体管均用于读取每个像素的信号。
第一实施例
图5是第一实施例的像素的布局图。第一实施例对应于图2中的四晶体管型APS。图5示出分别在顶部和底部具有两个像素PX1和PX2的布局。每个像素PX1和PX2被由浅沟槽隔离(STI)构成的隔离沟槽结构STI隔离，例如，每个像素设有浮动扩散区FD、转移栅晶体管TG、复位晶体管RST、源极跟随器晶体管SF、和选择晶体管SL(在布局图中缩写为“SL”)。每个晶体管包括栅极TGg、RSTg、SFg和SLg，用粗框显示源极和漏极，并且像素内隔离沟槽结构显示为“STIp”。此外，转移栅晶体管TG的源极是光电二极管区PD。同一晶体管TG的漏极对应于浮动扩散区FD。
此外，在各个像素PX1和PX2中，光电二极管区PD形成在不形成浮动扩散区FD和晶体管的衬底表面的附近，并且光电二极管区PD嵌入在除了浮动扩散区FD和转移栅晶体管TG的下部之外的区域中。也就是说，光电二极管PD还嵌入在复位晶体管RST、源极跟随器晶体管SF、以及选择晶体管SL的下部。在该布局图中，利用浅阴影图案显示光电二极管区PD。其横截面结构与(随后说明的)第二实施例一起详述。
在第一实施例中，像素内光电二极管区PD除了嵌入在不形成晶体管等的衬底表面附近之外，还嵌入在复位晶体管RST、源极跟随器晶体管SF、以及选择晶体管SL的下部，从而能够增大孔径比。此外，浅阴影图案PD未设置在TG或者FD中。也就是说，嵌入的光电二极管区PD不形成在浮动扩散区FD和转移栅晶体管TG的下部。因此，能够减小形成浮动扩散区FD和晶体管TG的P型阱的杂质浓度。结果，能够将转移栅晶体管TG的阈值电压保持得较低，并且将浮动扩散区FD的结电容保持得很小。
第二实施例
图6是第二实施例的像素的布局图。第二实施例对应于图4中的共享的四晶体管型APS。图6还示出分别位于顶部和底部的两个像素PX1和PX2的布局。例如，每个像素PX1和PX2被由浅沟槽隔离构成的隔离沟槽结构STI隔离。此外，两个像素PX1和PX2共享浮动扩散区FD、复位晶体管RST、源极跟随器晶体管SF、以及选择晶体管SL，并且两个像素包括在共享的浮动扩散区FD的上、下侧上的转移栅晶体管TG。此外，共享的浮动扩散区FD被设置在两个像素PX1和PX2之间的边界上。
还是在图6中，每个晶体管包括栅极TGg、RSTg、SFg和SLg。其源极和漏极区用粗框显示，并且像素内隔离沟槽结构显示为STIp。转移栅晶体管TG的源极是光电二极管区PD。同一晶体管TG的漏极对应于浮动扩散区FD，并且构成由两个像素共享的节点。
还是在第二实施例中，光电二极管区PD形成在不形成晶体管等的那部分衬底表面的附近，以及形成在源极跟随器晶体管SF、部分复位晶体管RST以及部分选择晶体管SL的下部。但是，光电二极管区PD未嵌入在浮动扩散区FD、转移栅晶体管TG1和TG2、复位晶体管RST的源极区以及选择晶体管SL的漏极区的下部。因为未嵌入光电二极管区PD，所以能够将浮动扩散区FD的结电容保持得较低，并且能够将转移栅晶体管TG1和TG2的阈值电压保持得较低。此外，在与浮动扩散区FD连接的复位晶体管RST的源极区的下部不形成光电二极管区FD。另外，为了使上方像素和下部像素中的光电二极管区PD的形状相同，在像素PX2的选择晶体管SL的源极区的下部也不形成光电二极管区FD。另外，通过形成光屏蔽膜除去噪声，该光屏蔽膜阻挡共享的复位晶体管RST的源极区和选择晶体管SL的漏极区上的入射光。在随后的详细示图中显示该光屏蔽膜。
图7A-C是第二实施例的像素的详细布局图。此外，图8是其横截面图。图7A示出具有除第三金属层之外的所有层的结构的布局图。图7B是示出隔离沟槽结构、光电二极管区PD、以及每个晶体管的多晶硅栅极的布局图。图7C示出显示光电二极管区PD和第三金属层M3L的布局图。此外，图8的左侧示出像素的横截面图，中间示出像素阵列PXARY的外围的横截面图，右侧示出外围电路的横截面图。
在图8的左侧示出沿图7A-C中单点划线A-B的横截面图。图7A-C中的布局图基本与图6的相同，只是其将各个像素中的浮动扩散区FD1和FD2设置在两个上、下像素中，这点与借助多晶硅层POLY连接浮动扩散区FD1和FD2不同。下面将说明沿单点划线A-B的结构。
在图8的横截面图中，点A位于像素侧隔离沟槽结构STI2之上，其后，多晶硅层POLY与浮动扩散区FD的N型接触区FDN0连接，并且形成第三P型阱区PW3中的N型轻掺杂区NLD、转移栅晶体管TG的多晶硅栅极、第一光电二极管区PHD1、以及第二光电二极管区PHD2。这里，如图8中所示，光电二极管区PD包括：N型第一光电二极管区PHD1，其形成在衬底表面的附近，并且沿深度方向延伸；以及N型第二光电二极管区PHD2，其被很深地埋在衬底中。此外，如图7A-C所示，第二光电二极管区PHD2在除了部分区域之外的像素中的整个面积上延伸。更特别地，将第二区PHD2设置为分别在像素内源极跟随器晶体管SF的下部、选择晶体管SLCT的下部、以及除复位晶体管RST的源极区之外的区域下部延伸。
在像素内浮动扩散区FD1和FD2的下部或者转移栅晶体管TG1和TG2的下部(图8中的区R1)未设置第二光电二极管区PHD2，并且在复位晶体管RST的源极区S1的下部(图8中的区R2)也未设置。复位晶体管RST的源极区S1经由M1C1与浮动扩散区FD连接，因此，第二区PHD2的不交迭是合乎需要的。因此，在较低的像素内选择晶体管SLCT的一部分区域S2的下部未设置第二光电晶体管区PHD2。结果，使上、下像素的第二光电晶体管区PHD2的形状相同。
另外，在图8的横截面A-B中，存在与通路(via)M1C1连接的N型接触区FDN，并且设置有复位晶体管RST的栅极多晶硅层、与复位电压VR连接的通路M1C1的N型接触区FDN、源极跟随器晶体管SF的栅极多晶硅层、以及N型接触区FDN0。未形成第二光电二极管区PHD2的区R2对应于图7A-C的源极区S1。通过金属布线(未示出)使源极区S1与浮动扩散区FD连接。
如图7B的布局图所示，上、下像素的浮动扩散区FD1和FD2经由多晶硅层POLY与源极跟随器晶体管SF的栅极连接。此外，源极跟随器晶体管SF的源极区经由多晶硅层POLY与选择晶体管SLCT的漏极区连接。另外，选择晶体管SLCT的源极区经由金属层(未示出)与信号线SGL连接。
如图7B的布局图所示，分别构成光电二极管区的第一和第二光电二极管区PHD1和PHD2均与隔离沟槽结构STI2间隔设置。这有助于防止隔离沟槽结构STI2附近的漏电流作为暗电流流动。
如图7C的布局图所示，借助在水平方向上延伸的第一金属层M1L构成转移栅晶体管TG1和TG2的栅极线以及选择晶体管SLCT的栅极线。第一金属层M1L与两个晶体管的栅极多晶硅层连接。此外，通过在垂直方向上延伸的第二金属层M2L构成与选择晶体管SLCT的源极区连接的信号线SGL。此外，在未形成各个像素中的像素内光电二极管区PHD1和PHD2的区域上形成第三金属层M3L的光屏蔽膜OPS。更特别地，通过在浮动扩散区FD1和FD2上设置光屏蔽膜OPS，能够防止由于浮动扩散区FD1和FD2上的入射光导致的噪声的产生。此外，还在与浮动扩散区FD1连接的复位晶体管RST的源极区S1上形成第三金属层M3L的光屏蔽膜OPS，同样地，在选择晶体管SLCT的源极区S2上类似地形成光屏蔽膜OPS。此外，在像素之间的外围区域上也设置第三金属层的光屏蔽膜OPS。这有利于抑制像素间的串扰。
图7C中的第三金属层的光屏蔽膜OPS具有相对于上、下像素的边界线呈线对称的形状。结果，入射光入射在相同表面积上延伸的上、下像素上，由此能够消除两个像素之间检测信号的不一致。如图8中的横截面图所示，光屏蔽膜OPS位于形成浮动扩散区FD和转移栅晶体管TG的区R1之上。
另外，如图7A的布局图和图8的横截面图所示，在第一光电二极管区PHD1与衬底表面之间形成高浓度P型屏蔽区P+shield。由于该屏蔽区，使衬底表面的氧化硅膜与第一光电二极管区PHD1隔离，并且光电二极管区被全部埋置。通过隔离光电二极管区与衬底表面的氧化硅膜，可以抑制氧化硅膜的漏电流的暗电流。
在图5所示的第一实施例的情况下，在两个像素PX1和PX2中设置浮动扩散区FD和晶体管RST、SF、以及SLCT。但是，其横截面结构与图8中的相同。也就是说，由衬底表面附近的N型第一光电二极管区PHD1和埋入在衬底中的N型第二光电二极管区PHD2构成光电二极管区，并且第二光电二极管区PHD2也被埋在晶体管RST、SF和SLCT之下，但是未设置在浮动扩散区FD和转移栅晶体管TG的下部。在其它方面，该结构与第二实施例的横截面结构基本相同。
第二实施例的工艺
图9至图11是示出第二实施例的工序的横截面图，其描述图像传感器的结构工艺。通过制造工艺的描述，图像传感器的结构将变得更加清楚。
在图9的工艺(b)中，在P型硅衬底P-Sub的表面中，分别在外围电路区和像素区中形成元件隔离区STI1和STI2。更特别地，在外围电路部分中，在硅衬底上进行约400nm的蚀刻，并且在像素区中，在硅衬底上进行约200nm的蚀刻。借助高浓度等离子体CVD形成氧化硅膜，执行化学和机械抛光，并且在蚀刻的沟槽中埋入氧化硅膜，以形成元件隔离结构STI1和STI2。这里，在像素区中形成比外围电路区更浅深度的元件隔离结构STI2，这意味着要使随后的步骤中在像素中读取晶体管(read transistor)的下部中形成的第二光电二极管区PHD2的深度尽可能地浅，由此提高光敏度。
在图9的工艺(c)中，在外围电路区中执行第一P型阱区PW1的离子注入。首先，借助硼B、300keV的能量、3×1013cm-2的浓度、以及0度倾角的离子注入深度形成P型阱区PW1-1。为了降低衬底的电阻，形成外围电路的N沟道晶体管的P型阱区PW1必须具有约3×1013cm-2的高杂质浓度。另外，借助硼B、30keV的能量、约5×1012cm-2的浓度、以及7度倾角的离子注入，在外围电路部分中形成浅P型阱区PW1-2。为了控制外围电路的N沟道晶体管的阈值电压Vt，执行离子注入。
另一方面，借助磷P、600keV的能量、3×1013cm-2的浓度、以及0度倾角的离子注入，以及砷AS、160keV的能量、2×1013cm-2至3×1013cm-2的浓度、以及7度倾角的离子注入，形成外围电路的N型阱区(未示出)。
此外，形成像素部分的第二P型阱区PW2。借助硼B、80keV的能量、3×1013cm-2的浓度、以及7度倾角的离子注入形成第二P型阱区PW2。此外，在转移栅晶体管TG的栅极和像素部分的浮动扩散区FD的下部不执行第二P型阱区PW2的离子注入。另外，实现该离子注入使用的能量小于实现第一外围电路部分的第一P型阱区PW1-1的注入所使用的能量，从而第二P型阱区PW2形成得比第一P型阱区更浅。结果，能够较浅地形成随后形成的第二光电二极管区PHD2。
此外，进行第二P型阱区PW2的离子注入，以控制像素中读取晶体管的阈值电压Vt。
另外，借助硼B、30keV的能量、2×1012cm-2的浓度、以及7度倾角的离子注入，为像素内光电二极管PD、转移栅晶体管TG、以及浮动扩散区FD形成专用第三P型阱区PW3。通过以这样的浓度注入硼B形成该第三P型阱区PW3，该浓度是在前形成的第一阱区PW1中外围电路N沟道晶体管的阈值控制浓度的一半或者小于一半，由此降低转移栅晶体管TG的阈值电压Vt。通过降低转移栅晶体管TG的阈值电压Vt，能够提高从光电二极管PF至浮动扩散区FD的电荷转移效率。同时，通过使第三P型阱区PW3的浓度高于衬底浓度，增大转移栅晶体管TG的沟道部分的电子电势，进而增大光电二极管PD的饱和电荷量。此外，第三P型阱区PW3具有比第二P型阱区PW2更低的杂质浓度，因此，能将转移栅晶体管的阈值电压控制在低电平。
图10中的工艺(d)执行用以形成像素区中第一光电二极管区PHD1的离子注入。离子注入包括利用磷P、207keV的能量、1×1012cm-2至2×1012cm-2的浓度、以及7度倾角的离子注入以及利用磷P、135keV的能量、1×1012cm-2至2×1012cm-2的浓度、以及7度倾角的离子注入。由于该离子注入，就会使得较早形成的第三P型阱区PW3不起作用(negated)，并且形成构成光电二极管PD的浅区第一N型扩散区PHD1。
随后，通过使用具有开口的抗蚀掩模，借助磷P、325keV的能量、1×1012cm-2至5×1012cm-2的浓度、以及7度倾角的离子注入形成第二N型扩散区PHD2(深光电二极管)，该抗蚀掩模与第一光电二极管区PHD1交迭并且延伸至区PHD1周围的隔离结构STI2的下部。这就成为第二光电二极管区PHD2。离子注入的区域如上面的布局图中所示。在像素区中，隔离结构STI2形成得较浅，并且比第二P型阱区PW2形成得更浅。因此，能够使第二光电二极管区PHD2的深度相对较浅。
在图10中的工艺(e)中，借助大约800℃的热氧化，在衬底表面上形成约8nm的栅极氧化膜GOX，并且借助CVD在栅极氧化膜GOX上生成大约180nm的多晶硅膜POLY。此外，在外围电路的N沟道晶体管部分的多晶硅膜和像素的多晶硅膜上利用磷P、20keV的能量、4×1015cm-2的浓度、以及7度倾角执行离子注入，并且通过在800℃下执行约60分钟的退火，多晶硅膜被掺加杂质以成为N型多晶硅膜。然后通过图案化多晶硅膜POLY形成栅极。
随后，在图10的工艺(f)中，在外围电路的N沟道晶体管部分和像素中，利用栅极作为掩模，利用磷、20keV的能量、4×1013cm-2的浓度、以及0度倾角执行离子注入(LDD：轻掺杂漏极注入)，由此形成源极和漏极区NLD。
随后，在形成像素内第一光电二极管区PHD1的衬底表面上，通过利用硼B、10keV的能量、1×1013cm-2的浓度、以及7度倾角执行离子注入形成这种结构：在该结构中形成屏蔽扩散层P+shield，并且嵌入光电二极管PD的N型扩散层PHD1。也就是说，第一光电二极管区PHD1是这样一种结构：其与衬底表面的氧化膜间隔开，并且能够抑制由于氧化膜的漏电流导致的暗电流。
由于这种结构，形成光电二极管的光接收区的深度如下。在第一光电二极管区PHD1中，在接近衬底表面的浅区处形成扩散层PHD1，因此，光电二极管的耗尽层从浅侧大约0.1μm的深度延伸至衬底的深侧。在一方面，在第二光电二极管区PHD2中，第二P型阱区PW2具有大约0.3μm的深度，因此，第二光电二极管区PHD2的耗尽层从浅侧大约0.4μm的深度延伸至衬底的深侧，并且延伸至深侧大约1.0μm。也就是说，第一光电二极管区PHD1是0.1-0.4μm，并且第二光电二极管区PHD2是0.4-1.0μm。
因此，当硅中各光发射曲线接近时，第一光电二极管区PHD1的光敏度(每单位面积)与仅第二光电二极管区PHD2的光敏度(每单位面积)之比大约达红光65％、绿光58％、蓝光36％。另一方面，在替代像素区中的浅第二P型阱区PW2而形成深第一P型阱区PW1并且在深第一P型阱区PW1的下部形成类似的第二光电二极管区PHD2的情况下，第二光电二极管区PHD2大约在1.0-1.4μm的深度。在这种情况下，与浅PHD2的情况相比，第二光电二极管区PHD2的光敏度(每单位面积)是红光55％、绿光48％、蓝光14％。也就是说，按照该实施例，能够理解：当第二光电二极管区PHD2被嵌入在浅第二P型阱区PW2的下部时，光敏度会更显著地提高。
在图10的工艺(g)中，在外围电路部分的栅极上形成侧壁SW。由此，通过热氧化形成100nm的氧化硅膜，形成覆盖像素内晶体管、光电二极管PD和浮动扩散区FD的抗蚀层，并且利用该抗蚀层作为掩模对氧化硅膜的整个表面执行蚀刻。结果，在对像素区和外围电路部分的转移栅晶体管的栅极布线、以及对像素区和外围电路部分的复位晶体管的栅极布线中的栅极处形成侧壁SW。此外，在像素内保留侧壁氧化硅膜SW-SIO。
随后，在像素内复位晶体管RST的源极和漏极区以及源极跟随器晶体管SF的源极和漏极区上利用磷P、15keV的能量、达2×1015cm-2的浓度的高浓度接触区FDN，执行N型离子注入，以形成接触。
在图11的工艺(h)中，为了在外围电路的N沟道晶体管区中形成高浓度源极和漏极区NSD，利用磷P、13keV的能量、2×1015cm-2的浓度和7度的倾角执行离子注入。此外，在氢氟酸HF中处理硅衬底表面之后，借助溅射形成钴Co，并且借助达520℃的快速热退火在源极和漏极区NSD的硅表面以及栅极上形成硅化钴CoSi。此外，除去氧化硅膜上未反应的钴膜，并且执行达840℃的快速热退火。
在图11的工艺(i)中，形成绝缘膜，并且形成接触孔。首先，将通过等离子体CVD形成的氧化硅膜P-SIO形成至约20nm，并且将通过等离子体CVD形成的氮化硅膜PSIN形成至约70nm。将通过HDP-CVD(高密度等离子体CVD)形成的氧化硅膜HDP-SIO在两层绝缘膜上形成至约1000nm，并且借助CMP抛光使表面光滑。此外，在用于执行像素内接触注入的区PDN中形成接触孔M1C1。此外，形成用于像素内P型阱区PW2的接触孔以及外围电路中的接触孔M1C2。同时，还形成用于P型阱区PW1的接触孔M1C2。另外，接触孔M1C2是用于在其中形成(较早形成的)硅化钴CoSi的区域的接触孔，并且硅化物成为蚀刻停止层。因此，借助不同于接触孔M1C1的工艺实现形成过程。
在图11的工艺(j)中，通过在接触处开口之后进行溅射形成钛Ti(达30nm)和氮化钛TiN(达50nm)，并且借助CVD沉积钨W膜(达300nm)，由此嵌入接触孔；通过CMP抛光除去表面的三层膜Ti/TiN/W；并且在接触孔中形成钨塞。随后，借助Ti(达30nm)/TiN(达50nm)/Al(达400nm)/Ti(达5nm)/TiN(达50nm)的溅射膜沉积以及光刻工艺形成第一金属布线M1L。
此外，借助HDP等离子体氧化膜HDP-SIO(达750nm)和等离子体氧化膜P-SIO(达1100nm)的沉积以及CMP抛光形成在第一金属布线M1L上的层间绝缘膜。在层间绝缘膜中形成通路Vial，并且借助与形成用于接触的W塞和形成第一金属布线的工艺相同的工艺形成通路Vial中的W塞和第二金属布线M2L。
此外，形成第三金属布线M3L，以制成光屏蔽膜OPS。在如图7C中所示的区域中形成光屏蔽膜OPS。最后形成覆盖膜COV，如图9的(a)所示，在覆盖膜COV上形成光学滤色镜OCF和显微透镜MLZ。
如上所述，由从衬底表面附近在深度方向上延伸的第一区PHD1和位于形成像素内晶体管的P型阱区PW2的下部的第二区PHD2构成光电二极管区。第二区PHD2未设置在浮动扩散区FD和转移栅晶体管TG的下部。另外，形成浮动扩散区FD和转移栅晶体管TG的P型阱区PW3具有较低的浓度，由此减小区FD的结电容，并且能够使晶体管TG的阈值电压比其它晶体管的阈值电压更低。
第三实施例
图12是第三实施例的像素的布局图。像图6的第二实施例一样，两个上、下像素PX1和PX2共享浮动扩散区FD和晶体管RST、SF和SL。第三实施例与第二实施例的不同之处是：在源极跟随器晶体管SF的下部不形成浅阴影图案的光电二极管区PD，在像素边界线BNDRY上设置源极跟随器晶体管SF，以及在边界线上、下设置复位晶体管RST和选择晶体管SL。因为光电二极管区PD(PHD2)未设置在源极跟随器晶体管SF的下部，所以能够减小光电二极管区PD对构成晶体管SF的沟道区的P型阱区PW2的衬底偏置效应。
此外，晶体管TG、RST、SL和SF的布局具有相对于边界线BNDRY的线对称结构，像素布局是一致的，并且能够消除检测信号的不一致。其余的结构与第二实施例的结构相同。
第四实施例
图13是第四实施例的像素的布局图。在这种布局中，沿第一像素PX1中右边的隔离结构STI设置浮动扩散区FD、转移栅晶体管TG1、源极跟随器晶体管SF、以及选择晶体管SL，并且沿第二像素PX2中右边的隔离结构STI设置浮动扩散区FD、转移栅晶体管TG2、以及复位晶体管RST。也就是说，与第二实施例类似，两个像素共享浮动扩散区FD和晶体管RST、SF和SL。
此外，在除了浮动扩散区FD和转移栅晶体管TG1和TG2的下部区域之外的区域中设置光电二极管区PD。此外，在复位晶体管RST的源极区的下部不形成光电二极管区PD。另外，借助金属布线的互相连接等共享或者共用各像素中的浮动扩散区FD。
这种布局的优点在于上、下像素的布局不具有线对称结构，并且具有基本相同的形状。因此，即使在工艺不一致中有方向性，像素之间的不一致也是相同的。
第五实施例
图14是第五实施例的像素的布局图。在这种布局中，在像素边界线BNDRY上，源极跟随器晶体管SF、复位晶体管RST、以及选择晶体管SL位于一排，并且它们被边界线BNDRY上的三个隔离结构STI隔离。此外，在形成光电二极管区PD的区域中不形成隔离结构STI。也就是说，像素间共享的浮动扩散区FD以及晶体管SF、RST和SL都设置在边界线BNDRY上，并且在浮动扩散区FD的上、下部附近设置每个像素中单独提供的转移栅晶体管TG1和TG2。
构成光电二极管区PD的埋置区PHD2不与隔离结构STI交迭，因此，能够消除在隔离结构STI附近产生的漏电流的影响，并且能够抑制暗电流。光电二极管区PD相对于它们之间插置的边界线BNDRY呈线对称结构布置。此外，光电二极管区PD未设置在区FD、晶体管TG1和TG2、以及复位晶体管RST的源极区的下部。
图15A-C是第五实施例的像素的详细布局图。和图7A-C相似，图15A示出显示具有除了第三金属层之外的所有层的结构的布局图。图15B是示出隔离沟槽结构、光电二极管区PD、以及每个晶体管的多晶硅栅极的布局图。图15C示出显示光电二极管区PD和第三金属层M3L的布局图。
与图14相似，在上、下像素的边界线上，排列共用的浮动扩散区FD、源极跟随器晶体管SF、复位晶体管RST、以及选择晶体管SL。但是，浮动扩散区FD设置在每个像素中，并且通过由多晶硅层连接而共享。如详细示图15B中所示，在边界线上设置隔离晶体管的隔离结构STI，并且在隔离结构STI的下部未设置所述埋置第二光电二极管区PHD2。另外，在选择晶体管SLCT和源极跟随器晶体管SF的一部分区域下部还设置第二光电二极管区PHD2。此外，利用多个方框显示第二光电二极管区PHD2，但是实际上借助相同的离子注入形成第二光电二极管区PHD2。
图16是第五实施例的像素的详细横截面图，并且是沿图15A-C中A-B线的横截面图。从横截面图明显可知，埋置第二光电二极管区PHD2不与像素内隔离结构STI交迭。此外，在浮动扩散区FD、转移栅晶体管TG和源极跟随器晶体管SF的一部分区域的下部不设置第二光电二极管区PHD2。
第六实施例
图17是第六实施例的像素的布局图。这种布局与图14的布局不同之处在于：在源极跟随器晶体管SF的下部不嵌入光电二极管区PD。其它地方布局相同。
第七实施例
图18是第七实施例的像素的布局图。在这种布局中，在边界线BNDRY上方设置浮动扩散区FD和源极跟随器晶体管SF，并且沿像素的左侧设置复位晶体管RST以及选择晶体管SL。结果，能够使像素横向上的宽度WD变窄，由此，在像素中仅形成隔离结构STIp。
此外，在源极跟随器晶体管SF的沟道下部不嵌入光电二极管区PD。结果，能够抑制对晶体管SF的衬底偏置效应，能够消除阈值的波动，并且能够免除检测信号中的不一致。
图19A-C是第七实施例的像素的详细布局图。如图19C所示，除了在浮动扩散区FD上设置之外，还在未提供浮动扩散区FHD1和FHD2的区域上设置第三金属布线M3L的光屏蔽膜OPS。
第八实施例
图20是第八实施例的像素的布局图。在这种布局中，在边界线BNDRY上设置浮动扩散区FD和源极跟随器晶体管SF，并且沿源极跟随器晶体管SF的上部和下部的像素的左侧设置源极跟随器晶体管SL和复位晶体管RST。通过在晶体管SF的上、下部布置晶体管SL和RST，能够使像素横向上的宽度WD进一步变窄。或者，能够增大浮动扩散区FD和源极跟随器晶体管SF等的表面积。
第九实施例
图21是第九实施例的像素的横截面图。像素的布局与图6中的第二实施例的布局相同。但是，如该横截面图中所示，在第一光电二极管区PHD1和衬底表面之间未设置P型屏蔽区。此外，在转移栅晶体管TG的两侧上形成N型轻掺杂漏极区NLD。因为没有P型屏蔽区，所以在栅极附近设置轻掺杂漏极区NLD，由此，能够提高转移栅晶体管TG的转移效率。
如图21所示，如果使用通过与衬底表面隔离而不需完全嵌入光电二极管区PHD1和PHD2的结构，则也能够将这种结构应用于三晶体管型APS。三晶体管型APS具有这样的结构：其中不提供四晶体管型APS的转移栅晶体管，并且还将光电二极管PD的阴极(N型区)用作浮动扩散区，其中阴极与复位晶体管连接。
第十实施例
图22是第十实施例的像素的横截面图。像素的布局与图6中的第二实施例的布局相同。但是，该横截面结构具有这样的结构：其中借助衬底中氧化硅膜SIO使形成晶体管RST和SF的P型阱区PW2与埋置第二光电二极管区PHD2分离。结果，形成晶体管RST和SF的P型阱区PW2就不会受到第二光电二极管区PHD2的电势影响以及衬底偏置效应。因此，能够抑制晶体管RST和SF的阈值电压的波动。从而，根据光电二极管区PHD2中聚集的电荷量抑制晶体管RST、SF和SLCT的阈值电压的波动，由此能够提高检测信号的准确性。
借助在衬底表面的下部深处执行离子注入的方法，并且如图22所示，借助将形成晶体管的衬底SUB1与其表面上形成氧化硅膜SIO的衬底SUB2粘贴在一起的方法，能够形成衬底中氧化硅膜SIO。
第十一实施例
图23是第十一实施例的像素的布局图。在第十一实施例中，四个相邻的像素PX1至PX4共享晶体管RST、SF和SL，并且共享浮动扩散区FD。像素PX1和PX2共享像素PX1和PX2的边界线上的浮动扩散区FD，以及浮动扩散区FD上、下部设置的各转移栅晶体管TG1和TG2。此外，在像素PX1中提供复位晶体管RST和源极跟随器晶体管SF。此外，像素PX3和PX4共享像素PX3和PX4之间边界线上的浮动扩散区FD，以及浮动扩散区FD上、下部设置的各转移栅晶体管TG3和TG4。此外，在像素PX4中提供选择晶体管SL。
还是在该实施例中，各像素中的光电二极管区PD设置在除了浮动扩散区FD和转移栅晶体管TG的下部之外的地方。但是，光电二极管区PD未设置在与浮动扩散区FD连接的复位晶体管RST的源极区下部。
在该实施例中，在具有点对称结构的图案中形成四像素内光电二极管区PD。也就是说，像素PX1和PX4的区PD具有相同的形状，像素PX2和PX3的区PD具有相同的形状。在各像素上提供拜耳阵列(Bayer-array)滤光器。因为像素PX1和PX4的区PD较窄，所以区PD上形成的滤光器都是绿色G。另一方面，在像素PX2上设置蓝色B或者红色R滤光器，在像素PX3上设置红色R或者蓝色B滤光器。因为与其它颜色相比，绿色G滤光器的透光率通常较高，所以为了与其它颜色B和R的均衡，优选地，在具有较窄光电二极管区的像素PX1和PX4上设置绿色G滤光器。在具有较宽光电二极管区的像素PX2和PX3上设置具有低透光率的滤光器如蓝色B或者红色R滤光器。
第十二实施例
图24是第十二实施例的像素的布局图。这种布局与图23中第十一实施例的布局基本相同，只是RGB滤光器的阵列不同。在该实例中，在像素PX2和PX3上设置绿色G滤光器，在像素PX1和PX4上设置红色R或者蓝色B滤光器。通过在具有较宽光电二极管区PD的像素PX2和PX3上设置绿色G滤光器，能够提高对亮度信号施加最大影响的绿色的光敏度，并且能够充分利用拜耳阵列的特性。更特别地，能够提高出现较暗图像时的亮度值。
第十三实施例
图25是第十三实施例的像素的布局图。在这种布局中，也由四个像素共享晶体管。但是，像素PX1和PX4的布局与图13中第四实施例的像素PX1和PX2的布局相同，只是在像素PX2和PX3上设置了浮动扩散区FD和转移栅晶体管TG。也就是说，在各像素中形成各浮动扩散区FD，并且通过布线(未示出)的连接使各浮动扩散区FD被共享或者共用。
这种布局实例不具有点对称结构，并且第一至第四像素的光电二极管区位于相对同一像素中各转移栅极的相同方向上。当在水平方向上出现处理不一致时，每个像素获得相同的不一致之处，并且不会发生像素间的不均衡。此外，在拜耳阵列的滤光器的情况下，例如像素PX1和PX4是绿色G，像素PX2和PX3是蓝色B或者红色R。或者，像素PX1和PX4可以是蓝色B或者红色R，并且像素PX2和PX3可以是绿色G。
第十四实施例
图26A-B是第十四实施例的像素的布局图。图26A示出像素阵列中间的光屏蔽膜图案，图26B示出像素阵列外围中的光屏蔽膜图案。因为光线从接近像素阵列中心的像素的正上方射入，所以对于衬底中布局(in-substratelayout)，以相同的图案形成光屏蔽膜OPS。也就是说，如图26A所示，在浮动扩散区FD、转移栅晶体管TG、以及复位晶体管RST的源极区的正上方设置光屏蔽膜OPS。另一方面，光线朝向像素阵列的外围部分中的中心位置倾斜射入，因此，光屏蔽膜OPS还设置在比衬底中布局进一步朝中心偏移的位置上。也就是说，如图26B所示，右上边缘的像素的光屏蔽膜OPS被设置为朝左侧向下偏移。但是，根据衬底中布局，并未将接触图案CNT设置为朝左侧向下偏移。
第十五实施例
图27是第十五实施例的像素的布局图。在该实施例中，将本发明应用于五晶体管型APS，其中在像素中提供溢出漏晶体管OFD。因此，每个像素包括浮动扩散区FD、转移栅晶体管TG、复位晶体管RST、源极跟随器晶体管SF、选择晶体管SL、以及溢出漏晶体管OFD。此外，光电二极管区PD还被埋置在除了浮动扩散区FD和转移栅晶体管TG的下部之外的晶体管的下部。
此外，在五晶体管型APS的情况下，在光电二极管PD的阴极端与复位电压线之间设置溢出漏晶体管OFD。通过使晶体管OFD导通能够从阴极端获取经过光电二极管PD的光电转换的电荷，并且通过使晶体管OFD不导通能够将电荷聚集在阴极端。因此，能够控制像素阵列的所有像素的积分时间的启动定时，即，提供所谓的全景快门功能。从而，即使像素内晶体管的数量增加，因为光电二极管区PD能够延伸至像素内晶体管的下部，所以也能够避免孔径比的降低。
上述实施例说明了通过普通的离子注入方法而无需坚持使用制造方法来制作由晶体管和光电二极管组成的横截面结构的实例。也就是说，可以通过将具有用于晶体管的较浅部分的结构的晶片1与其中通过利用SOI(绝缘体上的硅)粘贴技术设置深PD部分的晶片2粘贴在一起的方法建立该横截面结构。在这种情况下，通过适当地选择条件，能够很容易地推断得出如图8、图16和图22中的那些横截面。
另外，当使用SOI粘贴技术时，在晶体管形成区下部的光电二极管区中，在晶体管形成区与下部的光电二极管区之间保留了绝缘膜如氧化膜，并且能够很容易地推断出能够加强晶体管与下部光电二极管之间的绝缘的事实。此外，通过利用SIMOX技术(注氧隔离)替代SOI粘贴技术，也能够实现这种结构。

Claims (27)

1.一种图像传感器，其具有多个像素，每个像素至少具有一光电二极管、一转移栅晶体管、一复位晶体管和一源极跟随器晶体管，
其中，在所述像素中，浮动扩散区构成使该转移栅晶体管与该复位晶体管连接的节点，且与该源极跟随器晶体管的栅极连接；以及
所述像素包括光电二极管区，其被嵌入在该复位晶体管和该源极跟随器晶体管的下部，至少在该浮动扩散区的一部分区域的下部不形成该光电二极管区。
2.如权利要求1所述的图像传感器，其中该光电二极管区包括：
第二导电类型的第一光电二极管区，其从接近第一导电类型的衬底表面的位置在深度方向上延伸；以及
第二导电类型的第二光电二极管区，以这种方式嵌入该第二光电二极管区，即，使其从该第一光电二极管区的下部在该复位晶体管和该源极跟随器晶体管的下部延伸。
3.如权利要求1所述的图像传感器，其中，在所述像素中，至少在该转移栅晶体管的一部分区域的下部不形成该光电二极管区。
4.如权利要求1所述的图像传感器，其中，
相邻的第一和第二像素至少共享该复位晶体管、浮动扩散区、以及源极跟随器晶体管，并且至少在共享的浮动扩散区的一部分区域的下部不形成所述第一和第二像素的光电二极管区。
5.如权利要求1所述的图像传感器，其中，在该浮动扩散区上形成阻挡入射光的光屏蔽膜。
6.如权利要求5所述的图像传感器，其中，与其中排列多个像素的像素阵列的中心部分的像素区中的光屏蔽膜相比，像素阵列外围部分的像素区中的光屏蔽膜被设置为朝着中心部分偏移。
7.如权利要求1所述的图像传感器，其中，在一像素中设置溢出漏晶体管。
8.如权利要求1所述的图像传感器，其中，该复位晶体管包括：
与复位电压线连接的漏极区和与该浮动扩散区连接的源极区；并且
在该复位晶体管的源极区的下部不形成该光电二极管区；以及
在该源极区上形成阻挡入射光的光屏蔽膜。
9.如权利要求4所述的图像传感器，其中，该光电二极管区包括：
第二导电类型的第一光电二极管区，其从接近第一导电类型的衬底表面的位置在深度方向上延伸；以及
第二导电类型的第二光电二极管区，以这种方式嵌入该第二光电二极管区，即，使其从该第一光电二极管区的下部在该复位晶体管和该源极跟随器晶体管的下部延伸。
10.如权利要求9所述的图像传感器，其中，在所述第一和第二像素的源极跟随器晶体管的下部不形成该第二光电二极管区。
11.如权利要求9所述的图像传感器，还包括：
选择晶体管，其与该源极跟随器晶体管连接，并且由所述第一和第二像素共享，
其中，在每个第一和第二像素区中，沿与所述第一和第二像素区的边界线垂直的一侧设置从该复位晶体管、源极跟随器晶体管和选择晶体管三者中选择的任一个或者两个、该转移栅晶体管以及浮动扩散区；以及
所述第一和第二像素中的第二光电二极管区相对于在它们之间插置的边界线具有相同的形状。
12.如权利要求9所述的图像传感器，其中，在第一和第二像素区的边界线上形成共享的浮动扩散区，并且在与该共享的浮动扩散区相邻的第一和第二像素区中形成所述转移栅晶体管；以及
在所述第一和第二像素中的第二光电二极管区相对于在它们之间插置的边界线具有线对称的形状。
13.如权利要求12所述的图像传感器，还包括：
选择晶体管，其与该源极跟随器晶体管连接，并且由所述第一和第二像素共享，
其中，在该边界线的两侧和该边界线上形成所述共享的复位晶体管、源极跟随器晶体管和选择晶体管；以及
所述第一和第二像素中的第二光电二极管区被嵌入在该复位晶体管、源极跟随器晶体管以及选择晶体管中的任一个的下部。
14.如权利要求12所述的图像传感器，还包括：
选择晶体管，其与该源极跟随器晶体管连接，并且由所述第一和第二像素共享，
其中，经由衬底中隔离沟槽结构在该边界线上设置该复位晶体管、源极跟随器晶体管和选择晶体管；以及
在所述第一和第二像素区中除了该隔离沟槽结构之外的区域中形成该第二光电二极管区。
15.如权利要求13所述的图像传感器，其中，在该源极跟随器晶体管的下部不形成该第二光电二极管区。
16.如权利要求12所述的图像传感器，还包括：
选择晶体管，其与该源极跟随器晶体管连接，并且由所述第一和第二像素共享，
其中，在该边界线上形成该源极跟随器晶体管，并且在该边界线的两侧设置该复位晶体管和选择晶体管。
17.如权利要求12所述的图像传感器，还包括：
选择晶体管，其与该源极跟随器晶体管连接，并且由所述第一和第二像素共享，
其中，在该边界线上形成该源极跟随器晶体管，并且在该源极跟随器晶体管两侧的各像素区中设置该复位晶体管和选择晶体管。
18.如权利要求9所述的图像传感器，其中，在各像素区中，在该第一光电二极管区与该衬底表面之间形成第一导电类型的屏蔽区。
19.如权利要求9所述的图像传感器，其中，每个像素区包括第一导电类型阱区，在该第一导电类型阱区中形成该复位晶体管和源极跟随器晶体管；以及
该第一导电类型阱区被插置在该衬底表面与该第二光电二极管区之间。
20.如权利要求9所述的图像传感器，其中，在每个像素区中，在该第一光电二极管区与该衬底表面之间形成该转移栅晶体管的第一导电类型的漏极区。
21.如权利要求9所述的图像传感器，其中，每个像素区包括第一导电类型阱区，在该第一导电类型阱区中形成该复位晶体管和源极跟随器晶体管；
其中，在该第一导电类型阱区与该第二光电二极管区之间形成绝缘膜。
22.一种图像传感器，其具有多个像素，每个像素至少具有一光电二极管、一转移栅晶体管、一复位晶体管、一源极跟随器晶体管和一选择晶体管，
其中，在所述像素中，浮动扩散区构成使该转移栅晶体管与该复位晶体管连接的节点，且与该源极跟随器晶体管的栅极连接；
所述像素包括光电二极管区，其被嵌入在该复位晶体管、源极跟随器晶体管或者选择晶体管的下部；
相邻的第一至第四像素共享该复位晶体管、源极跟随器晶体管和选择晶体管；
所述第一和第二像素共享第一浮动扩散区，所述第三和第四像素共享第二浮动扩散区，并且至少在共享的浮动扩散区的一部分区域的下部不形成各像素的光电二极管区；
在所述第一和第二像素的边界处形成该第一浮动扩散区，并且在所述第三和第四像素的边界处形成该第二浮动扩散区；以及
在所述第一至第四像素中的第一或者第二浮动扩散区的两侧设置各转移栅晶体管。
23.如权利要求22所述的图像传感器，其中，在侧面上互不邻接的第一和第四像素中设置共享的复位晶体管、源极跟随器晶体管和选择晶体管；以及
在所述第一和第四像素上形成绿色滤光器；
在所述第二像素上形成红色滤光器而在所述第三像素上形成蓝色滤光器，或在所述第二像素上形成蓝色滤光器而在所述第三像素上形成红色滤光器。
24.如权利要求22所述的图像传感器，其中，在侧面上互不邻接的第一和第四像素中设置共享的复位晶体管、源极跟随器晶体管和选择晶体管；以及
在所述第二和第三像素上形成绿色滤光器；
在所述第一像素上形成红色滤光器而在所述第四像素上形成蓝色滤光器，或在所述第一像素上形成蓝色滤光器而在所述第四像素上形成红色滤光器。
25.如权利要求22至24中任一权利要求所述的图像传感器，其中，所述第一至第四像素的光电二极管区分别相对于所述第一至第四像素的中心具有点对称结构。
26.一种图像传感器，其具有多个像素，每个像素至少具有一光电二极管、一转移栅晶体管、一复位晶体管、一源极跟随器晶体管和一选择晶体管，
其中，在所述像素中，浮动扩散区构成使该转移栅晶体管与该复位晶体管连接的节点，且与该源极跟随器晶体管的栅极连接；
所述像素包括光电二极管区，其被嵌入在该复位晶体管、源极跟随器晶体管或者选择晶体管的下部，至少在该浮动扩散区的一部分区域的下部不形成该光电二极管区；
并且其中，相邻的第一至第四像素共享该复位晶体管、源极跟随器晶体管和选择晶体管；
在所述第一至第四像素中分别形成该浮动扩散区和与该浮动扩散区相邻的转移栅晶体管；
分别在侧面上互不邻接的第一和第四像素中设置该复位晶体管、源极跟随器晶体管和选择晶体管中的任何一个或者两个；以及
所述第一至第四像素的光电二极管区相对于同一像素中的各转移栅极位于相同的方向上。
27.一种图像传感器的制造方法，该图像传感器具有多个像素，每个像素至少具有一光电二极管、一转移栅晶体管、一复位晶体管、和一源极跟随器晶体管，其中，在所述像素中，浮动扩散区构成使该转移栅晶体管与该复位晶体管连接的节点，且与该源极跟随器晶体管的栅极连接；该图像传感器的制造方法包括如下步骤：
形成光电二极管区，其被嵌入在至少除了该浮动扩散区的一部分区域的下部之外的衬底中；以及
在嵌入的光电二极管区上形成该复位晶体管和源极跟随器晶体管的源极和漏极区。
CN2005101200631A 2005-03-17 2005-11-08 嵌有光电二极管区的图像传感器及其制造方法 Expired - Fee Related CN1835245B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-077237 2005-03-17
JP2005077237A JP4224036B2 (ja) 2005-03-17 2005-03-17 フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
JP2005077237 2005-03-17

Publications (2)

Publication Number Publication Date
CN1835245A CN1835245A (zh) 2006-09-20
CN1835245B true CN1835245B (zh) 2010-10-13

Family

ID=36570720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101200631A Expired - Fee Related CN1835245B (zh) 2005-03-17 2005-11-08 嵌有光电二极管区的图像传感器及其制造方法

Country Status (5)

Country Link
US (1) US7417273B2 (zh)
EP (1) EP1703564B1 (zh)
JP (1) JP4224036B2 (zh)
KR (1) KR100758321B1 (zh)
CN (1) CN1835245B (zh)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4486015B2 (ja) * 2005-09-13 2010-06-23 パナソニック株式会社 固体撮像装置
JP4695979B2 (ja) * 2005-12-26 2011-06-08 パナソニック株式会社 固体撮像装置
JP2008017388A (ja) * 2006-07-10 2008-01-24 Olympus Corp 固体撮像装置
JP2008042298A (ja) * 2006-08-02 2008-02-21 Olympus Corp 固体撮像装置
KR100828943B1 (ko) 2006-12-19 2008-05-13 (주)실리콘화일 3t-4s 스텝 ＆ 리피트 단위 셀 및 상기 단위 셀을 구비한 이미지센서, 데이터 저장 장치, 반도체 공정 마스크, 반도체 웨이퍼
FR2910713B1 (fr) * 2006-12-26 2009-06-12 St Microelectronics Sa Photodiode verrouillee a grande capacite de stockage, par exemple pour un capteur d'image, procede de realisation associe, et capteur d'image comprenant une telle diode.
KR100864179B1 (ko) 2006-12-28 2008-10-17 전자부품연구원 씨모스 이미지 센서 및 이미지 데이타 처리방법
KR100864180B1 (ko) 2006-12-28 2008-10-17 전자부품연구원 씨모스 이미지 센서 및 이미지 데이타 처리방법
US7459668B2 (en) * 2007-03-06 2008-12-02 Micron Technology, Inc. Method, apparatus, and system to reduce ground resistance in a pixel array
JP4350768B2 (ja) 2007-04-16 2009-10-21 キヤノン株式会社 光電変換装置及び撮像装置
WO2008133145A1 (ja) * 2007-04-18 2008-11-06 Rosnes Corporation 固体撮像装置
KR20080104589A (ko) * 2007-05-28 2008-12-03 삼성전자주식회사 Ｇｒ/Ｇｂ 감도 차이를 제거할 수 있는 씨모스 이미지센서의 배치구조 및 배치방법
KR101374301B1 (ko) * 2007-11-15 2014-03-17 삼성전자 주식회사 이미지 센서
US8101978B2 (en) * 2008-02-08 2012-01-24 Omnivision Technologies, Inc. Circuit and photo sensor overlap for backside illumination image sensor
JP4685120B2 (ja) * 2008-02-13 2011-05-18 キヤノン株式会社 光電変換装置及び撮像システム
JP2009272596A (ja) * 2008-04-09 2009-11-19 Sony Corp 固体撮像装置とその製造方法、及び電子機器
EP2109143B1 (en) 2008-04-09 2013-05-29 Sony Corporation Solid-state imaging device, production method thereof, and electronic device
JP5283965B2 (ja) 2008-05-09 2013-09-04 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
EP2133918B1 (en) * 2008-06-09 2015-01-28 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus
US8035716B2 (en) * 2008-06-13 2011-10-11 Omnivision Technologies, Inc. Wide aperture image sensor pixel
JP5493382B2 (ja) * 2008-08-01 2014-05-14 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
KR101484172B1 (ko) 2008-08-20 2015-01-21 삼성전자주식회사 이미지 센서 및 이를 포함하는 이미지 센싱 시스템
JP5274166B2 (ja) * 2008-09-10 2013-08-28 キヤノン株式会社 光電変換装置及び撮像システム
JP5297135B2 (ja) * 2008-10-01 2013-09-25 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP5428394B2 (ja) * 2009-03-04 2014-02-26 ソニー株式会社 固体撮像装置とその製造方法、および撮像装置
JP2010220111A (ja) * 2009-03-18 2010-09-30 Toshiba Corp クランプ回路およびそれを備えた固体撮像装置
JP2010272666A (ja) * 2009-05-21 2010-12-02 Panasonic Corp 固体撮像素子
JP5558916B2 (ja) 2009-06-26 2014-07-23 キヤノン株式会社 光電変換装置の製造方法
JP5564874B2 (ja) * 2009-09-25 2014-08-06 ソニー株式会社 固体撮像装置、及び電子機器
US8441052B2 (en) * 2009-10-21 2013-05-14 Hiok Nam Tay Color-optimized image sensor
KR101605984B1 (ko) * 2009-11-06 2016-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102054863B (zh) * 2009-11-09 2015-06-10 格科微电子（上海）有限公司 源跟随晶体管,象素结构及电路
CN101707202B (zh) * 2009-11-20 2012-01-11 苏州东微半导体有限公司 半导体感光器件及其制造方法和应用
JP5091964B2 (ja) * 2010-03-05 2012-12-05 株式会社東芝 固体撮像装置
CN104979369B (zh) 2010-03-08 2018-04-06 株式会社半导体能源研究所 半导体器件及其制造方法
JP5644177B2 (ja) 2010-05-07 2014-12-24 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
TWI425630B (zh) * 2010-08-06 2014-02-01 Himax Imagimg Inc 影像感測器
JP5814625B2 (ja) * 2011-05-27 2015-11-17 キヤノン株式会社 固体撮像装置、それを用いた撮像システム及び固体撮像装置の製造方法
JP5559116B2 (ja) * 2011-09-14 2014-07-23 株式会社東芝 信号出力回路
JP5991729B2 (ja) * 2011-10-07 2016-09-14 キヤノン株式会社 固体撮像装置の製造方法
CN102413288B (zh) * 2011-11-02 2017-07-11 上海华虹宏力半导体制造有限公司 用于图像传感器的传输管结构以及图像传感器
JP5987326B2 (ja) * 2012-01-23 2016-09-07 ソニー株式会社 固体撮像素子および信号処理方法、並びに電子機器
WO2013150832A1 (ja) * 2012-04-02 2013-10-10 ソニー株式会社 固体撮像装置及び電子機器
CN102683372B (zh) * 2012-05-10 2013-05-22 天津大学 小尺寸cmos图像传感器像素结构及生成方法
CN102868866B (zh) * 2012-09-24 2015-09-16 北京思比科微电子技术股份有限公司 Cmos图像传感器列共享2×2像素单元及像素阵列
JP2014165270A (ja) * 2013-02-22 2014-09-08 Sony Corp イメージセンサおよび電子機器
JP6121837B2 (ja) * 2013-08-02 2017-04-26 ソニーセミコンダクタソリューションズ株式会社 撮像素子
US9337225B2 (en) * 2013-09-13 2016-05-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
KR20160021473A (ko) * 2014-08-18 2016-02-26 삼성전자주식회사 글로벌 셔터 이미지 센서와 이를 포함하는 이미지 처리 시스템
US9935139B2 (en) * 2014-08-22 2018-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor and method for forming the same
US9659987B2 (en) 2014-09-19 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Approach for reducing pixel pitch using vertical transfer gates and implant isolation regions
US9294693B1 (en) * 2014-10-24 2016-03-22 Omnivision Technologies, Inc. Image sensor with pixel units having interleaved photodiodes
CN107924931B (zh) * 2015-09-11 2022-08-16 索尼半导体解决方案公司 固态成像装置和电子设备
US9673239B1 (en) * 2016-01-15 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor device and method
KR20170087580A (ko) * 2016-01-20 2017-07-31 삼성전자주식회사 이미지 센서 및 이를 제조하는 방법
KR102519343B1 (ko) 2016-02-11 2023-04-06 삼성전자주식회사 이미지 센서
TWI596946B (zh) * 2016-08-18 2017-08-21 友達光電股份有限公司 訊號讀取電路
JP7193907B2 (ja) * 2017-01-23 2022-12-21 キヤノン株式会社 固体撮像装置
KR102380819B1 (ko) * 2017-04-12 2022-03-31 삼성전자주식회사 이미지 센서
US10225498B2 (en) * 2017-05-16 2019-03-05 Bae Systems Information And Electronic Systems Integration Inc. pMOS/nMOS pixel design for night vision imaging sensor
US10290673B1 (en) * 2017-12-22 2019-05-14 Omnivision Technologies, Inc. Bitline settling improvement and FPN reduction by floating bitline during charge transfer
US10165210B1 (en) * 2017-12-22 2018-12-25 Omnivision Technologies, Inc. Bitline settling improvement by using dummy pixels for clamp
DE102018122798B4 (de) * 2018-05-31 2021-02-11 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleiter-Bildgebungsvorrichtung mit verbesserter Dunkelstromleistungsfähigkeit
CN110556390B (zh) * 2018-05-31 2024-09-27 松下知识产权经营株式会社 摄像装置
US10566368B1 (en) * 2018-08-13 2020-02-18 Himax Imaging Limited Pixel structure and electric device
CN108777772B (zh) * 2018-08-28 2023-09-22 思特威(上海)电子科技股份有限公司 图像传感器
KR102629334B1 (ko) * 2018-10-11 2024-01-26 에스케이하이닉스 주식회사 중앙에 배치된 p-형 웰-탭 영역을 갖는 활성 영역들을 포함하는 이미지 센서
EP3973272A1 (en) * 2019-06-28 2022-03-30 Quantum-Si Incorporated Optical and electrical secondary path rejection
CN116158088A (zh) * 2020-09-29 2023-05-23 华为技术有限公司 固态成像设备
CN113206119B (zh) * 2021-04-29 2023-04-18 武汉新芯集成电路制造有限公司 有源像素电路、图像传感器和电子设备
CN113394239B (zh) * 2021-05-10 2023-08-18 汇顶科技私人有限公司 图像传感器、指纹识别模组及电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0738010A2 (en) * 1995-04-13 1996-10-16 Eastman Kodak Company Active pixel sensor integrated with a pinned photodiode
US6218691B1 (en) * 1998-06-30 2001-04-17 Hyundai Electronics Industries Co., Ltd. Image sensor with improved dynamic range by applying negative voltage to unit pixel
US6853044B1 (en) * 1999-06-29 2005-02-08 Hynix Semiconductor Inc. Image sensor with improved dynamic range by applying negative voltage to unit pixel
CN1577879A (zh) * 2003-07-16 2005-02-09 罗姆股份有限公司 图象传感器的制造方法及图象传感器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3467858B2 (ja) 1993-11-02 2003-11-17 ソニー株式会社 光電変換素子
US6100556A (en) 1997-11-14 2000-08-08 Motorola Inc. Method of forming a semiconductor image sensor and structure
KR100278285B1 (ko) * 1998-02-28 2001-01-15 김영환 씨모스 이미지센서 및 그 제조방법
JPH11274454A (ja) * 1998-03-19 1999-10-08 Canon Inc 固体撮像装置及びその形成方法
KR100386609B1 (ko) * 2000-04-28 2003-06-02 주식회사 하이닉스반도체 씨모스 이미지 센서 및 그의 제조 방법
KR100451591B1 (ko) * 2001-06-12 2004-10-08 (주)시아이센서 씨모스 이미지 센서의 픽셀
JP3759435B2 (ja) * 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
US6504196B1 (en) * 2001-08-30 2003-01-07 Micron Technology, Inc. CMOS imager and method of formation
KR100436067B1 (ko) * 2001-11-16 2004-06-12 주식회사 하이닉스반도체 이미지센서 및 그 제조 방법
JP4165250B2 (ja) * 2003-02-21 2008-10-15 セイコーエプソン株式会社 固体撮像装置
JP3621400B2 (ja) * 2003-03-03 2005-02-16 松下電器産業株式会社 固体撮像装置およびその製造方法
JP3794637B2 (ja) * 2003-03-07 2006-07-05 松下電器産業株式会社 固体撮像装置
JP2005019781A (ja) * 2003-06-27 2005-01-20 Trecenti Technologies Inc 固体撮像装置およびその製造方法
US7253392B2 (en) * 2003-09-08 2007-08-07 Micron Technology, Inc. Image sensor with photo diode gate
JP4230406B2 (ja) * 2004-04-27 2009-02-25 富士通マイクロエレクトロニクス株式会社 固体撮像装置
CN100536151C (zh) * 2005-03-11 2009-09-02 富士通微电子株式会社 具有嵌入式光电二极管区域的图像传感器及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0738010A2 (en) * 1995-04-13 1996-10-16 Eastman Kodak Company Active pixel sensor integrated with a pinned photodiode
US6218691B1 (en) * 1998-06-30 2001-04-17 Hyundai Electronics Industries Co., Ltd. Image sensor with improved dynamic range by applying negative voltage to unit pixel
US6853044B1 (en) * 1999-06-29 2005-02-08 Hynix Semiconductor Inc. Image sensor with improved dynamic range by applying negative voltage to unit pixel
CN1577879A (zh) * 2003-07-16 2005-02-09 罗姆股份有限公司 图象传感器的制造方法及图象传感器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2002-16243A 2002.01.18

Also Published As

Publication number Publication date
EP1703564A3 (en) 2009-06-10
EP1703564B1 (en) 2011-06-22
JP2006261411A (ja) 2006-09-28
US20060208285A1 (en) 2006-09-21
KR100758321B1 (ko) 2007-09-13
EP1703564A2 (en) 2006-09-20
CN1835245A (zh) 2006-09-20
US7417273B2 (en) 2008-08-26
KR20060101187A (ko) 2006-09-22
JP4224036B2 (ja) 2009-02-12

Similar Documents

Publication Publication Date Title
CN1835245B (zh) 嵌有光电二极管区的图像传感器及其制造方法
JP4739324B2 (ja) フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
CN101609837B (zh) 固体摄像器件、它的驱动方法以及使用它的电子装置
CN1941390B (zh) 具有两个半导体层的像素、图像传感器及图像处理系统
TWI497702B (zh) Solid state camera device
US8309997B2 (en) Photoelectric conversion device, method for manufacturing the same and image pickup system
US9111829B2 (en) Color-optimized image sensor
US8399914B2 (en) Method for making solid-state imaging device
US7410823B2 (en) Image sensors for reducing dark current and methods of manufacturing the same
JP2014011304A (ja) 固体撮像装置
TW201112412A (en) Image sensors having frontside and backside photodetectors
KR20170084519A (ko) 이미지 센서
US11183526B2 (en) Image sensor
JP2003234496A (ja) 固体撮像装置およびその製造方法
US7642608B2 (en) Dual isolation for image sensors
US7678602B2 (en) CMOS image sensor and method for manufacturing the same
JP4857773B2 (ja) 固体撮像素子及びその製造方法
JP2002124657A (ja) Ｃｍｏｓイメージセンサ
US7763909B2 (en) Image sensor and method for manufacturing the same
JP5478871B2 (ja) 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP2005038908A (ja) 光電変換装置とその製造方法、並びに固体撮像素子
KR20070071053A (ko) 씨모스 이미지 센서 및 그 제조 방법
KR20040003941A (ko) 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법
JP2008198976A (ja) 固体撮像装置とその製造方法
KR20010065628A (ko) 고체 촬상 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150515

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150515

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Yokohama City, Kanagawa Prefecture, Japan

Patentee before: Fujitsu Semiconductor Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101013

Termination date: 20201108

CF01 Termination of patent right due to non-payment of annual fee