CN100536151C - 具有嵌入式光电二极管区域的图像传感器及其制造方法 - Google Patents

具有嵌入式光电二极管区域的图像传感器及其制造方法 Download PDF

Info

Publication number
CN100536151C
CN100536151C CNB2005800490531A CN200580049053A CN100536151C CN 100536151 C CN100536151 C CN 100536151C CN B2005800490531 A CNB2005800490531 A CN B2005800490531A CN 200580049053 A CN200580049053 A CN 200580049053A CN 100536151 C CN100536151 C CN 100536151C
Authority
CN
China
Prior art keywords
area
transistor
photodiode
pixel
conduction type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800490531A
Other languages
English (en)
Other versions
CN101142681A (zh
Inventor
井上忠夫
山本克义
大川成实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101142681A publication Critical patent/CN101142681A/zh
Application granted granted Critical
Publication of CN100536151C publication Critical patent/CN100536151C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H01L27/14652—Multispectral infrared imagers, having a stacked pixel-element structure, e.g. npn, npnpn or MQW structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

提供一种CMOS图像传感器及其制造方法，该CMOS图像传感器具有有效增大的孔径比和提高的光学感光度。本发明第一方案的图像传感器包括像素区域(10)，其中形成有多个像素，每个像素至少具有光电二极管、复位晶体管和源极跟随器晶体管；以及外围电路区域(12)，其中形成有处理从像素区域读出的读出信号的外围电路。像素区域中的阱区域(PW2)比外围电路区域中的阱区域(PW1)浅。此外，复位晶体管或源极跟随器晶体管形成在像素区域(10)的浅阱区域(PW2)中，而光电二极管区域(PHD2)嵌入在晶体管的阱区域(PW2)下。通过这种结构，像素的光电二极管区域嵌入到相比衬底表面较浅的区域中，从衬底表面入射的光在衰减前被捕获，从而提高了光学感光度。此外，因为像素的光电二极管区域嵌入到有源元件下方的较浅区域中，所以可增大有效孔径比和提高光学感光度。

Description

具有嵌入式光电二极管区域的图像传感器及其制造方法
技术领域
本发明涉及具有嵌入式光电二极管区域的图像传感器以及这种图像传感器的制造方法，并且特别涉及具有延伸至晶体管形成区域之下的嵌入式光电二极管区域的图像传感器以及这种图像传感器的制造方法。
背景技术
图像传感器包括CCD(电荷耦合器件)以及APS(有源像素传感器)；CMOS图像传感器是APS的代表性示例。CCD用于摄像机和其它器件中，而CMOS图像传感器用于价格不高的数码相机和其它器件中。两者中，CMOS图像传感器可以使用CMOS工艺制造，因此具有低制造成本，并且与CCD图像传感器相比具有更低的功耗，因此用于便携电话、便携信息终端以及其它电池驱动器件中。
CMOS图像传感器具有作为光电转换元件的光电二极管，通过使用源极跟随器晶体管或类似的晶体管读出积聚在光电二极管上的电荷量，并且捕获入射光强度作为电信号。已经商业化的CMOS图像传感器是三晶体管型器件，包括光电二极管、复位晶体管、源极跟随器晶体管以及选择器(selector)晶体管。另外，最近提出了四晶体管型APS，其中在光电二极管和复位晶体管之间提供转移栅(transfer gate)晶体管。
例如，在专利文件1(日本专利公开号2002-16243(2002年1月18日公开))中描述了三晶体管型和四晶体管型APS。
在四晶体管型APS中，在转移栅晶体管和复位晶体管之间的接触点处提供包括浮置扩散层的浮置扩散(FD)区域。而且，在将复位晶体管的复位电平设置于浮置扩散区域后，转移栅晶体管导电，使得积聚在光电二极管区域中的电荷转移到浮置扩散区域，从而引起浮置扩散区域的电势变化，并且通过源极跟随器晶体管在信号线中捕获这个电位变化。通过检测在复位时和在电荷从光电二极管转移时浮置扩散区域中电势的不同，可以捕获消除噪声的信号。
此外，已提出五晶体管型APS，该五晶体管型APS中增加了溢流漏极晶体管以防止光电二极管溢流。通过控制溢流漏极晶体管控制光电二极管的积聚开始时间，并且采用全局快门(global shutter)设计。
随着像素中的晶体管数量增加以伴随性能的增强，光电二极管区域的面积与像素面积的比率减小，导致所谓的孔径比减小。为了缓和这个问题，提出由相邻像素共同使用晶体管和其它元件。然而，就四晶体管型APS而言，相邻像素之间共同使用三个晶体管，所以每个像素的版图是不完全相同的，并且像素之间光学感光度的不均匀度增加，从而导致图案质量下降。
另外，为了防止孔径比的下降，提出了将光电二极管区域嵌入到像素内晶体管形成区域之下的结构。例如，在专利文件1中公开了这样的方法。
图1是专利文件1中描述的CMOS图像传感器的截面视图。在P型半导体衬底51上形成P型外延层52，在P型外延层52上形成转移栅晶体管TG的栅电极55、复位晶体管的栅电极58、以及源极跟随器晶体管的栅电极61，在P型外延层52与上述栅电极之间插入栅氧化膜56、63、61；在这些栅电极的任意一侧，设置源极和漏极区域57、59、60、62。从外延层52的表面在纵深方向形成高密度N型光电二极管区域53，并且将这个光电二极管区域53嵌入以便延伸至转移栅晶体管、复位晶体管和源极跟随器晶体管之下。将光电二极管区域53嵌入，并且通过形成在外延层52表面的高密度P+区域使光电二极管区域53在表面与绝缘膜54隔离，以抑制由来自绝缘膜54的漏电流引起的暗电流。
这样，在专利文件1中描述的CMOS图像传感器中，通过在单元内的晶体管形成区域之下重叠地嵌入光电二极管区域，可以防止孔径比降低，并且增强感光性。
然而，专利文件1中描述的CMOS图像传感器具有嵌入到像素内晶体管形成区域的整个区域之下的N型光电二极管区域53。这个埋置光电二极管区域53延伸至外延层52的较深区域，因此从表面入射的光在到达埋置在较深区域中的光电二极管区域53之前减弱，并且埋置光电二极管区域53不足以利于提高感光度。
此外，在转移栅晶体管TG和浮置扩散区域57正下方形成有N型光电二极管区域53，这对试图保持转移栅晶体管TG的低阈值电压Vth形成障碍，另外增大了浮置扩散区域57的结电容。也就是说，为了使嵌入式N型光电二极管区域53与N型源-漏区域的表面电隔离，在两者之间需要高掺杂浓度的P型外延层52。通过这个高浓度P型外延层，转移栅晶体管中的沟道区域浓度增加，并且阈值电压升高。当转移栅晶体管的阈值电压升高时，电荷自光电二极管区域53转移到浮置扩散区域57的效率降低，导致感光度降低。因为N型浮置扩散区域57形成在高浓度的P型外延层52上，浮置扩散区域57的结电容增大。由于较大的结电容，因此浮置扩散区域的电压变化减小，从而导致感光度下降，其中浮置扩散区域的电压变化与从光电二极管区域53所转移的电荷成比例。
因此本发明的目的是提供具有有效增大的孔径比并且具有增强的光学感光度的CMOS图像传感器，以及制造这种CMOS图像传感器的方法。
发明内容
为了达到上述目的，本发明的第一方案是一种图像传感器，包括：像素区域，其中形成有多个像素，每个像素至少具有光电二极管、复位晶体管和源极跟随器晶体管；以及外围电路区域，其中形成有外围电路，外围电路处理从像素区域读出的读出信号，像素区域中的阱区域比外围电路区域中的阱区域更浅。此外，复位晶体管或源极跟随器晶体管形成在像素区域的浅阱区域中，而电二极管区域嵌入到晶体管的阱区域下方。通过这种结构，像素的光电二极管区域可嵌入到相比衬底表面较浅的区域中，从衬底表面入射的光在衰减之前被捕获，从而可以提高光学感光度。此外，由于像素的光电二极管区域嵌入在有源元件下的较浅位置，因此可以增大有效孔径比，并且可以提高光学感光度。
在上述第一方案的优选实施例中，形成在像素区域中的第二元件隔离结构比形成在外围电路区域中的第一元件隔离结构浅，并且嵌入式光电二极管区域形成在第二元件隔离结构之下。
为了达到上述目的，本发明的第二方案是制造上述图像传感器的方法，包括以下步骤：在外围电路区域中形成具有第一深度的第一阱区域；在像素区域中形成比第一深度线的第二阱区域；在像素区域的第二阱区域之下形成光电二极管区域；以及在光电二极管区域上方的第二阱区域内形成复位晶体管或源极跟随器晶体管。通过这种制造方法，像素的光电二极管区域嵌入到像素的有源元件之下，并且该区域可以嵌入到相比衬底表面较浅的区域中。因此，与上述方案类似，可以增大有效孔径比，并且可以提高光学感光度。
为了达到上述目的，在本发明的第三方案，每个像素包括：转移栅晶体管，用于在光电二极管和复位晶体管之间进行电荷转移；以及浮置扩散区域，其是复位晶体管和转移栅晶体管之间的连接节点，连接至源极跟随器晶体管的栅极。而且，除了上述第一方案的结构外，在浮置扩散区域和转移栅晶体管区域的至少一部分下不形成光电二极管区域。通过这种结构，由于嵌入式光电二极管区域的深度浅，因此为了将浮置扩散区域和嵌入式光电二极管区域隔离开，不再需要提高形成浮置扩散区域和转移栅晶体管源-漏区域的阱区域中的掺杂浓度。结果，可以防止浮置扩散区域的结电容增大。此外，可以防止转移栅晶体管的沟道区域具有更高的掺杂浓度，因此可以避免更高的晶体管阈值电压。
为了达到上述目的，本发明的第四方案是CMOS图像传感器，该CMOS图像传感器包括：像素区域，具有多个像素，每个像素至少具有光电二极管、复位晶体管和源极跟随器晶体管；以及外围电路区域，其中形成有外围电路，该外围电路处理从像素读出的信号，其特征在于：
在外围电路区域中，在衬底表面处的第一导电类型第一阱区域中形成构成外围电路的晶体管的第二导电类型源-漏区域；以及
在像素区域中，在比第一阱区域浅的第一导电类型第二阱区域中，形成有复位晶体管和源极跟随器晶体管的第二导电类型源-漏区域，并且形成有第二导电类型第一光电二极管区域和嵌入的第二光电二极管区域，第一光电二极管区域从衬底表面附近沿深度方向延伸，第二光电二极管区域从第一光电二极管区域延伸至形成有复位晶体管或源极跟随器晶体管的源-漏区域的第二阱区域下侧。
上述第四方案的优选实施例的特征在于：在外围电路区域中形成隔离外围电路晶体管的第一隔离结构，其特征在于，
在像素区域中，形成比第一隔离结构浅并且隔离复位晶体管和源极跟随器晶体管的第二隔离结构，而第二光电二极管区域形成在第二隔离结构下。
上述第四方案的优选实施例的特征在于：每个像素具有连接至光电二极管的转移栅晶体管，转移栅晶体管和复位晶体管通过浮置扩散区域连接，浮置扩散区域连接至源极跟随器晶体管的栅极，并且第一导电类型遮蔽(shield)区域形成在第一光电二极管区域之上；此外，转移栅晶体管或浮置扩散区域的至少一部分设置在浓度比第二阱区域低的第三阱区域中，并且在浮置扩散区域的下侧设置有没有形成第二光电二极管区域的区域。
通过本发明，光电二极管区域可以嵌入像素内有源元件下的浅区域中，所以可以提供有效孔径比增大并且光学感光度提高的CMOS图像传感器。
附图说明
图1是专利文件1中描述的CMOS图像传感器的截面视图；
图2是示出硅衬底中光学透射率(optical transmittance)的曲线图；
图3是四晶体管型APS的电路图；
图4是四晶体管型APS的操作波形图；
图5是共用四晶体管型APS的电路图；
图6是伪四晶体管型APS的电路图；
图7是伪四晶体管型APS的操作波形图；
图8是三晶体管型APS的电路图；
图9是示出第一实施例中图像传感器整体结构的截面视图；
图10是示出第一实施例中制造工艺的截面视图；
图11是示出第一实施例中制造工艺的截面视图；
图12是示出第一实施例中制造工艺的截面视图；
图13是示出第一实施例中制造工艺的截面视图；
图14是示出第一实施例中制造工艺的截面视图；
图15是示出第一实施例中制造工艺的截面视图；
图16是示出第一实施例中制造工艺的截面视图；
图17是示出第一实施例中制造工艺的截面视图；
图18是第一实施例中像素的版图；
图19是第一实施例中像素的版图；
图20是第一实施例中像素的版图；
图21是第一实施例中像素的版图；
图22是示出第二实施例中制造工艺的截面视图；
图23是示出第二实施例中制造工艺的截面视图；
图24是示出第二实施例中制造工艺的截面视图；
图25是示出第二实施例中制造工艺的截面视图；
图26是示出第二实施例中制造工艺的截面视图；
图27是示出第二实施例中制造工艺的截面视图；
图28是第二实施例中像素的版图；
图29是第二实施例中像素的版图；以及
图30是第二实施例中像素的版图。
具体实施方式
下面，参考附图说明本发明的实施例。然而，本发明的技术范围不局限于这些实施例，而是扩展至权利要求范围中描述的发明和与之等同的发明。
图2是示出硅衬底中光学透射率的曲线图。水平轴表示衬底深度(μm)，以及垂直轴表示光学透射率(任意单位，A.U.)。在红(R)、绿(G)和蓝(B)三种基色中，具有最短波长的蓝(B)光会显著衰减，这是因为许多光子在衬底的浅区域中经过光电转换，以至于在向衬底内更深处移动时光学透射率迅速地降低。具有较长波长的绿G光和红R光同样在衬底的浅区域中经过光电转换，并且在向衬底内更深处移动时光学透射率降低。尽管从图2的曲线图不能清楚看到，与蓝B光类似，红R光和绿G光的透射率随在衬底中的深度成指数地衰减，在衬底的深区域中红R光和绿G光的数量也衰减，并且光电转换效率低。就是说，在衬底的浅区域中入射光迅速地衰减。
如同从硅衬底中光学透射率所看到的一样，为了改进CMOS图像传感器的光学感光度，重要的是在尽可能地接近衬底表面的浅区中捕获从衬底表面入射的光经过光电转换得到的电荷。因此当采用将光电二极管区域嵌入衬底中的结构时，希望光电二极管区域尽可能形成在浅区域中。
在说明这个实施例的CMOS图像传感器的结构和制造方法之前，说明四晶体管型、共用四晶体管型、伪四晶体管型以及三晶体管型CMOS图像传感器。
图3是四晶体管型APS的电路图。在图3中，示出了位于两行且位于一列中的两个像素PX1和PX2。像素PX1和PX2包括光电二极管PD1和PD2以及各自的四个晶体管。四个晶体管分别是：连接至复位电压VR的复位晶体管RST；同样连接至复位电压VR的源极跟随器晶体管SF；在源极跟随器晶体管SF和信号线SGL之间的选择器晶体管SLCT；以及设置在复位晶体管RST和光电二极管PD之间的转移栅晶体管TG。转移栅晶体管TG连接至光电二极管PD的阴极侧。连接复位晶体管RST和转移栅晶体管TG的节点是连接至源极跟随器晶体管SF栅极的浮置扩散区域FD1和FD2。
图4是四晶体管型APS的操作波形图。下面说明选择像素PX1的情况。首先，通过驱动选择线SLCT1(图4中的选择)至高(H)电平以使选择器晶体管SLCT导通，将复位线RST1驱动至H电平以使复位晶体管RST导通，以及将浮置扩散区域FD1复位为复位电压电平VR。这个复位电平通过源极跟随器晶体管SF和选择器晶体管SLCT作为噪声信号输出至信号线SGL(图4中的信号)。其后，当转移栅晶体管TG导通时，包括积聚在光电二极管FD阴极上的电子的电荷转移至浮置扩散区域FD1，并且浮置扩散区域FD的电压下降。这个电压下降ΔV等于转移电荷量Q除以浮置扩散区域FD的寄生电容C。浮置扩散区域FD的下降电平作为检测信号输出至信号线SGL。未示出的输出电路检测前述的噪声信号和检测信号之间的电平差异ΔV，并且作为像素光强度信号输出该电平差异。
这样，为了增大检测到的光强度信号ΔV，有必要增大光电二极管上入射光的量，提高光电转换效率，以及减小浮置扩散区域FD的寄生电容C。
图5是共用四晶体管型APS的电路图。在图3中所示的四晶体管型APS中，在每个像素中设置四个晶体管。结果，作为形成光电二极管的面积与像素的面积之间比率的孔径比降低。为了解决这个问题，在图5的传感器中，复位晶体管RST、源极跟随器晶体管SF以及选择器晶体管SCLT由相邻像素共用。如果这三个晶体管形成在共用区域SHARED，那么为每两个像素只设置五个晶体管、或每个像素设置2.5个晶体管是足够的，这样可以抑制孔径比的减小。
这个共用四晶体管型APS的操作与图4中的操作相类似；当选择器晶体管SLCT处于导通状态时，复位晶体管RST将浮置扩散区域FD1、FD2复位，在这个状态读出噪声信号，其后转移栅信号TG1使得在光电二极管FD1一侧的转移栅晶体管TG导通，并且读出检测信号。为了读出另一个像素的信号，重复与上述相同的操作。就是说，在为每个像素读出信号过程中，共用三个晶体管中的每个都被利用。
图6是伪四晶体管型APS的电路图。伪四晶体管型APS的像素PX1和PX2包括光电二极管PD和三个晶体管RST、TG、SF；不设置图3中示出的四晶体管型器件的选择器晶体管SLCT。就是说，源极跟随器晶体管SF的源极端直接连接至信号线SGL。代替地，修改对复位电压VR和复位晶体管RST的控制，以有效地实现与选择器晶体管相同的行选择功能。
图7是伪四晶体管型APS的操作波形图。首先，作为行选择操作，通过处于(低)L电平的复位电压VR，将所有复位线驱动至H电平，使得所有像素的复位晶体管RST导通，并且将所有像素的浮置扩散区域FD置为L电平。其后，复位电压VR返回至H电平，将选中行的复位线驱动至H电平，以及使得属于选中行的像素的复位晶体管RST导通，只将浮置扩散区域FD(1)设置至复位电平。从信号线SGL读出这个状态作为噪声信号。这时，未选中行的浮置扩散区域FD(2)是在L电平，并且源极跟随器晶体管SF(2)对信号线SGL无影响。然后，将选中行的转移栅线驱动至H电平，使得转移栅晶体管TG(1)导通，光电二极管PD(1)上的电荷转移至浮置扩散区域FD(1)，并且从信号线SGL读出检测信号。同样，这时未选中行中的源极跟随器晶体管SF(2)对信号线SGL无影响。
因此在伪四晶体管型APS中，即使当不设置选择器晶体管的时候，通过复位电压VR和复位晶体管的等待操作可以阻止未选中行影响信号线SGL，并且可以进行有效的行选择。
图8是三晶体管型APS的电路图。像素PX1和PX2均包括光电二极管PD、复位晶体管RST、选择器晶体管SLCT和源极跟随器晶体管SF。浮置扩散区域FD是光电二极管PD的阴极电极。然而，选择器晶体管SLCT和源极跟随器晶体管SF具有相反的连接。
在这个三晶体管型APS中，最初，使得复位晶体管RST导通并且将浮置扩散区域FD设置至复位电平；其后，由于在积分周期中接收光而引起在光电二极管PD的阴极产生电子，因此浮置扩散区域FD的电平下降，并且从信号线SGL读出表示这个下降的信号作为检测信号。
第一实施例
下面，说明第一实施例的CMOS图像传感器的结构和制造方法。图9是示出这个方案的图像传感器整体结构的截面视图。这个图像传感器在P型硅衬底P-sub的中心部分设有具有多个像素的像素区域10；在它的周围设有外围电路区域12，外围电路区域12包括处理从像素读出信号的输出电路、驱动复位线和转移栅线的驱动电路、以及类似电路。在外围电路区域12中形成晶体管源-漏区域，其由第一P型阱区域PW1之内的外围电路构成。另一方面，在像素区域10中形成比第一P型阱区域PW1浅的第二P型阱区域PW2，并且在第二P型阱区域PW2中形成像素中的源-漏区域。在像素区域10中，在第二P型阱区域PW2之下嵌入N型光电二极管区域PHD2。
通过形成比外围电路区域12中的P型阱区域PW1浅的像素区域10中的P型阱区域PW2，可以在浅区域中形成嵌入在P型阱区域PW2之下的光电二极管区域PHD2，因此在入射光不会显著衰减的浅区域中产生的电子，可以在嵌入式光电二极管区域PHD2中捕获。
同样，尽管没有示出，在像素区域10中形成比外围电路区域12中的元件隔离结构浅的元件隔离结构。在像素区域10之内，首先形成N沟道晶体管，然而在外围电路区域12中，形成构成CMOS电路的P沟道和N沟道晶体管。因此在外围电路区域中，对于CMOS结构，是需要具有一定深度的元件隔离结构的，但是在像素区域中元件隔离结构不需要同样深。于是，像素区域中形成的元件隔离结构浅，从而在其下方的浅区域中可以形成N型光电二极管区域。
图10至图17是示出第一实施例的制造方法的各个工艺(1)至(8)的截面视图。图18至图21是像素版图。首先，参考图15的截面视图和图18的像素版图，说明第一实施例的CMOS图像传感器结构。在这个实施例中，像素是图6中说明的伪四晶体管型APS；组成元件是光电二极管PD、转移栅晶体管TG、浮置扩散区域FD、复位晶体管RST和源极跟随器晶体管SF。复位晶体管RST和源极跟随器晶体管SF连接至复位电压VR，而源极跟随器晶体管SF连接至信号线SGL。
在图15中，与其它工艺截面视图相类似，分别示出了像素截面结构和外围电路截面结构。此外，图15中的像素截面对应图18的版图中由虚线表示的A-B和C-D-E截面。在图18的版图中，示出了由浅沟槽隔离(STI)组成的隔离沟槽(元件隔离结构)隔离的有源区域，构成三个晶体管TG、RST和SF的栅电极的栅多晶硅，以及形成在有源区域和栅电极中的接触通孔(contact via)。有源区域、栅多晶硅和接触通孔的图案在图中的右下方出现。在图18的版图中，符号TG、RST、SF指示像素区域Pixel中三个晶体管的栅电极位置，并且指示了有源区域中的浮置扩散区域FD和复位电压VR。
在图15的截面视图中，作为外围电路的截面结构，示出了N沟道晶体管结构，在P型硅衬底P-sub之内形成构成第一P阱区域PW1的深P型掺杂区域PW1-1和浅P型掺杂区域PW1-2。因此，外围电路区域中的第一P型阱区域PW1形成至深度DP1。而且，在外围电路的截面结构中，比较深地形成隔离晶体管的隔离沟槽STI(1)。这样，在外围电路区域中，通过形成深P型阱区域PW1，在其之中形成的N型晶体管具有高速操作的结构。就是说，通过形成深P型阱区域PW1，降低了P型阱区域PW1衬底表面部分的掺杂浓度，并且使得晶体管源-漏区域的结电容减小。通过这种方法，使高速晶体管操作成为可能。
在作为CMOS结构的特点的寄生PNPN结构中，通过提高第一P型阱区域PW1的深区域中的掺杂浓度，可以抑制经过阱区域流动的衬底电流导致的电压上升，因此可以抑制寄生PNPN结构的闭锁(latch-up)。寄生PNPN结构包括：例如，P沟道晶体管的N阱区域中的P型源-漏区域(未示出)、N阱区域、图15的P阱区域以及其中的N型源-漏区域。
如上所述，在外围电路区域中形成浅的第一阱区域PW1不是优选的，并且希望最适合的深度值。
另一方面，在像素截面结构中，形成比第一P型阱区域PW1浅的深度为DP2的第二P型阱区域PW2，并且在这个第二P型阱区域PW2之内，形成转移栅晶体管TG、复位晶体管RST和源极跟随器晶体管SF的源-漏区域。这些晶体管都是N沟道晶体管。由于具有浅P阱区域PW2，同样形成比外围电路区域的隔离沟槽STI(1)更浅的用以隔离晶体管的隔离沟槽STI(2)。
在像素区域中形成第一N型掺杂区域PHD1和更深些的第二N型掺杂区域PHD2，第一N型掺杂区域PHD1和第二N型掺杂区域PHD2构成光电二极管区域PD。在转移栅晶体管TG的栅极附近形成第一光电二极管区域PHD1；在第一光电二极管区域PHD1之下的区域中和第二P阱区域PW2之下的区域中形成第二光电二极管区域PHD2。就是说，第二光电二极管区域被埋置在像素中，且在复位晶体管RST和源极跟随器晶体管SF之下延伸。用这种方法，可以增大平面视图中光电二极管区域的面积，结果孔径比提高。
在第三P型阱区域PW3之内形成转移栅晶体管TG和浮置扩散区域FD，第三P型阱区域PW3仍旧比第二P型阱区域PW2浅。进一步，不在浮置扩散区域FD和转移栅晶体管TG的栅极区域之下形成第二光电二极管区域PHD2。其原因如下。假如在FD区域和TG栅极之下形成浅的第二光电二极管区域PHD2，那么必须电隔离N型区域FD和N型第二光电二极管区域PHD2，为了这个目的，P型阱区域PW3的掺杂浓度必须升高。然而，如果P型阱区域PW3的掺杂浓度升高，浮置扩散区域FD的结电容会增加，此外转移栅晶体管TG的阈值电压也会增加。浮置扩散区域FD的结电容增加意味着对于从光电二极管转移的给定的电荷数量，FD区域电压的变化会减小，因此降低了光学感光度。另外，转移栅晶体管TG的阈值电压增加导致从光电二极管转移电荷的效率下降，那是不希望的。
因此，优选的是第二光电二极管区域PHD2尽可能不形成在浮置扩散区域FD和转移栅晶体管TG的栅电极之下。然而，为了器件布局的原因或为了确保足够的孔径比，避免在这些区域的至少一部分之下形成第二光电二极管区域PHD2就足够，而不是避免在这些区域的任何部分之下形成第二光电二极管区域PHD2。
如上面说明的，由于在浮置扩散区域FD和转移栅晶体管TG的电极之下不形成第二光电二极管区域PHD2，代替第二P型阱区域PW2，形成比第二P型阱区域PW2浅并且具有低掺杂浓度的第三P型阱区域PW3；在此阱区域PW3之内形成区域FD，并且在阱区域PW3之上形成栅电极TG。
参考图18的版图，说明图15的截面视图中的各个区域。在截面视图A-B中，在部分A处形成隔离沟槽STI(2)，以及在隔离沟槽STI(2)的旁边形成N型第一光电二极管区域PHD1。在这个第一光电二极管区域PHD1之上的衬底表面处，形成高浓度P型遮蔽区域P+shield，以将区域PHD1和衬底表面的绝缘膜隔离。而且，在第一光电二极管区域PHD1之下，形成N型第二光电二极管区域PHD2。第二光电二极管区域PHD2是反转的L形矩形区域，图18中以虚线围绕。转移栅晶体管TG的栅电极沿截面A-B形成。在这个栅电极的旁边形成N型低浓度漏区域NLD；这个区域NLD作为浮置扩散区域FD。
接下来，在截面C-D中，按顺序形成隔离沟槽STI(2)、高浓度N型接触区域FDN、复位晶体管RST的栅电极以及与复位电压VR连接的高浓度N型接触区域FDN。然后，在截面D-E中，按顺序形成源极跟随器晶体管SF的栅电极、与信号线SGL接触的高浓度N型接触区域FDN以及隔离沟槽STI(2)。
然后，第二光电二极管区域PHD2被嵌入，且从第一光电二极管区域PHD1之下延伸至源极跟随器晶体管SF和复位晶体管RST之下，并且也嵌入到转移栅晶体管TG的栅电极部分和浮置扩散区域FD部分之下。然而，如图15和图18中所示，在转移栅电极TG的栅电极之下，第二区域PHD2未设置为超出第一光电二极管区域PHD1而朝向浮置扩散区域FD延伸，确保了有效的栅极区域。因此，为了在所需程度上确保转移栅晶体管TG的开/关操作，在栅电极之下不形成第二区域PHD2。此外，在浮置扩散区域FD部分之下不设置第二光电二极管区域PHD2。
接下来，参考图10至图17的截面视图以及图18至图21的版图，说明第一实施例的图像传感器的制造工艺。
在图10的工艺(1)中，在外围电路区域和像素区域中，元件隔离结构STI(1)和STI(2)形成在P型硅衬底P-sub的表面。具体而言，在外围电路区域中刻蚀硅衬底约400nm，而在像素区域中刻蚀硅衬底约200nm；然后使用高密度等离子体CVD形成氧化硅膜，进行化学或机械抛光，并且在刻蚀沟槽之内嵌入氧化硅膜，以形成元件隔离结构STI(1)和STI(2)。这里，在像素区域中形成的元件隔离结构STI(2)比在外围电路部分中形成的元件隔离结构浅，这是为了使得在随后的工艺中在像素读出晶体管之下形成的第二光电二极管区域PHD2尽可能浅，以提高光学感光度。
接下来，进行外围电路部分中第一P型阱区域的离子注入。首先，通过以300keV的能量且以0°的倾斜角进行硼B的离子注入直到3E13的浓度，形成深P型阱区域PW-1。为了降低衬底电阻系数，P型阱区域PW1必须具有约3E13的高掺杂浓度，其中外围电路的N沟道晶体管形成在该P型阱区域PW1中。此外，以30keV的能量且以7°倾斜角进行硼B的离子注入直到约5E12的浓度，在外围电路部分中形成浅P型阱区域PW1-2。为了控制外围电路的N沟道晶体管的阈值电压Vt，进行该离子注入。
另一方面，为了形成外围电路的N沟道阱区域(未示出)，以600keV的能量且以0°的倾斜角进行磷P的离子注入直到3E13的浓度，以及以160keV的能量且以7°的倾斜角进行砷As的离子注入直到2E13至3E13的浓度。
在图11的工艺(2)中，在像素部分中形成第二P型阱区域PW2。通过以80keV的能量且以7°的倾斜角进行硼B的离子注入直到约3E13的浓度，形成这个第二P型阱区域PW2。而且，在像素部分中，没有在转移栅晶体管TG的栅电极或浮置扩散区域FD之下进行第二P型阱区域PW2的离子注入。此外，所述离子注入是以比外围电路部分中第一P型阱区域PW1-1的注入能量低的能量进行的，以在比第一P型阱区域浅的深度处形成第二P型阱区域PW2。用这种方式，随后形成的第二光电二极管区域PHD2在较浅的深度处形成。
另外，这第二P型阱区域PW2的离子注入还用于控制像素中读出晶体管的阈值电压Vt。
然后，通过以30keV的能量且以7°的倾斜角进行硼B的离子注入直到2E12的浓度，形成第三P型阱区域PW3，其特别地用于像素中的光电二极管PD、转移栅晶体管TG和浮置扩散区域FD。相比于先前形成的第一阱区域PW1中外围电路中的N沟道晶体管的阈值控制浓度，第三P型阱区域PW3是通过注入硼B至浓度为该阈值控制浓度的1/2或少于该阈值控制浓度而形成的，以进一步降低转移栅晶体管TG的阈值电压Vt。通过降低转移栅晶体管TG的阈值电压Vt，提高了从光电二极管PD至浮置扩散区域FD的电荷转移效率。同时，通过提高第三P型阱区域PW3的浓度高于衬底浓度，在转移栅晶体管TG沟道部分中的电子的电势升高，并且光电二极管PD的饱和电荷数量增加。此外，使得第三P型阱区域PW3中的掺杂浓度低于第二P型阱区域PW2中的掺杂浓度，并且用这种方法，控制转移栅晶体管具有低阈值电压。
在图12的工艺(3)中，在像素区域中进行离子注入以形成第一光电二极管区域PHD1。这个离子注入包括：以207keV的能量且以7°的倾斜角进行磷P的离子注入直到1E12到2E12的浓度，以及以135keV的能量且以7°倾斜角进行磷P离子注入直到1E12到2E12的浓度。通过这个离子注入，抵消了先前形成的第三P型阱区域PW3，并且第一N型扩散区域PHD1形成在浅区域中，该第一N型扩散区域PHD1由光电二极管区域PD组成。
接下来，使用具有孔部分的抗蚀剂掩模，以325keV的能量且以7°的倾斜角进行磷P的离子注入直到1E12到5E12的浓度，以形成第二N型扩散区域PHD2(深光电二极管)，该孔部分与第一光电二极管区域PHD1交叠并且延伸至围绕区域PHD1的隔离结构STI(2)之下。这作为第二光电二极管区域PHD2。在图20的版图中，这个离子注入区域由虚线PD(PHD2)表示。在像素区域中，形成有浅的隔离结构STI(2)，并且也形成有浅的第二P型阱区域PW2，因此可使得第二光电二极管区域PHD2的深度比较浅。
在图13的工艺(4)中，通过在约800℃下热氧化，在衬底表面上形成约8nm厚的栅氧化膜GOX，并且在栅氧化膜GOX之上，通过CVD生长约180nm厚的多晶硅膜GPOLY。然后，以20keV的能量且以7°的倾斜角，将磷P离子注入到外围电路N沟道晶体管部分的多晶硅膜和像素多晶硅膜中直到4E15的浓度，随后在800℃下持续约60分钟退火，以完成多晶硅膜的N型掺杂。然后，图案化多晶硅膜GPOLY以形成栅电极。其后，在外围电路的N沟道晶体管部分和像素中，将栅电极用做掩模，以20keV的能量且以0°的倾斜角进行磷P的离子注入(LDD：轻掺杂漏极注入)直到4E13的浓度，以形成源-漏区域NLD。
然后，以10keV的能量且以7°的倾斜角，将硼B离子注入到衬底表面直到约1E13的浓度，其中在像素中形成第一光电二极管区域PHD1，以形成遮蔽扩散层P+shield；这个作为埋置属于光电二极管区域PD的N型扩散层PHD1的结构。就是说，在衬底表面上，与氧化膜隔离地形成第一光电二极管区域PHD1，因此，由氧化膜漏电流产生的暗电流被抑制。
作为上述结构的结果，形成光电二极管光接收区域的深度如下。在第一光电二极管区域PHD1中，一直到接近衬底表面的浅区域，形成扩散层PHD1，因此光电二极管的耗尽层从浅侧约0.1μm的深度延伸至衬底中深处。另一方面，在第二光电二极管区域PHD2中，第二P型阱区域PW2具有约0.3μm的深度，因此第二光电二极管区域PHD2的耗尽层从浅侧约0.4μm的深度延伸至衬底中深处，在深侧延伸至约1.0μm。就是说，第一光电二极管区域PHD1从0.1μm延伸至0.4μm，并且第二光电二极管区域PHD2从0.4μm延伸至1.0μm。
因此，作为根据图2硅中光学透射率曲线的粗略计算结果，第一光电二极管区域PHD1的光学感光度(每单位面积)与第二光电二极管区域PHD2的光学感光度(每单位面积)单独的比率，对于红色约为65％，对于绿色约为58％，对于蓝色约为36％。另一方面，假定在像素区域中形成深的第一P型阱区域PW1取代浅的第二P型阱区域PW2，并且在其下方类似地形成第二光电二极管区域PHD2，则第二光电二极管区域PHD2位于约1.0μm至1.4μm的深度处。在这种情况下，与上述浅PHD2的情况相比，第二光电二极管区域PHD2的光学感光度(每单位面积)，对于红色为55％，对于绿色为48％，以及对于蓝色为14％。就是说，可以看出，如同这个实施例的情况，通过将第二光电二极管区域PHD2嵌入到浅第二P型阱区域PW2之下，光学感光度大大地提高。
在图14中的工艺(5)中，在像素中，为了在复位晶体管RST的源-漏区域和源极跟随器晶体管SF的源-漏区域中形成接触，以15keV的能量进行磷P的N型离子注入至约2E15的浓度，以形成高浓度接触区域FDN。
接下来，在外围电路部分中的栅电极处形成侧壁SW。为此，通过热氧化形成100nm氧化硅膜，在像素中形成抗蚀剂来覆盖晶体管、光电二极管PHD和浮置扩散区域FD，并且将所述抗蚀剂用作掩模以进行氧化硅膜的全表面(full-surface)刻蚀。结果，侧壁形成在外围电路部分，以及像素区域中转移栅晶体管的栅极线和复位晶体管的栅极线的栅电极处。此外，氧化硅膜SW-SIO还作为侧壁留在像素中。
在图15中的工艺(6)中，以13keV的能量且以7°的倾斜角进行磷P的离子注入至2E15的浓度，以在外围电路的N沟道晶体管区域中形成高浓度源-漏区域NSD。然后，以氢氟酸HF处理硅衬底的表面后，通过溅射形成钴Co膜，并且在约520℃进行快速热退火，以在栅电极和源-漏区域NSD的硅表面上形成硅化钴CoSi。移除氧化硅上的未反应钴膜，并且在约840℃再次进行快速热退火。
在图16中的工艺(7)中，形成绝缘膜并且形成接触孔。首先，通过等离子体CVD形成约20nm的氧化硅膜P-SIO，并且通过等离子体CVD形成约70nm的氮化硅膜P-SIN。通过HDP-CVD(高密度等离子体化学气相沉积)在这两层绝缘膜上形成约1000nm厚的氧化硅膜HDP-SIO，然后通过CMP抛光平坦化该表面。然后，在像素中为了接触而进行注入的区域FDN中形成接触孔M1C1。此外，形成像素中至P型阱区域PW2的接触孔和外围电路中的接触孔M1C2。同时，也形成至P型阱区域PW1的接触孔M1C2。接触孔M1C2是至先前形成有硅化钴CoSi的区域的接触孔；硅化物作为刻蚀停止层，因此使用与用于接触孔M1C1的不同的工艺。
在图17的工艺(8)中，打开接触孔之后，溅射钛Ti(约30nm)和氮化钛TiN(约50nm)，以及通过CVD沉积钨W膜(约300nm)以掩埋接触孔；然后，通过CMP抛光移除表面上的Ti/TiN/W三层膜，以在接触孔中形成钨塞。然后，通过Ti(约30nm)/TiN(约50nm)/Al(约400nm)/Ti(约5nm)/TiN(约50nm)的溅射膜沉积和光刻工艺，形成第一金属布线M1L。
通过HDP等离子体氧化膜HDP-SIO(约750nm)和等离子体氧化膜P-SIO(约1100nm)的沉积和CMP抛光，在第一金属布线M1L上形成平坦化的层间绝缘膜。在这个层间绝缘膜中形成通孔Via1，并且通过与上述形成接触W塞和形成第一金属布线的工艺类似的工艺，在通孔Via1中形成W塞和形成第二金属布线M2L。
仅仅在外围电路部分形成通孔Via1和第二金属布线M2L；在像素中，只形成第一金属布线M1L，而不形成第二金属布线。用这种方法，抑制了对光入射在像素上的阻挡。在图17的截面视图中，形成第二金属布线M2L作为复位电压布线VR；但是如图21中所示，这个第二金属布线M2L位于像素中第二光电二极管区域PHD2之外，因此不会阻挡入射光。最后，通过与平坦化第一金属布线类似的工艺，在第二金属布线上形成平坦化的绝缘膜HDP-SIO/P-SIO，以及通过等离子体CVD沉积包括氮化硅膜P-SIN的覆盖膜。
图18的版图示出了其中形成图16的接触孔M1C1的状态。在一个像素中，掩埋N型第二光电二极管区域PHD2，使得其与像素区域的大部分交叠。然而，第二光电二极管区域PHD2不形成在浮置扩散区域FD的一部分之下和转移栅晶体管TG栅电极的大部分之下。上面说明了这个原因；用这种方法，浮置扩散区域FD可保持低的结电容，并且转移栅晶体管TG可保持低的阈值电压。此外，在图18中，使用硅化钴在表面上形成具有低阻抗的水平延伸至转移栅晶体管TG的栅极布线(图中的TG线)以及延伸至复位晶体管RST的栅极布线(图中的RST线)。另一方面，在像素内的晶体管TG、RST、SF的栅电极上，不形成硅化钴。这是为了消除像素之内硅化钴的光阻挡效应，从而不会阻挡入射光到达第二光电二极管区域PHD2。
在图19的版图中，示出了像素区域中的第二P型阱区域PW2和形成第三P型阱区域PW3的掩模之间的关系。用于第三P型阱区域PW3的掩模由粗体矩形标示出(粗体矩形之内进行离子注入)；用于第二P型阱区域PW2的掩模由灰色标示出(灰色区域之内进行离子注入)。结果，在转移栅晶体管TG的栅电极及其任意侧，没有形成第二P型阱区域PW2，从而只形成较浅的低浓度第三P型阱区域PW3。特别地，在转移栅晶体管TG的栅电极之下和浮置扩散区域FD之下，不形成第二光电二极管区域PHD2，并且在这个区域中形成浅的低浓度第三P型阱区域PW3。用这种方法，可使得转移栅晶体管TG具有低阈值电压，并且降低浮置扩散区域FD的结电容。
图20的版图示出其中形成图17的第一金属布线M1L的状态。第一金属布线M1L形成为连接至接触通孔。特别地，通过第一金属布线M1L，连接浮置扩散区域FD的接触通孔和源极跟随器晶体管SF的栅电极上的接触通孔(图中的SF-FD)。并且，第一金属布线M1L形成在第一光电二极管区域PHD1和第二光电二极管区域PHD2之外，因此不与这些区域相交叠，并且因此不阻挡入射光。
图21的版图示出其中形成图17的第二金属布线M2L的状态。形成第二金属布线M2L以使其在垂直方向上延伸，并且形成信号线SGL和复位电压线VRL，该第二金属布线M2L连接形成在层间绝缘膜中的通孔Via1。这个第二金属布线M2L也形成在第一光电二极管区域PHD1和第二光电二极管区域PHD2之外，因此不与这些区域相交叠，并且因此不阻挡入射光。
由上述版图清楚可知，在像素之内小的区域中形成浅的第一光电二极管区域PHD1，以及在像素中相对宽阔的区域中形成深的第二光电二极管区域PHD2。在光电二极管区域PHD1和PHD2中入射光都经过光电转换。在这个实施例中，像素中两个光电二极管区域PHD1和PHD2的面积占用率分别为约4％和34％。通过设置这两个区域，即使考虑到光到达第二区域PHD2的深区域的衰减，有效孔径比对于红色约为26％，对于绿色约为24％，以及对于蓝色约为16％，与单独的第一区域PHD1的情况(4％)相比，表现出很大的改进。此外，通过形成浅的第二P型阱区域PW2和形成浅的第二区域PHD2，进一步提高了有效孔径比。
第二实施例
第二实施例是三晶体管型APS的应用示例。图22至图25为示出工艺的截面视图，以及图26至图30是像素版图。图22至图25的截面视图示出沿图26的版图中的截面A-B和C-D-E的截面。
三晶体管型APS的像素电路图如图8中所示；除光电二极管PD外，还设置了复位晶体管PST、选择器晶体管SLCT和源极跟随器晶体管SF。就是说，光电二极管PD的阴极端也作为浮置扩散区域FD，并且没有转移栅晶体管TG。
如图22中所示，同样在第二实施例中，像素区域中第二P型阱区域的深度DP2浅于外围电路区域中第一P型阱区域的深度DP1，并且在这个浅的第二P型阱区域PW2之下，埋置第二光电二极管区域PHD2。而且，第一光电二极管区域PHD1也作为复位晶体管RST的源极区域，不与衬底表面隔离。在三晶体管型APS中，不设置转移栅晶体管，并且不形成独立的浮置扩散区域FD。因此在这个实施例中，对于不在这些元件之下形成第二光电二极管区域是没有约束的。
图22的工艺对应第一实施例中的图12。就是说，在隔离沟槽STI的形成中、外围电路的第一P型阱区域PW1的离子注入以及像素区域中第二阱区域PW2的离子注入中，使用与第一实施例的图10和图11中相同的工艺，但是因为在三晶体管结构中没有转移栅晶体管TG，所以不进行第三P型阱区域的离子注入。并且，在像素区域中，仅仅避开第一光电二极管区域PHD1进行离子注入以形成第二P型阱区域PW2，由此形成复位晶体管RST、选择器晶体管SLCT和源极跟随器晶体管SF的阱区域。
接下来，进行第一光电二极管区域PHD1的离子注入。在此离子注入中，在以下条件下注入磷P：(1)200keV，约1E13，7°；(2)100keV，约1E13，7°；以及(3)50keV，约1E13，7°。这个第一区域PHD1的离子注入可与外围电路中的P沟道晶体管的N型阱区域的离子注入相结合。
接下来，通过以325keV的能量且以约7°的倾斜角进行磷P的离子注入至1E12到5E12的浓度，在与第一光电二极管区域PHD1交叠并且延伸至隔离结构STI(2)之下以及读出晶体管之下的区域中，形成第二光电二极管区域PHD2，该隔离结构STI(2)围绕这个区域PHD1。如图28的版图所示，第二区域PHD2延伸到第一光电二极管区域PHD1、复位晶体管RST、选择器晶体管SLCT和源极跟随器晶体管SF之下，并且基本形成在形成有金属布线的区域外的整个区域之上，该金属布线将在下面表述。
第二光电二极管区域PHD2具有约1E12的低离子注入浓度，并且希望第二光电二极管PHD2具有完全耗尽的结构。就是说，通过第二光电二极管区域PHD2的完全耗尽，使得这个区域PHD2处的结电容为零。然而，即使当完全耗尽时，相比于围绕的P型区域，第二光电二极管区域PHD2对于电子而言仍具有更低的电势，并且捕获的由区域PHD2中光电转换产生的电子可靠地转移到第一光电二极管区域PHD1。在这个实施例中，光电二极管PD的阳极也作为浮置扩散区域FD，因此通过尽可能地减小在这个阳极处的结电容，可使得对于给定数量的捕获电荷(电子)，电压的变化变大，并且实现高的电荷-电压转换效率。
在图23中的工艺中，与第一实施例类似，形成栅氧化膜GOX和栅电极GPOLY。光电二极管的光接收区域的深度如下。首先，第一区域PHD1没有从衬底表面耗尽至连接第二区域PHD2的深度，因此对光电转换有很少的贡献。另一方面，在第二区域PHD2中，第二P型阱区域PW2具有约0.3μm的深度，因此作为光接收区域的第二区域PHD2的耗尽层从衬底浅侧约0.4μm的深度延伸至衬底深侧约1.5μm。
在图24的工艺中，使用与图14中相同的工艺，形成低浓度源-漏区域NLD、接触高浓度区域PDN以及侧壁氧化膜SW和SW-SIO。
在图25的工艺中，使用与图15中相同的工艺，形成N型高浓度源-漏区域NSD和P型高浓度源-漏区域PSD以及硅化钴膜CoSi。然而，在图中，未示出P型区域PSD。
在图26的工艺中，使用与图16中相同的工艺，形成绝缘膜和接触孔M1C1和M1C2。在这种情况下，接触孔M1C1形成在进行了离子注入的区域PDN中，以在像素中形成接触。另一方面，也形成不同于这些接触孔M1C1的接触孔M1C2。在图26中，示出了外围电路中至P型阱区域PW1的接触孔M1C2，以及像素中至第二P型阱区域PW2的接触孔M1C2。为了在将硅化钴层用作刻蚀停止层的区域中和其它区域中使用不同的工艺，分别形成两种类型的接触孔M1C1、M1C2。
在图27的工艺中，使用与图17中相同的工艺，形成接触通孔M1C1、第一金属布线M1L、层间绝缘膜HDP-SIO和P-SIO、通孔Via1和第二金属布线M2L。这里，为防止孔径比降低，希望在第二光电二极管区域PHD2之上尽可能的范围内不形成第一金属布线M1L。然而，布线在要求的最少数量的位置和以最小可能的面积形成。
如图28的版图中所示，为了入射光可入射在光电二极管区域PHD1和PHD2上，像素中多晶硅栅电极上不形成硅化物膜。而且，硅化物膜形成在水平延伸的复位晶体管RST的栅电极线和选择器晶体管SLCT的栅电极线上，以降低阻抗。
在图29的版图中，以灰色示出第二P型阱区域PW2的抗蚀剂图案。第二P型阱区域PW2形成在灰色部分中，并且不形成在第一光电二极管区域PHD1的部分中，
图30的版图示出其中形成第一金属布线M1L的状态。通过第一金属布线M1L，形成沿垂直方向延伸的复位线VRL和信号线SGL，以使得不与光电二极管区域PHD1和PHD2交叠。然而，作为例外，连接光电二极管区域PD和源极跟随器晶体管SF栅电极的第一金属布线PD-SF，以与光电二极管区域PHD1和PHD2交叠的方式形成，并且以最小可能的面积形成，以尽可能地抑制阻挡入射光。之后形成的第二金属布线以不与这个光电二极管区域PD交叠的方式形成。
上述中，作为第二实施例，已经说明三晶体管型APS的应用；然而，在浅的第二P型阱区域PW2之下形成与像素中晶体管交叠的埋置式第二光电二极管区域PHD2，以便捕获在硅衬底中入射光衰减之前由区域中的光电转换产生的电荷(电子)，从而提高有效孔径比并且提高光学感光度。
工业适应性
如上面说明，本发明的CMOS图像传感器能有较高的孔径比和提高的光学感光度。

Claims (14)

1、一种CMOS图像传感器，包括：
像素区域，其中形成有多个像素，每个像素至少具有光电二极管、复位晶体管和源极跟随器晶体管；以及
外围电路区域，其中形成有外围电路，所述外围电路处理从所述像素读出的信号，其中
所述外围电路区域具有位于衬底表面的第一导电类型第一阱区域，以及在所述第一阱区域中形成的构成所述外围电路的晶体管的第二导电类型源-漏区域；以及
所述像素区域具有比所述第一导电类型第一阱区域浅的第一导电类型第二阱区域，在所述第二阱区域中形成有所述复位晶体管和所述源极跟随器晶体管的第二导电类型源-漏区域；形成有第二导电类型第一光电二极管区域和第二光电二极管区域，所述第二导电类型第一光电二极管区域从所述衬底表面侧沿深度方向延伸，所述第二光电二极管区域从所述第二导电类型第一光电二极管区域下侧延伸至形成有所述复位晶体管或所述源极跟随器晶体管的源-漏区域的所述第一导电类型第二阱区域下侧。
2、根据权利要求1所述的CMOS图像传感器，其中
在所述外围电路区域中，形成有隔离所述外围电路晶体管的第一隔离结构，以及
在所述像素区域中，形成有将所述复位晶体管与所述源极跟随器晶体管分开的第二隔离结构，并且所述第二隔离结构比所述第一隔离结构浅，以及
所述第二光电二极管区域形成在所述第二隔离结构之下。
3、根据权利要求1或2所述的CMOS图像传感器，其中
每个像素具有连接至所述光电二极管的转移栅晶体管，
所述转移栅晶体管和所述复位晶体管通过浮置扩散区域相连接，
所述浮置扩散区域连接至所述源极跟随器晶体管的栅极，
在所述衬底表面处且在所述第二导电类型第一光电二极管区域上方形成有第一导电类型遮蔽区域，
所述像素区域还具有第一导电类型第三阱区域，所述第三阱区域具有比所述第二阱区域低的浓度，
所述浮置扩散区域形成在所述第三阱区域之内，并且所述转移栅晶体管形成在所述第三阱区域之上，以及
在所述浮置扩散区域下方设置有不形成所述第二光电二极管区域的区域。
4、根据权利要求3所述的CMOS图像传感器，其中，所述不形成所述第二光电二极管区域的区域设置在所述转移栅晶体管下方。
5、根据权利要求1所述的CMOS图像传感器，其中，
在所述外围电路区域中，所述外围电路晶体管具有表面为金属硅化物的硅栅电极，以及
在所述像素区域中，所述第二光电二极管区域上方的所述复位晶体管和所述源极跟随器晶体管具有表面不是金属硅化物的硅栅电极。
6、根据权利要求3所述的CMOS图像传感器，其中在所述像素区域中，所述复位晶体管的栅电极和所述转移栅晶体管的栅电极设置在所述第二光电二极管区域外侧且沿一个方向延伸，并且包括表面是金属硅化物的硅电极，而所述第二光电二极管区域上方的所述复位晶体管和所述源极跟随器晶体管具有表面不是金属硅化物的硅栅电极。
7、根据权利要求3所述的CMOS图像传感器，其中，在所述转移栅晶体管的栅电极的至少一部分下方，不形成所述第二光电二极管区域。
8、根据权利要求1或2所述的CMOS图像传感器，其中
在每个像素中，所述第二导电类型第一光电二极管区域连接至所述源极跟随器晶体管的栅极，以及
所述第一导电类型第二阱区域不形成在所述第二导电类型第一光电二极管区域中。
9、根据权利要求8所述的CMOS图像传感器，其中
所述第二光电二极管区域的厚度和掺杂浓度使得所述第二光电二极管区域在接收光时发生完全耗尽，以及
所述第二导电类型第一光电二极管区域的面积和掺杂浓度使得仅在一部分中发生耗尽。
10、根据权利要求1所述的CMOS图像传感器，其中
在所述衬底上形成有金属布线层，并且在所述衬底与所述金属布线层之间具有绝缘膜，
在所述金属布线层中形成有沿指定方向延伸的复位电压线和信号线，以及
所述第二光电二极管区域以及用于所述复位电压线和所述信号线的金属布线设置为不会有效地交叠。
11、一种CMOS图像传感器的制造方法，所述CMOS图像传感器包括：像素区域，其中形成有多个像素，每个像素至少具有光电二极管、复位晶体管和源极跟随器晶体管；以及外围电路区域，其中形成有外围电路，所述外围电路处理从所述像素读出的信号，所述方法包括以下步骤：
在所述外围电路区域中形成位于衬底表面的具有第一深度的第一导电类型第一阱区域；
在所述像素区域中形成比所述第一深度浅的第一导电类型第二阱区域；
形成从所述衬底表面侧沿深度方向延伸的第二导电类型第一光电二极管区域；
在所述像素区域中所述第一导电类型第二阱区域下方形成第二导电类型第二光电二极管区域；以及
在所述第二导电类型第二光电二极管区域上方的所述第一导电类型第二阱区域中形成所述复位晶体管或所述源极跟随器晶体管。
12、根据权利要求11所述的CMOS图像传感器的制造方法，还包括以下步骤：
在所述外围电路区域中形成隔离所述外围电路晶体管的第一隔离结构；以及
在所述像素区域中形成隔离所述复位晶体管与所述源极跟随器晶体管的第二隔离结构，所述第二隔离结构比所述第一隔离结构浅，其中，
在形成所述第二导电类型第二光电二极管区域的步骤中，所述第二导电类型第二光电二极管区域形成在所述第二隔离结构下方。
13、根据权利要求11所述的CMOS图像传感器的制造方法，其中
每个像素具有连接至所述光电二极管的转移栅晶体管，
所述转移栅晶体管和所述复位晶体管通过浮置扩散区域相连接，
所述浮置扩散区域连接至所述源极跟随器晶体管的栅极，
在所述衬底表面处且在所述第一光电二极管区域上方形成第一导电类型遮蔽区域，
所述方法还包括以下步骤：
在所述像素区域中形成比所述第二阱区域的深度浅的第三阱区域，其中所述第三阱区域具有比所述第二阱区域低的浓度，
在所述第三阱区域之内形成所述浮置扩散区域，并且在所述第三阱区域之上形成所述转移栅晶体管，以及
其中，在形成所述第二光电二极管区域的步骤中，所述第二光电二极管区域不形成在所述浮置扩散区域下方。
14、根据权利要求13所述的CMOS图像传感器的制造方法，其中在形成所述第二光电二极管区域的步骤中，所述第二光电二极管区域不形成在所述转移栅晶体管下方。
CNB2005800490531A 2005-03-11 2005-03-11 具有嵌入式光电二极管区域的图像传感器及其制造方法 Expired - Fee Related CN100536151C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/004322 WO2006097978A1 (ja) 2005-03-11 2005-03-11 フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法

Publications (2)

Publication Number Publication Date
CN101142681A CN101142681A (zh) 2008-03-12
CN100536151C true CN100536151C (zh) 2009-09-02

Family

ID=36991339

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800490531A Expired - Fee Related CN100536151C (zh) 2005-03-11 2005-03-11 具有嵌入式光电二极管区域的图像传感器及其制造方法

Country Status (6)

Country Link
US (1) US7745860B2 (zh)
EP (2) EP1858082A4 (zh)
JP (1) JP4739324B2 (zh)
KR (1) KR100907739B1 (zh)
CN (1) CN100536151C (zh)
WO (1) WO2006097978A1 (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4224036B2 (ja) 2005-03-17 2009-02-12 富士通マイクロエレクトロニクス株式会社 フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
KR100890152B1 (ko) * 2006-12-22 2009-03-20 매그나칩 반도체 유한회사 Ｃｍｏｓ 이미지 센서를 위한, 작은 크기, 높은 이득 및낮은 노이즈의 픽셀
US20090201400A1 (en) * 2008-02-08 2009-08-13 Omnivision Technologies, Inc. Backside illuminated image sensor with global shutter and storage capacitor
US8101978B2 (en) 2008-02-08 2012-01-24 Omnivision Technologies, Inc. Circuit and photo sensor overlap for backside illumination image sensor
US8482639B2 (en) 2008-02-08 2013-07-09 Omnivision Technologies, Inc. Black reference pixel for backside illuminated image sensor
KR20090090776A (ko) * 2008-02-22 2009-08-26 삼성전자주식회사 이미지 센서 및 그 제조 방법
EP2109143B1 (en) 2008-04-09 2013-05-29 Sony Corporation Solid-state imaging device, production method thereof, and electronic device
JP2009272596A (ja) * 2008-04-09 2009-11-19 Sony Corp 固体撮像装置とその製造方法、及び電子機器
EP2133918B1 (en) * 2008-06-09 2015-01-28 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus
KR101484172B1 (ko) 2008-08-20 2015-01-21 삼성전자주식회사 이미지 센서 및 이를 포함하는 이미지 센싱 시스템
JP5451098B2 (ja) 2009-02-06 2014-03-26 キヤノン株式会社 半導体装置の製造方法
JP2010206172A (ja) 2009-02-06 2010-09-16 Canon Inc 撮像装置およびカメラ
JP2010206174A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびその製造方法ならびにカメラ
JP2010206173A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびカメラ
KR20120086329A (ko) * 2009-11-04 2012-08-02 알까뗄 루슨트 조정된 멀티?포인트（ｃｏｍｐ）에 기초한 ｔｄｄ 무선 통신 시스템에서의 안테나 교정을 위한 방법 및 장치
JP2011129723A (ja) * 2009-12-17 2011-06-30 Sharp Corp 固体撮像素子の製造方法
US8233066B2 (en) 2010-02-18 2012-07-31 Omnivision Technologies, Inc. Image sensor with improved black level calibration
JP5751766B2 (ja) * 2010-07-07 2015-07-22 キヤノン株式会社 固体撮像装置および撮像システム
GB201011640D0 (en) * 2010-07-12 2010-08-25 Univ Sheffield Radiation detection and method
TWI425630B (zh) * 2010-08-06 2014-02-01 Himax Imagimg Inc 影像感測器
US8338856B2 (en) 2010-08-10 2012-12-25 Omnivision Technologies, Inc. Backside illuminated image sensor with stressed film
GB201102478D0 (en) 2011-02-11 2011-03-30 Isdi Ltd Radiation detector and method
JP2013070030A (ja) * 2011-09-06 2013-04-18 Sony Corp 撮像素子、電子機器、並びに、情報処理装置
JP5987326B2 (ja) * 2012-01-23 2016-09-07 ソニー株式会社 固体撮像素子および信号処理方法、並びに電子機器
US8629524B2 (en) 2012-04-27 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for vertically integrated backside illuminated image sensors
US8957358B2 (en) 2012-04-27 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US10090349B2 (en) * 2012-08-09 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
JP6116878B2 (ja) * 2012-12-03 2017-04-19 ルネサスエレクトロニクス株式会社 半導体装置
JP6159184B2 (ja) 2013-07-25 2017-07-05 キヤノン株式会社 光電変換装置及び撮像システム
KR102450562B1 (ko) * 2014-03-13 2022-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
GB2525625B (en) 2014-04-29 2017-05-31 Isdi Ltd Device and method
KR102368573B1 (ko) * 2015-01-14 2022-03-02 삼성전자주식회사 이미지 센서
KR102466904B1 (ko) * 2016-01-12 2022-11-15 삼성전자주식회사 씨모스 이미지 센서
US10277227B2 (en) * 2016-05-31 2019-04-30 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device layout
CN107845649A (zh) * 2016-09-20 2018-03-27 松下知识产权经营株式会社 摄像装置及其制造方法
US10225498B2 (en) * 2017-05-16 2019-03-05 Bae Systems Information And Electronic Systems Integration Inc. pMOS/nMOS pixel design for night vision imaging sensor
US10163965B1 (en) * 2017-06-21 2018-12-25 Himax Imaging Limited CMOS image sensor, a photodiode thereof and a method of forming the same
CN109256402B (zh) * 2017-07-13 2021-06-22 恒景科技股份有限公司 互补金属氧化物半导体图像感测器及光二极管与形成方法
JP6598830B2 (ja) * 2017-08-31 2019-10-30 キヤノン株式会社 光電変換装置の製造方法
US10410934B2 (en) * 2017-12-07 2019-09-10 Micron Technology, Inc. Apparatuses having an interconnect extending from an upper conductive structure, through a hole in another conductive structure, and to an underlying structure
KR102551483B1 (ko) * 2018-08-14 2023-07-04 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR20210145492A (ko) * 2020-05-25 2021-12-02 에스케이하이닉스 주식회사 이미지 센싱 장치
CN113764439B (zh) * 2021-09-08 2024-02-20 京东方科技集团股份有限公司 光电子集成基板及其制作方法、光电子集成电路
CN115332275A (zh) * 2022-07-22 2022-11-11 北京大学 一种像素结构、即时运动检测图像传感器及方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1011381C2 (nl) 1998-02-28 2000-02-15 Hyundai Electronics Ind Fotodiode voor een CMOS beeldsensor en werkwijze voor het vervaardigen daarvan.
KR100386609B1 (ko) 2000-04-28 2003-06-02 주식회사 하이닉스반도체 씨모스 이미지 센서 및 그의 제조 방법
JP3688980B2 (ja) * 2000-06-28 2005-08-31 株式会社東芝 Ｍｏｓ型固体撮像装置及びその製造方法
KR20020048705A (ko) * 2000-12-18 2002-06-24 박종섭 저조도 특성을 향상시킬 수 있는 이미지 센서 및 그 제조방법
US6756616B2 (en) * 2001-08-30 2004-06-29 Micron Technology, Inc. CMOS imager and method of formation
US6881992B2 (en) * 2001-09-14 2005-04-19 Smal Camera Technologies CMOS pixel design for minimization of defect-induced leakage current
KR100436067B1 (ko) * 2001-11-16 2004-06-12 주식회사 하이닉스반도체 이미지센서 및 그 제조 방법
JP2004014911A (ja) * 2002-06-10 2004-01-15 Renesas Technology Corp 半導体装置およびその製造方法
KR100523671B1 (ko) * 2003-04-30 2005-10-24 매그나칩 반도체 유한회사 이중 게이트절연막을 구비하는 씨모스 이미지 센서 및그의 제조 방법
JP2005004322A (ja) 2003-06-10 2005-01-06 Canon Inc 印刷システム
JP4230406B2 (ja) * 2004-04-27 2009-02-25 富士通マイクロエレクトロニクス株式会社 固体撮像装置
KR20060010902A (ko) * 2004-07-29 2006-02-03 매그나칩 반도체 유한회사 광전자 펀치 현상을 억제할 수 있는 이미지센서 및 그제조 방법

Also Published As

Publication number Publication date
EP2341539B1 (en) 2014-10-08
JP4739324B2 (ja) 2011-08-03
US7745860B2 (en) 2010-06-29
EP2341539A2 (en) 2011-07-06
KR20070102602A (ko) 2007-10-18
CN101142681A (zh) 2008-03-12
EP1858082A4 (en) 2011-01-19
KR100907739B1 (ko) 2009-07-14
US20080001192A1 (en) 2008-01-03
JPWO2006097978A1 (ja) 2008-08-21
EP2341539A3 (en) 2011-11-16
WO2006097978A1 (ja) 2006-09-21
EP1858082A1 (en) 2007-11-21

Similar Documents

Publication Publication Date Title
CN100536151C (zh) 具有嵌入式光电二极管区域的图像传感器及其制造方法
EP1028470B1 (en) Solid-state image-sensing device and method for producing the same
EP1703564B1 (en) Image sensor with embedded photodiode region
CN101556964B (zh) 固体摄像器件、固体摄像器件制造方法以及电子装置
US7410823B2 (en) Image sensors for reducing dark current and methods of manufacturing the same
KR20080031647A (ko) 고체 촬상 장치 및 전자 기기
WO2015198878A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP4241527B2 (ja) 光電変換素子
KR20050018512A (ko) Ｃｍｏｓ 이미지 센서 및 그 제조방법
US20040065910A1 (en) Image sensor having pixel isolation region
KR101016552B1 (ko) 이미지 센서 및 이미지 센서의 제조 방법
KR100649009B1 (ko) 시모스 이미지 센서의 광감지 소자 및 그의 제조방법
JP4725673B2 (ja) 固体撮像装置及びその製造方法
KR100776151B1 (ko) 고집적 이미지센서 제조 방법
KR20020014315A (ko) 이웃하는 화소간의 크로스 토크 및 활성영역 감소를방지할 수 있는 이미지 센서 제조 방법
KR20050093061A (ko) Ｃｍｏｓ 이미지 센서 및 그 제조방법
KR100710182B1 (ko) 시모스 이미지 센서의 광차폐층 및 그의 제조방법
KR20100045110A (ko) 씨모스 이미지 센서의 제조 방법
KR20010065628A (ko) 고체 촬상 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Applicant after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150514

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150514

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Yokohama City, Kanagawa Prefecture, Japan

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090902

Termination date: 20160311