JP2004014911A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2004014911A
JP2004014911A JP2002168346A JP2002168346A JP2004014911A JP 2004014911 A JP2004014911 A JP 2004014911A JP 2002168346 A JP2002168346 A JP 2002168346A JP 2002168346 A JP2002168346 A JP 2002168346A JP 2004014911 A JP2004014911 A JP 2004014911A
Authority
JP
Japan
Prior art keywords
region
charge transfer
gate electrode
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002168346A
Other languages
English (en)
Inventor
Masatoshi Kimura
木村　雅俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002168346A priority Critical patent/JP2004014911A/ja
Priority to TW091123893A priority patent/TW578314B/zh
Priority to US10/335,912 priority patent/US20030228736A1/en
Priority to DE10310537A priority patent/DE10310537A1/de
Priority to KR10-2003-0015977A priority patent/KR20030095213A/ko
Priority to CNA031072186A priority patent/CN1467856A/zh
Publication of JP2004014911A publication Critical patent/JP2004014911A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Abstract

【課題】フォトダイオード不純物領域で発生した電荷の転送が行なわれ易くすることにより、ノイズによる画質の低下が抑制された電荷転送トランジスタが用いられた固体撮像素子を有する半導体装置を提供する。
【解決手段】Ｎ−型フォトダイオード不純物領域１０とＮ＋型フローティングディフュージョン不純物領域９との間のチャネル領域には、Ｐ型チャネルドープ不純物領域６およびＰ−型パンチスルーストッパ不純物領域１１が形成されていない領域がある。その結果、Ｎ−型フォトダイオード不純物領域１０からＮ＋型フローティングディフュージョン不純物領域９に転送される電荷が電位障壁や電位の窪みにおいてトラップされ難くなる。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、トランジスタを有する半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
トランジスタを有する半導体装置の一例として、トランジスタを構成する一方のソース／ドレイン領域が、フォトダイオード不純物領域となっており、他方のソース／ドレイン領域がフローティングディフュージョン不純物領域となっている固体撮像素子を有する半導体装置がある。
【０００３】
このような半導体装置においては、フォトダイオード不純物領域において、光電変換により電荷が発生する。また、このような半導体装置においては、フォトダイオード不純物領域において生じた電荷をフローティングディフュージョン不純物領域に導く電荷転送ゲートを有している。さらに、フローティングディフュージョン不純物領域の電位の変化の度合いが、各画素に設けられたアンプにより増幅されて、画素の外部に出力される。このような半導体装置は、光センサとして機能するため、固体撮像素子として用いられている。
【０００４】
固体撮像素子には、フォトダイオード不純物領域において発生した電荷を完全にフローティングディフュージョン不純物領域に転送できる完全転送型画素と、すべての電荷をフォトダイオード不純物領域からフローティングディフュージョン不純物領域に転送できない不完全転送型画素の２種類の固体撮像素子がある。これらの詳細については、「固体撮像素子の基礎」（著者　安藤　隆男ら）において、たとえばＰ１６２の残像の章に述べられている。
【０００５】
完全転送型画素および不完全転送型画素それぞれについてはここでは詳細には説明しないが、本明細書においては、完全転送型の画素を有する固体撮像素子について説明する。なお、従来の完全転送型画素を有する固体撮像素子の構成が、前述の「固体撮像素子の基礎」のＰ８９の図３〜図４に示されている。
【０００６】
完全転送型画素を有する固体撮像素子の動作は、次のようなものである。フォトダイオード不純物領域で発生した電荷を電荷転送トランジスタのスイッチングを利用してアンプに導く。また、アンプにおいてフォトダイオード不純物領域で発生した電荷の量の差を電圧の変化の差に変換して外部に出力する。
【０００７】
一般に、フォトダイオード不純物領域は、不純物濃度が非常に低く構成されている。したがって、フォトダイオード不純物領域に逆バイアスをかけると完全に空乏化される。
【０００８】
一方、フローティングディフュージョン不純物領域と、ロジック部を構成する通常のトランジスタのソース／ドレイン領域とは同様の構造である。以下、前述のようなソース領域およびドレイン領域のうちいずれか一方が、光電変換により電荷を蓄積するフォトダイオード不純物領域であるトランジスタを電荷転送トランジスタと言う。
【０００９】
従来の固体撮像素子における電荷転送トランジスタのゲート絶縁膜の直下のチャネル領域には、トランジスタのしきい値電圧Ｖｔｈを決定する不純物が注入されている。この不純物は、たとえば、ＮＭＯＳ（Ｎ　Ｃｈａｎｎｅｌ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）では、チャネルドープ不純物であるＢ（ボロン）である。
【００１０】
また、ＰＭＯＳ（Ｐ　Ｃｈａｎｎｅｌ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）においては、電荷転送トランジスタのゲート絶縁膜の直下のチャネル領域には、チャネル（カウンタ）ドープ不純物領域を形成するための不純物であるＢ（ボロン）やパンチスルーを抑制するためのパンチスルーストッパ不純物領域を形成するための不純物が注入されている。特にパンチスルーストッパ不純物領域の不純物は、フォトダイオード不純物領域に含まれる不純物と導電型が逆である。
【００１１】
そのため、チャネルドープ不純物領域やパンチスルーストッパ不純物領域には、電荷がフォトダイオード不純物領域からフローティングディフュージョン領域まで転送されるときに、電荷転送の障害となる電位障壁または電位の窪みが形成されている。その電位障壁または電位の窪みが、フォトダイオードで発生した電荷の転送を妨げる。その結果、固体撮像素子においては、残像等のノイズが生じるという不都合がある。
【００１２】
また、電荷転送ゲート絶縁膜の直下のチャネル領域およびフォトダイオード不純物領域における不純物の濃度の分布は不均一である。そのため、チャネル領域およびフォトダイオード不純物領域には、電位障壁や電位の窪みが形成されている。その結果、フォトダイオード不純物領域で発生した電荷が電位障壁や電位の窪みでトラップされる。そのため、フォトトランジスタ不純物領域において発生した電荷全てをフローティングディフュージョン不純物領域に転送できないという問題がある。
【００１３】
次に、前述の従来の電荷転送トランジスタの構造を図１３を用いて具体的に説明する。
【００１４】
図１３に示すように、従来の電荷転送トランジスタの近傍の構造は、次のようなものである。Ｐ型半導体基板１の主表面から所定の深さの位置からＰ型半導体基板１の表面よりも上側の位置までにかけて形成された素子分離絶縁膜２が設けられている。この素子分離絶縁膜２によって分離された素子形成領域においては、電荷転送トランジスタを構成する電荷転送ゲート電極４が設けられている。
【００１５】
また、電荷転送ゲート電極４とＰ型半導体基板１の主表面との間には電荷転送ゲート絶縁膜３が設けられている。また、電荷転送ゲート電極４および電荷転送ゲート絶縁膜３の側壁にはサイドウォール絶縁膜５が設けられている。
【００１６】
また、素子分離絶縁膜２に囲まれた領域全体にＰ型チャネルドープ不純物領域６が設けられている。また、電荷転送ゲート絶縁膜３の下側と素子分離絶縁膜２の下側との間の領域には、Ｎ−型低濃度不純物領域７が設けられている。
【００１７】
また、サイドウォール絶縁膜５の下側と素子分離絶縁膜２の下側との間の領域には、前述のＮ−型低濃度不純物領域７よりも不純物濃度が高いＮ＋型高濃度不純物領域８が設けられている。このＮ−型低濃度不純物領域７とＮ＋型高濃度不純物領域８とによりＮ＋型フローティングディフュージョン不純物領域９が構成されている。
【００１８】
また、ゲート電極４を介して、Ｎ＋型フローティングディフュージョン不純物領域９とは反対側の領域に、Ｎ−型フォトダイオード不純物領域１０が形成されている。また、Ｐ型半導体基板１の主表面から前述のＰ型チャネルドープ不純物領域６よりも深さが深い位置まで、Ｐ−型パンチスルーストッパ不純物領域１１が形成されている。パンチスルーストッパ不純物領域１１の下側にはＰ−型ウエル４０が形成されている。
【００１９】
図１３に示すような従来の電荷転送トランジスタにおいては、Ｐ型チャネルドープ不純物領域６およびＰ−型パンチスルーストッパ不純物領域１１が、電荷転送トランジスタのチャネル領域の全体にわたって形成されている。
【００２０】
なお、Ｐ型チャネルドープ不純物領域６は、電荷転送トランジスタのしきい値電圧を調整するためのものである。また、Ｐ−型パンチスルーストッパ不純物領域１１は、Ｎ＋型フローティングディフュージョン不純物領域９とＮ−型フォトダイオード不純物領域１０との間のパンチスルー現象を抑制するためのものである。
【００２１】
また、従来の電荷転送トランジスタの他の例を図１４を用いて説明する。なお、図１４に示す従来の他の例の電荷転送トランジスタにおいては、図１３に示す従来の電荷転送トランジスタと同様の機能を果たす部分には、同一の符号を付している。
【００２２】
他の例の従来の電荷転送トランジスタ７０近傍の構造においては、図１４に示すように、電荷転送トランジスタ７０の側方に、ゲート電極１４、ゲート絶縁膜１３およびサイドウォール絶縁膜１５を有する他のトランジスタ８０が形成されている。
【００２３】
また、電荷転送トランジスタ７０と他のトランジスタ８０との間には、Ｎ＋型フローティングディフュージョン不純物領域９に接続されたコンタクトプラグ１６が設けられている。また、コンタクトプラグ１６は層間絶縁膜２０をＰ型半導体基板１に主表面に垂直な方向に貫通するように形成されている。
【００２４】
また、図１３に記載の電荷転送トランジスタを製造するための製造工程を図１５および図１６を用いて説明する。図１３に記載の電荷転送トランジスタの製造方法においては、まず、図１５に示すように、Ｎ−型フォトダイオード不純物領域１０が形成されていない段階で、レジスト膜３０により、電荷転送ゲート電極４、サイドウォール絶縁膜５、Ｎ＋型フローティングディフュージョン不純物領域９および素子分離絶縁膜２上を覆う。
【００２５】
次に、矢印５０で示すように、電荷転送ゲート絶縁膜３の下側の領域にまでＮ−型フォトダイオード不純物領域１０が形成されるように不純物を斜め注入する。これにより、図１６に示すように、Ｎ−型フォトダイオード不純物領域１０が形成される。
【００２６】
【発明が解決しようとする課題】
図１３に示す従来の固体撮像素子においては、Ｐ型チャネルドープ不純物領域６およびＰ−型パンチスルーストッパ不純物領域１１は、Ｎ−型フォトダイオード不純物領域１０とは導電型が逆である。したがって、Ｐ型チャネルドープ不純物領域６およびＰ−型パンチスルーストッパ不純物領域１１においては、電位障壁または電位の窪みが形成されている。
【００２７】
そのため、Ｎ−型フォトダイオード不純物領域１０で発生した電荷のうち一部は、電位障壁または電位の窪みでトラップされる。つまり、Ｎ−型フォトダイオード不純物領域１０で発生した電荷のうち、Ｎ＋型フローティングディフュージョン不純物領域９へ転送されない電荷が存在する。その結果、固体撮像素子においては、ノイズが生じ画質が劣化するという不都合が生じている。
【００２８】
また、図１４に示す従来の他の例の固体撮像素子においては、コンタクトプラグ１６と電荷転送ゲート電極４との間の距離が極めて小さい場合がある。このような場合においては、電荷転送ゲート電極４とコンタクトプラグ１６との間で寄生容量が生じる。このような寄生容量は、固体撮像素子においては極めて重大な問題であり、固体撮像素子の画質を劣化させる原因となっている。
【００２９】
さらに、図１５および図１６に示す図１３の固体撮像素子の製造工程においては、電荷転送ゲート電極４および電荷転送ゲート絶縁膜３の側壁に不純物が注入されてしまう。その結果、電荷転送ゲート電極４および電荷転送ゲート絶縁膜３の特性が劣化するという問題がある。
【００３０】
本発明は、上述のような問題を解決するためになされたものであり、その第１の目的は、トランジスタを構成する一方のソース／ドレイン領域において発生した電荷が、他方のソース／ドレイン領域に転送されることが妨げられることが抑制されたトランジスタを有する半導体装置を提供することである。
【００３１】
また、本発明の第２の目的は、ゲート電極とソース／ドレイン領域に接続された導電性コンタクト部との間での寄生容量が低減された半導体装置を提供することである。
【００３２】
また、本発明の第３の目的は、ゲート電極およびゲート絶縁膜の特性の劣化が抑制された半導体装置およびその製造方法を提供することである。
【００３３】
【課題を解決するための手段】
本発明の第１の局面の半導体装置は、半導体基板と、半導体基板の上に設けられたゲート絶縁膜と、ゲート絶縁膜の上に設けられたゲート電極と、半導体基板内において、ゲート電極の下側に位置するチャネル領域と、チャネル領域を挟むように設けられたソース領域およびドレイン領域と、チャネル領域に設けられ、ソース領域とドレイン領域とが導通するときにゲート電極に印加される閾値電圧を決定するチャネルドープ不純物領域とを備えている。また、チャネル領域においては、チャネル領域のうち一部の領域にのみ、チャネルドープ不純物領域が設けられている。
【００３４】
上記の構成によれば、チャネルドープ不純物領域の電位障壁または電位の窪みの存在に起因した、チャネル領域における電荷の転送の妨げの度合いが低減される。
【００３５】
本発明の第１の局面の半導体装置は、チャネル領域のうち一部の領域にのみ、ソース領域とドレイン領域とがパンチスルーすることを抑制するパンチスルーストッパ不純物領域が設けられていてもよい。
【００３６】
上記の構成によれば、パンチスルーストッパ不純物領域の電位障壁または電位の窪みの存在に起因した、チャネル領域における電荷の転送の妨げの度合いが低減される。
【００３７】
本発明の第２の局面の半導体装置は、光電変換素子部で発生した電荷を転送する電荷転送トランジスタと、該電荷転送トランジスタの機能とは異なる機能を有する他のトランジスタとを備えた半導体装置である。また、本発明の第２の局面の半導体装置は、電荷転送トランジスタのゲート電極の下側に設けられた電荷転送チャネル領域と、他のトランジスタの下側に設けられた他のチャネル領域とを備えている。また、他のチャネル領域には、他のトランジスタの閾値電圧を決定するチャネルドープ不純物領域が設けられているとともに、電荷転送チャネル領域には、他のチャネルドープ不純物領域が設けられていない。
【００３８】
上記の構成によれば、電荷転送トランジスタのチャネル領域においては、チャネルドープ不純物領域の電位障壁または電位の窪みの存在に起因した、チャネル領域における電荷の転送の妨げが防止される。
【００３９】
本発明の第２の局面の半導体装置は、電荷転送チャネル領域には、ソース領域とドレイン領域とがパンチスルーすることを抑制するパンチスルーストッパ不純物領域が設けられているが、他のチャネル領域には、パンチスルーストッパ不純物領域が設けられていないものであってもよい。
【００４０】
上記の構成によれば、電荷転送トランジスタのチャネル領域においては、パンチスルーストッパ不純物領域の電位障壁または電位の窪みの存在に起因した、チャネル領域における電荷の転送の妨げが防止される。
【００４１】
本発明の第３の局面の半導体装置は、光電変換素子部で発生した電荷を転送する電荷転送トランジスタと、電荷転送トランジスタの機能とは異なる機能を有する他のトランジスタとを備えた半導体装置である。また、電荷転送トランジスタの電荷転送ゲート電極の膜厚が、他のトランジスタのゲート電極のゲート電極の膜厚よりも大きい。
【００４２】
上記の構成によれば、電荷転送ゲート電極を有する電荷転送トランジスタの閾値電圧とゲート電極を有するトランジスタの閾値電圧とが同じである場合、電荷転送ゲート電極に印加される電圧を大きくして、電荷転送ゲート電極に印加される電圧が閾値電圧以下にならないようにすることができる。その結果、電荷転送トランジスタにより転送される電荷の転送ロスが軽減されるため、画像撮像素子の画質を向上させることができる。
【００４３】
本発明の第４の局面の半導体装置は、光電変換素子で発生した電荷を転送する電荷転送トランジスタと、該電荷転送トランジスタの機能とは異なる機能を有する他のトランジスタとを備えた半導体装置である。また、電荷転送トランジスタの電荷転送ゲート電極の膜厚が、他のトランジスタのゲート電極の膜厚よりも小さい。
【００４４】
上記の構成によれば、電荷転送ゲート電極は、ゲート電極よりも半導体基板の主表面に対して垂直な方向の電界が大きくなる。そのため、電荷転送ゲート絶縁膜の膜厚を、光電変換素子で発生した電荷が、電位障壁や電位の窪みでトラップされた場合に、ゲート電極の電界により、電荷を再度チャネル領域に戻すことができる程度の膜厚に設定することができる。その結果、電荷転送トランジスタにより転送される電荷の転送ロスが軽減されるため、固体撮像素子の画質を向上させることができる。
【００４５】
本発明の第５の局面の半導体装置は、光電変換素子で発生した電荷を転送する電荷転送トランジスタと、電荷転送トランジスタの機能とは異なる機能を有する他のトランジスタとを備えた半導体装置である。また、電荷転送トランジスタの電荷転送ゲート絶縁膜は、他のトランジスタのゲート絶縁膜と同じ膜厚の厚膜部と、厚膜部に比較して膜厚が小さい薄膜部とを含んでいる。
【００４６】
上記の構成によれば、厚膜部においては、電荷転送ゲート絶縁膜の信頼性を維持することができる。また、薄膜部の膜厚を、光電変換素子部で発生した電荷が、光電変換素子部の電位障壁や電位の窪みでトラップされた場合に、ゲート電極の電界により、電荷を再度チャネル領域に戻すことができる程度に設定することができる。その結果、電荷転送トランジスタにより転送される電荷の転送ロスが軽減されるため、固体撮像素子の画質を向上させることができる。
【００４７】
本発明の第５の局面の半導体装置は、薄膜部が光電変換素子部の上側の領域のみに設けられていてもよい。
【００４８】
上記の構成によれば、ゲート電極の電界により、電荷を再度チャネル領域に戻す必要性が高い光電変換素子部のみを薄膜にすることにより、ゲート絶縁膜の信頼性の低下の抑制と、固体撮像素子の画質の向上との双方を効率的に実現することができる。
【００４９】
本発明の第５の局面の半導体装置は、薄膜部が、厚膜部の膜厚と同一の膜厚の絶縁膜が形成された後に、絶縁膜の一部が選択的にエッチングされることにより形成されてもよい。
【００５０】
本発明の第６の局面の半導体装置は、半導体基板と、半導体基板の主表面から所定の深さにかけて形成されたソース領域およびドレイン領域と、ソース領域とドレイン領域との間の領域の半導体基板の上側に形成されたゲート電極と、ゲート電極と半導体基板との間に形成されたゲート絶縁膜と、ソース領域またはドレイン領域に接続されたコンタクト導電部とを備えている。ゲート電極は、相対的に不純物濃度が高い高濃度部と相対的に不純物濃度が低い低濃度部とを含んでいる。低濃度部とコンタクト導電部とは、互いに対向している。
【００５１】
上記の構成によれば、コンタクト導電部とゲート電極との間に生じる寄生容量を低減することができる。
【００５２】
本発明の第６の局面の半導体装置は、高濃度部が、コンタクト導電部が接続されたソース領域またはドレイン領域とは逆のソース領域またはドレイン領域の上側の領域に設けられていてもよい。
【００５３】
上記の構成によれば、コンタクト導電部が接続されたソース領域またはドレイン領域とは逆のソース領域またはドレイン領域の上側の領域において、ゲート電極により、半導体基板の主表面に対して垂直な方向に高い電界を生じさせて、電位障壁や電位の窪みでトラップされた場合に、電荷を再度チャネル領域に戻すことができる。その結果、固体撮像素子の画質を向上させることができる。
【００５４】
本発明の第６の局面の半導体装置は、低濃度部が、異なる２種類の導電型の不純物がドープされている。
【００５５】
上記の構成によれば、予め高濃度部と同じ導電型で同じ濃度の不純物注入部を形成し、その後、低濃度部にする部分の不純物の濃度を下げるために、高濃度部とは逆の導電型の不純物を注入する製法によって、低濃度部を製造することができる。
【００５６】
本発明の７の局面の半導体装置は、半導体基板と、半導体基板の主表面から所定の深さにかけて形成されたソース領域およびドレイン領域と、ソース領域とドレイン領域との間の領域の半導体基板の上側に形成されたゲート電極と、ゲート電極と前記半導体基板との間に形成されたゲート絶縁膜と、ソース領域またはドレイン領域に接続されたコンタクト導電部とを備えている。また、ゲート電極は、相対的に膜厚が大きな厚膜部と相対的に膜厚が小さな薄膜部とを含んでいる。また、薄膜部とコンタクト導電部とは、互いに対向している。
【００５７】
上記の構成によれば、コンタクト導電部とゲート電極との間に生じる寄生容量を低減することができる。
【００５８】
本発明の第７の局面の半導体装置においては、厚膜部は、高濃度部がコンタクト導電部が接続されたソース領域またはドレイン領域とは逆のソース領域またはドレイン領域の上側の領域に設けられていてもよい。
【００５９】
上記の構成によれば、コンタクト導電部が接続されたソース領域またはドレイン領域とは逆のソース領域またはドレイン領域に対してゲート電極により、半導体基板の主表面に対して垂直な方向に高い電界を生じさせることができる。その結果、本発明の第７の局面の半導体装置によれば、電位障壁や電位の窪みでトラップされた電荷を再度チャネル領域に戻すことが特に必要とされる領域のみに、高い電界を生じさせることができる。また、電位障壁や電位の窪みでトラップされた電荷を再度チャネル領域に戻すことが特には必要とされない領域の上側のゲート絶縁膜の膜厚を小さくする必要がない。その結果、ゲート絶縁膜の信頼性を維持しながら、固体撮像素子の画質を向上させることができる。
【００６０】
本発明の第８の局面の半導体装置は、半導体基板と、半導体基板の主表面から所定の深さにかけて形成されたソース領域およびドレイン領域と、ソース領域とドレイン領域との間の領域の半導体基板の上側に形成されたゲート電極と、ゲート電極と半導体基板との間に形成されたゲート絶縁膜と、ソース領域またはドレイン領域に接続されたコンタクト導電部とを備えている。また、ゲート電極およびゲート絶縁膜にソース領域またはドレイン領域を構成する不純物が含まれていない。
【００６１】
上記の構成によれば、ゲート電極およびゲート絶縁膜にソース領域またはドレイン領域を構成する不純物が含まれることに起因して、ゲート電極およびゲート絶縁膜の信頼性が低下することを防止することができる。
【００６２】
本発明の第１の局面の半導体装置の製造方法は、半導体基板に素子形成領域を形成するための素子分離絶縁膜を形成する工程と、素子形成領域の一部の領域に開口部を有するマスク層を形成する工程と、マスク層をマスクとして不純物注入を行なうことにより、半導体基板の主表面から所定の深さにかけて、不純物領域を形成する工程と、不純物領域を形成する工程の後に、不純物領域がトランジスタのソース領域またはドレイン領域となるように、不純物領域の近傍の半導体基板上にゲート絶縁膜およびゲート電極を形成する工程とを備えている。
【００６３】
上記の製造方法によれば、ゲート電極およびゲート絶縁膜にソース領域またはドレイン領域を構成する不純物が含まれていない半導体装置を製造することができる。
【００６４】
【発明の実施の形態】
（実施の形態１）
まず、図１を用いて、本発明の実施の形態１の半導体装置を説明する。
【００６５】
図１に示すように、本実施の形態の半導体装置は以下のような構成を有している。Ｐ型半導体基板１の主表面近傍には、素子形成領域を分離する素子分離絶縁膜２が形成されている。この素子分離絶縁膜２に囲まれた領域においては、電荷転送トランジスタが設けられている。電荷転送トランジスタは、電荷転送ゲート電極４および電荷転送ゲート絶縁膜３を有している。また、電荷転送ゲート絶縁膜３および電荷転送ゲート電極４の側壁には、サイドウォール絶縁膜５が設けられている。
【００６６】
また、Ｐ型半導体基板１内においては、電荷転送ゲート絶縁膜３の下側の所定の位置から素子分離絶縁膜２までの間にＰ型チャネルドープ不純物領域６が設けられている。また、Ｐ型半導体基板１内においては、電荷転送ゲート絶縁膜３の端部の下側から素子分離絶縁膜２の下側までの領域には、Ｐ型半導体基板１の主表面から所定の深さにかけてＮ−型低濃度不純物領域７が形成されている。
【００６７】
また、Ｐ型半導体基板１内においては、サイドウォール絶縁膜５の端部の下側から素子分離絶縁膜２の下側までの領域には、前述のＮ−型低濃度不純物領域７よりも不純物濃度が高いＮ＋型高濃度不純物領域８が形成されている。このＮ−型低濃度不純物領域７とＮ＋型高濃度不純物領域８とにより、Ｎ＋型フローティングディフュージョン不純物領域９が構成されている。
【００６８】
また、電荷転送ゲート電極４を介して、Ｎ＋型フローティングディフュージョン不純物領域９とは反対側の領域に、Ｎ−型フォトダイオード不純物領域１０が、Ｐ型半導体基板１の主表面から所定の深さにかけて形成されている。また、前述のＰ型チャネルドープ不純物領域６の下側の領域および素子分離絶縁膜２の下側の領域には、Ｐ−型パンチスルーストッパ不純物領域１１が形成されている。パンチスルーストッパ不純物領域１１の下側にはＰ−型ウエル４０が形成されている。また、電荷転送ゲート電極４および電荷転送ゲート絶縁膜３の側壁を覆うようにサイドウォール絶縁膜１２が形成されている。
【００６９】
図１に示す本実施の形態の電荷転送トランジスタにおいては、Ｎ−型フォトダイオード不純物領域１０とＮ＋型フローティングディフュージョン不純物領域９との間のチャネル領域には、Ｐ型チャネルドープ不純物領域６およびＰ−型パンチスルーストッパ不純物領域１１が形成されていない領域が設けられている。すなわち、Ｐ型チャネルドープ不純物領域６およびＰ−型パンチスルーストッパ不純物領域１１は、チャネル領域においては、チャネル領域の一部の領域にのみ設けられている。
【００７０】
また、図１３に示す従来の電荷転送トランジスタにおいては、Ｎ−型フォトダイオード不純物領域１０とＮ＋型フローティングディフュージョン不純物領域９との間のチャネル領域の全域において、Ｐ型チャネルドープ不純物領域６およびＰ−型パンチスルーストッパ不純物領域１１が形成されている。
【００７１】
したがって、本実施の形態の電荷転送トランジスタにおいては、図１３に示す従来の電荷転送トランジスタに比較して、チャネル領域において電位障壁や電位の窪みを生じさせる領域のＰ型半導体基板１の主表面に平行な方向の長さが短くなっている。その結果、Ｎ−型フォトダイオード不純物領域１０において発生した電荷が、チャネル領域において、電位障壁または電位の窪みにトラップされてしまう度合いが低減されている。したがって、本実施の形態の電荷転送トランジスタによれば、固体撮像素子のノイズが低減される。その結果、画像撮像素子の画質が向上する。
【００７２】
また、Ｎ−型フォトダイオード不純物領域１０においても、Ｐ型チャネルドープ不純物領域６およびＰ−型パンチスルーストッパ不純物領域１１が形成されていない。そのため、Ｎ−型フォトダイオード不純物領域１０において発生した電荷が、Ｎ−型フォトダイオード不純物領域１０内の電位障壁または電位の窪みにトラップされる度合いが低減される。その結果、画像撮像素子の画質はさらに向上する。
【００７３】
（実施の形態２）
次に、図２を用いて実施の形態２の半導体装置の構造を説明する。
【００７４】
図２に示すように、本実施の形態の電荷転送トランジスタの構造は、実施の形態１の電荷転送トランジスタの構造とほぼ同様である。また、本実施の形態の電荷転送トランジスタの構造は、実施の形態１において図１を用いて説明した電荷転送トランジスタの構造と同様に、Ｎ−型フォトダイオード不純物領域１０には、Ｐ型チャネルドープ不純物領域６およびＰ−型パンチスルーストッパ不純物領域１１が形成されていない。したがって、実施の形態１の半導体装置と同様に、Ｎ−型フォトダイオード不純物領域１０において発生した電荷が、Ｎ−型フォトダイオード不純物領域１０内の電位障壁または電位の窪みにトラップされる度合いが低減される。
【００７５】
ただし、図２に示す電荷転送トランジスタにおいては、Ｐ型チャネルドープ不純物領域６は、素子分離絶縁膜２の端部の下側からサイドウォール絶縁膜５のゲート電極４とは逆側の端部の下側までの領域にのみ形成されている。また、Ｐ−型パンチスルーストッパ不純物領域１１は、素子分離絶縁膜２の下側から電荷転送ゲート絶縁膜３の端部の下側までの領域にのみ形成されている。
【００７６】
すなわち、本実施の形態の電荷転送トランジスタにおいては、Ｎ−型フォトダイオード不純物領域１０とＮ＋型フローティングディフュージョン不純物領域９との間のチャネル領域には、Ｐ型チャネルドープ不純物領域６が形成されていない。
【００７７】
なお、電荷転送トランジスタ７０が形成されている素子形成領域に形成されたＰ型チャネルドープ不純物領域６は、電荷転送トランジスタ７０のチャネル領域には形成されていないため、電荷転送トランジスタ８０においては、チャネルドープ不純領域としては機能しない。
【００７８】
ただし、Ｐ型チャネルドープ不純物領域６は、たとえば、リセットトランジスタ、アンプ、および、スイッチトランジスタ、ならびに、ロジック回路のトランジスタ等の他のトランジスタ８０においては、チャネルドープ不純物領域として機能する。また、電荷転送トランジスタ７０が形成されている素子形成領域に形成されたＰ型チャネルドープ不純物領域６は、他のトランジスタ８０のチャネルドープ不純物領域を形成する工程において、同時に形成された不純物領域である。したがって、電荷転送トランジスタ７０のＰ型チャネルドープ不純物領域６のＰ型半導体基板１の主表面に対して垂直方向の不純物の分布は、他のトランジスタ８０のチャネルドープ不純物領域６における不純物の分布とほぼ同様である。また、電荷転送トランジスタ７０のＰ型チャネルドープ不純物領域６の不純物と、他のトランジスタ８０のチャネルドープ不純物領域６の不純物とは、同じ種類の不純物である。
【００７９】
また、本実施の形態の電荷転送トランジスタ７０においては、電荷転送ゲート絶縁膜３の下側の領域には、Ｐ−型パンチスルーストッパ不純物領域１１が形成されていない。
【００８０】
なお、電荷転送トランジスタ７０が形成されている素子形成領域に形成されたＰ−型パンチスルーストッパ不純物領域１１は、チャネル領域には形成されていないため、電荷転送トランジスタ７０においては、パンチスルーストッパ不純領域としては機能しない。
【００８１】
ただし、Ｐ−型パンチスルーストッパ不純物領域１１は、たとえば、リセットトランジスタ、アンプ、および、スイッチトランジスタ、ならびに、ロジック回路などの他のトランジスタ８０においては、チャネルドープ不純物領域として機能する。また、電荷転送トランジスタ７０が形成される素子形成領域に形成されたＰ型チャネルドープ不純物領域６は、他のトランジスタ８０の不純物領域を形成する工程において、同時に形成された不純物領域である。したがって、半導体基板の主表面に対して垂直方向の不純物の分布は、他のトランジスタのチャネルドープ不純物領域において不純物の分布とほぼ同様である。また、Ｐ型パンチスルーストッパ不純物領域１１の不純物と、他のトランジスタのチャネルドープ不純物領域の不純物とは、同じ種類の不純物である。
【００８２】
上記本実施の形態の電荷転送トランジスタによれば、Ｐ型チャネルドープ不純物領域６およびＰ型パンチスルーストッパ不純物領域１１のいずれも、チャネル領域には形成されていない。そのため、本実施の形態の電荷転送トランジスタによれば、Ｎ−型フォトダイオード不純物領域１０を、Ｎ＋型フローティングディフュージョン不純物領域９により近づけて形成することができる。
【００８３】
その結果、Ｎ−型フォトダイオード不純物領域１０の電荷転送ゲート絶縁膜３の下側に位置する領域を大きくすることができる。したがって、Ｎ−型フォトダイオード不純物領域１０に蓄えられる電荷量を大きくすることができる。その結果、Ｓ（Ｓｉｇｎａｌ）／Ｎ（Ｎｏｉｓｅ）比を向上させることができる。
【００８４】
なお、電荷転送ゲート絶縁膜３の下側に不純物を注入する手法としては、素子分離絶縁膜２、電荷転送ゲート絶縁膜３およびゲート電極４をマスクとして、不純物を斜め注入することが考えられる。この場合、不純物の注入角度を調整することにより、Ｎ−型フォトダイオード不純物領域１０のＰ型半導体基板１の主表面に平行な方向の大きさを制御することが可能である。
【００８５】
また、Ｎ＋型フローティングディフュージョン不純物領域９とＮ−型フォトダイオード不純物領域１０との間の距離は、十分に確保されている。そのため、Ｎ＋型フローティングディフュージョン不純物領域９とＮ−型フォトダイオード不純物領域１０とが重なることにより、電位障壁や電位の窪みが形成されることが抑制されている。
【００８６】
ただし、Ｐ−型パンチスルーストッパ不純物領域１１を形成するための不純物を電荷転送ゲート絶縁膜３の真下領域に全く注入しないと、パンチスルーが発生し易くなる。しかしながら、図２に示す電荷転送トランジスタにおいては、電荷転送トランジスタのオン／オフ時に、ソース領域とドレイン領域との間を流れるリーク電流の発生を抑制する必要がある。そのため、電荷転送トランジスタのゲート長、厳密にはチャネル長を大きくする必要がある。チャネル長を大きくするとチップサイズが増大するという不都合が生じる。
【００８７】
したがって、チップサイズの増大を抑制することに重点をおく場合には、実施の形態１の電荷転送トランジスタのように、Ｐ型チャネルドープ不純物領域６およびＰ−型パンチスルーストッパ不純物領域１１を電荷転送ゲート絶縁膜３の下側のチャネル領域の一部の領域に形成する。それにより、チャネル長を小さくすることができる。その結果、画素のサイズを縮小させることができ、かつ固体撮像素子の画質を向上させることができる。
【００８８】
なお、本実施の形態の固体撮像素子においては、電荷転送伝送トランジスタ７０が形成されているいる素子形成領域とは別の素子形成領域に他のトランジスタ８０が形成されている。他のトランジスタ８０は、ゲート電極１０４、ゲート絶縁膜１０３、サイドウォール絶縁膜１０５を備えている。また、ゲート電極１０４の下側のチャネル領域を挟むようにソース／ドレイン領域１０９ａ，１０９ｂが形成されている。ソース／ドレイン領域１０９ａ，１０９ｂは、低濃度不純物領域１０７ａ，１０７ｂと高濃度不純物領域１０８ａ，１０８ｂにより構成されている。また、チャネル領域には、チャネルドープ不純物領域１０６が形成されている。また、ソース／ドレイン領域１０９ａ，１０９ｂ間には、パンチスルーストッパ不純物領域１１が形成されている。
【００８９】
（実施の形態３）
次に、図３を用いて本発明の実施の形態３の半導体装置を説明する。
【００９０】
図３に示すように、本実施の形態の電荷転送トランジスタは、実施の形態１の電荷転送トランジスタの構造とほぼ同様である。しかしながら、図３に示す電荷転送トランジスタにおいては、Ｐ−型パンチスルーストッパ不純物領域１１が、素子分離絶縁膜２同士間に挟まれた素子形成領域の全域にわたって形成されていることが異なる。
【００９１】
このような実施の形態３の電荷転送トランジスタにおいても、チャネル領域の一部において、Ｐ型チャネルドープ不純物領域６が設けられていない領域が存在するとともに、Ｎ−型フォトダイオード不純物領域１０にＰ型チャネルドープ不純物領域６が設けられていない。そのため、実施の形態３の電荷転送トランジスタによれば、Ｐ型チャネルドープ不純物領域６の電位の障壁または電位の窪みに起因した電荷のトランプを抑制することができるという効果に関して、実施の形態１の電荷転送トランジスタにより得られる効果と同様の効果を得ることができる。
【００９２】
（実施の形態４）
次に、図４を用いて本発明の実施の形態４の半導体装置を説明する。
【００９３】
図４に示す実施の形態４の電荷転送トランジスタと、図２に示す実施の形態２の電荷転送トランジスタの構造とは、ほぼ同様の構造である。しかしながら、Ｐ−型パンチスルーストッパ不純物領域１１が素子分離絶縁膜２に囲まれた素子形成領域の全域にわたって形成されていることが異なる。
【００９４】
このような実施の形態４の電荷転送トランジスタにおいても、チャネル領域おおよびＮ−型フォトダイオード不純物領域１０には、Ｐ型チャネルドープ不純物領域６が設けられていない。そのため、本実施の形態の電荷転送トランジスタによれば、Ｐ型チャネルドープ不純物領域６の電位の障壁または電位の窪みに起因した電荷のトランプを抑制することができるという効果に関して、実施の形態２の電荷転送トランジスタにより得られる効果と同様の効果を得ることができる。
【００９５】
（実施の形態５）
次に、図５を用いて実施の形態５の半導体装置を説明する。
【００９６】
図５に示すように実施の形態５の半導体装置においては、以下のような構成を有している。
【００９７】
Ｐ型半導体基板１の主表面近傍には、素子分離絶縁膜２が設けられている。また、素子分離絶縁膜２により囲まれる領域には、電荷転送トランジスタ７０および他のトランジスタ８０が設けられている。なお、他のトランジスタ８０としては、リセットトランジスタ、セレクトトランジスタ、または、ＡＭＩ（Ａｍｐｌｉｆｉｅｄ　ＭＯＳ　Ｉｎｔｅｌｉｇｅｎｔ　Ｉｍａｇｅｒ）トランジスタなどが考えられる。また、電荷転送トランジスタ７０は、電荷転送ゲート電極４および電荷転送ゲート絶縁膜３を有している。
【００９８】
また、電荷転送ゲート電極４および電荷転送ゲート絶縁膜３の側壁には、サイドウォール絶縁膜５が設けられている。また、他のトランジスタ８０は、ゲート電極１４およびゲート絶縁膜１３を有している。ゲート電極１４およびゲート絶縁膜１３の側壁にはサイドウォール絶縁膜１５が設けられている。
【００９９】
また、素子形成領域の全域にわたって、Ｐ型半導体基板１の主表面から所定の深さにかけてＰ型チャネルドープ不純物領域６が設けられている。また、Ｐ型半導体基板１内においては、素子分離絶縁膜２の下側からサイドウォール絶縁膜１５の下側までの領域には、Ｎ−型低濃度不純物領域１７およびＮ−型低濃度不純物領域１７よりも不純物濃度が高いＮ＋型高濃度不純物領域１８が設けられている。Ｎ−型低濃度不純物領域１７およびＮ＋型高濃度不純物領域１８によりソース／ドレイン領域が構成されている。
【０１００】
また、サイドウォール絶縁膜１５の下側からサイドウォール絶縁膜５の下側までの領域には、Ｎ−型低濃度不純物領域７およびＮ−型低濃度不純物領域７よりも不純物濃度が高いＮ＋型高濃度不純物領域８が設けられている。このＮ−型低濃度不純物領域７およびＮ＋型高濃度不純物領域８により電荷転送トランジスタ７０のＮ＋型フローティングディフュージョン不純物領域９が構成されている。
【０１０１】
また、Ｐ型半導体基板１内においては、電荷転送ゲート絶縁膜３の中央部の下側から素子分離絶縁膜２の下側までの領域には、Ｐ−型パンチスルーストッパ不純物領域１１が形成されている。パンチスルーストッパ不純物領域１１の下側にはＰ−型ウエル４０が形成されている。また、電荷転送トランジスタ７０の側方であって、他のトランジスタ８０とは反対側の位置には、絶縁膜２５が設けられている。
【０１０２】
また、Ｐ型半導体基板１内においては、絶縁膜２５の下側からサイドウォール絶縁膜５の下側までの領域には、Ｎ−型低濃度不純物領域２７およびＮ−型低濃度不純物領域２７よりも不純物濃度が高いＮ＋型高濃度不純物領域２８が設けられている。また、Ｐ型半導体基板１内においては、絶縁膜２５の下側からサイドウォール絶縁膜５の端部の下側までの領域には、Ｎ−型フォトダイオード不純物領域１０が設けられている。
【０１０３】
一般に、図１３に示す従来の電荷転送トランジスタの製造工程においては、不純物の斜め注入により、電荷転送ゲート絶縁膜３の下側にＮ−型フォトダイオード不純物領域１０を形成する。そのため、斜め注入の注入方向にずれが生じた場合、Ｎ−型フォトダイオード不純物領域１０において電荷転送に支障が生じる。その結果、図１３に示す従来の電荷転送トランジスタを用いた固体撮像素子においては、画質が低下している。
【０１０４】
また、一般に、図５に示す本実施の形態の固体撮像素子のように、Ｎ−型フォトダイオード不純物領域１０にコンタクトプラグ（コンタクトホール）を接続する。そのため、Ｎ−型フォトダイオード不純物領域１０内に不純物濃度が高いＮ＋型高濃度不純物領域２８等を形成する必要があるため、Ｎ−型フォトダイオード不純物領域１０を完全に空乏化させることができない。その結果、電荷転送トランジスタは、通常のＭＯＳトランジスタと同様の動作しかできない。
【０１０５】
したがって、電荷転送トランジスタ７０のしきい値電圧よりも低い電圧が電荷転送ゲート電極４に印加された場合、Ｎ−型フォトダイオード不純物領域１０で発生した電荷は、チャネル領域において拡散のみによって移動する。それにより、電荷の移動速度が低下するため、画像撮像素子においては、残像が生じるような画質の劣化を引き起こす。
【０１０６】
そこで、図５に示す本実施の形態の固体撮像素子においては、電荷転送トランジスタ７０を構成する電荷転送ゲート絶縁膜３の膜厚と、他のトランジスタ８０を構成するゲート絶縁膜１３の膜厚とを異ならせている。すなわち、電荷転送トランジスタ７０の電荷転送ゲート絶縁膜３の膜厚が、他のトランジスタ８０のゲート絶縁膜１３の膜厚よりも大きくなっている。
【０１０７】
そのため、本実施の形態の電荷転送トランジスタによれば、以下に説明するような効果が得られる。
【０１０８】
一般に、電源電圧より大きな電圧を電荷転送ゲート電極４に印加する場合、電荷転送ゲート絶縁膜３の信頼性が低下するという問題がある。しかしながら、本実施の形態の半導体装置においては、他のトランジスタ８０のゲート絶縁膜の膜厚よりも電荷転送トランジスタ７０の電荷転送ゲート絶縁膜３の膜厚が大きいため、電荷転送ゲート絶縁膜３の信頼性は向上している。
【０１０９】
そのため、電荷転送トランジスタ７０のゲート電極４に印加される電圧が、電荷転送時にしきい値電圧Ｖｔｈ以下にならないように、電荷転送ゲート電極４に印加される電圧を大きくすることができる。たとえば、電荷転送ゲート電極４にはしきい値電圧Ｖｔｈより大きな電源電圧としきい値電圧とを加えた電圧を印加することができる。
【０１１０】
その結果、ソース領域とドレイン領域との間でしきい値電圧の分布に電圧ドロップが生じることが抑制される。したがって、Ｎ−型フォトダイオード不純物領域１０で発生した電荷は、Ｎ−型フォトダイオード不純物領域１０からＮ＋型フローティングディフュージョン不純物領域９へ転送されるときに、電位障壁または電位の窪みによりトラップされることが抑制される。したがって、本実施の形態の電荷転送トランジスタ７０を有する画像撮像素子によれば、電荷転送ゲート絶縁膜３の信頼性を低下させることなく、画質を向上させることができる。
【０１１１】
（実施の形態６）
次に、図６を用いて本発明の実施の形態６の半導体装置を説明する。
【０１１２】
図６に示す本実施の形態の固体撮像素子は、図５に示す実施の形態５の固体撮像素子とほぼ同様であるが、以下の点が異なる。
【０１１３】
図６に示す本実施の形態の固体撮像素子は、図５に示す実施の形態５の固体撮像素子に比較して、Ｎ−型低濃度不純物領域２７およびＮ＋型高濃度不純物領域２８が形成されていない。また、図６に示す本実施の形態の固体撮像素子は、図５に示す実施の形態５の固体撮像素子に比較して、絶縁膜２５および一方のサイドウォール絶縁膜５の代わりに、サイドウォール絶縁膜１２が形成されている。
【０１１４】
図５に示す実施の形態５の固体撮像素子においては、電荷転送トランジスタ７０の電荷転送ゲート絶縁膜３の膜厚が、他のトランジスタ８０のゲート絶縁膜１３の膜厚よりも大きい。しかしながら、本実施の形態の固体撮像素子においては、電荷転送トランジスタ７０の電荷転送ゲート絶縁膜３の膜厚が、他のトランジスタ８０のゲート絶縁膜１３の膜厚よりも小さくなっている。前述したこと以外の構造においては、図６に示す本実施の形態の固体撮像素子と図５に示す実施の形態５の固体撮像素子とは全く同様である。
【０１１５】
上記のような本実施の形態の固体撮像素子によれば、ゲート絶縁膜１３の膜厚と電荷転送ゲート絶縁膜３の膜厚とが同一である場合に比較して、Ｐ型半導体基板１の主表面に対して垂直な方向に生じる電荷によって、Ｎ−型フォトダイオード不純物領域１０で発生した電荷が、電位障壁または電位の窪みによりトラップされ難くなる。すなわち、電位障壁または電位の窪みによりトラップされた電荷が、電荷転送ゲート電極４の電界により、チャネル領域に戻される。その結果、本実施の形態の電荷転送トランジスタ７０を用いた固体撮像素子の画質は向上する。
【０１１６】
（実施の形態７）
次に、図７を用いて実施の形態７の半導体装置を説明する。
【０１１７】
図７に示すように、本実施の形態の固体撮像素子においては、図６に示す実施の形態６の固体撮像素子の構造とほぼ同様である。しかしながら、電荷転送トランジスタ７０の電荷転送ゲート絶縁膜３は、他のトランジスタ８０に近い側の一部の膜厚と他のトランジスタ８０の電荷転送ゲート絶縁膜３の膜厚とが同一であり、他のトランジスタ８０から遠い側の一部の膜厚が他のトランジスタ８０の電荷転送ゲート絶縁膜３の膜厚よりも小さくなっている。
【０１１８】
より具体的にいうと、Ｎ−型フォトダイオード不純物領域１０の上側に位置する電荷転送ゲート絶縁膜３の膜厚が、Ｎ−型フォトダイオード不純物領域１０の上側に位置しない電荷転送ゲート絶縁膜３の膜厚よりも小さくなっている。したがって、図７に示すように、電荷転送ゲート絶縁膜３は、薄膜部３ａと厚膜部３ｂとを有している。
【０１１９】
前述の図６に示す実施の形態６の半導体装置においては、電荷転送ゲート絶縁膜３の膜厚を電荷転送ゲート絶縁膜３の全体にわたって小さくなっている。そのため、ゲート容量が増加する。その結果、電荷転送トランジスタには、高速な電荷転送が行なえないという問題が生じる。
【０１２０】
しかしながら、本実施の形態の固体撮像素子においては、前述の問題を以下のようにして解消している。
【０１２１】
一般に、Ｐ型半導体基板１の主表面に対して垂直な方向には、電荷転送ゲート電極４の電界が生じる。本実施の形態の電荷転送トランジスタ７０によれば、薄膜部３ａの下側の領域に発生する電界は、厚膜部３ｂの下側の領域に発生する電界よりも大きくなる。この大きな電界を利用して電荷が電位障壁または電位の窪みにトラップされることを抑制する効果は、特に、Ｎ−型フォトダイオード不純物領域１０において必要とされる。
【０１２２】
したがって、本実施の形態の固体撮像素子においては、Ｎ−型フォトダイオード不純物領域１０の下側の領域のみの膜厚を小さくしている。その結果、本実施の形態の半導体装置によれば、電荷転送の速度を大きく低下させることなく、電荷が電位障壁や電位の窪みにトラップされることを抑制することができる。
【０１２３】
なお、電荷転送ゲート絶縁膜３に薄膜部３ａと厚膜部３ｂとを設ける製造方法は、次に説明するような方法が用いられる。
【０１２４】
まず、電荷転送ゲート絶縁膜３を形成するための前段階の均一な膜厚を有する絶縁膜を形成する。次に、その絶縁膜のうち厚膜部となる領域のみをレジスト膜で覆う。その後に、レジスト膜をマスクとして、ＨＦ等によりその絶縁膜の上側の一部のみをエッチングする。それにより、レジスト膜にマスクされていない領域は、絶縁膜の下側の一部が残存し、レジスタ膜にマスクされた領域は、絶縁膜がエッチングされずにそのままの膜厚で残存する。
【０１２５】
（実施の形態８）
次に、図８を用いて実施の形態８の半導体装置を説明する。
【０１２６】
図８に示す実施の形態８の固体撮像素子の構造と図１４に示す従来の固体撮像素子の構造とはほぼ同様である。しかしながら、図８に示す実施の形態８の固体撮像素子の構造は、図１４に示す従来の固体撮像素子の構造と比較して、電荷転送トランジスタ７０を構成する電荷転送ゲート電極４が、不純物濃度が高い高濃度不純物領域４ａと、不純物濃度が低い低濃度不純物領域４ｂとを有していることが異なる。
【０１２７】
なお、次のよう製造方法により、高濃度不純物領域４ａと低濃度不純物領域４ｂとを有するゲート電極４を形成する。まず、電荷転送ゲート電極４となる前段階の多結晶シリコン膜の全体の不純物濃度と、最終形成後の低濃度不純物領域４ｂの不純物濃度とが同一の不純物濃度となるように、電荷転送ゲート電極４となる前段階の他結晶シリコン膜に対して、不純物を注入する。その後、低濃度不純物領域４ｂとなる領域をマスクして、高濃度不純物領域４ａとなる領域にのみ、低濃度不純物領域４ｂに注入された不純物と同じ導電型の不純物をさらに注入する。
【０１２８】
また、次のよう製造方法により、高濃度不純物領域４ａと低濃度不純物領域４ｂとを有するゲート電極４を形成してもよい。まず、電荷転送ゲート電極４となる前段階の多結晶シリコン膜の全体の不純物濃度と、最終形成後の高濃度不純物領域４ａの不純物濃度とが同一の不純物濃度となるように、電荷転送ゲート電極４となる前段階の多結晶シリコン膜に対して、Ｐ型の不純物を注入する。その後、高濃度不純物領域４ａとなる領域にマスクをして、低濃度不純物領域４ｂとなる領域にのみＮ型の不純物をさらに注入する。
【０１２９】
ゲート電極４に異なる２種類の導電型の不純物を注入することにより、低濃度不純物領域４ｂを形成する製法によれば、ゲート電極４に同じ導電型の不純物を２回注入することにより高濃度不純物領域４ａを形成する製法に比較して、ゲート電極の不純物濃度を高くすることができる。その結果、ゲート電極の導電性を高めることができる。
【０１３０】
また、電荷転送ゲート電極４のうちコンタクトプラグ１６に近い側の部分が、低濃度不純物領域４ｂである。そのため、本実施の形態の固体撮像素子によれば、電荷転送ゲート絶縁膜３全体を均一に高濃度不純物領域４ａの不純物濃度にする場合に比較して、コンタクトプラグ１６とゲート電極４との間の寄生容量を低減することができる。
【０１３１】
また、Ｎ−型フォトダイオード不純物領域１０の上側の領域の電荷転送ゲート電極４のみが、高濃度不純物領域４ａである。言いかえれば、電位障壁または電位の窪みにトラップされた電荷を、電荷転送ゲート電極４の電界により、電位障壁または電位の窪みにトラップされ難くする必要性が高いＮ−型フォトダイオード不純物領域１０のみ、電荷転送ゲート電極４の不純物濃度が他の部分に比較して高くなっている。
【０１３２】
そのため、本実施の形態の電荷転送トランジスタ７０は、電荷転送ゲート電極４に低濃度不純物領域４ｂが設けられていても、電荷転送のための応答速度を劣化させる度合いは小さい。したがって、本実施の形態の電荷転送トランジスタ７０によれば、電荷転送速度の低下を抑制しながら、コンタクトプラグ１６とゲート電極４との間の寄生容量を低減することができる。
【０１３３】
その結果、Ｎ−型フォトダイオード不純物領域１０において光電変換された信号を増幅する機能を有するＮ＋型フローティングディフュージョン不純物領域９のセンサとしてのＳ／Ｎ比を向上させることができる。
【０１３４】
（実施の形態９）
次に、図９を用いて実施の形態９の半導体装置を説明する。
【０１３５】
図９に示す本実施の形態の固体撮像素子と図１４を用いて説明した従来の固体撮像素子の構造とはほぼ同様の構造である。しかしながら、図１４に示す従来の固体撮像素子の電荷転送トランジスタ７０は、ゲート電極４の膜厚が一定であるのに対して、図９に示す本実施の形態の固体撮像素子の電荷転送トランジスタ７０は、ゲート電極４の一部の膜厚が他の一部の膜厚よりも小さくなっている。
【０１３６】
より具体的には、ゲート電極４は、コンタクトプラグ１６に近い側の部分が薄膜部４ｄとなっており、コンタクトプラグ１６から遠い側の部分が薄膜部４ｄよりも膜厚が大きい厚膜部４ｃとなっている。異なる観点から言及すると、Ｎ−型フォトダイオード不純物領域１０の上側に位置する部分が厚膜部４ｃとなっており、Ｎ−型フォトダイオード不純物領域１０の上側に位置しない部分が薄膜部４ｄとなっている。
【０１３７】
したがって、本実施の形態の電荷転送トランジスタ７０によれば、電荷転送ゲート絶縁膜３全体を均一な膜厚で形成する場合に比較して、コンタクトプラグ１６と電荷転送ゲート電極４との間の寄生容量を低減することができる。また、特に電荷転送の速度に大きな影響を与える、電荷転送ゲート電極４のうちＮ−型フォトダイオード不純物領域１０の上側に位置する部分のみが厚膜部４ｃである。言いかえれば、特に電荷転送の速度に大きな影響を与えない、電荷転送ゲート電極４のうちＮ−型フォトダイオード不純物領域１０の上側に位置する部分以外の部分は厚膜部４ｃである。そのため、電荷転送のための応答速度を劣化させる度合いは小さい。
【０１３８】
その結果、本実施の形態の電荷転送トランジスタ７０によれば、電荷転送速度の低下を抑制しながら、コンタクトプラグ１６とゲート電極４との間の寄生容量を低減することができる。
【０１３９】
なお、電荷転送ゲート電極４に薄膜部４ｄと厚膜部４ｃとを設ける製造方法は、次に説明するような方法が用いられる。
【０１４０】
まず、電荷転送ゲート電極４を形成するための前段階の均一な膜厚を有する導電性シリコン膜を形成する。次に、その導電性シリコン膜のうち厚膜部となる領域のみをレジスト膜で覆う。その後に、レジスト膜をマスクとして、その導電性シリコン膜の一部のみをエッチングする。それにより、レジスト膜にマスクされていない領域は、導電性シリコン膜の下側の一部が残存し、レジスタ膜にマスクされた領域は、導電性シリコン膜がエッチングされずにそのままの膜厚で残存する。
【０１４１】
（実施の形態１０）
次に、実施の形態１０の固体撮像素子およびその固体撮像素子の製造方法を説明する。
【０１４２】
図１０〜図１２に示される固体撮像素子の製造方法において製造される固体撮像素子の構造は、図１３を用いて説明した従来の固体撮像素子の構造とほぼ同様である。
【０１４３】
しかしながら、図１３に示す従来の電荷転送トランジスタは、電荷転送ゲート電極４および電荷転送ゲート絶縁膜３のＮ−型フォトダイオード不純物領域１０側の端部近傍に、Ｎ−型フォトダイオード不純物領域１０を構成する不純物が注入されているが、図１２に示す本実施の形態の電荷転送トランジスタは、電荷転送ゲート電極４および電荷転送ゲート絶縁膜３にソース領域またはドレイン領域を構成する不純物が含まれていない。このような構造の本実施の形態の電荷転送トランジスタを製造する方法を図１０〜図１２を用いて説明する。
【０１４４】
本実施の形態の電荷転送トランジスタの製造方法においては、まず、Ｐ型半導体基板１の主表面上に素子分離絶縁膜２を形成する。次に、素子分離絶縁膜により囲まれた素子形成領域において、Ｐ型半導体基板１の主表面から所定の深さにかけてＮ−型低濃度不純物領域７、Ｎ＋型高濃度不純物領域８、Ｐ型チャネルドープ不純物領域６およびＰ−型パンチスルーストッパ不純物領域１１を形成する。
【０１４５】
その後、Ｎ−型フォトダイオード不純物領域１０を形成する予定の領域以外の領域を覆うように、レジスト膜３０をＰ型半導体基板１の主表面上および素子分離絶縁膜２の表面上に設ける。次に、矢印５０において示すように、Ｐ型半導体基板１の主表面に対して垂直な方向に不純物注入を行なう。それにより、図１１に示すように、Ｎ−型フォトダイオード不純物領域１０を形成する。その後、レジスト膜３０を除去する。
【０１４６】
次に、図１２に示すように、Ｎ−型フォトダイオード不純物領域１０の端部の上側とＮ−型低濃度不純物領域７およびＮ＋型高濃度不純物領域８とにより構成されるＮ＋型フローティングディフュージョン不純物領域９の端部の上側との間の領域に、電荷転送ゲート絶縁膜３、電荷転送ゲート電極４およびサイドウォール絶縁膜５を形成する。その後、サイドウォール絶縁膜１２を形成することにより、図１３に示す構造の半導体装置が形成される。
【０１４７】
上記のような本実施の形態の電荷転送トランジスタの製造方法においては、電荷転送ゲート絶縁膜３および電荷転送ゲート電極４を形成する前に、Ｎ−型フォトダイオード不純物領域１０を形成する。そのため、本実施の形態の電荷転送トランジスタの製造方法によれば、図１５および図１６を用いて説明した従来の電荷転送トランジスタの製造方法に比較して、電荷転送ゲート電極４および電荷転送ゲート絶縁膜３の側壁に不純物が注入されることに起因した電荷転送ゲート電極４および電荷転送ゲート絶縁膜３の性能の劣化が抑制されている。
【０１４８】
なお、上記実施の形態１〜１０の半導体装置の素子分離絶縁膜２としては、ＬＯＣＯＳ（ＬＯＣａｌ　　Ｏｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）法により半導体基板の主表面が酸化されて形成された熱酸化絶縁膜を用いても、トレンチに絶縁膜が堆積されて形成されたトレンチ分離絶縁膜を用いてもよい。
【０１４９】
また、上記実施の形態１〜１０の半導体装置においては、半導体装置の各構成要素それぞれの導電型をＰ型またはＮ型の一方に特定して説明したが、それぞれの構成要素が各実施の形態の半導体装置で用いられた導電型とは逆の導電型であっても、実施の形態１〜１０それぞれで説明した効果と同様の効果を得ることができる。
【０１５０】
すなわち、各実施の形態の半導体装置において、Ｐ型の不純物を含む構成要素がＮ型の不純物を含み、Ｎ型の不純物を含む構成要素がＰ型の不純物を含むようにしても、実施の形態１〜１０それぞれにおいて説明した半導体装置により得られる効果と同様の効果を得ることができる。
【０１５１】
また、従来技術の説明および各実施の形態の説明の図面において、半導体装置の各構成要素に符号を付しているが、同じ符号を付した構成要素は、同一の目的で形成されたものであり、ほぼ同一の機能を有するものとする。
【０１５２】
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１５３】
【発明の効果】
本発明の第１の局面の半導体装置によれば、トランジスタを構成する一方のソース／ドレイン領域において発生した電荷が、他方のソース／ドレイン領域に転送されることが妨げられることが抑制される。
【０１５４】
本発明の第２の局面の半導体装置によれば、光電変換素子部において発生した電荷が、他の不純物領域に転送されることが妨げられることが防止される。
【０１５５】
本発明の第３〜第５の局面の半導体装置によれば、電荷転送トランジスタにより転送される電荷の転送ロスが軽減されるため、画像撮像素子の画質を向上させることができる。
【０１５６】
また、本発明の第６および第７の局面の半導体装置によれば、ゲート電極とソース／ドレイン領域に接続された導電性コンタクト部との間での寄生容量が低減される。
【０１５７】
また、本発明の第８の局面の半導体装置および第１の局面の半導体装置の製造方法によれば、ゲート電極およびゲート絶縁膜の特性の劣化が抑制される。
【図面の簡単な説明】
【図１】実施の形態１の半導体装置の構造を説明するための図である。
【図２】実施の形態２の半導体装置の構造を説明するための図である。
【図３】実施の形態３の半導体装置の構造を説明するための図である。
【図４】実施の形態４の半導体装置の構造を説明するための図である。
【図５】実施の形態５の半導体装置の構造を説明するための図である。
【図６】実施の形態６の半導体装置の構造を説明するための図である。
【図７】実施の形態７の半導体装置の構造を説明するための図である。
【図８】実施の形態８の半導体装置の構造を説明するための図である。
【図９】実施の形態９の半導体装置の構造を説明するための図である。
【図１０】実施の形態１０の半導体装置の製造方法を説明するための図である。
【図１１】実施の形態１０の半導体装置の製造方法を説明するための図である。
【図１２】実施の形態１０の半導体装置の構造および製造方法を説明するための図である。
【図１３】従来の半導体装置の構造を説明するための図である。
【図１４】従来の他の例の半導体装置の構造を説明するための図である。
【図１５】従来の半導体装置の製造方法を説明するための図である。
【図１６】従来の半導体装置の製造方法を説明するための図である。
【符号の説明】
１　半導体基板、２　素子分離絶縁膜、３　電荷転送ゲート絶縁膜、３ａ　薄膜部、３ｂ　厚膜部、４　電荷転送ゲート電極、４ａ　高濃度部、４ｂ　低濃度部、４ｃ　厚膜部、４ｄ　薄膜部、５，１５　サイドウォール絶縁膜、６　Ｐ型チャネルドープ不純物領域、７，１７，２７　Ｎ−型低濃度不純物領域、８，１８，２８　Ｎ＋型高濃度不純物領域、９　Ｎ＋型フローティングディフュージョン不純物領域、１０　Ｎ−型フォトダイオード不純物領域、１１　Ｐ−型パンチスルーストッパ不純物領域、１２　サイドウォール絶縁膜、１３　ゲート絶縁膜、１４　ゲート電極、１６　コンタクトプラグ、２０　層間絶縁膜、３０　レジスト膜、５０　矢印、７０　電荷転送トランジスタ、８０　他のトランジスタ。

Claims (16)

  1. 半導体基板と、
    該半導体基板の上に設けられたゲート絶縁膜と、
    該ゲート絶縁膜の上に設けられたゲート電極と、
    前記半導体基板内において、該ゲート電極の下側に位置するチャネル領域と、
    該チャネル領域を挟むように設けられたソース領域およびドレイン領域と、
    前記チャネル領域に設けられ、前記ソース領域と前記ドレイン領域とが導通するときに前記ゲート電極に印加される閾値電圧を決定するチャネルドープ不純物領域とを備え、
    前記チャネル領域においては、該チャネル領域のうち一部の領域にのみ、前記チャネルドープ不純物領域が設けられた、半導体装置。
  2. 前記チャネル領域のうち一部の領域にのみ、前記ソース領域と前記ドレイン領域とがパンチスルーすることを抑制するパンチスルーストッパ不純物領域が設けられた、請求項１に記載の半導体装置。
  3. 光電変換素子部で発生した電荷を転送する電荷転送トランジスタと、該電荷転送トランジスタの機能とは異なる機能を有する他のトランジスタとを備えた半導体装置であって、
    前記電荷転送トランジスタのゲート電極の下側に設けられた電荷転送チャネル領域と、
    前記他のトランジスタの下側に設けられた他のチャネル領域とを備え、
    該他のチャネル領域には、前記他のトランジスタの閾値電圧を決定するチャネルドープ不純物領域が設けられ、
    前記電荷転送チャネル領域には、前記他のチャネルドープ不純物領域が設けられていない、半導体装置。
  4. 前記電荷転送チャネル領域には、ソース領域とドレイン領域とがパンチスルーすることを抑制するパンチスルーストッパ不純物領域が設けられ、
    前記他のチャネル領域には、前記パンチスルーストッパ不純物領域が設けられていない、請求項３に記載の半導体装置。
  5. 光電変換素子部で発生した電荷を転送する電荷転送トランジスタと、該電荷転送トランジスタの機能とは異なる機能を有する他のトランジスタとを備えた半導体装置であって、
    前記電荷転送トランジスタの電荷転送ゲート電極の膜厚が、前記他のトランジスタのゲート電極のゲート電極の膜厚よりも大きい、半導体装置。
  6. 光電変換素子で発生した電荷を転送する電荷転送トランジスタと、該電荷転送トランジスタの機能とは異なる機能を有する他のトランジスタとを備えた半導体装置であって、
    前記電荷転送トランジスタの電荷転送ゲート電極の膜厚が、前記他のトランジスタのゲート電極の膜厚よりも小さい、半導体装置。
  7. 光電変換素子で発生した電荷を転送する電荷転送トランジスタと、該電荷転送トランジスタの機能とは異なる機能を有する他のトランジスタとを備えた半導体装置であって、
    前記電荷転送トランジスタの電荷転送ゲート絶縁膜は、前記他のトランジスタのゲート絶縁膜と同じ膜厚の厚膜部と、該厚膜部に比較して膜厚が小さい薄膜部とを含む、半導体装置。
  8. 前記薄膜部は、前記光電変換素子部の上側の領域のみに設けられた、請求項７に記載の半導体装置。
  9. 前記薄膜部は、前記厚膜部の膜厚と同一の膜厚の絶縁膜が形成された後に、該絶縁膜の一部が選択的にエッチングされることにより形成された、請求項７に記載の半導体装置。
  10. 半導体基板と、
    該半導体基板の主表面から所定の深さにかけて形成されたソース領域およびドレイン領域と、
    前記ソース領域と前記ドレイン領域との間の領域の前記半導体基板の上側に形成されたゲート電極と、
    該ゲート電極と前記半導体基板との間に形成されたゲート絶縁膜と、
    前記ソース領域または前記ドレイン領域に接続されたコンタクト導電部とを備え、
    前記ゲート電極は、相対的に不純物濃度が高い高濃度部と相対的に不純物濃度が低い低濃度部とを含み、
    該低濃度部と前記コンタクト導電部とは、互いに対向するように設けられた、半導体装置。
  11. 前記高濃度部は、前記コンタクト導電部が接続された前記ソース領域または前記ドレイン領域とは逆の前記ソース領域または前記ドレイン領域の上側の領域に設けられた、請求項１０に記載の半導体装置。
  12. 前記低濃度部は、異なる２種類の導電型の不純物がドープされている、請求項１０に記載の半導体装置。
  13. 半導体基板と、
    該半導体基板の主表面から所定の深さにかけて形成されたソース領域およびドレイン領域と、
    前記ソース領域と前記ドレイン領域との間の領域の前記半導体基板の上側に形成されたゲート電極と、
    該ゲート電極と前記半導体基板との間に形成されたゲート絶縁膜と、
    前記ソース領域または前記ドレイン領域に接続されたコンタクト導電部とを備え、
    前記ゲート電極は、相対的に膜厚が大きな厚膜部と相対的に膜厚が小さな薄膜部とを含み、
    該薄膜部と前記コンタクト導電部とは、互いに対向するように設けられた、半導体装置。
  14. 前記厚膜部は、前記高濃度部が、前記コンタクト導電部が接続された前記ソース領域または前記ドレイン領域とは逆の前記ソース領域または前記ドレイン領域の上側の領域に設けられた、請求項１３に記載の半導体装置。
  15. 半導体基板と、
    該半導体基板の主表面から所定の深さにかけて形成されたソース領域およびドレイン領域と、
    前記ソース領域と前記ドレイン領域との間の領域の前記半導体基板の上側に形成されたゲート電極と、
    該ゲート電極と前記半導体基板との間に形成されたゲート絶縁膜と、
    前記ソース領域または前記ドレイン領域に接続されたコンタクト導電部とを備え、
    前記ゲート電極および前記ゲート絶縁膜に前記ソース領域または前記ドレイン領域を構成する不純物が含まれていない、半導体装置。
  16. 半導体基板に素子形成領域を形成するための素子分離絶縁膜を形成する工程と、
    前記素子形成領域の一部の領域に開口部を有するマスク層を形成する工程と、
    前記マスク層をマスクとして不純物注入を行なうことにより、前記半導体基板の主表面から所定の深さにかけて、不純物領域を形成する工程と、
    該不純物領域を形成する工程の後に、前記不純物領域がトランジスタのソース領域またはドレイン領域となるように、前記不純物領域の近傍の半導体基板上にゲート絶縁膜およびゲート電極を形成する工程とを備えた、半導体装置の製造方法。
JP2002168346A 2002-06-10 2002-06-10 半導体装置およびその製造方法 Withdrawn JP2004014911A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002168346A JP2004014911A (ja) 2002-06-10 2002-06-10 半導体装置およびその製造方法
TW091123893A TW578314B (en) 2002-06-10 2002-10-17 Semiconductor device and manufacturing method thereof
US10/335,912 US20030228736A1 (en) 2002-06-10 2003-01-03 Semiconductor device and manufacturing method thereof
DE10310537A DE10310537A1 (de) 2002-06-10 2003-03-11 Halbleitervorrichtung und Verfahren zu ihrer Herstellung
KR10-2003-0015977A KR20030095213A (ko) 2002-06-10 2003-03-14 반도체 장치 및 그 제조 방법
CNA031072186A CN1467856A (zh) 2002-06-10 2003-03-17 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002168346A JP2004014911A (ja) 2002-06-10 2002-06-10 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2004014911A true JP2004014911A (ja) 2004-01-15

Family

ID=29706803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002168346A Withdrawn JP2004014911A (ja) 2002-06-10 2002-06-10 半導体装置およびその製造方法

Country Status (6)

Country Link
US (1) US20030228736A1 (ja)
JP (1) JP2004014911A (ja)
KR (1) KR20030095213A (ja)
CN (1) CN1467856A (ja)
DE (1) DE10310537A1 (ja)
TW (1) TW578314B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066481A (ja) * 2004-08-25 2006-03-09 Toshiba Corp 固体撮像装置
JP2007504670A (ja) * 2003-09-05 2007-03-01 マイクロン・テクノロジー・インコーポレーテッド ピンド浮遊拡散ダイオードを有するイメージセンサ
JP2018050035A (ja) * 2016-09-20 2018-03-29 パナソニックＩｐマネジメント株式会社 撮像装置およびその製造方法
JP2019009155A (ja) * 2017-06-20 2019-01-17 キヤノン株式会社 撮像装置、撮像システム、移動体、および、撮像装置の製造方法
WO2020262643A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405757B2 (en) * 2002-07-23 2008-07-29 Fujitsu Limited Image sensor and image sensor module
KR100544957B1 (ko) * 2003-09-23 2006-01-24 동부아남반도체 주식회사 시모스 이미지 센서의 제조방법
JP4578792B2 (ja) * 2003-09-26 2010-11-10 富士通セミコンダクター株式会社 固体撮像装置
KR100672669B1 (ko) * 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 및 그의 제조 방법
KR100672701B1 (ko) * 2004-12-29 2007-01-22 동부일렉트로닉스 주식회사 씨모스(ｃｍｏｓ) 이미지 센서 및 그의 제조 방법
EP2341539B1 (en) * 2005-03-11 2014-10-08 Fujitsu Semiconductor Limited Image sensor with embedded photodiode region and manufacturing method for same
US7619266B2 (en) * 2006-01-09 2009-11-17 Aptina Imaging Corporation Image sensor with improved surface depletion
JP4764243B2 (ja) * 2006-04-20 2011-08-31 株式会社東芝 固体撮像装置
KR100857453B1 (ko) * 2006-09-29 2008-09-08 한국전자통신연구원 저전압용 이미지 센서의 감광 픽셀
KR100833609B1 (ko) * 2007-01-31 2008-05-30 삼성전자주식회사 씨모스 이미지 센서 및 그 제조 방법
KR100935051B1 (ko) * 2007-12-27 2009-12-31 주식회사 동부하이텍 이미지 센서 및 그 제조방법
KR100937674B1 (ko) * 2007-12-28 2010-01-19 주식회사 동부하이텍 씨모스 이미지 센서의 제조방법
TWI447910B (zh) * 2008-05-16 2014-08-01 Eon Silicon Solution Inc A semiconductor structure with a stress region
JP4788742B2 (ja) * 2008-06-27 2011-10-05 ソニー株式会社 固体撮像装置及び電子機器
JP2010199450A (ja) 2009-02-27 2010-09-09 Sony Corp 固体撮像装置の製造方法、固体撮像装置および電子機器
JP2010212319A (ja) * 2009-03-09 2010-09-24 Sony Corp 固体撮像装置、電子機器および固体撮像装置の製造方法
JP2011049524A (ja) * 2009-07-27 2011-03-10 Sony Corp 固体撮像素子および固体撮像素子の製造方法
JP5487798B2 (ja) * 2009-08-20 2014-05-07 ソニー株式会社 固体撮像装置、電子機器および固体撮像装置の製造方法
JP5471174B2 (ja) * 2009-08-28 2014-04-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
CN104022133B (zh) * 2014-06-10 2017-02-08 北京思比科微电子技术股份有限公司 漂浮节点具有可变电容的源像像素及图像传感器
CN104362160B (zh) * 2014-09-25 2017-08-25 中芯国际集成电路制造(上海)有限公司 一种半导体装置及其制造方法
US9947701B2 (en) 2016-05-31 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low noise device and method of forming the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6042626B2 (ja) * 1976-05-18 1985-09-24 松下電器産業株式会社 半導体装置の製造方法
JP3635681B2 (ja) * 1994-07-15 2005-04-06 ソニー株式会社 バイアス回路の調整方法、電荷転送装置、及び電荷検出装置とその調整方法
EP0746034A3 (en) * 1995-05-29 1998-04-29 Matsushita Electronics Corporation Solid-state image pick-up device and method for manufacturing the same
US5698461A (en) * 1996-03-12 1997-12-16 United Microelectronics Corp. Method for fabricating lightly doped drain metal oxide semiconductor field effect transistor
US5741737A (en) * 1996-06-27 1998-04-21 Cypress Semiconductor Corporation MOS transistor with ramped gate oxide thickness and method for making same
US6815791B1 (en) * 1997-02-10 2004-11-09 Fillfactory Buried, fully depletable, high fill factor photodiodes
US6054355A (en) * 1997-06-30 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device which includes forming a dummy gate
TW421962B (en) * 1997-09-29 2001-02-11 Canon Kk Image sensing device using mos type image sensing elements
US6100556A (en) * 1997-11-14 2000-08-08 Motorola Inc. Method of forming a semiconductor image sensor and structure
US6690423B1 (en) * 1998-03-19 2004-02-10 Kabushiki Kaisha Toshiba Solid-state image pickup apparatus
US6225669B1 (en) * 1998-09-30 2001-05-01 Advanced Micro Devices, Inc. Non-uniform gate/dielectric field effect transistor
US6380572B1 (en) * 1998-10-07 2002-04-30 California Institute Of Technology Silicon-on-insulator (SOI) active pixel sensors with the photosite implemented in the substrate
US6376868B1 (en) * 1999-06-15 2002-04-23 Micron Technology, Inc. Multi-layered gate for a CMOS imager
US6414342B1 (en) * 1999-06-18 2002-07-02 Micron Technology Inc. Photogate with improved short wavelength response for a CMOS imager
US6479846B2 (en) * 2000-03-22 2002-11-12 Ophir Rf, Inc. Metal oxide semiconductor field effect transistor having a relatively high doped region in the channel for improved linearity
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP3940565B2 (ja) * 2001-03-29 2007-07-04 株式会社東芝 半導体装置及びその製造方法
DE60131094D1 (de) * 2001-12-20 2007-12-06 St Microelectronics Srl Verfahren zur Integration von Metalloxid-Halbleiter Feldeffekttransistoren

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007504670A (ja) * 2003-09-05 2007-03-01 マイクロン・テクノロジー・インコーポレーテッド ピンド浮遊拡散ダイオードを有するイメージセンサ
JP2006066481A (ja) * 2004-08-25 2006-03-09 Toshiba Corp 固体撮像装置
JP2018050035A (ja) * 2016-09-20 2018-03-29 パナソニックＩｐマネジメント株式会社 撮像装置およびその製造方法
JP2019009155A (ja) * 2017-06-20 2019-01-17 キヤノン株式会社 撮像装置、撮像システム、移動体、および、撮像装置の製造方法
WO2020262643A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Also Published As

Publication number Publication date
KR20030095213A (ko) 2003-12-18
US20030228736A1 (en) 2003-12-11
DE10310537A1 (de) 2004-01-08
CN1467856A (zh) 2004-01-14
TW578314B (en) 2004-03-01

Similar Documents

Publication Publication Date Title
JP2004014911A (ja) 半導体装置およびその製造方法
KR100461975B1 (ko) 이미지센서의 트렌치 소자분리막 형성방법
US6661045B2 (en) MOS type solid-state imager and manufacturing method thereof
US7141836B1 (en) Pixel sensor having doped isolation structure sidewall
KR100746222B1 (ko) 이미지 센서의 제조방법들
KR100869743B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR20130035835A (ko) 트랜지스터, 트랜지스터를 제조하는 방법 및 감소된 ｒｔｓ 잡음을 갖는 이미지 센서 회로
EP0789399B1 (en) Output circuit device for charge transfer element
KR20120052875A (ko) 고체 이미지 센서, 고체 이미지 센서의 제조 방법 및 촬상 시스템
JP2004056156A (ja) イメージセンサのハイブリッド素子分離構造の製造方法
CN101211833B (zh) Cmos图像传感器及其制造方法
US8084317B2 (en) Semiconductor device and method of manufacturing the same
US20070004076A1 (en) CMOS image sensor including two types of device isolation regions and method of fabricating the same
KR20080008719A (ko) 시모스 이미지 센서 및 그 제조 방법
JP4810831B2 (ja) 半導体装置及びその製造方法
JPH09135029A (ja) Ｍｉｓ型半導体装置及びその製造方法
KR100535911B1 (ko) 시모스 이미지 센서 및 그 제조방법
JPH1012870A (ja) 半導体装置及びその製造方法
JP4016192B2 (ja) 固体撮像装置とその製造方法
KR100247478B1 (ko) 씨모스 트랜지스터 제조 방법
WO2022215360A1 (ja) 固体撮像素子及び固体撮像素子の製造方法
KR100677045B1 (ko) 이미지센서 제조 방법
KR20040095910A (ko) 씨모스 이미지센서 및 그 제조방법
KR100766705B1 (ko) 이미지 센서 및 그 제조방법
KR100529656B1 (ko) 모스 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050906