Aufgabe der Erfindung ist die Bereitstellung einer
Halbleitervorrichtung mit einem Transistor, bei der der Transfer
von in einer Source/Drain-Region des Transistors erzeugten Ladungen
zu der anderen Source/Drain-Region in geringerem Maße beeinflußt wird.
Weiterhin soll eine Halbleitervorrichtung mit einer verringerten
parasitären
Kapazität
zwischen einer Gateelektrode und einem leitenden Kontaktabschnitt,
der mit einer Source/Drain-Region verbunden ist, bereitgestellt
werden. Ferner sollen eine Halbleitervorrichtung, bei der eine Verschlechterung der
Eigenschaften einer Gateelektrode und eines Gateisolatorfilms verringert
sind, und ein Herstellungsverfahren derselben bereitgestellt werden.
Die Aufgabe wird gelöst durch
eine Halbleitervorrichtung nach Anspruch 1, 3, 5 bis 7, 10, 13,
15 und ein Verfahren zum Herstellen einer Halbleitervorrichtung
nach Anspruch 16.
Weiterbildungen der Erfindung sind
in den Unteransprüchen
gekennzeichnet.
Eine Halbleitervorrichtung nach Anspruch
1 beinhaltet ein Halbleitersubstrat, einen Gateisolatorfilm, der
auf dem Halbleitersubstrat vorgesehen ist, eine Gateelektrode, die
auf dem Gateisolatorfilm vorgesehen ist, eine Kanalregion, die unter
der Gateelektrode in dem Halbleitersubstrat angeordnet ist, eine
Sourceregion und eine Drainregion, die dergestalt angeordnet sind,
daß sich
die Kanalregion zwischen ihnen befindet, und eine Dotierungsregion
für den
Kanal, die in der Kanalregion vorgesehen ist und eine Schwellenspannung,
die an die Gateelektrode angelegt wird, wenn die Sourceregion und
die Drainregion in leitende Verbindung miteinander gebracht werden,
festlegt. In der Kanalregion ist die Dotierungsregion für den Kanal
lediglich in einem Abschnitt der Kanalregion vorgesehen.
Entsprechend des oben beschriebenen
Aufbaus ist das Ausmaß der
Beeinflussung des Ladungstransfers in der Kanalregion, wobei die
Beeinflussung durch die Potentialbarriere oder die Potentialstufe,
die in der Dotierungsregion für
den Kanal vorhanden sind, verursacht wird, verringert.
Eine Halbleitervorrichtung nach Anspruch
3 beinhaltet einen Ladungstransfer-Transistor, der Ladungen, die
in einem Abschnitt eines fotoelektrischen Umwandlungselements erzeugt
werden, transferiert und einen anderen Transistor, dessen Wirkungsweise
zu der des Ladungstransfer-Transistors unterschiedlich ist. Zusätzlich beinhaltet
die Halbleitervorrichtung eine Ladungstransfer-Kanalregion, die
unter einer Gateelektrode des Ladungstransfer-Transistors vorgesehen
ist und eine andere Kanalregion, die unter dem vorstehend erwähnten anderen
Transistor vorgesehen ist. Während
eine Dotierungsregion für den
Kanal, die eine Schwellenspannung des vorstehend erwähnten anderen
Transistors bestimmt, in der vorstehend erwähnten anderen Kanalregion vorgesehen
ist, ist die Dotierungsregion für
den Kanal nicht in der Ladungstransfer-Kanalregion vorgesehen. Mit
anderen Worten, beim Vorsehen der Dotierungsregion für den Kanal
wird die Ladungstransfer-Kanalregion
ausgenommen.
Entsprechend dem oben beschriebenen
Aufbau wird in der Kanalregion des Ladungstransfer-Transistors die
Beeinflussung des Ladungstransfers in der Kanalregion, die durch
die Potentialbarriere oder die Potentialstufe, die in der Dotierungsregion für den Kanal
vorhanden sind, verursacht wird, verhindert.
Eine Halbleitervorrichtung nach Anspruch
5 beinhaltet einen Ladungstransfer-Transistor, der Ladungen, die
in einem Abschnitt eines fotoelektrischen Umwandlungselement erzeugt
werden, transferiert, und einen anderen Transistor, dessen Wirkungsweise
unterschiedlich zu jener des Ladungstransfer-Transistors ist. Die Dicke eines Ladungstransfer-Gateisolatorfilms
des Ladungstransfer-Transistors ist größer als jene eines Gateisolatorfilms
einer Gateelektrode des vorstehend erwähnten anderen Transistors.
Wenn, entsprechend dem oben beschriebenen
Aufbau, der Ladungstransfer-Transistor mit einer Ladungstransfer-Gateelektrode
die gleiche Schwellenspannung aufweist, wie der Transistor mit einer Gateelektrode,
kann die an die Ladungstransfer-Gateelektrode angelegte Spannung
erhöht
werden, so daß die
an die Ladungstransfer-Gateelektrode angelegte Spannung höher sein
wird als die Schwellenspannung. Da der Transferverlust der transferierten Ladungen
bei dem Ladungstransfer-Transistor verringert ist, kann die Bildqualität eines
Bildaufnahmeelements verbessert werden.
Eine Halbleitervorrichtung nach Anspruch
6 beinhaltet einen Ladungstransfer-Transistor, der in einem fotoelektrischen
Umwandlungselementabschnitt erzeugte Ladungen transferiert und einen
anderen Transistor mit einer Wirkungsweise, die unterschiedliche
zu jener des Ladungstransfer-Transistors ist. Die Dicke eines Ladungstransfer-Gateisolatorfilms
des Ladungstransfer-Transistors ist kleiner als jene eines Gateisolatorfilms
des vorstehend erwähnten
anderen Transistors.
Entsprechend dem oben beschriebenen
Aufbau weist die Ladungstransfer-Gateelektrode ein elektrisches
Feld in einer Richtung senkrecht zu der Hauptoberfläche des
Halbleitersub strats auf, das größer ist
als jenes in der Gateelektrode. Deshalb kann die Dicke des Ladungstransfer-Gateisolatorfilms
dergestalt gewählt
werden, daß,
wenn in dem fotoelektrischen Umwandlungselement erzeugte Ladungen
an der Potentialbarriere oder der Potentialstufe gefangen werden,
die Ladungen durch das elektrische Feld in der Gateelektrode zu
der Kanalregion zurückgebracht
werden können.
Daraus resultierend kann, da der Transferverlust an durch den Ladungstransfer-Transistor
transferierten Ladungen verringert ist, die Bildqualität des Festkörper-Bildaufnahmeelements
verbessert werden.
Eine Halbleitervorrichtung nach Anspruch
7 weist einen Ladungstransfer-Transistor, der in einem fotoelektrischen
Umwandlungselement erzeugte Ladungen transferiert und einen anderen
Transistor dessen Wirkungsweise von jener des Ladungstransfer-Transistors
abweicht, auf. Ein Ladungstransfer-Gateisolatorfilm des Ladungstransfer-Transistors beinhaltet
einen dicken Filmabschnitt mit der gleichen Dicke wie sie ein Gateisolatorfilm
des vorstehend erwähnten
anderen Transistors aufweist, und einen dünnen Filmabschnitt, der im
Vergleich zu dem dicken Filmabschnitt dünner ist.
Entsprechend dem oben beschriebenen
Aufbau kann in dem dicken Filmabschnitt die Zuverlässigkeit
des Ladungstransfer-Gateisolatorfilms aufrecht erhalten werden.
Zusätzlich
kann die Dicke des dünnen
Filmabschnitts dergestalt gewählt
werden, daß,
wenn die in dem Abschnitt des fotoelektrischen Umwandlungselements
erzeugten Ladungen an der Potentialbarriere oder der Potentialstufe
in dem Abschnitt des fotoelektrischen Umwandlungselements gefangen
sind, die Ladungen durch das elektrische Feld in der Gateelektrode
zu der Kanalregion zurückgebracht
werden können.
Daraus resultierend kann, da der Transferverlust an durch den Ladungstransfer-Transistor transferierten
Ladungen verringert ist, die Bildqualität des Festkörper-Bildaufnahmeelements verbessert
werden.
Eine Halbleitervorrichtung nach Anspruch
10 beinhaltet ein Halbleitersubstrat, eine Sourceregion und eine
Drainregion, die dergestalt ausgebildet sind, daß sie sich von der Hauptoberfläche des
Halbleitersubstrats bis zu einer vorbestimmten Tiefe erstrecken,
eine in einer Region zwischen der Sourceregion und der Drainregion
oberhalb einer Oberseite des Halbleitersubstrats gebildete Gateelektrode,
einen zwischen der Gateelektrode und dem Halbleitersubstrat gebildeten
Gateisolatorfilm und einen leitenden Kontaktabschnitt, der mit der
Sourceregion oder der Drainregion verbunden ist. Die Gateelektrode
weist einen hochdotierten Abschnitt mit einer verhältnismäßig hohen
Dotierungskonzentration auf sowie einen niedrig dotierten Abschnitt
mit einer verhältnismäßig niedrigen
Dotierungskonzentration. Der niedrig dotierte Abschnitt und der
leitende Kontaktabschnitt liegen einander gegenüber.
Entsprechend dem oben beschriebenen
Aufbau kann eine zwischen dem leitenden Kontaktabschnitt und der
Gateelektrode erzeugte parasitäre Kapazität verringert
werden.
Eine Halbleitervorrichtung nach Anspruch
13 beinhaltet ein Halbleitersubstrat, eine Sourceregion und eine
Drainregion, die dergestalt ausgebildet sind, daß sie sich von der Hauptoberfläche des
Halbleitersubstrats bis zu einer vorbestimmten Tiefe erstrecken,
eine Gateelektrode, die auf einer Oberseite des Halbleitersubstrats
in einer Region zwischen der Sourceregion und der Drainregion ausgebildet
ist, einen Gateisolatorfilm, der zwischen der Gateelektrode und
dem Halbleitersubstrat ausgebildet ist, und einen leitenden Kontaktabschnitt,
der mit der Sourceregion oder der Drainregion ver bunden ist. Die
Gateelektrode weist einen dicken Filmabschnitt, der relativ dick ist
und einen dünnen
Filmabschnitt, der relativ dünn ist,
auf. Der dünne
Filmabschnitt und der leitende Kontaktabschnitt liegen einander
gegenüber.
Entsprechend dem oben beschriebenen
Aufbau kann eine zwischen dem leitenden Kontaktabschnitt und der
Gateelektrode erzeugte parasitäre Kapazität verringert
werden.
Eine Halbleitervorrichtung nach Anspruch
15 beinhaltet ein Halbleitersubstrat, eine Sourceregion und eine
Drainregion, die dergestalt ausgebildet sind, daß sie sich von der Hauptoberfläche des
Halbleitersubstrats bis zu einer vorbestimmten Tiefe erstrecken,
eine Gateelektrode, die auf einer Oberseite des Halbleitersubstrats
in einer Region zwischen der Sourceregion und der Drainregion ausgebildet
ist, und einen Gateisolatorfilm, der zwischen der Gateelektrode
und dem Halbleitersubstrat ausgebildet ist. Die Gateelektrode und
der Gateisolatorfilm beinhalten nicht Verunreinigungen, die die
Sourceregion oder die Drainregion bilden.
Entsprechend dem oben beschriebenen
Aufbau kann eine Abnahme der Zuverlässigkeit der Gateelektrode
und des Gateisolatorfilms verhindert werden, die dadurch verursacht
wird, daß die
Gateelektrode und der Gateisolatorfilm Verunreinigungen enthalten,
welche für
die Bildung der Sourceregion oder der Drainregion bestimmt sind.
Ein Verfahren zum Herstellen einer
Halbleitervorrichtung nach Anspruch 16 beinhaltet die Schritte:
Bilden eines Elementtrennungs-Isolatorfilms zum Bilden einer Elementbildungsregion
auf einem Halbleitersubstrat, Bilden einer Maskierungsschicht mit
einer Öffnung
auf einem Abschnitt der Ele mentbildungsregion, Bilden einer Dotierungsregion,
die sich von der Hauptoberfläche
des Halbleitersubstrats bis zu einer vorbestimmten Tiefe erstreckt,
durch Einbringen von Verunreinigungen unter Verwendung der Maskierungsschicht
als einer Maske und Bilden eines Gateisolatorfilms und einer Gateelektrode
auf dem Halbleitersubstrat nahe der Dotierungsregion nach dem Schritt
des Bildens der Dotierungsregion, so daß aus der Dotierungsregion
eine Sourceregion oder eine Drainregion eines Transistors gemacht wird.
Entsprechend dem oben beschriebenen Herstellungsverfahren
kann eine Halbleitervorrichtung mit einer Gateelektrode und einem
Gateisolatorfilm, die nicht Verunreinigungen enthalten, welche eine
Sourceregion oder eine Drainregion bilden, hergestellt werden.
Weitere Merkmale und Zweckmäßigkeiten der
Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen
anhand der Figuren. Von den Figuren zeigen:
1 bis 9 Aufbauten von Halbleitervorrichtungen
nach der ersten bis neunten Ausführungsform.
10 und 11 ein Herstellungsverfahren
einer Halbleitervorrichtung in einer zehnten Ausführungsform;
12 einen
Aufbau und ein Herstellungsverfahren der Halbleitervorrichtung bei
der zehnten Ausführungsform;
13 einen
Aufbau einer bekannten Halbleitervorrichtung;
14 einen
Aufbau eines anderen Beispiels der bekannten Halbleitervorrichtung;
15 und 16 ein Herstellungsverfahren
der bekannten Halbleitervorrichtung.
Erste Ausführungsform
Eine Halbleitervorrichtung einer
ersten Ausführungsform
der vorliegenden Erfindung wird im folgenden unter Bezugnahme auf 1 beschrieben.
Wie in 1 gezeigt,
hat die Halbleitervorrichtung dieser Ausführungsform den folgenden Aufbau.
Ein Elementtrennungs-Isolatorfilm 2,
der eine Elementbildungsregion abtrennt, ist nahe der Hauptoberfläche eines
P-Halbleitersubstrats 1 ausgebildet. Ein Ladungstransfer-Transistor
ist in einer Region vorgesehen, die durch den Elementtrennungs-Isolatorfilm 2 eingeschlossen
wird. Der Ladungstransfer-Transistor weist eine Ladungstransfer-Gateelektrode 4 und
einen Ladungstransfer-Gateisolatorfilm 3 auf.
Ein Seitenwand-Isolatorfilm 5 ist auf den Seitenwänden des
Ladungstransfer-Gateisolatorfilms 3 und der Ladungstransfer-Gateelektrode 4 vorgesehen.
In dem P-Halbleitersubstrat 1 ist
zwischen einer vorbestimmten Position unter dem Ladungstransfer-Gateisolatorfilm 3 und
dem Elementtrennungs-Isolatorfilm 2 eine P-Dotierungsregion
für den Kanal 6 vorgesehen.
Zusätzlich
ist in dem P-Halbleitersubstrat 1 eine
niedrig dotierte N–-Region 7 dergestalt
ausgebildet, daß sie
sich von der Hauptoberfläche
des P-Halbleitersubstrats 1 bis zu einer vorgeschriebenen
Tiefe in der Region zwischen der Unterseite des Endes des La dungstransfer-Gateisolatorfilms 3 und
der Unterseite des Elementtrennungs-Isolatorfilms 2 erstreckt.
Zusätzlich ist in dem P-Halbleitersubstrat 1 in der
Region zwischen der Unterseite des Endes des Seitenwand-Isolatorfilms 5 und
der Unterseite des Elementtrennungs-Isolatorfilms 2 eine
hochdotierte N+-Region 8 vorgesehen,
die eine höhere
Verunreinigungskonzentration aufweist als die vorstehend erwähnte niedrigdotierte
N-Region 7. Mit der niedrigdotierten N–-Region 7 und
der hockdotierten N+-Region 8 wird
die schwebende N+-Diffusionsregion 9 gebildet.
Zusätzlich ist eine N–-Fotodioden-Dotierungsregion 10 dergestalt
ausgebildet, daß sie
sich auf jener Seite der Ladungstransfer-Gateelektrode 4, die
der schwebenden N+-Diffusionsregion 9 gegenüberliegt,
von der Hauptoberfläche
des P-Halbleitersubstrats 1 bis zu einer vorbestimmten
Tiefe erstreckt. Eine P–-Durchgriffs-Verhinderungsregion 11 ist
in der Region unterhalb der oben erwähnten P-Dotierungsregion für den Kanal 6 und
in der Region unter dem Elementtrennungs-Isolatorfilm 2 ausgebildet. Eine
P-Wanne 40 ist unter der Durchgriffs-Verhinderungsregion 11 ausgebildet.
Zusätzlich
ist ein Seitenwand-Isolatorfilm 12 zum Bedecken der Seitenwände der
Ladungstransfer-Gateelektrode 4 und des Ladungstransfer-Gateisolatorfilms 3 gebildet.
Bei dem in 1 gezeigten Ladungstransfer-Transistor
dieser Ausführungsform
ist die Region, die nicht die P-Dotierungsregion für den Kanal 6 und die
P-Durchgriffs-Verhinderungsregion 11 aufweist, in der Kanalregion
zwischen der N-Fotodioden-Dotierungsregion 10 und der schwebenden
N+-Diffusionsregion 9 vorgesehen.
Dies bedeutet, die P-Dotierungsregion für den Kanal 6 und
die P-Durchgriffs-Verhinderungs region 11 sind lediglich
in einem Abschnitt der Kanalregion vorgesehen.
Bei dem in 13 gezeigten bekannten Ladungstransfer-Transistor sind die
P-Dotierungsregion für
den Kanal 6 und die P-Durchgriffs-Verhinderungsregion 11 in
der gesamten Kanalregion zwischen der N–-Fotodioden-Dotierungsregion 10 und der
schwebenden N+-Diffusionsregion 9 vorgesehen.
Folglich ist die Länge der
Region, die die Potentialbarriere oder die Potentialstufe in der
Kanalregion in einer Richtung parallel zu der Hauptoberfläche des
P-Halbleitersubstrats 1 erzeugt, bei dem Ladungstransfer-Transistor
dieser Ausführungsform geringer
als bei dem in 13 gezeigten
bekannten Ladungstransfer-Transistor. Dadurch wird die Anzahl der
in der N–-Fotodioden-Dotierungsregion 10 erzeugten
Ladungen, die an der Potentialbarriere oder der Potentialstufe in
der Kanalregion gefangen werden, verringert. Durch den Ladungstransfer-Transistor
dieser Ausührungsform
kann daher das Rauschen des Festkörper-Bildaufnahmeelements verringert
werden. Daraus resultierend ist die Bildqualität des Bildaufnahmeelements
verbessert.
Zusätzlich sind die P-Dotierungsregionen
für den
Kanal 6 und die P-Durchgriffs-Verhinderungsregion 11 ebenfalls
nicht in der N–-Fotodioden-Dotierungsregion 10 ausgebildet.
Somit ist die Anzahl der in der N–-Fotodioden-Dotierungsregion 10 erzeugten Ladungen,
die an der Potentialbarriere oder der Potentialstufe in der N–-Fotodioden-Dotierungsregion 10 gefangen
werden, verringert. Daraus resultierend ist die Bildqualität des Bildaufnahmeelements
weiter verbessert.
Zweite Ausführungsform
Ein Aufbau einer Halbleitervorrichtung
einer zweiten Ausführungsform
wird im folgenden unter Bezugnahme auf 2 beschrieben.
Wie in 2 gezeigt,
weist ein Ladungstransfer-Transistor dieser Ausführungsform einen ähnlichen
Aufbau auf wie jener der ersten Ausführungsform. Ähnlich wie
bei dem unter Bezugnahme auf 1 in
der ersten Ausführungsform
beschriebenen Ladungstransfer-Transistor sind in dem Aufbau des
Ladungstransfer-Transistors dieser Ausführungsform die P-Dotierungsregion
für den
Kanal 6 und die P–-Durchgriffs-Verhinderungsregion 11 nicht in
der N–-Fotodioden-Dotierungsregion 10 ausgebildet.
Wie bei der Halbleitervorrichtung der ersten Ausführungsform
ist somit das Ausmaß der
in der N–-Fotodioden-Dotierungsregion 10 erzeugten
Ladungen, die an der Potentialbarriere oder der Potentialstufe in der
N–-Fotodioden-Dotierungsregion 10 gefangen werden,
verringert.
In dem in 2 gezeigten Ladungstransfer-Transistor
ist jedoch die P-Dotierungsregion für den Kanal 6 lediglich
in der Region zwischen der Unterseite des Endes des Elementtrennungs-Isolatorfilms 2 und
der Unterseite des Endes des Seitenwand-Isolatorfilms 5,
das gegenüber
der Gateelektrode 4 liegt, ausgebildet. weiterhin ist die
P–-Durchgriffs-Verhinderungsregion 11 lediglich
in der Region zwischen der Unterseite des Elementtrennungs-Isolatorfilms 2 und
der Unterseite des Endes des Ladungs-Transfer-Gateisolatorfilms 3 ausgebildet.
Dies bedeutet, daß in dem Ladungstransfer-Transistor
dieser Ausführungsform
die P-Dotierungsregion für
den Kanal 6 nicht in der Kanalregion zwischen der N–-Fotodioden-Dotierungsregion
10 und
der schwebenden N+-Diffionsregion 9 ausgebildet
ist. Mit anderen Worten, die Übergangsregion zwischen
der N–-Fotodioden-Dotierungsregion 10 und
der schwebenden N+-Diffusionsregion 9 wird beim
Bilden der P-Dotierungsregion für
den Kanal 6 ausgenommen.
Es sei vermerkt, daß die P-Dotierungsregion für den Kanal 6,
die in der Elementbildungsregion, in der der Ladungstransfer-Transistor 70 gebildet
wird, gebildet wird, nicht als eine P-Dotierungsregion für den Kanal bei dem Ladungstransfer-Transistor 70 wirkt,
da sie nicht in der Kanalregion des Ladungstransfer-Transistors 70 ausgebildet
ist.
Die P-Dotierungsregion für den Kanal 6 wirkt jedoch
in einem anderen Transistor 80, beispielsweise einem Rücksetztransistor,
einem Verstärker,
einem Schalttransistor und einem Transistor einer Logikschaltung,
als eine Dotierungsregion für
den Kanal. Zusätzlich
wird die P-Dotierungsregion für
den Kanal 6, die in der Elementbildungsregion, in der der Ladungstransfer-Transistor 70 gebildet
wird, gebildet wird, gleichzeitig mit einem Schritt des Bildens
der Dotierungsregion für
den Kanal des anderen Transistors 80 gebildet. Deshalb
werden in der P-Dotierungsregion für den Kanal 6 des
Ladungstransfer-Transistors 70 und der Dotierungsregion
für den Kanal 6 des
anderen Transistors 80 in einer Richtung senkrecht zu der
Hauptoberfläche
des P-Halbleitersubstrats 1 ungefähr die gleichen Verunreinigungsprofile
erhalten. Zusätzlich
sind die Verunreinigungen für
die P-Dotierungsregion für
den Kanal 6 des Ladungstransfer-Transistors 70 und
für die
Dotierungsregion für
den Kanal 6 des anderen Transistors 80 vom gleichen
Typ.
Zusätzlich wird in dem Ladungstransfer-Transistor 70 dieser
Ausführungsform
die P–-Durchgriffs-Verhinderungsregion 11 nicht
in der Region unter dem Ladungstransfer-Gateisolatorfilm 3 ausgebildet.
Mit anderen Worten, die Region unter dem Ladungstransfer-Gateisolatorfilm 3 wird
beim Bilden der P–-Durchgriffs-Verhinderungsregion 11 ausgenommen.
Es sei vermerkt, daß die P–-Durchgriffs-Verhinderungsregion 11,
die in der Elementbildungsregion gebildet wird, in der der Ladungstransfer-Transistor 70 gebildet
wird, nicht als eine Durchgriffs-Verhinderungsregion in dem Ladungstransfer-Transistor 70 wirkt,
da sie nicht in der Kanalregion gebildet wird.
Die P–-Durchgriffs-Verhinderungsregion 11 wirkt
jedoch in einem anderen Transistor 80, beispielsweise einem
Rücksetztransistor,
einem Verstärkungs-
und Schalttransistor und einer logischen Schaltung, als eine Durchgriffs-Verhinderungsregion. Zusätzlich wird
die P–-Durchgriffs-Verhinderungsregion 11,
die in der Elementbildungsregion gebildet wird, in der der Ladungstransfer-Transistor 70 gebildet wird,
gleichzeitig mit dem Schritt gebildet, mit dem die Dotierungsregion
des anderen Transistors 80 gebildet wird. Deshalb wird
in einer Richtung senkrecht zur Hauptoberfläche des Halbleitersubstrats
ungefähr
das gleiche Verunreinigungsprofil erhalten, wie in der Dotierungsregion
für den
Kanal des vorstehend erwähnten
anderen Transistors. Zusätzlich
sind die Verunreinigungen für
die P–-Durchgriffs-Verhinderungsregion 11 und
die Dotierungsregion für
den Kanal des vorstehend erwähnten
anderen Transistors vom selben Typ.
Gemäß dem oben beschriebenen Ladungstransfer-Transistor
dieser Ausführungsform
werden sowohl die P-Dotierungsregion für den Kanal 6 als auch
die P–-Durchgriffs-Verhinderungsregion 11 nicht in
der Kanalregion gebildet. Deshalb kann in dem Ladungstransfer-Transistor
dieser Ausführungsform
die N–-Fotodioden-Dotierungsregion 10 an
einer Position gebildet werden, die näher an der schwebenden N+-Diffusionsregion 9 liegt.
Daraus resultierend kann die Region
in der N–-Fotodioden-Dotierungsregion 10,
die sich unter dem Ladungstransfer-Gateisolatorfilm 3 befindet, vergrößert werden.
Daher können
die Anzahl an Ladungen, die in der N–-Fotodioden-Dotierungsregion 10 angesammelt
werden, und das S/N (Signal/Rausch)-Verhältnis
vergrößert werden.
Als eine Möglichkeit des Einbringens der Verunreinigungen
unter den Ladungstransfer-Gateisolatorfilm 3 wird das schräge Implantieren
unter Verwendung des Elementtrennungs-Isolatorfilms 2,
des Ladungstransfer-Gateisolatorfilms 3 und der Gateelektrode 4 als
einer Maske angesehen. In einer derartigen Situation kann die Größe der N–-Fotodioden-Dotierungsregion 10 in
einer Richtung parallel zu der Hauptoberfläche des P-Halbleitersubstrats 1 durch
Einstellen des Implantationswinkels kontrolliert werden.
Zusätzlich wird ein hinreichender
Abstand zwischen der schwebenden N+-Diffusionsregion 9 und
der N–-Fotodioden-Dotierungsregion 10 sichergestellt.
Somit wird die Bildung der Potentialbarriere oder
des Potentialabfalls aufgrund des Überlapps der schwebenden N+-Diffusionsregion 9 und
der N–-Fotodioden-Dotierungsregion 10 unterdrückt.
Wenn die Verunreinigungen zum Bilden
der P–-Durchgriffs-Verhinderungsregion 11 überhaupt nicht
in die Region direkt unterhalb des Ladungstransfer-Gateisolatorfilms 3 eingebracht
werden, kann auf einfache Weise ein Durchgriff erzeugt werden. In
dem in 2 gezeigten Ladungstransfer-Transistor
muß jedoch
zu der Zeit des Anschaltens/Ausschaltens des Stromtransfer-Transistors
die Erzeugung des Leckstroms, der zwischen der Sourceregion und
der Drainregion fließt,
unterdrückt
werden. Zu diesem Zweck muß die
Länge des
Gates des Stromtransfer-Transistors oder genauer die Länge des
Kanals vergrößert werden.
Durch Vergrößern der Länge des
Kanals wird die Größe des Chips
in nachteiliger Weise vergrößert.
Wenn deshalb der Unterdrückung der
Vergrößerung der
Chipgröße der Vorrang
gegeben wird, werden die P-Dotierungsregion für den Kanal 6 und die
P–-Durchgriffs-Verhinderungsregion 11 in
einem Abschnitt der Kanalregion unter dem Ladungstransfer-Gateisolatorfilm 3 gebildet,
wie der Ladungstransfertransistor in der ersten Ausführungsform.
Dadurch kann die Länge
des Kanals verkleinert werden. Dadurch kann die Pixelgröße verkleinert
werden und die Bildqualität
des Festkörperbildaufnahmeelements kann
vergrößert werden.
In dem Festkörperbildaufnahmeelement dieser
Ausführungsform
wird ein anderer Transistor 80 in einer anderen Elementbildungsregion
als der Elementbildungsregion, in der der Ladungstransfer-Transistor 70 gebildet
wird, gebildet. Der andere Transistor 80 weist eine Gateelektrode 104,
einen Gateisolatorfilm 103 und einen Seitenwandfilm-Isolatorfilm 105 auf.
Zusätzlich
werden Source/Drain-Regionen 109a, 109b gebildet,
die eine Kanalregion unter der Gateelektrode 104 zwischen
sich einschließen.
Die Source/Drain-Region 109a, 109b werden mit
den niedrigdotierten Regionen 107a, 107b und den hochdotierten
Regionen 108a und 108b gebildet. Eine Dotierungsregion
für den
Kanal 106 ist in der Kanalregion ausgebildet. Die Durchgriffs-Verhinderungsregion 11 ist
zwischen den Source/Drain-Regionen 109a, 109b gebildet.
Dritte Ausführungsform
Im folgenden wird eine Halbleitervorrichtung einer
dritten Ausführungsform
der vorliegenden Erfindung unter Bezugnahme auf 3 beschrieben.
Wie in 3 gezeigt
weist ein Ladungstransfer-Transistor dieser Ausführungsform eine ähnliche Struktur
auf, wie der Ladungstransfer-Transistor der ersten Ausführungsform.
Bei dem in 3 gezeigten Ladungstransfer-Transistor
ist jedoch die P–-Durchgriffs-Verhinderungsregion 11 in
der gesamten Elementbildungsregion, die zwischen die Elementtrennungs-Isolatorfilme 2 gefügt ist,
ausgebildet.
Bei dem Ladungstransfer-Transistor
der dritten Ausführungsform
ist die P-Dotierungsregion für den
Kanal 6 nicht in einem Abschnitt der Kanalregion und in
der N–-Fotodioden-Dotierungsregion 10 ausgebildet.
Deshalb kann bei dem Ladungstransfer-Transistor der dritten Ausführungsform
eine ähnliche
Wirkung wie bei dem Ladungstransfer-Transistor der ersten Ausführungsform
erhalten werden. Dies bedeutet, das durch die Potentialbarriere
oder die Potentialstufe der P-Dotierungsregion
für den
Kanal verursachte Einfangen von Ladungen kann unterdrückt werden.
Vierte Ausführungsform
Eine Halbleitervorrichtung einer
vierten Ausführungsform
der vorliegenden Erfindung wird im folgenden unter Bezugnahme auf 4 beschrieben.
Ein in 4 gezeigter
Ladungstransfer-Transistor der vierten Ausführungsform weist eine ähnliche
Struktur auf wie der Ladungstransfer-Transistor der zweiten Ausführungsform,
der in 2 gezeigt ist.
Ein Unterschied im Aufbau besteht jedoch darin, daß die P–-Durchgriffs-Verhinderungsregion 11 in
der gesamten Elementbildungsregion gebildet wird, die durch den
Elementtrennungs-Isolatorfilm 2 eingeschlossen wird.
Bei dem Ladungstransfer-Transistor
der vierten Ausführungsform
ist die P-Dotierungsregion für den
Kanal nicht in der Kanalregion und der N–-Fotodioden-Dotierungsregion 10 vorgesehen.
Gemäß dem Ladungstransfer-Transistor
dieser Ausführungsform
kann deshalb eine ähnliche
Wirkung erzielt werden, wie bei dem Ladungstransfer-Transistor der zweiten
Ausführungsform.
Dies bedeutet, das durch die Potentialbarriere oder die Potentialstufe
der P-Dotierungsregion für
den Kanal 6 verursachte Einfangen von Ladungen kann unterdrückt werden.
Fünfte Ausführungsform
Im folgenden wird eine Halbleitervorrichtung einer
fünften
Ausführungsform
unter Bezugnahme auf 5 beschrieben.
Wie in 5 gezeigt,
weist die Halbleitervorrichtung der fünften Ausführungsform den folgenden Aufbau
auf.
Ein Elementtrennungs-Isolatorfilm 2 ist
nahe der Hauptoberfläche
des P-Halbleitersubstrats 1 vorgesehen. Der Ladungstransfer-Transistor 70 und
ein anderer Transistor 80 sind in der Region vorgesehen, die
durch den Elementtrennungs-Isolatorfilm 2 eingeschlossen
wird. Ein Rücksetztransistor,
ein Auswahltransistor oder ein AMI (Amplified MOS Intelligent Imager)-Transistor
werden beispielsweise als anderer Transistor 80 angesehen.
Zusätzlich
weist der Ladungstransfer-Transistor 70 die Ladungstransfer-Gateelektrode 4 und
den Ladungstransfer-Gateisolatorfilm 3 auf.
Weiterhin ist der Seitenwand-Isolatorfilm 5 auf
den Seitenwänden
der Ladungstransfer-Gateelektrode 4 und des Ladungstransfer-Gateisolatorfilms 3 vorgesehen.
Der andere Transistor 80 weist eine Gateelektrode 14 und
einen Gateisolatorfilm 13 auf. Ein Seitenwand-Isolatorfilm 15 ist
auf den Seitenwänden
der Gateelektrode 14 und des Gateisolatorfilms 13 vorgesehen.
Zusätzlich ist die P-Dotierungsregion
für den Kanal 6 dergestalt
vorgesehen, daß sie
sich von der Hauptoberfläche
des P-Halbleitersubstrats 1 bis
zu einer vorbestimmten Tiefe in der gesamten Elementbildungsregion
erstreckt. In dem P-Halbleitersubstrat 1 sind in der Region
zwischen der Unterseite des Elementtrennungs-Isolationsfilms 2 und
der Unterseite des Seitenwand-Isolatorfilms 15 eine niedrigdotierte N–-Region 17 und
eine hochdotierte N+-Region 18 vorgesehen,
wobei die hochdotierte N+-Region 18 eine
höhere
Dotierungskonzentration aufweist als die niedrigdotierte N–-Region 17.
Durch die niedrigdotierte N–-Region 17 und
die hochdotierte N+-Region 18 wird
eine Source/Drain-Region gebildet.
Zusätzlich sind in der Region zwischen
der Unterseite des Seitenwand-Isolatorfilms 15 und der Unterseite
des Seitenwand-Isolatorfilms 5 eine niedrigdotierte N–-Region 7 und
eine hochdotierte N+-Region 8 vorgesehen,
wobei die hochdotierte N+-Region 8 eine
höhere
Dotierungskonzentration aufweist als die niedrigdotierte N–-Region 7.
Die schwebende N+-Diffusionsregion 9 des
Ladungstransfer-Transistors 7 ist aus der niedrigdotierten
N–-Region 7 und
der hochdotierten N+-Region 8 gebildet.
Zusätzlich ist in dem P-Halbleitersubstrat 1 in der
Region zwischen der Unterseite des Mittelabschnitts des Ladungstransfer-Gateisolatorfilms 3 und der
Unterseite des Elementtrennungs-Isolatorfilms 2 die P–-Durchgriffs-Verhinderungsregion 11 ausgebildet.
Eine P–-Wanne 40 ist
unter der Durchgriffs-Verhinderungsregion 11 ausgebildet.
Ein Isolatorfilm 25 ist auf der Seite des Ladungstransfer-Transistors 70 ausgebildet,
die dem anderen Transistor 80 gegenüberliegt.
In dem P-Halbleitersubstrat 1 sind
in der Region zwischen der Unterseite des Isolatorfilms 25 und der
Unterseite des Seitenwand-Isolatorfilms 5 eine niedrigdotierte
N–-Dotierungsregion 27 und
eine hochdotierte N+-Dotierungsregion 28 vorgesehen, wobei
die Dotierungskonzentration der hochdotierten N+-Region 28 höher ist
als jene der niedrigdotierten N–-Region 27.
Weiterhin ist in dem P-Halbleitersubstrat 1 in der Region
zwischen der Unterseite des Isolatorfilms 25 und der Unterseite
des Endes des Seitenwand-Isolatorfilms 5 eine N–-Fotodioden-Dotierungsregion 10 vorgesehen.
Allgemein wird bei dem in 13 gezeigten Herstellungsverfahren
des bekannten Ladungstransfer-Transistors die N–-Fotodioden-Dotierungsregion 10 durch
schräges
Implantieren der Verunreinigungen unter dem Ladungstransfer-Gateisolatorfilm 3 gebildet.
Wenn deshalb die Richtung der schrägen Implantation abweicht,
wird der Ladungstransfer in der N–-Fotodioden-Dotierungsregion 10 beeinflußt. Daraus
resultierend ist die Bildqualität
in dem Festkörper-Bildaufnahmeelement,
das den bekannten Ladungstransfer-Transistor verwendet, der in 13 gezeigt ist, verringert.
Wie bei dem in 5 gezeigten Festkörper-Bildaufnahmeelement dieser Ausführungsform ist
ein Kontaktpfropfen (Kontaktloch) im allgemeinen mit der N–-Fotodioden-Dotierungsregion 10 verbunden.
Hierdurch kann die N–-Fotodioden-Dotierungsregion 10 nicht
vollständig
verarmt werden, da innerhalb der TT-Fotodioden-Dotierungsregion 10 eine Region
mit einer hohen Dotierungskonzentration, wie z. B.
die hochdotierte N+-Dotierungsregion 28,
ausgebildet werden muß.
Daraus resultierend kann der Ladungstransfer-Transistor lediglich ähnlich einem normalen
MOS-Transistor arbeiten.
Wenn deshalb an die Ladungstransfer-Gateelektrode 4 eine
Spannung angelegt wird, die niedriger ist als die Schwellenspannung
des Ladungstransfer-Transistors 70, so können in
der N–-Fotodioden-Dotierungsregion 10 erzeugte
Ladungen sich lediglich mittels Diffusion in die Kanalregion bewegen. Da
die Bewegungsgeschwindigkeit der Ladungen entsprechend verringert
ist, ist die Bildqualität
in dem Bildaufnahmeelement verschlechtert, so daß ein Nachbild erzeugt wird.
Aus diesem Grund wird bei dem in 5 gezeigten Festkörper-Bildaufnahmeelement
dieser Ausführungsform
der Ladungstransfer-Gateisolatorfilm 3 des Ladungstransfer-Transistors 70 mit
einer Dicke ausgebildet, die unterschiedlich ist zu jener des Gateisolatorfilms 13 des
anderen Transistors 80. Dies bedeutet, der Ladungstransfer-Gateisolatorfilm 3 des
Ladungstransfer-Transistor 70 weist eine größere Dicke
auf als der Gateisolatorfilm 13 des anderen Transistors 80.
Hierdurch kann der Ladungstransfer-Transistor
dieser Ausführungsform
die Wirkung erzielen, die im folgenden beschrieben wird.
Wenn an die Ladungstransfer-Gateelektrode 4 eine
Spannung angelegt wird, die höher
ist als eine Versorgungsspannung, dann ist im allgemeinen die Zuverlässigkeit
des Ladungstransfer-Gateisolatorfilms 3 herabgesetzt.
Bei der Halbleitervorrichtung dieser Ausführungsform ist jedoch die Zuverlässigkeit
des Ladungstransfer-Gateisolatorfilms 3 vergrößert, da
die Dicke des Ladungstransfer-Gateisolatorfilms 3 des Ladungstransfer-Transistors 70 größer ist als
jene des Gateisolatorfilms des anderen Transistors 80.
Deshalb kann die an die Ladungstransfer-Gateelektrode 4 angelegte
Spannung vergrößert werden,
so daß die
an der Gateelektrode 4 des Ladungstransfer-Transistors 70 anliegende
Spannung höher
ist als die Schwellenspannung Vth, wenn
die Ladungen transferiert werden. Dies bedeutet beispielsweise,
daß die
Spannung, die durch Addieren der Versorgungsspannung, welche höher ist
als die Schwellenspannung Vth, zu der Schwellenspannung erhalten
wird, an die Ladungstransfer-Gateelektrode 4 angelegt
werden kann.
Daraus resultierend kann die Erzeugung
eines Spannungsabfalls in der Verteilung der Schwellenspannung zwischen
der Sourceregion und der Drainregion unterdrückt werden. Deshalb wird verhindert,
daß die
in der N–-Fotodioden-Dotierungsregion 10 erzeugten
Ladungen durch die Potentialbarriere oder die Potentialstufe eingefangen
werden, wenn sie von der N–-Fotodioden-Dotierungsregion 10 zu der
schwebenden N+-Diffusionsregion 9 transferiert werden.
Entsprechend dem Bildaufnahmeelement mit dem Ladungstransfer-Transistor 70 dieser
Ausführungsform
kann somit die Bildqualität
vergrößert werden,
ohne die Zuverlässigkeit
des Ladungstransfer-Gateisolatorfilms 3 herabzusetzen.
Sechste Ausführungsform
Eine Halbleitervorrichtung einer
sechsten Ausführungsform
der vorliegenden Erfindung wird unter Bezugnahme auf 6 im folgenden beschrieben.
Obwohl das Festkörper-Bildaufnahmeelement dieser
Ausführungsform,
das in 6 gezeigt ist, ähnlich jenem
der fünften
Ausführungsform
ist, das in 5 gezeigt
ist, ist es in den folgenden Punkten unterschiedlich.
Im Gegensatz zu dem in 5 gezeigten Festkörper-Bildaufnahmeelement
der fünften
Ausführungsform
sind in dem in 6 gezeigten
Festkörperbildaufnahmeelement
dieser Ausführungsform die
niedrigdotierte N–-Region 27 und
die hochdotierte N+-Region 28 nicht ausgebildet.
Im Gegensatz zu dem in 5 gezeigten
Festkörper-Bildaufnahmeelement
der fünften
Ausführungsform
ist weiterhin in dem in 6 gezeigten
Festkörperbildaufnahmeelement
dieser Ausführungsform
ein Seitenwand-Isolatorfilm 12 anstelle
des Isolatorfilms 25 sowie ein Seitenwand-Isolatorfilm 5 ausgebildet.
In dem in 5 gezeigten Festkörper-Bildaufnahmeelement der
fünften
Ausführungsform
weist der Ladungstransfer-Gateisolatorfilm 3 des Ladungstransfer-Transistors 70 eine
Dicke auf, die größer ist als
jene des Gateisolatorfilms 13 des anderen Transistors 80.
In dem Festkörper-Bildaufnahmeelement dieser
Ausführungsform
ist jedoch die Dicke des Ladungstransfer- Gateisolatorfilms 3 des Ladungstransfer-Transistors 70 geringer
als jene des Gateisolatorfilms 13 des anderen Transistors 80.
Abgesehen von den oben erwähnten
Punkten ist der Aufbau des Festkörper-Bildaufnahmeelements
dieser Ausführungsform,
der in 6 gezeigt ist,
identisch zu jenem des Festkörper-Bildaufnahmeelements
der fünften
Ausführungsform,
der in 5 gezeigt ist.
Verglichen zu dem Fall, in dem die
Dicke des Gateisolatorfilms 13 und jene des Ladungstransfer-Gateisolatorfilms 3 gleich
sind, ist es entsprechend dem Festkörper-Bildaufnahmeelement dieser Ausführungsform,
das oben beschrieben wurde, infolge eines in einer Richtung senkrecht
zu der Hauptoberfläche
des P-Halbleitersubstrats 1 erzeugten elektrischen Feldes
unwahrscheinlicher, daß in der
N–-Fotodioden-Dotierungsregion 10 erzeugte
Ladungen durch die Potentialbarriere oder die Potentialstufe eingefangen
werden. Dies bedeutet, die durch die Potentialbarriere oder die
Potentialstufe eingefangenen Ladungen kehren infolge des elektrischen
Feldes der Ladungstransfer-Gateelektrode 4 zu der Kanalregion
zurück.
Daraus resultierend ist die Bildqualität des Festkörper-Bildaufnahmeelements,
das den Ladungstransfer-Transistor 70 dieser Ausführungsform
verwendet, verbessert.
Siebte Ausführungsform
Eine Halbleitervorrichtung einer
siebten Ausführungsform
wird im folgenden unter Bezugnahme auf 7 beschrieben.
Wie in 7 gezeigt,
weist ein Festkörper-Bildaufnahmeelement
dieser Ausführungsform einen ähnlichen
Rufbau auf wie das in 6 gezeigte
Festkörper-Bildaufnahmeelement
der sechsten Ausführungsform.
Es gibt jedoch beim Ladungstrans fer-Transistor 70 einen
Unterschied. Bei diesem Transistor weist der Ladungstransfer-Gateisolatorfilm 3 in
einem Abschnitt nahe dem anderen Transistor 80 eine Dicke
auf, die gleich jener des Ladungstransfer-Gateisolatorfilms 3 des
anderen Transistors 80 ist. Andererseits ist der Ladungstransfer-Gateisolatorfilm 3 in
einem von dem anderen Transistor 80 abgewandten Abschnitt
dünner
als der Ladungstransfer-Gateisolatorfilm 3 des anderen
Transistors 80.
Spezieller ist die Dicke des Abschnitts
des Ladungstransfer-Gateisolatorfilms 3,
der oberhalb der N–-Fotodioden-Dotierungsregion 10 angeordnet ist,
geringer als jene des anderen Abschnitts des Ladungstransfer-Gateisolatorfilms 3,
der nicht oberhalb der N–-Fotodioden-Dotierungsregion 10 angeordnet ist.
Wie in 7 gezeigt, weist
somit der Ladungstransfer-Gateisolatorfilm 3 einen dünnen Filmabschnitt 3a und
einen dicken Filmabschnitt 3b auf.
Bei der in 6 gezeigten, vorstehend erwähnten Halbleitervorrichtung
der sechsten Ausführungsform
ist die Dicke des Ladungstransfer-Gateisolatorfilms 3 über den
gesamten Ladungstransfer-Gateisolatorfilm 3 hinweg geringer.
Somit ist die Gatekapazität
vergrößert. Daraus
resultierend kann ein Hochgeschwindigkeits-Ladungstransfer in dem Ladungstransfer-Transistor nicht
durchgeführt
werden.
Bei dem Festkörper-Bildaufnahmelement dieser
Ausführungsform
ist jedoch das oben beschriebene Problem wie folgt gelöst.
Im allgemeinen wird ein elektrisches
Feld der Ladungstransfer-Gateelektrode 4 in einer Richtung senkrecht
zu der Hauptoberfläche
des P-Halbleitersubstrats 1 erzeugt. Bei dem Ladungstransfer-Transistor 70 dieser
Ausführungsform
ist das in der Region unter dem dünnen Filmabschnitt 3a
erzeugte elektrische Feld größer als
das in der Region unter dem dicken Filmabschnitt 3b erzeugte
elektrische Feld. Der Effekt der Verringerung des Ladungseinfangs
an der Potentialbarriere oder der Potentialstufe durch Verwendung
dieses großen
elektrischen Feldes wird speziell in der N–-Fotodioden-Dotierungsregion 10 benötigt.
Daher ist bei dem Festkörper-Bildaufnahmeelement
dieser Ausführungsform
die Dicke des Films lediglich in der Region, unter der sich die
N–-Fotodioden-Verunreinigungsregion 10 befindet,
klein. Daraus resultierend kann entsprechend der Halbleitervorrichtung
dieser Ausführungsform
der Ladungseinfang an der Potentialbarriere oder der Potentialstufe herabgesetzt
werden ohne hinreichend die Geschwindigkeit des Ladungstransfers
zu verringern.
Im folgenden wird ein Herstellungsverfahren zum
Vorsehen des dünnen
Filmabschnitts 3a und des dicken Filmabschnitts 3b in
dem Ladungstransfer-Gateisolatorfilm 3 beschrieben.
Zunächst wird ein Isolatorfilm
mit einer gleichförmigen
Dicke als ein Vorläuferschritt
des Bildens des Ladungstransfer-Gateisolatorfilms 3 ausgebildet.
Lediglich die Teilregion des Isolatorfilms, die zu dem dicken Filmabschnitt
wird, wird danach mit einem Resist-Film bedeckt. Danach wird unter
Verwendung des Resist-Films als einer Maske lediglich ein Teil der
Oberseite des Isolatorfilms durch HF oder dergleichen geätzt. Durch
dieses Verfahren verbleibt ein Teil der Unterseite des Isolatorfilms
in der Region, die nicht mit dem Resist-Film maskiert ist, während der
Isolatorfilm in der Region, die mit dem Resist-Film maskiert ist,
nicht geätzt
wird und seine Dicke dort unverändert
bleibt.
Achte Ausführungsform
Eine Halbleitervorrichtung einer
achten Ausführungsform
wird im folgenden unter Bezugnahme auf 8 beschrieben.
Ein Aufbau des in 8 gezeigten Festkörper-Bildabnahmeelements der
achten Ausführungsform
ist ähnlich
jenem des in 14 gezeigten
bekannten Festkörper-Bildaufnahmeelements.
Im Gegensatz zu dem in 14 gezeigten
bekannten Festkörper-Bildaufnahmeelement
weist jedoch in dem Aufbau des in 8 gezeigten
Festkörper-Bildaufnahmeelements
der achten Ausführungsform
die Ladungstransfer-Gateelektrode 4 des Ladungstransfer-Transistors 70 eine
Region 4a mit einer hohen Dotierungskonzentration und einer
Region 4b mit einer niedrigen Dotierungskonzentration auf.
Die Gateelektrode 4 mit
der hochdotierten Region 4a und der niedrigdotierten Region 4b wird durch
ein im folgenden beschriebenes Herstellungsverfahren gebildet. Als
ein Vorläuferschritt
des Bildens der Ladungstransfer-Gateelektrode 4 werden zunächst Verunreinigungen
in einen polykristallinen Siliciumfilm eingebracht, so daß der polykristalline
Siliciumfilm als ein Vorläuferschritt
des Bildens der Ladungstransfer-Gateelektrode 4 die gleiche
Verunreinigungskonzentration aufweist, wie sie in der niedrigdotierten
Region 4b vorhanden ist, nachdem diese vollständig ausgebildet
ist. Danach wird die Region, die zu der niedrigdotierten Region 4b wird,
maskiert und Verunreinigungen des gleichen Dotierungstyps, wie jenem,
der in der niedrigdotierten Region 4b vorhanden ist, werden
weiterhin lediglich in die Region, die zu der hochdotierten Region 4a wird,
eingebracht.
Die Gateelektrode 4 mit
der hochdotierten Region 4a und der niedrigdotierten Region 4b kann ebenfalls
durch ein im folgenden beschriebenes Herstellungsverfahren gebildet
werden. Als ein Vorläuferschritt
des Bildens der Ladungstransfer-Gateelektrode 4 werden
zunächst
P-Verunreinigungen in einen polykristallinen Siliciumfilm eingebracht,
so daß als
ein Vorläuferschritt
des Bildens der Ladungstransfer-Gateelektrode 4 der
gesamte polykristalline Siliciumfilm die gleiche Dotierungskonzentration
aufweist wie die hochdotierte Region 4a, nachdem diese vollständig ausgebildet
ist. Danach wird die Region, die zu der hochdotierten Region 4a wird,
maskiert und N-Verunreinigungen werden lediglich in die Region eingebracht,
die zu der niedrigdotierten Region 4b wird.
Gemäß dem Herstellungsverfahren,
bei dem die niedrigdotierte Region 4b durch Einbringen
von Verunreinigungen zweier unterschiedlicher Dotierungstypen in
die Gateelektrode 4 gebildet wird, kann die Dotierungskonzentration
in der Gateelektrode höher
gemacht werden als durch das Herstellungsverfahren, bei dem die
hochdotierte Region 4a durch zweifaches Einbringen von
Verunreinigungen des gleichen Dotierungstyps in die Gateelektrode 4 gebildet
wird. Daraus resultierend kann die Leitfähigkeit der Gateelektrode vergrößert werden.
Zusätzlich ist der Abschnitt der
Ladungstransfer-Gateelektrode 4, der näher zu dem Kontaktpfropfen 16 liegt,
die niedrigdotierte Region 4b. Entsprechend dem Festkörper-Bildaufnahmeelement dieser
Ausführungsform
kann dadurch die parasitäre Kapazität zwischen
dem Kontaktpfropfen 16 und der Gateelektrode 4 verglichen
zu dem Beispiel, bei dem der gesamte Ladungstransfer-Gateisolatorfilm 3 gleichförmig die
Verunreinigungskonzentration der hockdotierten Region 4a aufweist,
verringert werden.
Zusätzlich ist lediglich die Region
der Ladungstransfer-Gateelektrode 4,
die oberhalb der N–-Fotodioden-Dotierungsregion 10 angeordnet
ist, die hochdotierte Region 4a. Mit anderen Worten, in der
Ladungstransfer-Gateelektrode 4 wird die Verunreinigungskonzentration
lediglich in der Region oberhalb der N–-Fotodioden-Dotierungsregion 10 größer gemacht
als in anderen Abschnitten, da dies dort in hohem Maße zum Unterdrücken des
Ladungseinfangs an der Potentialbarriere oder der Potentialstufe durch
das elektrische Feld der Ladungstransfer-Gateelektrode 4 benötigt wird.
Deshalb ist in dem Ladungstransfer-Transistor 70 dieser
Ausführungsform
die Ansprechgeschwindigkeit für
den Ladungstransfer lediglich geringfügig herabgesetzt, sogar wenn
die niedrigdotierte Region 4b in der Ladungstransfer-Gateelektrode 4 vorgesehen
ist. Entsprechend dem Ladungstransfer-Transistor 70 dieser
Ausführungsform
kann deshalb die parasitäre
Kapazität
zwischen dem Kontaktpfropfen 16 und der Gateelektrode 4 verringert
werden, während
die Ladungstransfer-Geschwindigkeit nicht stark verringert wird.
Daraus resultierend kann das S/N-Verhältnis als
Sensor mit der schwebenden N+-Diffusionsregion 9,
die zur Verstärkung
des in der N–-Fotodioden-Dotierungsregion 10 fotoelektrisch
umgewandelten Signals dient, vergrößert werden.
Neunte Ausführungsform
Eine Halbleitervorrichtung einer
neunten Ausführungsform
wird im folgenden unter Bezugnahme auf 9 beschrieben.
Ein in 9 gezeigter
Aufbau des Festkörper-Bildaufnahmeelements
dieser Ausführungsform ist ähnlich jenem
des unter Bezugnahme auf 14 beschriebenen
bekannten Festkörper-Bildaufnahmeelements.
Im Gegensatz zu dem in 14 gezeigten Ladungstransfer-Transistor 70 des
bekannten Festkörper-Bildaufnahmeelements
mit einer Gateelektrode 4 von gleichförmiger Dicke weist jedoch bei
dem in 9 gezeigten Ladungstransfer-Transistor 70 des
Festkörper-Bildaufnahmeelements
dieser Ausführungsform
ein Abschnitt der Gateelektrode 4 eine kleinere Dicke auf
als ein anderer Abschnitt der Gateelektrode 4.
Spezieller weist die Gateelektrode 4 in
dem Abschnitt, der näher
zu dem Kontaktpfropfen 16 liegt, einen dünnen Filmabschnitt 4d auf
und in dem Abschnitt, der weiter entfernt von dem Kontaktpfropfen 16 liegt,
einen dicken Filmabschnitt 4c auf mit einer Dicke, die
größer ist
als jene des dünnen
Filmabschnitts 4d. Anders gesagt ist der dicke Filmabschnitt 4c über der
N–-Fotodioden-Dotierungsregion 10 angeordnet,
während
der dünne
Filmabschnitt 4d nicht über
der N–-Fotodioden-Dotierungsregion 10 angeordnet
ist.
Entsprechend dem Ladungstransfer-Transistor 70 dieser
Ausführungsform
kann deshalb die parasitäre
Kapazität
zwischen dem Kontraktpfropfen 16 und der Ladungstransfer-Gateelektrode 4 im
Vergleich zu dem Beispiel des Ausbildens des gesamten Ladungstransfer-Gateisolatorfilms 3 mit
einheitlicher Dicke, verringert werden. Zusätzlich ist der dicke Filmabschnitt 4c lediglich
in dem Abschnitt der Ladungstransfer-Gateelektrode 4 vorgesehen,
der oberhalb der N–-Fotodioden-Dotierungsregion
angeordnet ist und in besonders großem Maße die Ladungstransfergeschwindigkeit
beeinflußt.
Mit anderen Worten, der Abschnitt der Ladungstransfer-Gateelektrode 4,
der nicht ober halb der N–-Fotodioden-Dotierungsregion 10 angeordnet
ist und nicht in besonders großem
Maße die
Ladungstransfergeschwindigkeit beeinflußt, ist der dünne Filmabschnitt 4d.
Somit wird die Ansprechgeschwindigkeit für den Ladungstransfer lediglich
in einem geringen Ausmaß verringert.
Entsprechend dem Ladungstransfer-Transistor 70 dieser
Ausführungsform
kann daraus resultierend die parasitäre Kapazität zwischen dem Kontaktpfropfen 16 und
der Gateelektrode 4 verringert werden, während die
Ladungstransfergeschwindigkeit nicht stark verringert wird.
Ein Herstellungsverfahren zum Vorsehen des
dünnen
Filmabschnitts 4d und des dicken Filmabschnitts 4c in
der Ladungstransfer-Gateelektrode 4 wird im folgenden beschrieben.
Zunächst wird als ein Vorläuferschritt
des Bildens der Ladungstransfer-Gateelektrode 4 ein leitender
Siliciumfilm mit einer gleichförmigen
Dicke ausgebildet. Lediglich die Region des leitenden Siliciumfilms,
die zu dem dicken Filmabschnitt wird, wird danach mit einem Resist-Film
bedeckt. Danach wird unter Verwendung des Resist-Films als einer
Maske lediglich ein Abschnitt des leitenden Siliciumfilms geätzt. Durch
dieses Verfahren verbleibt in der Region, die nicht mit dem Resist-Film
maskiert ist, ein Abschnitt der Unterseite des leitenden Siliciumfilms, während in
der mit dem Resist-Film maskierten Region der leitende Siliciumfilm
nicht geätzt
wird und die Dicke unverändert
bleibt.
Zehnte Ausführungsform
Ein Festkörper-Bildaufnahmeelement einer zehnten
Ausführungsform
und ein Herstellungsverfahren des Festkörper-Bildaufnahmeelements werden im folgenden
beschrieben.
Ein Aufbau des durch das in den 10 bis 12 gezeigte Herstellungsverfahren hergestellten Festkörper-Bildaufnahmeelements
ist ähnlich
jenem des in 13 gezeigten
bekannten Festkörper-Bildaufnahmeelements.
Bei dem in 13 gezeigten bekannten Ladungstransfer-Transistor werden
Verunreinigungen, die die N–-Fotodioden-Dotierungsregion 10 bilden,
in den Endabschnitt der Ladungstransfer-Gateelektrode 4 und
des Ladungstransfer-Gateisolatorfilms 3 eingebracht,
der nahe der N–-Fotodioden-Dotierungsregion 10 ist.
Im Gegensatz dazu enthalten bei dem in 12 gezeigten Ladungstransfer-Transistor dieser
Ausführungsform
die Ladungstransfer-Gateelektrode 4 und der Ladungstransfer-Gateisolatorfilm 3 nicht
die Verunreinigungen, die die Sourceregion oder die Drainregion
bilden. Das Herstellungsverfahren des Ladungstransfer-Transistors
dieser Ausführungsform,
der einen derartigen Aufbau aufweist, wird unter Bezugnahme auf 10 bis 12 beschrieben.
Bei dem Herstellungsverfahren des
Ladungstransfer-Transistors dieser Ausführungsform wird zunächst der
Elementtrennungs-Isolatorfilm 2 auf
der Hauptoberfläche
des P-Halbleitersubstrats 1 gebildet. Danach werden die
niedrigdotierte N–-Region 7,
die hochdotierte N+-Region 8, die
P-Dotierungsregion für
den Kanal 6 und die N+-Durchgriffs-Verhinderungsregion 11 dergestalt
ausgebildet, daß sie sich
in der von dem Elementtren nungs-Isolatorfilm umschlossenen Elementbildungsregion
von der Hauptoberfläche
des P-Halbleitersubstrats 1 bis in vorbestimmte Tiefen
erstrecken.
Danach wird der Resist-Film 30 auf
der Hauptoberfläche
des P-Halbleitersubstrats 1 und
auf der Oberfläche
des Elementtrennungs-Isolatorfilms 2 dergestalt vorgesehen,
daß er
eine Region bedeckt, die nicht die Region ist, welche zum Bilden
der N–-Fotodioden-Dotierungsregion 10 vorgesehen
wurde. Die Verunreinigungen werden dann in einer Richtung senkrecht
zu der Hauptoberfläche
des P-Halbleitersubstrats 1 eingebracht, wie dies durch
den Pfeil 50 gezeigt ist. Wie in 11 gezeigt, wird hierdurch die N–-Fotodioden-Dotierungsregion 10 gebildet.
Danach wird der Resist-Film 30 entfernt.
Wie in 12 gezeigt,
werden danach in der Region zwischen der Oberseite des Endabschnitts der
N–-Fotodioden-Dotierungsregion 10 und
der Oberseite des Endabschnitts der schwebenden N+-Diffusionsregion 9,
die durch die niedrigdotierte N–-Region 7 und
die hochdotierte N+-Region 8 gebildet
ist, der Ladungstransfer-Gateisolatorfilm 3, die Ladungstransfer-Gateelektrode 4 und
der Seitenwand-Isolatorfilm 5 gebildet. Durch nachfolgendes Bilden
des Seitenwand-Isolatorfilms 12 wird die Halbleitervorrichtung
mit der in 13 gezeigten
Struktur gebildet.
Bei dem oben beschriebenen Verfahren
zum Herstellen des Ladungstransfer-Transistors dieser Ausführungsform
wird die N–-Fotodioden-Dotierungsregion 10 vor
dem Ladungstransfer-Gateisolatorfilm 3 und
der Ladungstransfer-Gateelektrode 4 gebildet. Verglichen
zu dem bekannten Verfahren zum Herstellen des Ladungstransfer-Transistors,
wie es unter Bezugnahme auf 15 und 16 beschrieben wurde, wird
entsprechend dem Verfahren zum Herstellen des Ladungstransfer-Transistors
dieser Ausführungsform
die Verschlechterung der Leistungsfähigkeit der Ladungstransfer-Gateelektrode 4 und
des Ladungstransfer-Gateisolatorfilms 3 verringert. Diese
Verschlechterung wird durch Einbringen von Verunreinigungen in die
Seitenwände
der Ladungstransfer-Gateelektrode 4 und des Ladungstransfer-Gateisolatorfilms 3 verursacht.
Es sei vermerkt, daß bei jeder
der oben beschriebenen Ausführungsformen
1 bis 10 entweder ein durch Oxidieren einer Hauptoberfläche eines Halbleitersubstrats
unter Verwendung eines LOCOS (LOCal Oxidation of Silicon)-Verfahrens
gebildeter thermisch oxidierter Isolatorfilm oder ein durch Abscheiden
eines Isolatorfilms auf einem Graben gebildeter Grabentrennungs-Isolatorfilm
als Elementtrennungs-Isolatorfilm 2 der Halbleitervorrichtung
verwendet werden können.
Obwohl jedes der Elemente der Halbleitervorrichtungen
bei den oben beschriebenen Ausführungsformen
1 bis 10 mit einem spezifischen P- oder N-Dotierungstyp beschrieben
wurde, können
sogar dann ähnliche
Wirkungen erzielt werden, wie sie in den Ausführungsformen 1 bis 10 beschrieben
wurden, wenn die entsprechenden Elemente entgegengesetzte Dotierungstypen
aufweisen als jene, die in der Halbleitervorrichtung jeder Ausführungsform
verwendet wurden.
Dies bedeutet, sogar wenn in der
Halbleitervorrichtung jeder Ausführungsform
die Elemente, die die P-Verunreinigungen aufweisen, dergestalt verändert werden,
daß sie
N-Verunreinigungen aufweisen und die Elemente, die die N-Verunreinigungen
aufweisen, dergestalt verändert
werden, daß sie
P-Verunreinigungen
aufweisen, können ähnliche
Effekte erzielt werden wie mit den Halbleitervorrichtungen, die
in der ersten bis zehnten Ausführungsform
beschrieben wurden.
In den Zeichnungen, die bekannte
Halbleitervorrichtungen zeigen und in den Zeichnungen, die eine
Ausführungsform
zeigen, wird jedes Element der Halbleitervorrichtung durch ein Bezugszeichen bezeichnet.
Die Elemente, die durch das gleiche Bezugszeichen bezeichnet werden,
dienen demselben Zweck und sollen eine ähnliche Funktion haben.