KR100857453B1 - 저전압용 이미지 센서의 감광 픽셀 - Google Patents

Abstract

본 발명은 일반적인 4-트랜지스터 씨모스 이미지센서의 구조에 있어서 기존의 구조와는 달리 픽셀내의 트랜스퍼 트랜지스터가 포토 다이오드의 리셋 및 트랜스퍼 동작 시, 구동 전압이나 구동 방법과 상관없이, 트랜스퍼 트랜지스터의 턴온 전압에 영향을 받지 않는 채널과 분리된 공핍영역이 존재하도록 픽셀구조를 변경함으로써 트랜스퍼 트랜지스터의 동작조건 변화 및 픽셀간 특성의 불일치에 의해 발생하는 암전류 및 고정 패턴(fixed pattern) 잡음을 감소시키는 것을 목적으로 한다.

상기 목적을 달성하기 위한 본 발명의 이미지 센서는, 포토다이오드에서 생성된 광 유발 전하를 전달하기 위한 트랜스퍼 트랜지스터를 포함하는 감광 픽셀에서 상기 트랜스퍼 트랜지스터의 채널과 확산 노드 사이에 공핍영역이 존재하도록, 즉 다시 말해 유사 핀치오프 상태로 동작하도록, 상기 트랜스퍼 트랜지스터에서 포토다이오드에 근접한 게이트 절연막의 두께보다 확산 노드쪽 절연막이 더 두꺼운, 즉 트랜스퍼 트랜지스터의 절연막이 단이 지거나 점진적인 두께 변화를 가지는 구조이거나, 상기 트랜스퍼 트랜지스터의 채널과 확산 노드 사이에 기판의 도핑 물질과 전기적으로 동일한 물질을 이용하여 포켓/할로 임플란트를 한 구조를 포함하는 것을 특징으로 한다.

CMOS, CIS, 이미지 센서, 핀치-오프(pinch off), 암전류(dark current), 고정 패턴 잡음(fixed pattern noise)

Description

저전압용 이미지 센서의 감광 픽셀{Light Sensing Pixel of Image Sensor Structure with Low Operating Voltage}

도 1은 일반적인 4-트랜지스터 CMOS 이미지 센서의 구조를 도시한 회로도.

도 2a 및 2b는 공핍 유발 도핑 영역을 구비한 본 발명의 일실시예에 따른 감광픽셀의 포토 다이오드 및 트랜스퍼 트랜지스터 영역을 도시한 단면도.

도 3a 내지 3e는 채널내 공핍 영역 또는 간극 영역을 구비한 본 발명의 다른 실시예에 따른 감광픽셀의 포토 다이오드 및 트랜스퍼 트랜지스터 영역을 도시한 단면도.

도 4a 및 4b는 포텐셜 조절 도핑 영역을 구비한 본 발명의 또 다른 실시예에 따른 감광픽셀의 포토 다이오드 및 트랜스퍼 트랜지스터 영역을 도시한 단면도.

본 발명은 이미지 센서 및 이미지 센서 내에 구현되는 광 유발 전하를 전송하는 트랜스퍼 트랜지스터와 포토다이오드의 구조를 포함하는 감광 픽셀에 관한 것 으로, 특히, 포토다이오드의 리셋과 포토다이오드에 쌓인 광 유발 전하의 트랜스퍼 시 포토다이오드에서 전하가 공핍되는 정도를 일정하게 유지시키고 리셋 트랜지스터의 온/오프에 따른 채널 전하의 클럭 피드 쓰루(clock feed through)를 억제하는 구조의 이미지 센서의 감광 픽셀에 관한 것이다.

이미지센서는 크게 CCD 센서와 CMOS 이미지 센서로 구분할 수 있으며, 이 두 장치는 기본적으로 실리콘 밴드갭보다 큰 에너지의 빛에 의하여 생성된 전자-홀 쌍(pair)을 이용하는데, 일반적으로 어느 한쪽(전자 또는 홀)을 모음으로써 조사된 빛의 양을 추정하는 기법을 이용하고 있다.

CMOS 이미지 센서는 각각의 이미지 픽셀내부에서 일반적인 CMOS 소자의 경우와 유사하게 포토다이오드 및 트랜지스터를 구현함으로써, 기존의 CMOS 반도체 제조 공정을 거의 그대로 사용하고 있기 때문에, 반드시 별도의 칩에서 이미지 신호 처리부를 가져야 하는 CCD에 비해, 픽셀 외부 블럭에 이미지 신호 처리 및 검출을 위한 회로를 일체화하여 집적할 수 있고 저전압 동작이 가능하며 제조 단가가 낮은 장점이 있다.

일반적으로 사용되는 CMOS 이미지 센서는 하나의 픽셀을 이루는 트랜지스터의 수에 의해 4-트랜지스터 픽셀 구조와 3-트랜지스터 픽셀 구조로 나눠진다. 필팩터(fill factor)와 제조 단가의 측면에서 3-트랜지스터 픽셀 구조가 장점을 가짐에도 불구하고 수광부와 검출부를 분리시키고 표면을 제외한 실리콘 벌크로 수광부를 만듦으로써 빛에 대한 응답성, 민감도가 높고 암전류, 잡음 등에 강한 4-트랜지스터 픽셀 구조가 일반적으로 사용되고 있다.

일반적인 4-트랜지스터 픽셀 구조를 도 1에 도시하였다. 상기 4-트랜지스터 픽셀 구조는 4개의 트랜지스터로 이루어진 구조로서, 광감지 수단인 포토다이오드(PD)와 4개의 NMOS 트랜지스터가 하나의 단위 감광 픽셀을 구성한다. 4개의 NMOS 트랜지스터 중 트랜스퍼 트랜지스터(Tx)는 포토다이오드(PD)에서 생성된 광전하를 확산(Diffusion) 노드(131)로 운송하는 역할을 하고, 리셋 트랜지스터(Rx)는 신호검출을 위해 상기 확산 노드(131) 또는 포토 다이오드(PD)에 저장되어 있는 전하를 배출하는 역할을 하고, 드라이브 트랜지스터(Dx)는 소스팔로워(Source Follower) 트랜지스터로서 역할을 하며, 스위치 트랜지스터(Sx)는 스위칭(Switching)/어드레싱(Addressing)을 위한 것이다.

트랜스퍼 트랜지스터(Tx)는 게이트 전극물질과 게이트 절연막 및 p형 기판으로 구현할 수 있으며, 포토다이오드(PD)는 일반적으로 n- 또는 n0 도핑 영역과 표면 p 타입 도핑 영역으로 구현할 수 있으며, 확산 노드(132)는 n+ 도핑 영역으로 구현할 수 있다.

포토다이오드(PD)와 이와 병렬적으로 존재하는 커패시턴스(capacitance, 118)는 수광부를 이루고, 수광된 전자를 전달하는 트랜스퍼 트랜지스터(Tx)는 광자(photon)에 의하여 발생된 전자를 확산 노드(131)로 전달하는 역할을 한다. 2차원의 이미지를 얻기 위해서 하나의 열을 선택하기 위해 스위치 트랜지스터(Sx)의 게이트(141)을 통해 전위를 가하는 방식을 취한다. 특히 각 픽셀은 전류원(150)에 의하여 바이어스 되는데, 상기 전류원(150)은 드라이브 트랜지스터(Dx)와 스위치 트랜지스터(Sx)를 동작시켜 확산 노드(131)의 전위를 출력 노드(142)로 읽어낼 수 있도록 한다.

도시한 4-트랜지스터 픽셀 시모스 이미지센서의 동작은 포토다이오드 리셋 시점 이후 포토다이오드에 축적된 광 유발 전하를 플로팅 확산 노드로 트랜스퍼시켜 확산 노드의 전압 강하를 통해 상기 광 유발 전하의 양을 감지(detect)하도록 한다.

이때 축적된 광 유발 전하의 양을 정확하고 균일하게 감지하기 위해서는 일정하고도 균일한 트랜스퍼 트랜지스터의 리셋 및 트랜스퍼 동작을 필요로 한다. 기존의 4-트랜지스터 픽셀에 있어서 트랜스퍼 트랜지스터의 일정한 리셋 및 트랜스퍼 동작을 위해 완전 리셋형 핀드(pinned) 포토다이오드 등 다양한 구조가 개시되어 있다. 상기 완전 리셋형 핀드 포토다이오드는 포토다이오드의 리셋시 포토다이오드 내의 모든 이동가능한(mobile) 전하가 완전히 공핍되어 더 이상의 전위변화가 없는 상태를 이용하는 다이오드를 의미한다.

이 경우, 이상적으로는 플로팅 확산 노드 전위 등의 외부 바이어스 환경에 상관없이 포토다이오드 전위가 항상 일정한 값으로 핀닝(pinning)되는데, 이렇게 됨으로써 트랜스퍼 트랜지스터 동작에 의한 리셋 및 트랜스퍼 조건은 항상 일정하게 되며 리셋과 트랜스퍼 조건 또한 같게 된다.

그러나, 최근 반도체 공정 및 소자의 스케일링 및 동작 전압의 감소에 따라서 확산 노드 전위가 점점 낮아지고 있다. 이러한 확산 노드 전위의 감소에 따라 완전 리셋형 핀드 포토다이오드의 구조를 사용할 경우, 핀드 포토다이오드의 피닝(pinning) 전위도 낮아질 수밖에 없는데, 상기 피닝 전위가 감소할 경우 웰 커패 시티(well capacity)나 빛에 대한 포토다이오드의 응답성 같은 픽셀의 특성이 악화되고 고정패턴잡음이 증가할 수 있어, 동작 전압이 감소하더라도 피닝 전위의 감소에는 한계가 있다.

전원전위(Vdd)와 트랜지스터 턴온 전위가 같은 일반적인 픽셀 구동조건인 경우 포토다이오드의 리셋과 트랜스퍼 조건은 변하게 된다. 포토다이오드의 리셋을 위해 리셋 트랜지스터가 턴온됐을때 확산 노드의 전압은 전원전위(Vdd)와 리셋 트랜지스터의 항복전압(Vth)의 차(Vdd-Vth)로 고정되게 된다. 리셋 트랜지스터와 트랜스퍼 트랜지스터의 채널 형성부분의 도핑 농도가 유사하므로 트랜스퍼 트랜지스터가 턴온됐을때 트랜스퍼 트랜지스터의 게이트 전압과 확산 노드의 전압차는 항복전압(Vth)이 되어 확산 노드는 핀치-오프와 선형(linear)조건의 경계에 위치하게 된다. 따라서 트랜스퍼 트랜지스터의 게이트 전압이 인가되며 확산노드로부터 트랜스퍼 트랜지스터의 채널로 전자가 순간적으로 방출될 수 있으며 이는 포토다이오드의 리셋조건에 큰 변화를 주게 된다. 또한 이러한 리셋 조건의 변화는 공정 변수에 매우 민감하게 된다.

포토다이오드의 리셋 후 포토다이오드 생성 전하의 트랜스퍼 전에 확산 노드는 플로팅 상태에 있게 되며, 전원전위에서 리셋 트랜지스터의 항복전압과 리셋 트랜지스터의 턴 오프에 의한 클럭 피드 쓰루(clock feed through)에 의한 전압을 뺀 전압으로 고정되게 된다.

플로팅 상태의 확산 노드의 전위는 포토다이오드의 리셋시보다 선형조건에 가깝게 되지만 트랜스퍼 트랜지스터와 확산 노드사이에 존재하는 커플링 캐패시턴스(coupling capacitance)에 의해 트랜스퍼 트랜지스터의 전압이 상승함에 따라 플로팅 확산 노드의 전압도 상승하며, 또한 플로팅된 확산 노드이므로 트랜스퍼 트랜지스터의 채널로 순간적 전자의 방출이 확산 노드의 전압에 다시 영향을 미치므로 공정변수뿐만이 아니라 트랜스퍼 게이트에 전압을 인가하는 방법에 따라서도 포토다이오드의 트랜스퍼 조건이 달라지게 된다.

완전 리셋형 핀드 포토다이오드의 경우 이러한 포토다이오드의 리셋조건과 트랜스퍼 조건의 변화에 의한 영향을 배제할 수 있다. 하지만 동작전압이 감소함에 따라 광응답성이나 웰 캐패시티를 희생하여 포토다이오드의 피닝 전위를 낮춘다하더라도 포토다이오드의 리셋조건와 트랜스퍼 조건이 서로 다르므로 포토다이오드가 항상 일정 전위로 피닝되기 위해 포토다이오드의 피닝 전위는 더 낮아질 수 밖에 없으며, 공정변수나 구동 방법에 의한 영향을 보상해 주어야 하므로 포토 다이오드의 피닝 전압이나 물리적인 구조를 결정하는데에는 많은 어려움이 따르게 된다.

또한, 표면 피닝을 위한 p타입 도핑막이 포토다이오드의 윗부분에 형성되어 있는 핀드 포토다이오드와 트랜스퍼 트랜지스터의 채널 사이에는 어느 정도의 포텐션 배리어(barrier)가 존재할 수 밖에 없는데, 포토다이오드의 리셋이나 트랜스퍼시 이러한 배리어에 의한 영향을 제거하기 위해서는 피닝 전위와 플로팅 확산 노드의 전위, 트랜스퍼 트랜지스터의 턴온 전위에 충분한 차이가 있어야 한다.

상기 배리어가 충분히 감소되지 않으면 포토다이오드의 피닝전압이 매우 낮다 하더라도 포토다이오드가 완전히 리셋되지 않고, 리셋과 트랜스퍼시 포토다이오 드에 남아있는 전하의 양이 배리어에 의해 결정이 되어 심각한 문제점을 유발할 수 있다. 즉, 동작 전압의 감소에 따라 피닝 전위 및 플로팅 확산 노드 전위의 차이 전압의 감소뿐만 아니라, 전반적으로 낮은 웰 커패시티와 불충분한 포토다이오드 리셋을 발생시킬 가능성을 높고 공정 변수에 매우 민감하게 된다는 문제점이 있다.

상기 문제점을 해결하기 위한 종래의 기술로는 리셋 트랜지스터(Rx)의 게이트에 걸리는 전압을 부스팅(boosting) 회로를 사용하여 플로팅 확산 노드 전위를 일반적인 전위인 VDD-VTH에서 강제적인 방법으로 VDD로 높이는 방법과, 리셋 트랜지스터(Rx)를 기존의 NMOS가 아닌 PMOS를 사용함으로써 충분하고 빠르게 플로팅 확산 노드 전위를 VDD로 올리는 방법이 있다.

그러나, 전압 부스팅(boosting)회로를 사용하는 경우 일반적인 동작 조건 이상의 전위를 가함으로 인하여 게이트 옥사이드의 신뢰성(reliability)에 문제를 일으킬 수 있으며, PMOS를 리셋 트랜지스터(Rx)로 사용할 경우에는 NMOS보다 넓은 면적을 차지하는 문제로 인하여 필-팩터(fill factor)가 감소로 인하여 특성이 나빠지며, 노이즈 특성에 있어서도 NMOS 동작에 비하여 잡음이 2배 정도 증가한다고 알려져 있다. 또한 상기의 접근 방법은 동작 전압이 낮아지며 발생 할 수 있는 문제의 해결 방법을 제시하기보다는 같은 동작 전압에서 효율을 높이는 기술이라서, 낮은 동작 전압에 따른 문제점의 근본적인 해결책이 될 수 없었다.

본 발명은 상기 문제점들을 해결하기 위하여 제안된 것으로서, 낮은 동작 전 압의 상태에서 포토다이오드와 확산 노드의 상태, 픽셀의 구동 전위나 구동 방법의 의존성을 줄이면서, 암 전류나 고정패턴잡음 같은 잡음 성분을 효과적으로 억제할 수 있는 이미지 센서의 감광 픽셀을 제공하는데 그 목적이 있다.

이를 위해, 본 발명은 포토다이오드가 피닝 전위로 완전히 리셋 되지 않더라도 동일한 정도의 리셋과 트랜스퍼 수행이 가능하게 하고, 리셋과 트랜스퍼시 트랜스퍼 트랜지스터의 턴온 전위와 확산노드 전위의 변화가 리셋과 트랜스퍼 수행시 미치는 영향을 제거할 수 있는 구조를 제공한다. 더불어 피닝 전위로 완전히 리셋되는 완전 리셋형으로 포토다이오드가 설계된 경우에도 그 특성이 개선될 수 있고, 공정 변수에 의한 영향을 효과적으로 제거하기 때문에 같은 목적으로 사용될 수 있다.

상기 목적을 달성하기 위한 본 발명의 감광 픽셀은, 이미지 센서 내 트랜스퍼 트랜지스터의 채널과 확산노드가 공핍영역으로 분리되는 구조를 가지는 것을 특징으로 한다. 상기의 구조에서 포토다이오드와 트랜스퍼 트랜지스터의 채널사이에 존재하는 포텐샬 배리어의 구동 전압 및 확산노드 전압에 의한 변화를 효과적으로 방지할 수 있다.

상기 목적을 달성하기 위해 본 발명의 제1 사상에 따른 감광 픽셀은, 포토다이오드의 리셋과 트랜스퍼시 동작 전압과 구동 방법 확산 노드의 상태에 관계없이, 리셋과 트랜스퍼가 일정하도록 만들기 위해 상기 트랜스퍼 트랜지스터의 채널과 확 산노드가 공핍영역으로 분리된 구조를 가지는 것을 특징으로 한다.

상기 목적을 달성하기 위해 본 발명의 제2 사상에 따른 감광 픽셀은, 포토다이오드의 리셋 및/또는 트랜스퍼시 트랜스퍼 트랜지스터 채널 전 영역의 전체적 혹은 부분적 공핍(deep depletion) 정도와 확산노드의 전압 변화에 의한 트랜스퍼 트랜지스터의 채널과 포토다이오드 사이에 존재하는 포텐셜 배리어의 변화를 효과적으로 억제할 수 있는 구조를 가지는 것을 특징으로 한다.

상기 본 발명의 사상은 바람직하게는, 광에 의해 생성되는 광 유발 전하를 모으는 포토다이오드와 이를 확산 노드로 전달하기 위한 트랜스퍼 트랜지스터를 포함하는 감광 픽셀에 적용할 수 있다.

상기 본 발명의 제1 사상에 따라, 트랜스퍼 트랜지스터의 채널과 확산노드 사이에 트랜지스터의 턴온 전압에 영향을 받지않고 공핍영역을 가지는 구조로 만들기 위해, 트랜지스터의 게이트 절연막 두께를 부분적으로 조절하거나, 트랜스퍼 트랜지스터의 채널과 확산노드 사이에 기판의 도핑 물질이 B나 Ga같은 p타입이라면 이와 전기적으로 동일한 성질을 갖는 p타입 불순물로 이온주입(포켓/할로 임플란트)을 하거나, 트랜지스터에 가해지는 전압이 확산노드에 전달되는 것을 효과적으로 막거나 감소시킬 수 있도록 물리적으로 트랜지스터의 채널과 확산노드나 드레인을 분리시키거나, 게이트 전극 물질의 일함수(work function)를 부분적으로 조절하는 방법을 사용할 수 있다.

또한, 상기 방법들을 2 가지 이상 결합 사용하여 트랜스퍼 트랜지스터에서 동작 게이트 전압과 확산노드 전압의 차보다 확산노드쪽의 항복 전압을 더 크게 만 들수도 있다.

상기 본 발명의 제2 사상에 따라, 트랜스퍼 트랜지스터의 채널과 포토다이오드 사이의 존재하는 포텐셜 배리어가 리셋과 트랜스퍼시 트랜스퍼 트랜지스터의 동작 전압과 확산노드 전위에 의해 변화되는 것을 억제하기 위해, 기판의 도핑 물질이 B나 Ga같은 p타입이라면 이와 전기적으로 동일한 성질을 갖는 p타입 불순물의 주입에 의한 도핑 막이 트랜스퍼 트랜지스터의 채널과 인접한 부분의 포토다이오드의 측면 형성되었거나 트랜스퍼 트랜지스터의 채널면과 평행하면서 채널과 일정 깊이를 가지고 분리되어 형성되어 있는 구조를 가질 수 있다.

포토다이오드의 리셋이나 트랜스퍼시 리셋된 후 포토다이오드에 남아있는 전하의 양과 트랜스퍼 후 포토다이오드에 남아있는 전하의 양은 트랜스퍼 트랜지스터의 턴온 전압과 트랜스퍼 트랜지스터 채널의 상태와 확산 노드의 전압에 의해 영향을 받게 된다.

본 발명의 제1 사상에 따라, 트랜스퍼 트랜지스터의 채널과 확산 노드 사이에 공핍영역을 형성시키면 포토다이오드의 리셋과 트랜스퍼시 확산노드에 존재하는 전하가 트랜스퍼 트랜지스터 채널로 순간적으로 방출되는 것을 억제할 수 있다. 이에 따라, 트랜스퍼나 리셋시 채널은 일정하게 전체적인 공핍 상태에서 부분적 공핍상태 혹은 평형상태가 되어, 포토다이오드의 리셋과 트랜스퍼 수행에 있어 확산노드의 영향을 효과적으로 제거하여 일정한 트랜스퍼나 리셋을 수행할 수 있다.

또한, 포토다이오드와 트랜스퍼 트랜지스터의 채널사이에 존재하는 포텐셜 배리어는 리셋이나 트랜스퍼를 수행하는 중에 트랜스퍼 트랜지스터의 턴온 전압과 그 전압의 인가방법, 트랜스퍼 트랜지스터와 확산노드의 커플링 캐패시티(coupling capacity)의 크기, 트랜스퍼 트랜지스터의 턴온시 채널 평형 전하의 양, 포토다이오드의 웰 캐패시티에 해당하는 전하의 양, 확산노드에서 트랜스퍼 트랜지스터 채널로 방출되는 전하의 양등에 의해 변화하게 되고, 이런 포텐셜 배리어의 변화는 포토다이오드의 리셋이나 트랜스퍼를 일정하지 못하게 하고, 리셋과 트랜스퍼후 포토다이오드의 상태에 있어 차이를 유발하게 된다.

본 발명의 제2 사상에 따라, 이러한 포텐셜 배리어의 변화는 포토다이오드의 측면에 형성되거나 트랜스퍼 트랜지스터의 채널면과 평행하면서 채널과 일정 깊이를 가지고 분리되어 형성되어 있는 기판과 같은 불순물로 도핑된 막을 형성함으로써 억제할 수 있다.

포토다이오드를 완전하게 공핍시키고자 하는 종래 기술과는 달리, 본 발명은 공정이나 구조적으로 포토다이오드의 리셋후 포토다이오드에 남아있는 전하의 양과 트랜스퍼후 포토다이오드에 남아있는 전하의 양이 공정변수, 동작 전압, 전압의 인가방식등에 의해 변화하지 않고 일정한 값으로 유지시키고, 확산노드의 리셋시 리셋 노이즈와 클럭 피드 쓰루에 의한 전압 강하를 최소화 하는데 그 주안점을 두었다. 하지만 포토다이오드를 완전히 공핍시키는 경우에도 그 특성이 개선될 수 있고 공정 변수에 의한 영향을 효과적으로 제거하며 일정한 동작전압 하에서 포토다이오 드의 피닝 전압을 증가시킬 수 있으므로 더 큰 웰 캐패시티를 가질 수 있으므로 같은 목적으로 사용될 수 있다.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

예컨대, 하기의 실시예에서는 본 발명의 감광 픽셀을 4-트랜지스터 CMOS 이미지 센서에 적용한 구현으로 구체화하여 설명하지만, 포토다이오드 및 포토다이오드에서 생성된 광 유발 전하를 이동시키기 위한 트랜지스터를 구비한 다른 이미지 센서상 구조, 예를 들면 CCD의 저전압 출력단 센스 회로에도 적용할 수 있으며, 이 또한 본 발명의 권리범위에 속함은 자명하다.

예컨대, 실시예들에서 기판과 표면 도핑영역은 p타입으로 확산 노드와 포토다이오드는 n타입으로 도핑한 구조를 예로 도시했지만, 기판과 표면 도핑영역은 n타입으로 확산 노드와 포토다이오드는 p타입으로 도핑한 구조 또한 가능함은 물론이다.

(실시예 1)

본 실시예는 포토다이오드의 리셋과 광 유발 축적전하의 트랜스퍼시, 트랜스퍼 트랜지스터 및 그 외의 픽셀 내 트랜지스터에 인가되는 동작전압의 크기, 전압 인가 방식, 확산 노드의 전압과 무관하게, 상기 트랜스퍼 트랜지스터의 채널 형성영역과 확산 노드 영역이 항상 공핍영역으로 분리되는 픽셀구조이다.

즉, 본 실시예에서는 트랜스퍼 트랜지스터의 게이트 절연막의 종류와 두께에 관계없이 확산 노드와 트랜스퍼 트랜지스터 채널사이에 불순물 이온주입을 통해 트랜스퍼 트랜지스터의 채널영역과 확산 노드간 전위장벽을 조절함으로써, 트랜스퍼 트랜지스터의 턴온시 확산영역으로부터 전자가 넘어오는 것을 방지하는 구조를 가진다.

구체적으로, 포토다이오드의 리셋과 트랜스퍼시 트랜스퍼 트랜지스터에 턴온 전압이 인가되면 트랜스퍼 트랜지스터의 채널은 확산 노드와 공핍영역으로 분리되어 항상 일정한 딥 디플리션(deep depletion)상태에서 포토다이오드에 존재하는 전하를 상기 채널로 가져오게 되고, 포토다이오드에서 상기 채널로 넘어오는 전자의 양에 따라, 상기 채널은 확산 노드쪽으로 전하가 이동하며 평형 채널 전하를 유지하거나, 약간의 딥 디플리션 상태로 전하를 채널에 잡아두게 된다.

그 후, 트랜스퍼 트랜지스터에 턴오프 전압이 인가됨에 따라 트랜스퍼 트랜지스터의 채널에 존재하는 전하는 포토다이오드와 트랜스퍼 트랜지스터 채널 사이에 존재하는 포텐샬 배리어(potential barrier)의 상승과 확산노드와 트랜스퍼 트랜지스터 채널 사이에 형성된 공핍영역 즉, 강화된 측면 전기장(lateral electric field)에 의해 거의 대부분의 채널 전하가 확산 노드로 이동하게 된다.

이렇게 공핍영역으로 트랜스퍼 트랜지스터의 채널과 확산노드가 분리된 구조는 공정 변수에 민감하지 않고 트랜스퍼 트랜지스터의 게이트 턴온전압의 변화나 확산노드 전압의 변화나 전압의 인가방식등에 관계없이 일정한 리셋과 트랜스퍼가 가능하며 리셋이나 트랜스퍼시 포토다이오드에 더 적은 양의 전하가 잔류하게 되고 트랜스퍼 트랜지스터 채널의 전하가 다시 포토다이오드로 되돌아가지 않게 된다. 따라서 이미지 래그(image lag)나 고정패턴잡음, 암전류가 줄게되고 웰 캐패시티가 증가하는 효과를 갖는다.

도 2a 및 2b의 감광 픽셀은, 채널과 확산노드 사이에 p타입으로 도핑 영역 형성하여, 트랜스퍼 트랜지스터의 턴온 게이트 전압과 확산노드의 전압의 차보다 트랜스퍼 트랜지스터의 확산노드쪽의 항복전압을 더 크게 만드는 구조를 가진다.

도 2a는 4-트랜지스터 CMOS 이미지 센서의 포토다이오드(202) 영역과 트랜스퍼 트랜지스터와 확산 노드(203)를 상기 사상에 따라 구현한 실시예이다. 트랜스퍼 트랜지스터는 게이트 전극(205)과 게이트 절연막(206), 측벽절연막(sapcer,207), 기판(201)으로 이루어져 있으며, 포토다이오드 영역은 포토다이오드 도핑 영역(202)과 표면 도핑 영역(204)으로 이루어져 있다. 특징적인 구조인 공핍 유발 도핑부(208)가 트랜스퍼 트랜지스터의 채널과 확산노드(203)를 공핍영역으로 분리시키는 역할을 하게 된다. 이를 위해 바람직하게는 게이트 절연막(206) 형성과 게이트 전극(205)의 규정 이후, 게이트 전극(205)과 확산노드(203)사이에 행해지는 소스 드레인 확장 이온주입 단계에서 기판의 도핑 물질과 같은 p타입 불순물로 이온주입하여 공핍 유발 도핑부(208)를 형성한 후, 측벽절연막(207)을 형성하고 n타입 불순물로 확산노드(203)를 형성한다.

구체적으로, 트랜스퍼 트랜지스터의 게이트 절연막 및 게이트 전극물질 형성과 규정 이후, 게이트 전극과 확산노드 사이에 행해지는 소스 드레인 확장 이온주입 단계에서 기판의 도핑 물질이 B나 Ga같은 p타입이라면, 이와 전기적으로 동일한 성질을 갖는 p타입 불순물로 포켓/할로 형태의 이온주입을 한 후 P나 As같은 n타입 불순물로 확산노드를 형성한다.

이때 공핍 유발 도핑부(208)의 바람직한 최소의 도핑 농도는 트랜스퍼 트랜지스터의 턴온 게이트 전압과 확산노드의 전압의 차보다 트랜스퍼 트랜지스터의 확산노드쪽의 항복전압을 더 크게 만드는 도핑 농도, 즉 전형적인 MOS 구조에서 트랜스퍼 트랜지스터 게이트를 일반 게이트로 확산노드(203)를 소스로 보았을 때 항복전압을 넘지 못해 게이트 채널에 전자가 넘어가지 않는 도핑 농도이다.

도 2b의 감광 픽셀은, 도 2a의 감광 픽셀과 유사하나, 게이트 절연막(306) 형성과 게이트 전극(305)의 규정 이후, 게이트 전극(305)과 확산노드(303)사이에 행해지는 소스 드레인 확장 이온주입 단계에서 기판의 도핑 물질과 같은 p타입 불순물로 이온주입하여 제1 공핍 유발 도핑부(308)를 형성한 후 확산노드(303)과 같은 n타입 불순물로 다시 이온주입하여 제2 공핍 유발 도핑부(309)를 형성한 구조를 가진다. 이후, 측벽절연막(307)을 형성하고 n타입 불순물로 확산노드(303)를 형성한다.

구체적으로, 트랜스퍼 트랜지스터의 게이트 절연막 및 게이트 전극 물질 형성과 규정 이후 게이트 전극과 확산노드 사이에 행해지는 소스 드레인 확장 이온주 입 실시전에 기판의 도핑 물질이 B나 Ga같은 p타입이라면 이와 전기적으로 동일한 성질을 갖는 p타입 불순물로 이온주입을 한 후 P나 As같은 n타입 불순물로 다시 확장 이온주입을 하고 P나 As같은 n타입 불순물로 확산노드를 형성한다.

이온주입 물질이나 이온 주입 에너지, 이온주입 농도, 이온주입 각도등에 따라 제1 공핍 유발 도핑부(308)와 제2 공핍 유발 도핑부(309)의 구조적 모양이 달라질 수 있음은 명백하다. 이 구조의 특징은 전형적인 MOS 제조방법을 그대로 이용하여 확산노드와 트랜스퍼 트랜지스터를 형성하며 추가로 소스 드레인 확장 이온주입단계에서 기판과 같은 p타입 불순물 이온주입 단계가 추가된 것이다.

추가된 이온주입에 의해 형성된 제1 공핍 유발 도핑부(308)는 트랜스퍼 트랜지스터의 채널과 확산 노드사이에 공핍영역을 형성시키는 역할을 하며 바람직하게 최소한의 도핑 농도는 트랜스퍼 트랜지스터의 턴온 게이트 전압과 확산노드의 전압의 차보다 트랜스퍼 트랜지스터의 확산노드쪽의 항복전압을 더 크게 만드는 도핑 농도, 즉 제 1 공핍 유발 도핑부의 최소 도핑 농도는 전형적인 MOS 구조에서 트랜스퍼 트랜지스터 게이트를 일반 게이트로 확산노드영역(303과 309)를 소스로 보았을 때 항복전압을 넘지 못해 게이트 채널에 전자가 넘어가지 않는 농도이다.

(실시예 2)

본 실시예는 트랜스퍼 트랜지스터의 게이트를 전형적인 MOS 구조의 일반 게이트로, 확산노드를 소스로 보았을때, 항복전압에 영향을 미치는 게이트 절연막의 두께, 기판와 게이트 전극물질과의 일함수 등을 부분적으로 조절하거나, 상기 확산 노드 영역과 상기 트랜스퍼 트랜지스터의 채널 영역 사이에 공핍 영역을 형성함으로써, 트랜스퍼 트랜지스터에 인가되는 동작 게이트 전압과 확산노드 전압간 차이보다 트랜스퍼 트랜지스터의 확산노드 쪽의 항복전압을 더 크게 만드는 구조를 가진다.

즉, 본 실시예의 감광 픽셀은 확산 노드에 의해 형성되는 측면 전기장(lateral electric field)은 그대로 유지하되 트랜스퍼 트랜지스터 턴온 시 게이트 전극에 의해 형성되는 수직 전기장을 약화시켜 확산노드와 트랜스퍼 트랜지스터 채널사이에 공핍영역을 형성시키는 구조를 가진다.

도 3a의 트랜스퍼 트랜지스터는 게이트 전극(405)과 게이트 절연막(406, 407), 기판(401)으로 이루어져 있으며, 포토다이오드 영역은 포토다이오드 도핑 영역(402)과 표면 도핑 영역(404)으로 이루어져 있다. 특징적인 구조인 두께가 불균일한 트랜스퍼 트랜지스터의 게이트 절연막에 의해, 게이트 턴온 전압의 영향이 미미한 공핍 영역(409)이 형성되고, 상기 공핍 영역은 트랜스퍼 트랜지스터의 채널과 확산노드(403)를 공핍영역으로 분리시키는 역할을 한다. 확산 노드쪽과 인접한 게이트 절연막(407)을 두껍게 만들어 게이트 턴온 전압이 확산노드(403)에 영향을 미치지 않게 된다.

게이트 절연막의 두께를 불균일하게 제조하는 방법으로는, 게이트 절연막 형성시 질소 주입과 같이 절연막 성장 억제 물질을 부분적으로 사용하거나, 포토다이오드와 인접한 쪽과 확산노드와 인접한 쪽의 주입 농도를 다르게 하여 게이트 절연 막의 두께를 조절하거나, 기판위에 게이트 절연막 형성 후 마스크를 사용하여 절연막의 부분 에칭과 절연막 재형성 방법을 사용하여 두께를 조절하는 방법이 있다. 구조적으로는 도 3b에 도시한 바와 같은 2단 이상의 두께를 갖는 절연막(406', 407')이나, 도 3a에 도시한 바와 같은 점진적으로 두께가 증가하는 절연막(406, 407) 구조를 적용할 수 있다.

도 3a에 도시한 확산노드와 인접한 부분의 절연막(407)이 상대적으로 두꺼운 구조가, 트랜스퍼 트랜지스터에 인가되는 동작 게이트 전압과 확산노드 전압간 차이보다 트랜스퍼 트랜지스터의 확산노드 쪽의 항복전압을 더 크게 만든다.

즉, 도시한 불균일한 두께를 가지는 절연막의 구조에 따라, 전형적인 MOS 구조에서 트랜스퍼 트랜지스터 게이트를 일반 게이트로 확산노드(403)를 소스로 보았을 때 트랜스퍼 트랜지스터의 턴온 전압을 인가해도 항복전압을 넘지 못해 게이트 채널에 전자가 넘어가지 않게 된다.

트랜스퍼 트랜지스터의 절연막에서 두꺼운 영역(407)에 해당하는 면적은 트랜스퍼 트랜지스터의 채널 형성이 안 되는 영역이므로 트랜스퍼 트랜지스터의 채널 용량을 작게 만들므로 얇은 영역(406)의 에지 효과(edge effect)에 의해 확산 영역에서 트랜스퍼 트랜지스터의 채널로 전하가 이동하지 않는 한도 내에서 가능한 확산노드 쪽에 최소의 면적으로 형성하는 것이 바람직하다.

트랜스퍼 트랜지스터의 게이트 절연막이, 유전율이 서로 다른 2가지 이상의 물질로 구성되어 있는 경우에도, 실리콘 산화막으로 환산한 두께인 EOT(equivalent oxide thickness)를 기준으로 확산 노드쪽이 포토다이오드 쪽보다 더 두꺼운 게이 트 절연막을 가지도록 구현하면, 본 실시예의 사상에 따른 구조를 가지게 된다. 이 경우 도 3c에 도시한 바와 같이, 유전율이 작은 물질(407")과 유전율이 큰 물질(406")을 부분적으로 사용하거나 도시하지는 않았지만, 전체 게이트 절연막 두께에서 유전율이 서로 다른 물질이 차지하는 비율을 달리함으로써, 물리적으로 동일한 두께를 가지는 게이트 절연막이더라도, EOT를 기준으로 확산 노드쪽이 더 두꺼운 게이트 절연막(406", 407")을 형성할 수 있다.

도 3d의 감광 픽셀은 상기 확산 노드 영역과 상기 트랜스퍼 트랜지스터의 채널 영역 사이에 위치하며, 그 상부에 상기 트랜스퍼 트랜지스터의 게이트 전극이 존재하지 않는 간극 영역(509)을 가진다.

도시한 트랜스퍼 트랜지스터는 게이트 전극(505)과 게이트 절연막(506), 측면절연막(507,508), 기판(501)으로 이루어져 있으며, 포토다이오드 영역은 포토다이오드 도핑 영역(502)과 표면 도핑 영역(504)으로 이루어져 있다. 트랜스퍼 트랜지스터 게이트 전극(505)과 확산노드(503)는 측면절연막(508)에 의해 분리되어 측벽절연막(508) 하부의 채널 영역에 간극 영역(509)을 형성한다. 상기 간극 영역(509)이 트랜스퍼 트랜지스터의 채널과 확산 노드(503)를 공핍영역으로 분리시키는 역할을 한다. 즉, 트랜스퍼 트랜지스터의 게이트에 턴온전압이 인가되어도 게이트 전극(505)와 확산노드(503)가 분리되어 있으므로 확산 노드내의 전하가 트랜스퍼 트랜지스터의 채널로 방출되지 않는다.

바람직하게는 게이트 절연막(506) 형성과 게이트 전극(505)의 규정 이후 게이트 전극(505)과 확산노드(503)사이에 행해지는 소스 드레인 확장 이온주입을 하 지 않고 측벽절연막(508)을 형성하고 n타입 불순물로 확산노드(503) 형성을 위한 이온주입을 따로 실시하여 구현한다. 이때 게이트 전극의 규정과 측벽절연막(508)의 두께를 조절함으로써 게이트 전극(505)와 확산노드(503)가 분리된 간극 영역(509)의 크기를 조절할 수 있다.

간극 영역(509)의 크기는 포토다이오드의 리셋과 트랜스퍼시 트랜스퍼 트랜지스터의 채널에 존재하는 전하가 확산노드(503)로 잘 이동할 수 있도록, 확산노드(503)에 의한 측면 전기장이 채널에 영향을 미침 동시에 게이트 전극(505)의 에지 효과에 의해 확산노드(503) 내부의 전하가 트랜스퍼 트랜지스터 채널로 방출되지 않도록 적절한 조절이 필요함은 자명하다.

트랜스퍼 트랜지스터의 측벽절연막을 이용하지 않고 상기 간극 영역을 형성하는 다른 방법으로는, 별도의 포토마스크를 사용하여 상기 트랜스퍼 트랜지스터의 게이트 전극과 확산노드가 분리되도록 제작하는 방법이 있다.

특정한 동작전압 하에서, 트랜스퍼 트랜지스터의 채널과 확산노드 사이의 공핍영역은 게이트 전극물질의 일 함수를 부분적으로 조절함으로써 형성될 수 있다. 도 3e에 도시한 바와 같이, 트랜스퍼 트랜지스터의 채널형성 영역이 p타입의 불순물로 도핑되고, 확산 노드가 n타입의 불순물로 도핑된 경우, 통상적으로 n타입으로 높게 도핑된 폴리 실리콘이 게이트 전극물질로 사용되고, 도시된 바와 같이 포토다이오드와 근접한 부분의 게이트 전극 물질(505'a)의 일함수보다 확산 노드와 인접한 게이트 전극 물질(505'b)의 일함수가 클 경우, 채널 도핑 농도가 커지거나 게이 트 절연막의 두께가 두꺼워진 것과 같이 기판(501')과 게이트 전극 물질(505'b)의 일함수 차에 의해 확산 노드의 항복전압이 커지게 된다.

극적인 예로, 도 3e의 구조에서 505'a가 n타입으로 높게 도핑된 폴리 실리콘이고 505'b가 p타입으로 높게 도핑된 폴리 실리콘이라면 게이트 전극 물질 사이의 일함수 차는 약 1V이상이 되고, 따라서 505'a 하부의 채널 형성 영역에 해당하는 기판 영역보다 505'b 하부의 채널 형성 영역(509')에 해당하는 기판 영역의 항복 전압이 약 1V이상 증가하게 된다.

게이트 전극 물질들의 일함수 차이는 특정 트랜스퍼 게이트 동작전압 하에서 확산 영역과 인접한 트랜스퍼 트랜지스터의 하부에 채널이 형성되지 않아 채널 영역과 확산 노드를 분리시킬 수 있는 값 이상이어야 한다. 상기 제안된 구조에 사용될 수 있는 게이트 전극 물질들로, 불순물 도핑을 이용한 전극 물질 이라면 불순물의 도핑 농도를 달리하여 일함수의 차를 만들 수 있으며, 2 가지 이상의 물질로 구성된 전극물질이라면 전극 물질을 이루는 구성재료의 몰 분율을 달리하여 원하는 일함수의 차를 만들 수 있다. 또한, 도 3e에서 구분된 두 게이트 전극(505'a, 505'b)을 구성하기 위한 기본 전극 물질 자체를 서로 다르게 하여 제작함으로써, 원하는 일함수의 차를 만들 수 있다.

도 3a 내지 3e에 있어서, 공핍 영역(409, 409', 409", 509, 509')에 해당하는 기판의 불순물의 농도가 기판(substrate)의 농도와 같거나, 트랜스퍼 트랜지스터의 채널 형성 부분에 해당하는 부분의 기판의 불순물의 농도와 같은 구조를 가질 수 있다.

(실시예 3)

본 실시예의 감광 픽셀은, 포토다이오드의 전하가 트랜스퍼 트랜지스터의 채널로 이동할 때의 포텐셜 배리어를 일정하게 하기 위한 포텐셜 조절 구조를 가진다.

포토다이오드의 리셋이나 트랜스퍼 수행시 포토다이오드와 트랜스퍼 트랜지스터의 채널 사이에 포텐셜 배리어가 존재하는데 실제 포토다이오드에서 트랜스퍼 트랜지스터로 이동하는 전하가 느끼는 포텐셜 배리어의 크기는 트랜스퍼 트랜지스터의 턴온 전압과 그 전압의 인가방법, 트랜스퍼 트랜지스터와 확산노드의 커플링 캐패시티(coupling capacity)의 크기, 트랜스퍼 트랜지스터의 턴온시 채널 평형 전하의 양, 포토다이오드의 웰 캐패시티에 해당하는 전하의 양, 확산노드에서 트랜스퍼 트랜지스터 채널로 방출되는 전하의 양 등에 의해 변화된다. 이와같이 트랜스퍼 트랜지스터 채널의 공핍정도나 확산노드의 전압변화에 따른 포텐셜 배리어의 변화를 억제하기 위한 구조의 실시예들은 도 4a 및 4b에 도시한 바와 같다.

도 4a에 도시한 감광 픽셀은, 상기 트랜스퍼 트랜지스터의 기판과 인접한 상기 포토다이오드의 내부 도핑 영역(602)의 측면에 형성되며, 상기 트랜스퍼 트랜지스터의 기판과 동일한 타입으로 더 높게 도핑된 포텐셜 조절 도핑 영역(607)을 구비한다.

도 4a의 트랜스퍼 트랜지스터는, 게이트 전극(605)과 게이트 절연막(606), 기판(601)으로 이루어져 있으며, 포토다이오드 영역은 포토다이오드 내부 도핑 영역(602)과 표면 도핑 영역(604)으로 이루어져 있다. 포텐셜 조절 도핑 영역(607)은 포토다이오드의 트랜스퍼 트랜지스터와 인접한 측면에 기판(601)과 같은 도핑물질로 도핑된 영역으로 기판의 농도보다는 높고 표면 도핑 영역(604)의 도핑 농도보다 낮거나 같은 농도를 가진다.

바람직하게 포텐셜 조절 도핑 영역(607)은, 표면 도핑 영역(604)과 분리되어 있으며, 트랜스퍼 트랜지스터 채널의 공핍정도나 확산노드(603)의 전압변화에 따라 포토다이오드의 전하가 트랜스퍼 트랜지스터의 채널로 이동할 때 느끼는 포텐셜 배리어를 일정한 값으로 만드는 역할을 한다. 상기 구조에서 확산노드(603)에서 트랜스퍼 트랜지스터의 채널로 전하가 방출되지 않을 경우 트랜스퍼 트랜지스터의 특정한 게이트 턴온 전압에서 리셋과 트랜스퍼후 포토다이오드에 남아있는 전하의 양이 같게 된다.

도 4b의 감광 픽셀은, 포토다이오드와 트랜스퍼 트랜지스터 채널사이에 존재하는 포텐셜 배리어의 변화를 억제하기 위해 포토다이오드의 측면이 아닌 트랜스퍼 트랜지스터의 채널과 평행한 면으로 기판(701)의 도핑물질과 같은 물질로 도핑된 포텐셜 조절 도핑 영역(707)을 구비한다.

포텐셜 조절 도핑 영역(707)은 기판의 농도보다는 높고 표면 도핑 영역(704)의 도핑 농도보다 낮거나 같은 농도를 가지며, 바람직하게는 표면 도핑 영역(704)과 분리되어 있다. 포텐셜 조절 도핑 영역(707)은 포토다이오드의 리셋이나 트랜스 퍼시 포텐셜 배리어를 일정하게 만드는 역할을 하여, 도시한 감광 픽셀은 특정한 트랜스퍼 트랜지스터의 턴온전압에서 확산노드(703)의 전압과 관계없이 더욱 효과적인 리셋과 트랜스퍼를 수행하게 한다.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

상기 구성에 따른 본 발명의 이미지 센서를 실시함에 의해, 낮은 동작 전압 환경에서도 암전류 및 고정패턴 잡음, 채널에서의 클락 피드 쓰루등을 효과적으로 억제할 수 있는 효과가 있다.

또한, 본 발명은 완전 공핍구조 포토다이오드이거나 완전 공핍구조가 아닌 포토다이오드이거나 공정변수에 민감하지 않고, 동작 전압, 전압의 인가방식등과 무관하게 포토다이오드의 리셋과 트랜스퍼가 일정하게 수행되어 공정과 구동방법이 용이한 효과가 있다.

또한, 본 발명은 이미 사용 중인 공정을 바탕으로 구현 가능하므로 종래 기술로부터 개선이 용이한 효과도 있다.

Claims (26)

1. 광에 의해 생성되는 광 유발 전하를 생성하는 포토 다이오드; 및

   상기 광 유발 전하를 확산 노드로 전달하기 위한 트랜스퍼 트랜지스터를 포함하되,

   상기 트랜스퍼 트랜지스터의 게이트에 턴온전압이 인가되었을 때 상기 트랜스퍼 트랜지스터의 채널 영역과 확산 노드 영역을 공핍 영역으로 분리시키기 위한 공핍 유발 구조를 더 포함하고,

   상기 공핍 유발 구조는 상기 확산 노드 영역과 상기 트랜스퍼 트랜지스터의 채널 영역 사이에 위치하며, 상기 확산 노드 영역의 도핑 타입과 반대 타입으로 도핑된 공핍 유발 도핑부인 것을 특징으로 하는 감광 픽셀.
2. 삭제
3. 삭제
4. 제1항에 있어서, 상기 공핍 유발 도핑부는,

   확산 노드와 트랜스퍼 트랜지스터 채널사이에 불순물 이온주입을 통해 형성된 것을 특징으로 하는 감광 픽셀.
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 광에 의해 생성되는 광 유발 전하를 생성하는 포토 다이오드; 및

    상기 광 유발 전하를 확산 노드로 전달하기 위한 트랜스퍼 트랜지스터를 포함하되,

    상기 포토 다이오드의 전하가 트랜스퍼 트랜지스터의 채널로 이동할 때의 포텐셜 배리어를 일정하게 하기 위한 구조로서,

    상기 트랜스퍼 트랜지스터의 기판과 인접한 상기 포토 다이오드의 내부 도핑 영역의 측면에 형성되며, 상기 트랜스퍼 트랜지스터의 기판과 동일한 타입으로 상기 기판보다 더 높은 농도로 도핑된 도핑 영역

    을 더 포함하는 것을 특징으로 하는 감광 픽셀.
26. 광에 의해 생성되는 광 유발 전하를 생성하는 포토 다이오드; 및

    상기 광 유발 전하를 확산 노드로 전달하기 위한 트랜스퍼 트랜지스터를 포함하되,

    상기 포토 다이오드의 전하가 트랜스퍼 트랜지스터의 채널로 이동할 때의 포텐셜 배리어를 일정하게 하기 위한 구조로서,

    상기 트랜스퍼 트랜지스터의 채널 하부에 상기 채널과 평행하게 형성되며, 상기 트랜스퍼 트랜지스터의 기판과 동일한 타입으로 상기 기판보다 더 높은 농도로 도핑된 도핑 영역

    을 더 포함하는 것을 특징으로 하는 감광 픽셀.

Images