KR100813800B1

KR100813800B1 - 암전류 특성과 전하저장능력을 향상시킨 이미지센서 및 그제조방법

Info

Publication number: KR100813800B1
Application number: KR1020010082660A
Authority: KR
Inventors: 이경락
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2001-12-21
Filing date: 2001-12-21
Publication date: 2008-03-13
Also published as: KR20030052639A

Abstract

본 발명은 버퍼레이어를 이용하여 p⁰ 영역을 형성함으로써, 암전류감소와 saturation 특성을 향상시킨 이미지센서에 관한 것으로 이를 위한 본 발명은, 필드절연막이 형성된 반도체층 상에 게이트전극을 형성하는 단계; 상기 반도체층 내에 상기 게이트전극의 일측에지와 상기 필드절연막의 에지에 정렬되는 제2 도전형의 제1 도핑영역을 형성하는 단계; 상기 게이트전극의 양측벽에 스페이서를 형성하는 단계; 상기 반도체층 내에 상기 게이트전극의 타측에 형성된 스페이서에 정렬되는 제2 도전형의 제2 도핑영역을 형성하는 단계; 및 상기 필드절연막의 에지를 감싸면서 상기 제1 도핑영역내에 형성된 제1 도전형의 제3 도핑영역을 형성하는 단계를 포함하여 이루어진다.

이미지센서, 암전류, saturation 특성, 포토다이오드

Description

암전류 특성과 전하저장능력을 향상시킨 이미지센서 및 그 제조방법{Image sensor with improved dark current and saturation characteristic and the method for fabricating the same}

도1은 시모스 이미지센서의 단위화소 회로도,

도2는 도2는 종래의 트랜스퍼게이트와 포토다이오드부분의 단면도,

도3 내지 도6은 본 발명에 따른 이미지센서의 제조공정을 도시한 도면,

도7a는 종래기술에 따른 p⁰ 영역의 도핑프로파일을 도시한 도면,

도7b는 본 발명에 따른 p⁰ 영역의 도핑프로파일을 도시한 도면.

*도면의 주요부분에 대한 부호의 설명*

40 : p형 기판 41 : p 에피층

42 : 필드절연막 43 : 채널스톱영역

44 : 게이트전극 45 : n^- 영역

46 : 스페이서 47 : 플로팅확산영역

48 : 버퍼레이어 49 : 마스크

50 : p⁰ 영역

본 발명은 이미지센서에 관한 것으로 특히, p⁰ 영역 형성시, 버퍼레이어 (buffer layer)를 사용하여 p⁰ 영역의 두께를 조절하여 이미지센서의 특성을 향상시킨 발명이다.

일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 시모스 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.

CCD(charge coupled device)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그날 프로세싱 회로를 CCD 칩내에 구현 할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조기술을 이 용한 CMOS 이미지센서의 개발이 많이 연구되고 있다.

CMOS 이미지센서는 단위 화소(Pixel) 내에 포토다이오드와 모스 트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조기술을 이용하므로 전력 소모도 적고 마스크 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원칩화가 가능하여 차세대 이미지센서로 각광을 받고 있으며, DSC(Digital Still Camera), PC Camera, 모빌카메라 등의 많은 응용부분에 사용되고 있다.

도1은 통상의 CMOS 이미지센서 단위 화소(Unit Pixel) 회로도로서, 1개의 포토다이오드(PD)와 4개의 NMOS 트랜지스터로 구성되고, 4개의 NMOS 트랜지스터는 포토다이오드(PD)에서 모아진 광전하를 플로팅확산영역 (FD)로 운송하기 위한 트랜스퍼게이트(Tx)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여, 플로팅확산영역(FD)을 리셋시키기 위한 리셋게이트 (Rx)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브게이트(Dx), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트게이트(Sx)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터가 형성되어 있다.

도2는 포토다이오드 영역과 트랜스퍼게이트(Tx)의 단면구조를 도시한 도면으로, 포토다이오드를 p/n/p형 포토다이오드로 구성한 경우이다. 도2를 참조하면 p/n/p형 포토다이오드는 p⁺ 기판(20)에 에피택셜 성장된 p형 에피층(21)이 형성되고, p형 에피층(21) 내부에 n^- 영역(25)이 형성되고, 이 n^- 영역(25) 상부와 p형 에피층(21) 표면 하부에 p⁰영역(28)이 형성되어 구성된다.

상기한 구조의 포토다이오드의 n^-영역(25)과 p영역(p⁰영역, p 형 에피층) 간에 역바이어스가 걸리면, n^-영역(25)과 p영역의 불순물 농도가 적절히 배합되었을 때 n^-영역(25)이 완전공핍(Fully Depletion)되게 되면서 n^-영역(25) 하부에 존재하는 p형 에피층(21)과 n^-영역(25) 상부에 존재하는 p⁰영역(28)으로 공핍영역이 확장되는 바, 도펀트농도가 상대적으로 낮은 p형 에피층(21)으로 보다 많은 공핍층 확장이 일어난다.

이와같은 공핍영역은 입사하는 빛에 의해 생성된 광전하를 축적, 저장할 수 있어 이를 이용하여 이미지 재현에 사용하게 된다.

필드절연막(22)과 채널스톱영역(23)을 형성된 p형 에피층(21) 상에는 트랜스퍼게이트(24)와 게이트 스페이서(26)가 형성되어 있으며, 트랜스퍼게이트(Tx)의 타측단 기판에는 플로팅확산영역(Floating Diffusion:FD) (27)이 형성되어 있다. 필드절연막(22)의 하부에는 형성된 채널스톱영역(23)은 B₁₁ 을 이용하여 형성된다.

이와 같은, 종래의 이미지센서에서는 암전류에 의한 성능저하와 전하저장능력이 문제점으로 지적되었는데 암전류에 대해 설명하면 다음과 같다.

암전류란 빛이 전혀 없는 상태에서도 포토다이오드에서 플로팅확산영역으로 이동하는 전자에 의해 생성되는데 이러한 암전류는 주로 실리콘 표면근저, p⁰/n^- 경계 또는 n^- 영역에 분포하는 각종 결함들(line defect, point defect, etc) 이나 댕글링 본드(Dangling bond)에서 비롯된다고 보고되고 있으며, 암전류는 저조도 (low illumunation) 환경에서는 심각한 문제를 야기할 수도 있다.

도2에 도시된 시모스 이미지센서에서 표시가 된 부분(29)은 암전류를 유발하는 필드절연막과 활성영역사이의 경계를 나타내고 있다. 이 부분에는 결함(defect)이나 댕글링본드의 수가 많기 때문에 암전류가 유발되는 주요한 영역이며 암전류는 현재 시모스 이미지센서의 수율(yield)을 저하시키는 주요 요인중의 하나이다.

만일, p⁰ 영역(28)을 깊게 형성한다면, p⁰ 영역(28)이 필드절연막(22)의 엣지부분에 존재하는 결함부분을 감싸면서 형성되게 되므로 암전류를 감소시키는 효과를 거둘 수 있지만, 깊어진 p⁰ 영역(x →x') 만큼 n^- 영역(25)의 크기가 줄어들게 되는(y 감소) 단점이 있다.

n- 영역(25)이 감소하게 되면 그에 따라 공핍층의 크기도 감소하게 되어, 빛에 의해 생성된 광전하를 저장할 수 있는 전하저장능력이 저하된다(Saturation 특성감소).

본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 암전류를 감소시키는 동시에 전하저장능력을 향상시킨 이미지센서 제조방법을 제공함을 그 목적으로 한다.

상기한 목적을 달성하기 위한 본 발명은, 필드절연막이 형성된 반도체층 상에 게이트전극을 형성하는 단계; 상기 반도체층 내에 상기 게이트전극의 일측에지와 상기 필드절연막의 에지에 정렬되는 제2 도전형의 제1 도핑영역을 형성하는 단계; 상기 게이트전극의 양측벽에 스페이서를 형성하는 단계; 상기 반도체층 내에 상기 게이트전극의 타측에 형성된 스페이서에 정렬되는 제2 도전형의 제2 도핑영역을 형성하는 단계; 및 상기 필드절연막의 에지를 감싸면서 상기 제1 도핑영역내에 형성된 제1 도전형의 제3 도핑영역을 형성하는 단계를 포함하여 이루어진다.

본 발명은 p⁰ 이온주입시 버퍼레이어를 이용하여 p⁰ 이온주입영역의 두께를 달리 형성하여 암전류 특성과 전하저장능력을 동시에 향상시킨 발명이다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.

도3 내지 도6은 본 발명에 따른 이미지센서 제조공정을 도시한 도면이고 도7a 와 도7b는 종래기술과 본 발명에 따라 형성된 p⁰ 영역의 도핑 프로파일을 각각 도시한 도면으로, 이를 참조하여 설명하면, 먼저 도3에 도시된 것처럼 트랜스퍼게이트(44), n- 영역(45), 스페이서(46) 및 플로팅확산영역(47)을 형성한다.

즉, 필드절연막(42)과 채널스톱이온주입영역(43)이 형성된 p형 반도체층(41)에 폴리실리콘과 텅스텐실리사이드를 연속적으로 도포하고 식각하여 트랜스퍼게이트(44)를 형성한다.

이때, 상기 반도체층은 고농도의 p형 기판(40)상에 저농도의 p형 에피층(41)으로 구성되어 있다. 이와 같이 구성하는 이유는 첫째, 저농도의 p형 에피층이 존재하므로 크고 깊게 저전압 포토다이오드에서의 공핍영역(Depletion region)을 증가시킬 수 있어 광전하를 모으기 위한 저전압 포토다이오드의 능력(ability)을 증가시킬 수 있기 때문에 광감도를 개선할 수 있다.

트랜스퍼게이트(44)를 형성한 이후에, n^- 영역(45)을 형성하고 게이트 스페이서(46) 및 플로팅확산영역(47)을 형성한다. 플로팅확산영역(47)을 형성하기까지는 종래와 동일한 기술을 사용한다.

이후에, 버퍼레이어(48)를 도4에서 처럼, 기판 전면에 형성하는데, 본 발명에서는 800 ∼ 900Å의 두께를 갖는 산화막을 이용하거나 또는 반사방지막(Anti Reflection coating)으로 사용되는 산화질화막 계열을 막이나 또는 산화질화막과 산화막을 적층하여 사용할 수도 있다.

p⁰ 이온주입시, 이온주입에너지가 100 KeV 인 경우에는, 프로젝션 레인지(Projection Range : Rp)가 1000Å 정도이므로 버퍼레이어(48) 하부의 p⁰ 영역의 깊이가 100 ∼ 200Å 정도가 되도록 버퍼레이어(48)의 두께는 800 ∼ 900Å 정도로 설정한다.

종래에는, p⁰ 이온주입 수행시에 이온주입에너지는 30 KeV 정도로 수행하였으나 본 발명에서는 100 KeV 정도의 고에너지 이온주입공정을 진행하여 필드절연막 부근의 결함부분을 감싸면서 p⁰ 영역이 형성되도록 한다.

필드절연막(42) 부근 이외의 나머지 부분은 버퍼레이어(48)가 완층역할을 하게되므로, 후속으로 형성될 p⁰ 영역의 깊이는 100 ∼ 200Å가 되어 n^- 영역(45)의 크기를 감소시키지 않게 된다.

다음으로 도4에서 처럼, 기판 전면에 형성된 버퍼레이어(48)중에서 일정부분의 버퍼레이어만 제거하기 위하여 마스크(49)를 형성한다. 필드절연막(42)의 엣지부분에서 0.1 ∼ 0.15㎛ 정도 떨어진 부분의 버퍼레이어(48)는 도5에 도시된 바와 같이 제거한다.

이 부분의 마스크를 제거하게 되면, 후속 p⁰ 이온주입시에 필드절연막(42)의 엣지부분에서는 p⁰ 영역의 깊이가 깊어져서 암전류가 발생할 가능성이 있는 결함부분을 감싸면서 형성되게 된다.

다음으로 도6에서 처럼, p⁰ 이온주입영역(50)을 형성하는데, 필드절연막(42) 부근에 형성된 p⁰ 이온주입영역(50)은, 버퍼레이어(48)의 완충역할이 없으므로 채널스톱영역(43)과 함께 댕글링 본드(dangling bind)등의 결함부분이 존재하는 필드절연막(42) 부근을 감싸면서 형성된다.

p⁰ 이온주입은, 블랭킹 이온주입을 이용하여 형성되는데, 블랭킹(Blanking) 이온주입이란 마스크 없이 웨이퍼 전면에 이온주입을 실시하는 것을 말하며, 이온의 농도나 이온주입 에너지를 적절히 조절하여 해당영역 이외의 지역에는 별 영향이 없도록 조절할 수 있다.

이후에, 버퍼레이어(48)는 후속공정을 통하여 제거되고 이미지센서를 제조하기 위한 나머지 공정이 수행된다.

도7a 내지 도7b는 종래기술에 따른 p⁰ 영역의 도핑프로파일과 본 발명에 따른 p⁰ 영역의 도핑프로파일을 도시한 도면으로, 종래와 비교하여 보면, 필드절연막 부근을 제외한 포토다이오드 영역에서, 본 발명에 따른 p⁰ 이온주입영역의 깊이가 얕아졌음을 알수 있다.

이와 같이 필드절연막 부근의 p⁰ 영역은 필드절연막을 감쌀정도로 두껍게 형성하고 그 이외의 부분은 버퍼레이어를 이용하여 얇게 형성함으로써, 암전류 특성과 전하저장능력의 향상을 동시에 이룰 수 있다.

본 발명의 일실시예에서는 시모스 이미지센서를 일례로 들어 설명하였으나, 본 발명은 포토다이오드를 사용하는 모든 이미지센서에 적용될 수 있다.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

본 발명을 이미지센서에 적용하게 되면 암전류의 감소와 전하저장능력의 향상을 동시에 이룰 수 있어, 고에너지 이온주입에 따른 saturation 특성저하를 방지할 뿐아니라 이미지센서의 특성을 향상시키는 효과가 있다.

Claims

필드절연막이 형성된 반도체층;

상기 필드절연막의 에지에 정렬되면서 상기 반도체층 내에 형성된 제2 도전형의 제1 도핑영역;

상기 필드절연막의 에지를 감싸는 제1 영역과 상기 제1 영역보다 상기 반도체층의 표면으로부터의 깊이가 작은 제2 영역으로 이루어지며, 상기 제1 도핑영역내에 형성된 제1 도전형의 제2 도핑영역을 포함하되,

상기 제1 도핑영역에서 완전공핍이 이루어짐을 특징으로 하는 이미지센서.
삭제
필드절연막이 형성된 반도체층 상에 게이트전극을 형성하는 단계;

상기 반도체층 내에 상기 게이트전극의 일측에지와 상기 필드절연막의 에지에 정렬되는 제2 도전형의 제1 도핑영역을 형성하는 단계;

상기 게이트전극의 양측벽에 스페이서를 형성하는 단계;

상기 스페이서를 포함하는 기판 전면에 버퍼레이어를 형성하는 단계;

상기 필드절연막의 에지 부분의 상기 버퍼레이어를 선택적으로 식각하는 단계; 및

결과물상에 제1 도전형의 불순물을 이온주입하여, 상기 필드절연막의 에지 부분을 감싸는 제1 영역과 상기 제1 영역보다 상기 반도체층의 표면으로부터의 깊이가 작은 제2 영역으로 이루어지는 제2 도핑영역을 형성하는 단계

를 포함하는 이미지센서의 제조방법.
제3항에 있어서,

상기 버퍼레이어의 두께는 800 ∼ 900Å인 것을 특징으로 하는 이미지센서의 제조방법.
제3항에 있어서,

상기 버퍼레이어는 산화막 또는 산화질화막 또는 이들을 적층하여 사용하는 것을 특징으로 하는 이미지센서의 제조방법.
제3항에 있어서,

상기 제1 도전형의 불순물을 이온주입할 때, 이온주입에너지는 80 ∼ 120 keV 를 사용하는 것을 특징으로 하는 이미지센서의 제조방법.
삭제
제3항에 있어서,

상기 반도체층은 상기 반도체층의 도펀트 보다 높은 농도의 도펀트를 갖는 반도체 기판 상에 에피택셜 성장된 층인 것을 특징으로 하는 이미지센서의 제조방법.
제3항에 있어서,

상기 제1 도전형 내지 제2 도전형은 상보적인 p형 또는 n형인 것을 특징으로 하는 이미지센서의 제조방법.