KR100700270B1

KR100700270B1 - 시모스 이미지센서 및 그 제조방법

Info

Publication number: KR100700270B1
Application number: KR1020010073034A
Authority: KR
Inventors: 이원호
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2001-11-22
Filing date: 2001-11-22
Publication date: 2007-03-26
Also published as: KR20030042308A

Abstract

본 발명은 시모스 이미지센서 및 그 제조방법에 관한 것으로 종래와 같은 데드존 특성을 가지면서도 암전류의 발생을 억제한 것으로 이를 위한 본 발명은 시모스 이미지센서에 있어서, 반도체 기판상에 형성된 트랜스퍼트랜지스터의 게이트; 상기 게이트의 일측에 위치한 상기 반도체 기판 내부에 형성되되 엘디디 구조를 갖는 N^- 불순물영역; 상기 N^- 불순물영역의 상부와 상기 반도체 기판의 표면사이에 형성된 P⁰ 불순물영역; 상기 게이트전극의 타측에 형성된 플로팅확산영역을 포함하여 이루어진다.

시모스 이미지센서, 암전류, 엘디디, 포토다이오드, 데드존

Description

시모스 이미지센서 및 그 제조방법{CMOS Image sensor and the method for fabricating thereof}

도1은 종래의 시모스 이미지센서의 단위화소 회로도

도2는 종래의 시모스 이미지센서에서 포토다이오드와 트랜스퍼트랜지스터 및 플로팅확산영역의 단면을 도시한 도면

도3은 N^- 불순물영역 형성시 경사이온주입의 유무에 따른 포텐셜의 변화를 도시한 도면

도4 내지 도9는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조공정을 도시한 도면

*도면의 주요부분에 대한 부호의 설명*

21 : 반도체 기판 22 : 반도체층

23 : N^- 불순물영역 24 : P⁰ 불순물영역

25 : 필드산화막 26 : 플로팅확산영역

27 : 트랜스퍼트랜지스터 28 : 스페이서

30 :

본 발명은 시모스 이미지센서 및 그 제조방법에 관한 것으로 특히, 트랜스퍼 트랜지스터(Transfer Transistor)에도 LDD (Lightly Doped Drain) 구조를 적용하여 데드존 특성을 확보하면서도 암전류(Dark current)의 발생을 억제한 발명이다.

일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 시모스(Complementary MOS) 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.

CCD(charge coupled device)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그날 프로세싱 회로를 CCD 칩내에 구현 할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조기술을 이 용한 CMOS 이미지센서의 개발이 많이 연구되고 있다. CMOS 이미지센서는 단위 화소(Pixel) 내에 포토다이오드와 모스트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조기술을 이용하므로 전력 소모도 적고 마스크 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원칩화가 가능하여 차세대 이미지센서로 각광을 받고 있다.

도1은 통상의 CMOS 이미지센서 단위 화소(Unit Pixel) 회로도로서, 1개의 포토다이오드(PD)와 4개의 NMOS 트랜지스터로 구성되고, 4개의 NMOS 트랜지스터는 포토다이오드(PD)에서 모아진 광전하를 플로팅확산영역(FD) 으로 운송하기 위한 트랜스퍼트랜지스터(Tx)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(FD)를 리셋시키기 위한 리셋트랜지스터 (Rx)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브트랜지스터(Dx), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트트랜지스터(Sx)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터가 형성되어 있다.

종래의 시모스 이미지센서에서 드라이버트랜지스터(Tx)와 셀렉트트랜지스터 (Sx)에는 증가형(Enhancement mode) 트랜지스터를 사용하고 LDD(Lightly Doped Drain)구조를 적용하였으며 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)에는 공핍형(Depletion mode) 트랜지스터를 사용하며 LDD 구조는 적용하지 않았다.

도2는 종래기술에 따라 형성된 포토다이오드 영역과 트랜스퍼트랜지스터(Tx) 및 플로팅확산영역(26)의 단면구조를 도시한 도면으로, 포토다이오드를 P/N/P형 포토다이오드로 구성한 경우이다. 도2를 참조하면 P/N/P형 포토다이오드는 P⁺ 기판(21)에 에피택셜 성장된 P형 에피층(22)이 형성되고, P형 에피층(22) 내부에 N^- 불순물영역(23)이 형성되고, 이 N^- 불순물영역(23) 상부와 P형 에피층(22) 표면 하부에 P⁰불순물영역(24)이 형성되어 구성된다. 게이트(27)의 타측단 기판에는 플로팅확산영역(Floating Diffusion : FD)(26)이 형성되며 트랜스퍼트랜지스터(Tx)는 표면채널 (surface channel)을 갖는다.

이러한 구조를 갖는 포토다이오드의 N^-불순물영역(23)과 P영역(P⁰불순물영역, P 에피층) 간에 역바이어스가 걸리면, N^-불순물영역(23)과 P영역의 불순물 농도가 적절히 배합되었을 때 N^-불순물영역(23)이 완전공핍(Fully Depletion)되게 되면서 N^-불순물영역(23) 하부에 존재하는 P형 에피층(22)과 N^-불순물영역(23) 상부에 존재하는 P⁰불순물영역(24)으로 공핍영역이 확장되는바, 도펀트농도가 상대적으로 낮은 P형 에피층(22)으로 보다 많은 공핍층 확장이 일어난다. 이와같은 공핍영역은 입사하는 빛에 의해 생성된 광전하를 축적, 저장할 수 있어 이를 이용하여 이미지 재현에 사용하게 된다.

이와 같은 종래의 시모스 이미지센서는 데드존(deadzone)의 마진(margin) 확 보를 위해 깊은 N^- 불순물영역(23)을 형성할 때에 경사이온주입과 로테이션 4 스킴(scheme)을 적용하고 있는데 로테이션 4 스킴(scheme)이란 경사이온주입이 골고루 되도록 웨이퍼 (wafer)를 90°만큼씩 4번 회전시키는 공정을 말한다.

도2에 도시된 점선으로 표시된 N^- 불순물영역(23)은 경사이온주입으로 N^- 불순물영역(23)을 형성했을 때의 모습을 도시한 것이고 실선으로 표시한 N^- 불순물영역(23')은 경사이온주입을 사용하지 않고 형성된 N^- 불순물영역을 도시한 것이다.

경사이온주입으로 N^- 불순물영역(23)을 형성하게 되면 도2에 도시된 바와 같이 N^- 불순물영역(23)이 게이트와 일부 중첩(overlap)되어 형성되므로 유효채널길이 (effective channel length)가 짧아지게 되어 많은 전류를 흘려보낼수 있게 된다. 이러한 특성은 시모스 이미지센서에서 데드존 특성을 향상시키는데 도움을 준다.

데드존은 시모스 이미지센서가 반응하지 않는 시간간격을 의미하는 것으로, 더욱 상세하게는 시모스 이미지센서가 빛에 노출된 순간과 이에 대응하는 응답이 출력되는 순간 사이의 시간간격을 의미하는 것이다.

데드존이 작다는 것은 이러한 시간간격이 짧다는 것으로, 이는 이미지센서의 반응속도가 빠른 것을 의미한다. 데드존 특성은 N^- 불순물영역(23)을 경사이온주입법으로 형성하여 채널길이를 짧게함으로써 향상시킬 수 있는데, 이러한 데드존 특성은 후술할 암전류 특성과 트레이드오프(trade-off)관계에 있다.

즉, 빠른 시간내에 많은 전류가 흐를 수 있게 하여 이미지센서의 반응속도를 증가시키게 되면 데드존 특성은 향상되나 암전류 또한 증가하는 것을 의미한다.

도3은 경사이온주입으로 N^- 불순물영역을 형성할 경우에 플로팅확산영역(26) 영역과 포토다이오드(PD) 영역사이의 포텐셜 변화를 보인 도면으로, 점선으로 표시한 전위를 참조하면 경사이온주입법을 사용하지 않은 경우(실선으로 표시된 전위)에 비해 포텐셜배리어가 낮아지기 때문에 포토다이오드(PD)에서 플로팅확산영역 (FD)쪽으로 전자의 이동이 더욱 쉽게 될 수 있다.

따라서, 이미지 재현을 위해 사용되는 전자이외에도 암전류 발생에 의한 전자도 쉽게 플로팅확산영역(FD)으로 이동할 수 있어 암전류가 증가된다.

만일, 이미지센서 제조공정에서 암전류에 대한 여유(margin)를 충분히 확보하지 못한다면, 트랜스퍼트랜지스터(Tx)의 표면채널을 통한 시모스 이미지센서의 동작에 있어서 표면에 주로 몰려 분포하는 결함(Dangling Bond, Point defect, line defect, Dislocation, etc)에 의해 유발된 암전류가 증가하게 된다.

종래에는 이와 같이 데드존 확보를 위한 경사이온주입과 이로 인한 암전류의 증가때문에 상당한 정도의 수율저하가 빈번히 발생하였다.

본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 종래와 같은 데드존 특성을 확보하면서도 암전류의 발생을 억제한 시모스 이미지센서 및 그 제조방법을 제공함을 목적으로 한다.

상기한 목적을 달성하기 위한 본 발명은,시모스 이미지센서에 있어서, 반도체 기판상에 형성된 트랜스퍼트랜지스터의 게이트; 상기 게이트의 일측에 위치한 상기 반도체 기판 내부에 형성되되 엘디디 구조를 갖는 N^- 불순물영역; 상기 N^- 불순물영역의 상부와 상기 반도체 기판의 표면사이에 형성된 P⁰ 불순물영역; 상기 게이트전극의 타측에 형성된 플로팅확산영역을 포함하여 이루어지며 또한, 본 발명은 시모스 이미지센서의 제조방법에 있어서, 트랜스퍼트랜지스터의 게이트를 형성하는 단계; 상기 게이트의 일측영역에 엘디디 구조를 형성하기 위한 N^- 불순물영역을 형성하는 단계; 상기 게이트에 스페이서를 형성하는 단계; 상기 게이트의 일측영역에 대응하는 상기 반도체 기판 내부에 N^- 불순물영역을 형성하는 단계; 상기 게이트의 타측영역에 플로팅확산영역을 형성하는 단계; 상기 N^- 불순물영역의 상부와 상기 반도체층의 표면 사이에 P⁰ 불순물영역을 형성하되 상기 N^- 불순물영역이 상기 반도체층의 표면과 격리되도록 P⁰ 불순물영역을 형성하는 단계를 포함하여 이루어진다.

본 발명은 트랜스퍼트랜지스터(Tx)에 LDD 구조를 적용함으로써 종래와 같은 데드존특성을 확보하면서 N^- 이온주입을 무경사(No tilt) 이온주입으로 변경하고 시간이 많이 소요되는 로테이션 공정도 생략함으로써 동일한 전류 특성을 얻음과 동시에 경사 이온주입에 의한 암전류 생성을 억제한 것이다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.

도4 내지 도9는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조공정을 포토다이오드 영역과 트랜스퍼트랜지스터 및 플로팅확산영역을 중심으로 도시함 도면으로 이를 참조하여 설명한다.

먼저, 도4를 참조하면 P형 기판(21)상에 P형 반도체층(22)을 에피택셜 성장시킨 반도체 기판을 준비한다. 이러한 반도체 기판상에 드라이브트랜지스터(Dx)와 셀렉트트랜지스터 (Sx)가 형성될 P형 웰을 형성하고 필드산화막과 채널스톱 영역을 형성한다. (P형 웰은 도4에 미도시 되어있다.)

다음으로 4개의 엔모스 트랜지스터(Tx, Rx, Dx, Sx)의 게이트로 이용될 폴리실리콘을 디파인(define)하고 식각하여 게이트를 형성한다(도4에는 트랜스퍼트랜지스터(Tx)의 게이트만 도시).

이때 본 발명에서는 트랜스퍼트랜지스터(Tx)에 LDD구조를 적용하기 때문에 유효채널길이 (Effective Channel Length)가 짧아지는 것을 감안하여 폴리실리콘 디파인시에 종래에 비해 FICD(Final Inspection Crtical Dimension)를 적정길이(ΔL)만큼 증가시킨다.

다음으로, 도5에 도시된 바와 같이 공핍형(depletion mode) 트랜지스터인 트랜스퍼트랜지스터(Tx)의 게이트(27) 양측에 LDD 구조를 형성하기 위하여 N^- 불순물영역(30)을 얕게 형성한다. 트랜스퍼트랜지스터(Tx)에 적용될 LDD 구조는 증가형(Enhancement mode) 트랜지스터인 드라이버트랜지스터(Dx)와 셀렉트트랜지스터 (Sx)에 사용되는 LDD 구조보다 깊은 R_p(Projected Range)를 갖도록 형성한다.

다음으로, 도6 내지 도7에 도시된 바와 같이 스페이서(28)를 형성한 다음, 포토다이오드를 형성하는데 필요한 N^- 불순물영역(23)을 트랜스퍼트랜지스터(Tx)의 게이트(27) 일측면에 형성한다. 본 발명의 일실시예에서는 N^- 불순물영역(23) 형성을 위한 이온주입시 경사이온주입법을 사용하지 않고 무경사(no tilt) 이온주입법을 사용하며 또한 로테이션 스킴도 적용하지 않는다.

본 발명의 일실시예에선 스페이서(28) 형성후에 N^- 불순물영역(23)이 형성되므로 N^- 불순물영역(23)의 용량이 어느정도 감소될 수가 있는데 이러한 용량감소는 이온주입방법을 무경사이온주입법으로 변경함으로써 불순물이온의 침투깊이 Rp(Projected Range)가 증가하므로 보상되어 질 수 있다. 다음으로, 플로팅확산영역(26)과 소오스/드레인 영역(도면 미도시)을 형성하기 위한 마스크 공정과 N⁺ 이온주입공정을 진행하여 플로팅확산영역(26)과 소오스/드레인 영역(미도시)을 형성한 후, 열공정을 수행한다.

다음으로, 도8에 도시된 바와 같이 포토다이오드를 구성하는 P⁰ 불순물영역 (24)을 N^- 불순물영역(23)상에 형성하기 위한 이온주입을 실시하는데 본 발명의 일실시예에선 경사이온주입법을 사용한다.

도8에 도시된 바와 같은 도핑 프로파일이 나오도록 경사이온주입법을 이용하여 P⁰ 불순물영역(24)을 형성하게 되면 스페이서(28) 아래쪽에 위치하며 P-에피층(22)의 표면과 접촉하고 있는 N^- 불순물영역(23)이 P⁰ 타입으로 도핑된다.

스페이서(28) 아래쪽 위치하며 P-에피층(22)의 표면과 접촉하고 있는 N^- 불순물영역(23)은 댕글링본드를 비롯한 표면결함의 밀도가 높은 영역으로 암전류가 발생하는 주요 원인이 되는 지역이지만, 본 발명의 일실시예에서와 같이 P⁰ 불순물영역(24)을 경사이온주입법으로 형성하여 N^- 불순물영역(23)과 P-에피층(22) 표면을 격리시켜 주면 암전류의 발생도 억제할 수 있게 된다.

위와 같은 공정을 적용하면, LDD 구조와 경사이온주입된 P⁰ 불순물영역(24)에 의해 표면(surface)에서 보다 아래쪽에 트랜스퍼트랜지스터(Tx)의 채널(40)이 형성되며 이를 도9에 도시하였다.

상술한 바와 같이 본 실시예에 따른 시모스 이미지센서는 트랜스퍼트랜지스터(Tx)에 LDD 구조를 적용하고 N^- 불순물영역을 무경사이온주입법으로 형성하며 P⁰ 불순물영역을 경사이온주입법으로 형성함으로써 종래와 같은 데드존 특성을 확보하면서도 암전류의 발생을 억제한 것이다.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

상기와 같은 본 발명은 종래와 같은 데드존 특성을 확보하면서도 암전류의 발생을 억제할 수 있어 이미지센서의 광감도를 유지하면서도 암전류를 억제시켜 수율(yield)의 향상을 이룰 수 있는 효과가 있다.

Claims

시모스 이미지센서에 있어서,

반도체 기판상에 형성된 트랜스퍼트랜지스터의 게이트;

상기 게이트의 일측에 위치한 상기 반도체 기판 내부에 형성되되 엘디디 구조를 갖는 N^- 불순물영역;

상기 N^- 불순물영역의 상부와 상기 반도체 기판의 표면사이에 형성된 P⁰ 불순물영역;

상기 게이트의 타측에 형성된 플로팅확산영역

을 포함하는 시모스 이미지센서.
제1항에 있어서,

상기 P⁰ 불순물영역은 상기 N^- 불순물영역과 상기 반도체 기판표면이 서로 격리되도록 상기 게이트와 일부 중첩되게 형성된 것을 특징으로 하는 시모스 이미지센서.
시모스 이미지센서의 제조방법에 있어서,

트랜스퍼트랜지스터의 게이트를 형성하는 단계;

상기 게이트의 일측영역에 엘디디 구조를 형성하기 위한 N^- 불순물영역을 형성하는 단계;

상기 게이트에 스페이서를 형성하는 단계;

상기 게이트의 일측영역에 대응하는 상기 반도체 기판 내부에 N^- 불순물영역을 형성하는 단계;

상기 게이트의 타측영역에 플로팅확산영역을 형성하는 단계;

상기 N^- 불순물영역의 상부와 상기 반도체층의 표면 사이에 P⁰ 불순물영역을 형성하되 상기 N^- 불순물영역이 상기 반도체층의 표면과 격리되도록 P⁰ 불순물영역을 형성하는 단계;

를 포함하는 시모스 이미지센서의 제조방법.
제3항에 있어서,

상기 N^- 불순물영역을 형성하는 단계는 무경사이온주입법을 사용하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
제3항에 있어서,

상기 P⁰ 불순물영역을 형성하는 단계는 경사이온주입법을 사용하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.