KR100558529B1 - 씨모스 이미지 센서 및 그 제조 방법 - Google Patents
씨모스 이미지 센서 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100558529B1 KR100558529B1 KR1020030065730A KR20030065730A KR100558529B1 KR 100558529 B1 KR100558529 B1 KR 100558529B1 KR 1020030065730 A KR1020030065730 A KR 1020030065730A KR 20030065730 A KR20030065730 A KR 20030065730A KR 100558529 B1 KR100558529 B1 KR 100558529B1
- Authority
- KR
- South Korea
- Prior art keywords
- image sensor
- cmos image
- photodiode
- region
- diffusion region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims description 33
- 238000009792 diffusion process Methods 0.000 claims abstract description 99
- 239000010410 layer Substances 0.000 claims abstract description 92
- 238000002955 isolation Methods 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000012535 impurity Substances 0.000 claims abstract description 31
- 238000005468 ion implantation Methods 0.000 claims abstract description 27
- 230000001681 protective effect Effects 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims description 31
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 230000000873 masking effect Effects 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims 1
- 239000011241 protective layer Substances 0.000 abstract description 6
- 239000011810 insulating material Substances 0.000 abstract description 2
- 230000002265 prevention Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 10
- 238000007667 floating Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Abstract
본 발명의 씨모스 이미지 센서 및 그 제조 방법을 개시한다. 본 발명은 단위 화소의 액티브 영역에 트랜지스터들의 게이트를 형성시킨 후 절연막 재질의 보호막을 소자 분리 영역의 소자 분리막의 경계를 포함하여 포토 다이오드를 위한 액티브 영역의 가장자리부와 상기 소자 분리막의 경계가 접하지 않도록 기판 상에 형성시킨다. 이후, 상기 포토 다이오드를 위한 액티브 영역에 상기 포토 다이오드의 확산 영역을 위한 불순물을 이온주입시킨다. 이때, 상기 보호막은 상기 가장자리부에 상기 포토 다이오드를 위한 불순물이 이온주입되는 것을 방지하는 역할을 한다.
따라서, 본 발명은 상기 포토 다이오드를 위한 확산 영역과 상기 소자 분리막 사이의 경계부에서 상기 불순물의 이온주입에 의한 손상을 방지할 수 있다. 이는 씨모스 이미지 센서의 암전류를 저감시킬 수가 있다.
씨모스 이미지 센서, 보호막, 이온주입 방지, 포토 다이오드, 소자 분리막
Description
도 1은 일반적인 씨모스 이미지 센서(CMOS image sensor)의 단위 화소를 나타낸 회로도.
도 2는 종래 기술에 의한 씨모스 이미지 센서의 단위 화소를 나타낸 레이아웃도.
도 3은 도 2의 A-A 선을 따라 절단한 단위 화소의 포토 다이오드 부분을 나타낸 단면 구조도.
도 4는 본 발명에 의한 씨모스 이미지 센서의 단위 화소를 나타낸 레이아웃도.
도 5는 도 4의 B-B 선을 따라 절단한 단위 화소의 포토 다이오드 부분을 나타낸 단면 구조도.
도 6은 도 4의 C-C 선을 따라 절단한 단위 화소의 포토 다이오드 부분 및 트랜스퍼 게이트를 나타낸 단면 구조도.
도 7a 내지 도 7e는 본 발명에 의한 씨모스 이미지 센서의 제조 방법을 나타낸 공정도.
본 발명은 씨모스 이미지 센서에 관한 것으로, 더욱 상세하게는 포토 다이오드의 확산 영역을 소자 분리막으로부터 이격하여 배치시킴으로써 암전류(dark current)를 저감시키도록 암전류(dark current)를 저감시키도록한 씨모스 이미지 센서 및 그 제조 방법에 관한 것이다.
일반적으로, 이미지 센서는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로서, 크게 전하 결합 소자(charge coupled device: CCD)와 씨모스 이미지 센서(CMOS image sensor)로 구분된다.
상기 전하 결합 소자(charge coupled device: CCD)는 각각의 모스(MOS) 커패시터가 서로 인접하여 배치된 구조를 가지며, 전하 캐리어가 임의의 모스 커패시터에 저장된 후 그 후단의 모스 커패시터로 전송되는 방식의 소자이다. 상기 전하 결합 소자는 복잡한 구동 방식, 많은 전력 소모, 많은 포토공정 스텝으로 인한 복잡한 제조공정 등의 단점을 갖는다. 또한, 상기 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.
최근에는 상기 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다. 상기 씨모스 이미지 센서는 제어회 로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 상기 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다. 즉, 상기 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
상기 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 적은 전력 소모, 적은 포토공정 스텝에 따른 단순한 제조공정 등과 같은 장점을 갖는다. 또한, 상기 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다. 따라서, 상기 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.
도 1은 일반적인 씨모스 이미지 센서의 단위 화소(unit pixel)를 나타낸 회로도이다. 도 1에 도시된 바와 같이, 씨모스 이미지 센서의 단위 화소(100)는 광전 변환부로서의 포토 다이오드(photo diode)(110)와, 4개의 트랜지스터들을 포함하여 구성된다. 상기 4개의 트랜지스터들의 각각은 트랜스퍼 트랜지스터(120), 리셋 트랜지스터(130), 드라이브 트랜지스터(140) 및 셀렉트 트랜지스터(150)이다. 상기 단위 화소(100)의 출력단(OUT)에는 로드 트랜지스터(160)가 전기적으로 연결된다. 여기서, 미설명 부호 FD는 플로팅 확산 영역이고, Tx는 셀렉트 트랜지스터(120)의 게이트 전압이고, Rx는 리셋 트랜지스터(130)의 게이트 전압이고, Dx는 드라이브 트랜지스터(140)의 게이트 전압이고, Sx는 셀렉트 트랜지스터(150)의 게이트 전압이다.
도 2는 도 1의 씨모스 이미지 센서의 단위 화소를 나타낸 레이아웃도이다. 도 2에 도시된 바와 같이, 단위 화소(100)에서는 액티브 영역이 굵은 실선으로 정의된 영역이고, 소자 분리 영역이 소자 분리막(미도시)이 형성된, 상기 액티브 영역의 외부 영역이다. 트랜스퍼 트랜지스터(120)의 게이트(123), 리셋 트랜지스터(130)의 게이트(133), 드라이브 트랜지스터(140)의 게이트(143) 및 셀렉트 트랜지스터(150)의 게이트(153)가 각각 상기 액티브 영역의 상부를 가로지르는 형태로 배치된다. 미설명 부호 FD는 플로팅 확산 영역이고, PD는 포토 다이오드 부분이다.
도 3은 도 2의 A-A 선을 따라 절단한 단위 화소의 포토 다이오드 부분을 나타낸 단면 구조도이다. 도 3에 도시된 바와 같이, P++형 반도체 기판(10) 상에 P-형 에피층(11)이 형성된다. 상기 반도체 기판(10)의 액티브 영역을 정의하기 위해 상기 반도체 기판(10)의 소자 분리 영역을 위한 에피층(11)의 부분에 소자 분리막(13)이 형성된다. 상기 액티브 영역의 포토 다이오드 영역을 위한 에피층(11)의 부분에 포토 다이오드(PD)의 n-형 확산 영역(111) 및 Po형 확산 영역(113)이 형성된다. 상기 n-형 확산 영역(111) 상에 상기 Po형 확산 영역(113)이 형성된다.
이와 같은 구조를 갖는 종래의 씨모스 이미지 센서(100)는 암전류(dark current)의 증가로 인하여 소자의 성능 저하와 전하저장능력 저하와 같은 문제점을 갖는다.
상기 암전류는 광이 포토 다이오드에 입사되지 않는 상태에서 상기 포토 다이오드에서 플로팅 확산 영역으로 이동하는 전자에 의해 생성된다. 상기 암전류는 주로 반도체 기판의 표면 인접부, 소자 분리막과 Po형 확산 영역의 경계부, 소자 분리막과 n-형 확산 영역의 경계부, Po형 확산 영역과 n- 확산 영역의 경계부, Po형 확산 영역과 n- 확산 영역에 분포하는 각종 결함이나 댕글링 본드(dangling bond) 등에서 비롯되는 것으로 보고되고 있다. 상기 암전류는 저조도(low illumination) 환경에서 씨모스 이미지 센서의 성능 저하와 전하저장 능력 저하와 같은 심각한 문제를 야기할 수 있다.
따라서, 종래의 씨모스 이미지 센서는 상기 암전류, 특히 실리콘 기판의 표면 인접부에서 발생하는 암전류를 감소시키기 위해 포토 다이오드를 위한 Po형 확산 영역 및 n-형 확산 영역을 함께 이용하여 왔다.
하지만, 종래의 씨모스 이미지 센서는 소자 분리막과 Po형 확산 영역의 경계부, 소자 분리막과 n-형 확산 영역의 경계부에서 발생하는 암전류에 의해 큰 영향을 받는다.
이를 좀 더 상세히 언급하면, 도 3에서 알 수 있는 바와 같이, 포토 다이오 드(PD)의 n-형 확산 영역(111) 및 Po형 확산 영역(113)을 형성하기 위한, 이온주입 마스크층으로서의 감광막 패턴(미도시)이 상기 반도체 기판(10) 상에 형성될 때, 상기 포토 다이오드(PD)를 위한 액티브 영역 전체가 상기 감광막 패턴의 개구부 내에서 노출된다. 이러한 상태에서 상기 포토 다이오드(PD)의 액티브 영역에 상기 n-형 확산 영역(111) 및 Po형 확산 영역(113)을 위한 불순물이 이온주입되면, 상기 포토 다이오드(PD)의 액티브 영역과 소자 분리막(13) 사이의 경계부에도 상기 n-형 확산 영역(111) 및 Po형 확산 영역(113)을 위한 불순물이 이온주입된다.
따라서, 상기 n-/Po형 확산 영역(111),(113)과 상기 소자 분리막(13) 사이의 경계부에서는 상기 불순물의 이온주입에 의한 손상이 유발되고 나아가 결함이 발생한다. 상기 결함은 전하 또는 정공 캐리어의 발생을 야기하고, 또한 상기 전하 및 정공의 재결합 장소를 제공한다. 그 결과, 포토 다이오드의 누설 전류가 증가하고 나아가 씨모스 이미지 센서의 암전류(dark current)가 증가한다.
이와 같이 설명한 바와 같이, 종래의 씨모스 이미지 센서는 포토 다이오드의 확산 영역을 형성하기 위한 불순물의 이온주입 때에 소자 분리막과 포토 다이오드를 위한 액티브 영역 사이의 경계부에 상기 불순물이 이온주입되는 구조를 갖고 있다. 그러므로, 종래의 씨모스 이미지 센서는 소자 분리막과 포토 다이오드를 위한 액티브 영역 사이의 경계부에 발생하는 암전류를 억제하기가 어렵고, 또한 화소간의 소자 특성을 균일화시키기가 어려워 소자 특성을 향상시키는데 한계가 있다.
한편, 한국 특허공개번호 2003-42303호, 한국 특허공개번호 2003-42308호는 는 불순물을 포토 다이오드를 위한 액티브 영역에 이온주입시킴으로써 씨모스 이미지 센서의 암전류를 저감시키기 위한 방법들을 개시하고 있지만, 소자 분리막과 포토 다이오드를 위한 액티브 영역 사이의 경계부에 불순물이 이온주입되는 것을 방지함으로써 암전류의 증가를 억제할 수 있는 해결책을 제시하지 못하고 있다.
또한, Omnivision Technologies Inc.의 미국 특허 6,486,521호와, "ACTIVE PIXEL HAVING REDUCED DARK CURRENT IN A CMOS IMAGE SENSOR"라는 발명의 명칭으로 개시된, Omnivision Technologies Inc.의 미국 특허 6,462,365호는 포토 다이오드의 표면 상에 산화막과 같은 투명한 절연막을 보호막으로서 형성시킴으로써 포토 다이오드의 표면에서의 댕글링 본드에 의한 암전류의 증가를 억제시키는 방법을 개시하고 있다. 그러나, 이 방법들도 소자 분리막과 포토 다이오드를 위한 액티브 영역 사이의 경계부에 불순물이 이온주입되는 것을 방지함으로써 암전류의 증가를 억제할 수 있는 해결책을 제시하지 못하고 있다.
따라서, 본 발명의 목적은 소자 분리막과 포토 다이오드를 위한 액티브 영역 사이의 경계부에 불순물이 이온주입되는 것을 방지하여 암전류를 저감시킴으로써 씨모스 이미지 센서의 소자 특성을 향상시키는데 있다.
본 발명의 다른 목적은 화소간의 소자 특성을 균일화시킴으로써 씨모스 이미지 센서의 소자 특성을 향상시키는데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서는
단위 화소를 위한 액티브 영역과 소자 분리 영역을 갖는 반도체 기판; 상기 소자 분리 영역의 상기 반도체 기판에 형성된 소자 분리막; 및 상기 액티브 영역의 일부분에 형성되어, 상기 소자 분리막으로부터 소정의 거리를 두고 이격하여 배치된 포토 다이오드를 위한 불순물 확산 영역을 포함하는 것을 특징으로 한다.
바람직하게는, 상기 포토 다이오드를 위한 불순물 확산 영역을 형성하기 위한 상기 소자 분리막의 경계와 상기 포토 다이오드의 불순물 확산 영역의 경계가 서로 접하지 않도록 상기 반도체 기판 상에 형성된 보호막을 포함할 수 있다.
바람직하게는, 상기 보호막이 절연막으로 구성될 수 있다. 또한, 상기 보호막이 산화막과 질화막 중 어느 하나의 단층으로 구성되거나, 산화막과 질화막을 하나 이상씩 적층된 복층으로 구성될 수 있다.
바람직하게는, 상기 반도체 기판이 P-형 에피층을 갖는 P++형 실리콘 기판이고, 상기 포토 다이오드를 위한 확산 영역이 n-형 확산 영역을 가질 수 있다. 또한, 상기 포토 다이오드의 n-형 확산 영역 상부에 기판 표면에서 발생하는 암전류를 저감시키기 위한 Po형 확산 영역을 더 가질 수 있다.
이와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서의 제조 방법은
단위 화소를 위한 액티브 영역을 정의하기 위해 제 1 도전형 반도체 기판의 소자 분리 영역에 소자 분리막을 형성시키는 단계; 상기 액티브 영역의 일부분의 경계면과 상기 소자 분리막의 경계면이 서로 접하지 않도록 상기 기판 상에 보호막을 형성시키는 단계; 상기 반도체 기판 상에 상기 액티브 영역의 일부분을 노출시키는 이온주입 마스킹층을 형성시키는 단계; 및 상기 보호막 및 상기 이온주입 마스킹층을 실제적인 이온주입 마스킹층으로 이용하여 상기 액티브 영역의 일부분에 포토 다이오드를 위한 확산 영역을 형성하기 위한 불순물을 이온주입시키는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 보호막을 형성시키는 단계는 상기 액티브 영역의 다른 일부분 상에 트랜지스터들의 게이트를 형성시킨 후 진행할 수 있다.
바람직하게는, 상기 보호막을 절연막으로 형성시킬 수가 있다. 또한, 상기 보호막을 산화막과 질화막 중 어느 하나의 단층으로 형성시키거나, 상기 보호막을 산화막과 질화막을 하나 이상씩 적층된 복층으로 형성시킬 수가 있다.
바람직하게는, 상기 반도체 기판을 P-형 에피층을 갖는 P++형 실리콘 기판으로 형성하며, 상기 포토 다이오드를 위한 확산 영역을 n-형 확산 영역으로 형성시킬 수가 있다. 또한, 상기 포토 다이오드의 n-형 확산 영역의 상부에 상기 기판의 표면에서 발생하는 암전류를 저감시키기 위한 Po형 확산 영역을 더 형성시킬 수가 있다.
따라서, 본 발명은 포토 다이오드를 위한 액티브 영역의 가장자리부에 절연 막 재질의 보호막을 형성하고 상기 보호막을 이온주입 마스킹층으로 이용한다. 그 결과, 포토 다이오드를 위한 확산 영역이 소자 분리막으로부터 이격하여 배치되므로 상기 소자 분리막과 상기 포토 다이오드를 위한 확산 영역 사이의 경계부에서 불순물 이온주입에 의한 손상이 방지된다. 이는 씨모스 이미지 센서의 암전류 증가를 억제시킨다.
이하, 본 발명에 의한 씨모스 이미지 센서 및 그 방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일 구성 및 동일 작용의 부분에는 동일 부호를 부여한다.
도 4는 본 발명에 의한 씨모스 이미지 센서의 단위 화소를 나타낸 레이아웃도이다. 도 4를 참조하면, 본 발명의 씨모스 이미지 센서의 단위 화소(200)에서는 액티브 영역이 굵은 실선으로 정의된 영역이고, 소자 분리 영역이 소자 분리막(미도시)이 형성된, 상기 액티브 영역의 외부 영역이다. 트랜스퍼 트랜지스터(120)의 게이트(123), 리셋 트랜지스터(130)의 게이트(133), 드라이브 트랜지스터(140)의 게이트(143) 및 셀렉트 트랜지스터(150)의 게이트(153)가 각각 상기 액티브 영역의 상부를 가로지르는 형태로 배치된다.
더욱이, 포토 다이오드(PD)를 위한 액티브 영역의 가장자리부를 불순물 이온주입에 의한 손상으로부터 보호하기 위해 상기 가장자리부 및 상기 소자 분리막 상에 보호막(220)이 공통적으로 배치된다. 또한, 상기 보호막(220)은 포토 다이오드(PD)를 위한 액티브 영역과 소자 분리막 사이의 경계부를 따라가면서 연장 하여 형성된다. 미설명 부호 FD는 플로팅 확산 영역이다.
한편, 본 발명의 단위 화소(200)는 1개의 포토 다이오드와 4개의 트랜지스터를 갖는 것처럼 도시하였으나, 실제로는 1개의 포토 다이오드와 3개의 트랜지스터, 즉 리셋 트랜지스터, 드라이버 트랜지스터 및 셀렉트 트랜지스터를 갖는 것도 가능하다. 이하, 설명의 편의상, 본 발명을 1개의 포토 다이오드와 4개의 트랜지스터를 갖는 구조의 단위 화소를 기준으로 설명하기로 한다.
도 5는 도 4의 B-B 선을 따라 절단한 단위 화소의 포토 다이오드 부분을 나타낸 단면 구조도이고, 도 6은 도 4의 C-C 선을 따라 절단한 단위 화소의 포토 다이오드 부분 및 트랜스퍼 게이트를 나타낸 단면 구조도이다. 설명의 편의상 도 5 및 도 6을 연관하여 설명하기로 한다.
도 5 및 도 6을 참조하면, P++형 반도체 기판(10) 상에 P-형 에피층(11)이 형성된다. 상기 반도체 기판(10)으로는 예를 들어 단결정 실리콘 기판 등이 사용될 수 있다. 상기 반도체 기판(10)의 액티브 영역을 정의하기 위해 상기 반도체 기판(10)의 소자 분리 영역을 위한 에피층(11)의 부분에 소자 분리막(13)이 형성된다. 상기 소자 분리막(13)은 에스티아이(STI: shallow trench isolation) 공정에 의해 형성된 것으로 도시되어 있지만, 로코스(LOCOS: local oxidation of Silicon) 공정 등에 의해 형성되는 것도 가능하다. 트랜스퍼 트랜지스터(120)를 위한 에피층(11)의 부분 상에 상기 트랜스퍼 트랜지스터(120)의 게이트 절연막(121)과 게이트(123)가 형성된다.
또한, 포토 다이오드(PD)를 위한 n-형 확산 영역(211)과 Po형 확산 영역(213)이 상기 포토 다이오드(PD)의 액티브 영역의 가장자리부(212)를 사이에 두고 상기 소자 분리막(13)으로부터 이격하여 상기 에피층(11)에 형성된다. 즉, 상기 n-형 확산 영역(211)과 Po형 확산 영역(213)은 상기 소자 분리막(13)으로부터 임의의 거리, 예를 들어 50μm 이상의 거리(W)를 두고 이격하여 배치된다. 이는 상기 n-/Po형 확산 영역(211),(213)과 상기 소자 분리막(13) 사이의 경계부에서 발생하는 누설전류의 증가를 억제시키고 나아가 암전류의 증가를 억제하기 위함이다. 상기 가장자리부(212)의 에피층(11)은 상기 n-형 확산 영역(211)과 Po형 확산 영역(213)의 형성을 위한 불순물이 확산되지 않은 비확산 영역이다.
또한, 상기 가장자리부(212)와 소자 분리막(13)의 일부분 상에 보호막(220)이 공통으로 형성된다. 여기서, 상기 보호막(220)은 절연막, 예를 들어 산화막 또는 질화막의 단층으로 형성되거나, 산화막 및 질화막이 하나 이상씩 적층된 복층으로 형성될 수 있다.
또한, 플로팅 확산 영역(FD)은 상기 트랜스퍼 트랜지스터(120)의 게이트(123)를 사이에 두고 상기 n-/Po형 확산 영역(211),(213)과 이격하며 상기 에피층(11)에 형성된다.
한편, 상기 포토 다이오드(PD)가 상기 n-/Po형 확산 영역(211),(213)을 갖는 것처럼 도시되어 있지만, 실제로는 n-형 확산 영역만(211)을 갖는 것도 가능하다. P++형은 고농도의 P형을 나타내고, Po형은 중농도의 P형을 나타내고, n-형은 저농도의 n형을 나타낸다. 제 1 도전형과 제 2 도전형이 각각 P형과 n형이거나, 상기 제 1 도전형과 제 2 도전형이 각각 n형과 P형이어도 좋다. 이하, 설명의 편의상, 본 발명을 Po/n-형 확산 영역을 갖는 구조의 포토 다이오드를 기준으로 설명하기로 한다.
이와 같은 구조를 갖는 본 발명의 씨모스 이미지 센서에서는 상기 보호막(220)이 포토 다이오드(PD)를 위한 액티브 영역의 가장자리부(212)와 함께 상기 소자 분리막(13)을 보호하므로 상기 포토 다이오드(PD)의 n-형 확산 영역(211)과 Po형 확산 영역(213)을 형성하기 위한 불순물이 상기 가장자리부(212)에 이온주입되지 않는다. 또한, 상기 소자 분리막(13)과 n-형 확산 영역(211) 사이의 경계부 및 상기 소자 분리막(13)과 Po형 확산 영역(213) 사이의 경계부에 상기 불순물이 이온주입되지 않는다.
따라서, 상기 소자 분리막(13)과 n-형 확산 영역(211) 사이의 경계부 및 소자 분리막(13)과 Po형 확산 영역(213) 사이의 경계부에서 발생하는 누설전류의 증가를 억제시킬 수가 있다. 이는 암전류를 저감시키고 또한 단위 화소간의 소자 특성을 균일화시킬 수가 있다. 그 결과, 씨모스 이미지 센서의 암전류 특성과 전하저장능력이 향상될 수 있고 나아가 씨모스 이미지 센서의 소자 특성이 향상될 수 있다.
이하, 발명에 의한 씨모스 이미지 센서 제조 방법을 도 7a 내지 도 7e를 참 조하여 설명하기로 한다. 설명의 편의상 본 발명의 씨모스 이미지 센서의 제조 방법을 도 5의 단위 화소의 단면 구조를 기준으로하여 설명하기로 한다.
도 7a를 참조하면, 먼저, 반도체 기판(10)을 준비한다. 여기서, 상기 반도체 기판(10)으로서 고농도의 제 1 도전형, 예를 들어 P++형 단결정 실리콘 기판을 사용할 수가 있다. 상기 반도체 기판(10)의 일 표면, 예를 들어 소자를 형성하기 위한 표면 상에는 에피택셜(epitaxial) 공정에 의해 성장된 저농도의 제 1 도전형, 예를 들어 P-형 에피층(11)이 형성되는데, 이는 포토 다이오드에서의 공핍 영역(depletion region)을 크고 깊게 형성시킴으로써 광전하를 모으기 위한 저전압 포토 다이오드의 능력을 증가시키고 나아가 광감도를 개선시키기 위함이다.
이후, 도 4에 도시된 바와 같이, 포토 다이오드(PD)의 액티브 영역을 비롯하여 트랜스퍼 트랜지스터(120), 리셋 트랜지스터(130), 드라이브 트랜지스터(140) 및 셀렉트 트랜지스터(150)를 위한 액티브 영역을 정의하기 위해 상기 반도체 기판(10)의 소자 분리 영역을 위한 에피층(11)의 부분에 에스티아이(STI) 공정에 의해 소자 분리막(13)을 형성시킨다. 물론, 상기 소자 분리막(13)을 로코스(LOCOS) 공정 등에 의해 형성하는 것도 가능하다.
그 다음에, 상기 포토 다이오드(PD)의 액티브 영역을 포함한 액티브 영역 전체의 에피층(11) 상에 도 4의 트랜스퍼 트랜지스터(120), 리셋 트랜지스터(130), 드라이브 트랜지스터(140) 및 셀렉트 트랜지스터(150)를 위한 게이트 절연막을 원하는 두께로 형성시킨다. 이때, 상기 게이트 절연막을 예를 들어, 열 산화 공정에 의해 성장된 열 산화막으로 형성할 수가 있다.
그런 다음, 상기 게이트 절연막 상에 상기 트랜스퍼 트랜지스터(120), 리셋 트랜지스터(130), 드라이브 트랜지스터(140) 및 셀렉트 트랜지스터(150)의 게이트(123),(133),(143),(153)를 위한 도전층, 예를 들어 고농도의 다결정 실리콘층을 원하는 두께로 형성시킨다. 물론, 도면에 도시하지 않았지만 상기 게이트를 위한 도전층을 고농도의 다결정 실리콘층과 그 위의 실리사이드층으로 형성시키는 것도 가능하다.
이후, 도 4의 게이트(123),(133),(143),(153)의 패턴이 형성된 포토 마스크(미도시)를 이용한 사진식각공정에 의해 상기 패턴에 해당하는 부분의 도전층 및 게이트 절연막을 남기고 나머지 불필요한 부분의 도전층 및 게이트 절연막을 제거시킨다.
즉, 상기 게이트(123),(133),(143),(153)을 위한 부분 상에만 상기 도전층 및 게이트 절연막을 남기고 나머지 불필요한 부분 상의 도전층 및 게이트 절연막을 제거시킴으로써 상기 게이트(123),(133),(143),(153)를 형성시킨다. 이때, 상기 트랜스퍼 트랜지스터(120)는 도 6에 도시된 바와 같이, 게이트 절연막(213)과 게이트(123)의 적층 구조를 갖는다. 물론, 도면에 도시하지 않았지만, 상기 리셋 트랜지스터(130), 드라이브 트랜지스터(140) 및 셀렉트 트랜지스터(150)도 상기 트랜스퍼 트랜지스터(120)와 동일한 적층 구조를 갖는다.
도 7b를 참조하면, 그런 다음, 포토 다이오드(PD)를 위한 액티브 영역을 포함한 상기 반도체 기판(10)의 전면 상에 보호막(220)을 위한 절연막을 기상 화학 증착 공정, 예를 들어 저압 화학 기상 증착 공정 등을 이용하여 이온주입 마스킹층 으로서의 역할을 담당할 수 있는 두께로 증착시킨다. 여기서, 상기 보호막(220)은 절연막, 예를 들어 산화막 또는 질화막의 단층으로 형성되거나, 산화막 및 질화막이 하나 이상씩 적층된 복층으로 형성할 수가 있다.
이후, 사진 식각 공정을 이용하여 상기 절연막을 보호막 형성 영역 상에 남기고 나머지 불필요한 부분의 절연막을 제거시킨다. 이때, 상기 절연막을 건식 식각 공정 또는 습식 식각 공정에 의해 식각시켜도 좋다. 또한, 상기 절연막을 건식 식각 공정에 의해 일부 두께만큼 식각시킨 후 상기 절연막을 습식 식각 공정에 의해 식각시켜도 좋다.
따라서, 상기 포토 다이오드(PD)를 위한 액티브 영역의 가장자리부(212)의 에피층(11)과, 상기 가장자리부(212)에 인접한 부분의 소자 분리막(13) 상에 보호막(220)이 공통적으로 형성된다. 이때, 상기 보호막(220)은 도 4에 도시된 바와 같이, 포토 다이오드(PD)를 위한 액티브 영역과 소자 분리 영역 사이의 경계부를 따라가면서 연장하며, 상기 액티브 영역의 가장자리부와 소자 분리막 상에 공통적으로 형성된다.
여기서, 상기 보호막(220)은 후속의 이온주입 공정에서 상기 포토 다이오드(PD)의 n-/Po형 확산 영역(211),(213)을 형성시키기 위한 불순물을 상기 포토 다이오드(PD)를 위한 액티브 영역에 이온주입시킬 때, 상기 가장자리부(212)의 에피층(11)에 상기 불순물이 이온주입되는 것을 방지할 수 있다.
따라서, 상기 소자 분리막(13)과 상기 n-/Po형 확산 영역(211),(213) 사이의 경계부에서 불순물 이온주입에 의한 손상이 발생하지 않으므로 상기 경계부에서의 누설전류 증가가 억제될 수 있다. 이는 씨모스 이미지 센서의 암전류를 저감시킬 수가 있고, 단위 화소간의 소자 특성을 균일화시킬 수가 있다. 그 결과, 씨모스 이미지 센서의 소자 특성이 향상될 수 있다.
바람직하게는, 상기 보호막(220)은 상기 소자 분리막(13)으로부터 포토 다이오드(PD)의 액티브 영역의 중심부를 향해 임의의 거리(W), 예를 들어 50μm 이상의 거리까지 연장하여 형성될 수 있다. 이는 후속의 열처리 공정에서 상기 포토 다이오드(PD)의 n-/Po형 확산 영역(211),(213)을 확산시킬 때, 상기 n-/Po형 확산 영역(211),(213)이 상기 소자 분리막(13)에 접촉하는 것을 예방하기 위함이다.
도 7c를 참조하면, 그 다음에, 상기 반도체 기판(10) 상에 포토 다이오드(PD)의 액티브 영역 전체를 노출시키는 개구부(231)를 갖는 감광막의 패턴(230)을 형성시킨다. 이때, 상기 보호막(220)이 상기 액티브 영역의 가장자리부(212)를 마스킹하고 있으므로 n-형 확산 영역(211)을 위한 액티브 영역의 에피층(11)이 실질적으로 노출된다.
이어서, 상기 감광막의 패턴(230) 및 상기 보호막(220)을 이온주입 마스킹층으로 이용하여 상기 노출된 에피층(11)에 제 2 도전형, 예를 들어 n형 불순물을 저농도 및 고에너지로 이온주입시킴으로써 상기 n-형 확산 영역(211)을 형성시킨다. 이때, 상기 n-형 확산 영역(211)과 상기 소자 분리막(13)은 상기 가장자리부(212)를 사이에 두고 거리(W)만큼 이격하여 배치된다.
따라서, 본 발명은 상기 소자 분리막(13)과 상기 n-형 확산 영역(211) 사이의 경계부에서 불순물의 이온주입에 의한 손상이 발생하는 것을 방지하고 나아가 상기 손상에 따른 결함이 발생하는 것을 방지할 수가 있다. 이는 씨모스 이미지 센서의 암전류 증가를 억제시킨다.
도 7d를 참조하면, 그런 다음, 도 7c의 감광막의 패턴(230) 및 상기 보호막(220)을 이온주입 마스킹층으로 재이용하여 상기 n-형 확산 영역(211)에 P형 불순물을 중농도 및 저에너지로 이온주입시킴으로써 상기 n-형 확산 영역(211) 상에 상기 포토 다이오드의 Po형 확산 영역(213)을 형성시킨다. 이때, 상기 Po형 확산 영역(213)과 상기 소자 분리막(13)은 상기 가장자리부(212)를 사이에 두고 거리(W)만큼 이격하여 배치된다.
따라서, 본 발명은 상기 소자 분리막(13)과 상기 Po형 확산 영역(213) 사이의 경계부에서 불순물의 이온주입에 의한 손상이 발생하는 것을 방지하고 나아가 상기 손상에 따른 결함이 발생하는 것을 방지할 수가 있다. 이는 씨모스 이미지 센서의 암전류 증가를 억제시킨다.
한편, 상기 Po형 확산 영역(213)의 이온주입 공정을 생략함으로써 n-형 확산 영역(211)만을 갖는 포토 다이오드를 형성하는 것도 가능함은 자명한 사실이다.
도 7e를 참조하면, 이후, 도 7d의 감광막의 패턴(230)을 제거하고 나서 열처리 공정을 이용하여 상기 n-형 확산 영역(211) 및 Po형 확산 영역(213) 내의 이온주 입된 불순물을 확산시킴으로써 상기 n-형 확산 영역(211) 및 Po형 확산 영역(213)의 접합을 실질적으로 형성한다.
이때, 상기 n-형 확산 영역(211) 및 Po형 확산 영역(213)이 상기 소자 분리막(13)으로부터 거리(W)만큼 이격하여 배치되므로 상기 n-형 확산 영역(211) 및 Po형 확산 영역(213)이 상기 소자 분리막(13)에 접촉하지 않는다. 따라서, 상기 소자 분리막(13)의 경계부에서 발생하는 누설전류의 증가를 방지하고 나아가 암전류의 증가를 방지할 수가 있다.
이후, 도면에 도시하지 않았지만, 기존의 제조 공정을 이용하여 도 4의 플로팅 확산 영역(FD), 트랜스퍼 트랜지스터(120), 리셋 트랜지스터(130), 드라이브 트랜지스터(140) 및 셀렉트 트랜지스터(150)의 소스/드레인 확산 영역을 형성시킴으로써 본 발명의 씨모스 이미지 센서의 단위 화소를 형성하기 위한 제조 공정을 완료한다. 이에 대한 부분은 본 발명의 요지와 관련성이 적으므로 설명의 편의상 이에 대한 설명을 생략하기로 한다.
이상에서 상세히 설명한 바와 같이, 본 발명에 의한 씨모스 이미지 센서 및 그 제조 방법은 단위 화소의 액티브 영역에 트랜지스터들의 게이트를 형성시킨 후 절연막 재질의 보호막을 소자 분리 영역의 소자 분리막의 경계를 포함하여 포토 다이오드를 위한 액티브 영역의 가장자리부와 상기 소자 분리막의 경계가 접하지 않 도록 기판 상에 형성시킨다. 이후, 상기 포토 다이오드를 위한 액티브 영역에 상기 포토 다이오드의 확산 영역을 위한 불순물을 이온주입시킨다. 이때, 상기 보호막은 상기 가장자리부에 상기 포토 다이오드를 위한 불순물이 이온주입되는 것을 방지하는 역할을 한다.
따라서, 본 발명은 상기 포토 다이오드를 위한 확산 영역과 상기 소자 분리막 사이의 경계부에서 상기 불순물의 이온주입에 의한 손상을 방지할 수 있다. 이는 씨모스 이미지 센서의 암전류를 저감시킬 수가 있다.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.
Claims (14)
- 단위 화소를 위한 액티브 영역과 소자 분리 영역을 갖는 반도체 기판;상기 소자 분리 영역의 상기 반도체 기판에 형성된 소자 분리막; 및상기 소자 분리 영역과 상기 액티브 영역 간에 포토 다이오드를 위한 불순물 확산 영역의 경계가 서로 접하지 않도록 상기 소자 분리 영역 및 상기 액티브 영역의 일부분 상에 형성된 보호막을 포함하는 씨모스 이미지 센서.
- 삭제
- 제 2 항에 있어서, 상기 보호막이 절연막으로 구성된 것을 특징으로 하는 씨모스 이미지 센서.
- 제 3 항에 있어서, 상기 보호막이 산화막과 질화막 중 어느 하나의 단층으로 구성된 것을 특징으로 하는 씨모스 이미지 센서.
- 제 3 항에 있어서, 상기 보호막이 산화막과 질화막을 하나 이상씩 적층된 복 층으로 구성된 것을 특징으로 하는 씨모스 이미지 센서.
- 제 1 항에 있어서, 상기 반도체 기판이 P-형 에피층을 갖는 P++형 실리콘 기판이고, 상기 포토 다이오드를 위한 확산 영역이 n-형 확산 영역을 갖는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 6 항에 있어서, 상기 포토 다이오드의 n-형 확산 영역 상부에 기판 표면에서 발생하는 암전류를 저감시키기 위한 Po형 확산 영역을 더 갖는 특징으로 하는 씨모스 이미지 센서.
- 단위 화소를 위한 액티브 영역을 정의하기 위해 제 1 도전형 반도체 기판의 소자 분리 영역에 소자 분리막을 형성시키는 단계;상기 액티브 영역의 일부분의 경계면과 상기 소자 분리막의 경계면이 서로 접하지 않도록 상기 기판 상에 보호막을 형성시키는 단계;상기 반도체 기판 상에 상기 액티브 영역의 일부분을 노출시키는 이온주입 마스킹층을 형성시키는 단계; 및상기 보호막 및 상기 이온주입 마스킹층을 실제적인 이온주입 마스킹층으로 이용하여 상기 액티브 영역의 일부분에 포토 다이오드를 위한 확산 영역을 형성하기 위한 불순물을 이온주입시키는 단계를 포함하는 씨모스 이미지 센서의 제조 방 법.
- 제 8 항에 있어서, 상기 보호막을 형성시키는 단계는 상기 액티브 영역의 다른 일부분 상에 트랜지스터들의 게이트를 형성시킨 후 진행하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제 8 항에 있어서, 상기 보호막을 절연막으로 형성시키는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제 8 항에 있어서, 상기 보호막을 산화막과 질화막 중 어느 하나의 단층으로 형성시키는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제 10 항에 있어서, 상기 보호막을 산화막과 질화막을 하나 이상씩 적층된 복층으로 형성시키는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제 8 항에 있어서, 상기 반도체 기판을 P-형 에피층을 갖는 P++형 실리콘 기판으로 형성하며, 상기 포토 다이오드를 위한 확산 영역을 n-형 확산 영역으로 형성시키는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제 13 항에 있어서, 상기 포토 다이오드의 n-형 확산 영역의 상부에 상기 기 판의 표면에서 발생하는 암전류를 저감시키기 위한 Po형 확산 영역을 더 형성시키는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030065730A KR100558529B1 (ko) | 2003-09-23 | 2003-09-23 | 씨모스 이미지 센서 및 그 제조 방법 |
| US10/747,196 US7037748B2 (en) | 2003-09-23 | 2003-12-30 | CMOS image sensor and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030065730A KR100558529B1 (ko) | 2003-09-23 | 2003-09-23 | 씨모스 이미지 센서 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050029455A KR20050029455A (ko) | 2005-03-28 |
| KR100558529B1 true KR100558529B1 (ko) | 2006-03-10 |
Family
ID=34309492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030065730A KR100558529B1 (ko) | 2003-09-23 | 2003-09-23 | 씨모스 이미지 센서 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7037748B2 (ko) |
| KR (1) | KR100558529B1 (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100614650B1 (ko) * | 2004-09-16 | 2006-08-22 | 삼성전자주식회사 | 이미지 센서 및 그 형성 방법 |
| KR100684870B1 (ko) * | 2004-12-07 | 2007-02-20 | 삼성전자주식회사 | 씨모스 이미지 센서 및 그 형성 방법 |
| KR100672688B1 (ko) * | 2005-06-07 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR100640980B1 (ko) * | 2005-08-10 | 2006-11-02 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| US7800146B2 (en) * | 2005-08-26 | 2010-09-21 | Aptina Imaging Corporation | Implanted isolation region for imager pixels |
| KR100720534B1 (ko) * | 2005-09-28 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| US7588956B2 (en) * | 2005-10-25 | 2009-09-15 | Dongbu Electronics Co., Ltd. | CMOS image sensor and method of manufacturing the same |
| US7521742B2 (en) * | 2006-06-05 | 2009-04-21 | Samsung Electronics Co., Ltd. | Complementary metal oxide semiconductor (CMOS) image sensor |
| JP4420039B2 (ja) | 2007-02-16 | 2010-02-24 | ソニー株式会社 | 固体撮像装置 |
| KR100936105B1 (ko) * | 2007-12-28 | 2010-01-11 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
| KR101002924B1 (ko) | 2009-04-30 | 2010-12-27 | 주식회사 하이닉스반도체 | 정전기 방전 보호 장치 및 그 제조방법 |
| JP6234173B2 (ja) * | 2013-11-07 | 2017-11-22 | ルネサスエレクトロニクス株式会社 | 固体撮像素子の製造方法 |
| JP7039970B2 (ja) * | 2017-11-30 | 2022-03-23 | セイコーエプソン株式会社 | 液体吐出装置及び駆動回路 |
| CN112736105A (zh) * | 2020-12-30 | 2021-04-30 | 长春长光辰芯光电技术有限公司 | 一种cmos图像传感器及其制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6339248B1 (en) * | 1999-11-15 | 2002-01-15 | Omnivision Technologies, Inc. | Optimized floating P+ region photodiode for a CMOS image sensor |
| KR100477788B1 (ko) * | 1999-12-28 | 2005-03-22 | 매그나칩 반도체 유한회사 | 커패시터가 접속된 포토다이오드를 갖는 씨모스이미지센서 및 그 제조방법 |
| US6462365B1 (en) * | 2001-11-06 | 2002-10-08 | Omnivision Technologies, Inc. | Active pixel having reduced dark current in a CMOS image sensor |
| KR100700270B1 (ko) | 2001-11-22 | 2007-03-26 | 매그나칩 반도체 유한회사 | 시모스 이미지센서 및 그 제조방법 |
| KR100700269B1 (ko) | 2001-11-22 | 2007-03-26 | 매그나칩 반도체 유한회사 | 시모스 이미지센서 및 그 제조방법 |
| KR100535924B1 (ko) * | 2003-09-22 | 2005-12-09 | 동부아남반도체 주식회사 | 시모스 이미지 센서 및 그 제조방법 |
-
2003
- 2003-09-23 KR KR1020030065730A patent/KR100558529B1/ko not_active IP Right Cessation
- 2003-12-30 US US10/747,196 patent/US7037748B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7037748B2 (en) | 2006-05-02 |
| KR20050029455A (ko) | 2005-03-28 |
| US20050062084A1 (en) | 2005-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100535926B1 (ko) | 씨모스 이미지 센서 제조 방법 | |
| KR100619396B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR100819711B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| US7632730B2 (en) | CMOS image sensor and method for manufacturing the same | |
| US8076702B2 (en) | CMOS image sensor and fabricating method thereof | |
| US20090212335A1 (en) | Complementary metal-oxide-semiconductor (cmos) image sensor and fabricating method thereof | |
| US20060138470A1 (en) | CMOS image sensor and method for fabricating the same | |
| KR100558529B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| US7241671B2 (en) | CMOS image sensor and method for fabricating the same | |
| KR100521807B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| US7598135B2 (en) | Method for fabricating CMOS image sensor | |
| KR100760914B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100535930B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR20040058692A (ko) | 포토다이오드의 표면을 보호하는 막을 구비한 시모스이미지센서 및 그 제조방법 | |
| KR100535911B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR20010004105A (ko) | 이미지센서 및 그 제조방법 | |
| KR100326267B1 (ko) | 큰정전용량의포토다이오드를갖는이미지센서및그제조방법 | |
| US20090050892A1 (en) | Cmos image sensor and method for manufacturing the same | |
| KR20040065332A (ko) | 이온주입영역을 소자분리막으로 사용한 시모스 이미지센서및 그 제조방법 | |
| KR20040058697A (ko) | 포토다이오드의 표면결함을 치료하는 시모스 이미지센서및 그 제조방법 | |
| KR100724257B1 (ko) | 이미지 센서의 포토 다이오드 및 그 형성방법 | |
| KR100935764B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| CN112736105A (zh) | 一种cmos图像传感器及其制造方法 | |
| KR20030057613A (ko) | 이미지센서의 제조 방법 | |
| KR20070036534A (ko) | 이미지 센서 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120221 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |