KR100477788B1 - 커패시터가 접속된 포토다이오드를 갖는 씨모스이미지센서 및 그 제조방법 - Google Patents

Abstract

본 발명은 포토다이오드의 효율 증대는 물론 공정 단순화를 이룰수 있는 CMOS 이미지센서 및 그 제조 방법을 제공하고자 하는 것으로, 이를 위한 본 발명의 CMOS 이미지 센서는 반도체층에 국부적으로 형성된 소자분리절연막; 상기 소자분리절연막의 가장자리 상부에서부터 그와 인접한 활성영역의 상기 반도체층 상에 연장되어 패턴되며 상기 반도체층과의 사이에 절연막을 개재하여 형성된 커패시터의 플레이트노드; 상기 플레이트노드의 에지에 정렬되어 상기 반도체층 표면 하부에 형성된 포토다이오드; 상기 플레이트노드을 덮는 커패시터유전체; 및 상기 커패시터유전체 상에 형성되며 상기 포토다이오드에 콘택되는 스토리지노드를 포함하여 이루어진다.

Description

커패시터가 접속된 포토다이오드를 갖는 씨모스 이미지센서 및 그 제조방법{Method for fabricating CMOS image sensor having photodiode coupled capacitor}

본 발명은 CMOS 이미지센서(image sensor)에 관한 것으로, 특히 커패시터가 접속된 포토다이오드를 갖는 CMOS 이미지센서 및 그 제조방법에 관한 것이다.

CMOS 이미지센서라 함은 CMOS 제조 기술을 이용하여 광학적 이미지를 전기적신호로 변환시키는 소자로서, 현재 이미지센서로 널리 사용되고 있는 CCD(Charge Coupled Device) 이미지센서에 비하여 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 CMOS 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점을 지니고 있다.

이와 같은 CMOS 이미지센서를 구성하는 단위화소는 외부로부터 입사한 빛에 의해 전하가 생성 및 보관되는 포토다이오드 부분과, 포토다이오드에 모아진 광전하(Photogenerated Charge)를 포토다이오드로부터 전달받아 전기적 출력신호(전압 또는 전류)를 얻기 위한 CMOS 소자로 구성되어 있다. 이때 단위 화소로부터 얻을 수 있는 최대 출력신호는 포토다이오드로부터 꺼낼 수 있는 광전하의 수와 직접적으로 비례하기 때문에 포토다이오드의 전하수용능력 즉 커패시턴스(capacitance)가 클수록 최대 출력신호를 증가시킬 수 있다.

도1은 통상적인 CMOS 이미지센서 단위화소의 포토다이오드 부분을 나타낸 것으로, 실리콘기판(1)에 불순물을 주입하여 PN 접합 또는 PNP, NPN형 다중 접합을 형성하므로써 포토다이오드(3)는 제조된다. 도면부호 "2"는 소자분리절연막이다. 이러한 구조의 포토다이오드가 전하를 수용할 수 있는 능력은 실리콘기판의 농도 및 접합을 형성하기 위해 기판에 주입되는 도판트(dopant)의 농도와 주입 깊이 등에 의해 변화된다. 따라서 단순 접합 구조의 포토다이오드를 가지고 커패시턴스를 충분히 확보하는 위해서는 매우 정교한 공정이 요구된다. 특히 포토다이오드의 커패시턴스가 기판 농도 및 도판트의 주입농도, 주입깊이 등에 의해 민감하게 변화하므로 공정상 임의로 커패시턴스를 조절하기는 쉽지 않다.

도2는 다른 종래기술로서, 포토다이오드(3) 위에 게이트유전막(4)을 두고 게이트전도선(5)을 형성시켜 포토다이오드에서 형성된 광전하를 모으는 전극으로 작용하도록 하는 것이다. 이러한 구조를 통상 "포토게이트(Photo Gate)"라고 지칭한다. 하지만 이 방법의 가장 큰 단점은 포토다이오드로 입사된 광이 포토게이트(통상 폴리실리콘)를 투과하기 여럽고 결국 단위화소로 입사된 광 모두를 사용하지 못하는 단점이 있다. 장파장의 광에 대해서는 그리 심각하지 않은 문제이나 단파장의 광에 대하여는 매우 심각한 문제를 야기시킨다.

도3은 최근에 연구수준에서 적용하려고 하는 방법으로 메모리소자에서 쓰이는 커패시터(7,8,9)를 포토다이오드에 연결시켜 포토다이오드에서 생성된 전하를 커패시터를 통하여 모으고 그것을 사용하기 위한 것이다. 이 방법은 실리콘기판(1)에 포토다이오드(3)와 NMOS 및 PMOS 등의 CMOS 소자들을 형성하고 층간절연막(6)을 형성한 후, 층간절연막 관통하여 포토다이오드의 실리콘기판 표면에 커패시터의 스토리지노드(7)를 콘택시키고 유전체(8) 및 플레이트노드(9)를 차례로 형성하는 방법으로 이루어진다. 그러나, 이러한 방법으로 제조된 구조는 포토다이오드가 전체 이미지센서에서 차지하는 비율(fill factor)을 감소시킬 수 있어 집적도 향상에는 기여할 것으로 보이나, 단위화소 형성 후에 별도로 스토리지노드(7), 유전체(8) 및 플레이트노드(9)를 형성하여야 하는 등 공정이 복잡해지는 단점이 있고 결국 원가가 증대되어 경쟁력에 문제가 발생하게 된다.

본 발명은 상기 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 포토다이오드의 효율 증대는 물론 공정 단순화를 이룰수 있는 CMOS 이미지센서 및 그 제조 방법을 제공하는데 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 CMOS 이미지 센서는 반도체층에 국부적으로 형성된 소자분리절연막; 상기 소자분리절연막의 가장자리 상부에서부터 그와 인접한 활성영역의 상기 반도체층 상에 연장되어 패턴되며 상기 반도체층과의 사이에 절연막을 개재하여 형성된 커패시터의 플레이트노드; 상기 플레이트노드의 에지에 정렬되어 상기 반도체층 표면 하부에 형성된 포토다이오드; 상기 플레이트노드을 덮는 커패시터유전체; 및 상기 커패시터유전체 상에 형성되며 상기 포토다이오드에 콘택되는 스토리지노드를 포함하여 이루어진다.

바람직하게 본 발명에서 상기 스토리지노드와 상기 포토다이오드는 상호 콘택시키기 위한 콘택매개전도층을 더 포함할 수 있다.

또한 본 발명의 CMOS 이미지 센서 제조방법은, 반도체층에 소자분리절연막을 형성하는 단계; 게이트유전막 및 제1전도막을 증착하고 이를 선택적으로 식각하여 게이트전극 패턴과 커패시터의 플레이트노드 패턴을 동시에 형성하는 단계; 불순물 이온주입에 의해 상기 게이트전극 패턴과 상기 플레이트노드 패턴의 에지에 정렬되어 상기 반도체층 표면 하부에 포토다이오드를 형성하는 단계; 결과물 전면에 커패시터유전체을 형성하는 단계; 및 상기 커패시터유전체 상에 상기 포토다이오드에 콘택되는 커패시터의 스토리지노드를 형성하는 단계를 포함하여 이루어진다.

바람직하게, 상기 포토다이오드에 콘택되는 커패시터의 스토리지노드를 형성하는 단계는, 결과물 전면에 스토리지노드용 전도막을 증착하는 단계; 마스크 및 식각 공정에 의해 스토리지노드 패턴을 형성하는 단계; 및 상기 스토리지노드와 포토다이오드 영역의 상기 반도체층을 연결하는 콘택매개전도층 패턴을 형성하는 단계를 포함하여 이루어질 수 있거나, 마스크 및 식각 공정에 의해 상기 포토다이오드 영역의 상기 반도체층을 일부노출 시키는 단계; 결과물 전면에 스토리지노드용 전도막을 증착하는 단계; 및 마스크 및 식각 공정에 의해 스토리지노드 패턴을 형성하는 단계를 포함하여 이루어질 수 있다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다. 여기서는 단위화소의 포토다이오드 및 그에 연결된 커패시터와 트랜스퍼트랜지스터 부분이 도시된다.

먼저, 도4e를 참조하여 본 발명의 제1실시예에 따른 이미지센서 구조를 살펴보고 이후에 그 구조를 제조하기 위한 실시예를 살펴본다.

도4e를 참조하면, 본 발명의 제1실시예에 따른 CMOS 이미지센서 단위화소는 실리콘기판(물론 기타 다른 반도체층일 수 있다)(401)에 활성영역을 정의하기 위한 소자분리절연막(402)이 형성되고 활성영역 소정부위의 실리콘기판 상에는 트랜스퍼트랜지스터의 게이트전극(404a)이 게이트유전막(403)을 개재하여 형성된다. 소자분리절연막(402)의 가장자리 상부에서부터 그와 인접한 활성영역의 실리콘기판(401) 상에 연장되어 커패시터 플레이트노드(404b)가 형성된다. 플레이트노드(404b)와 실리콘기판(401) 사이에는 역시 절연막으로서 유전막(403)이 개재된다. 플레이트노드(404b)와 게이트전극(404a)의 에지에 정렬되어 실리콘기판(401) 표면 하부에는 포토다이오드(406)가 형성된다. 포토다이오드(406)은 실리콘기판(406)에 불순물을 주입하여 형성된 PN 접합 또는 PNP, NPN형 다중 접합이 될 수 있다. 플레이트노드(404b) 상에는 커패시터유전체(408)가 형성되고 커패시터유전체 상에는 스토리지노드(409)가 형성된다. 스토리지노드(409)는 콘택매개전도층(411)에 의해 포토다이오드(406) 영역의 실리콘기판과 접속된다.

상기와 같은 구조를 갖는 이미지센서는 포토다이오드에 커패시터가 접속되어 있으므로 포토다이오드의 효율을 증대시킬 수 있고, 아울러 이웃한 소자와 인접한 부분에 포토게이트를 형성한 구조가 되어 인접 소자로의 전하의 이동을 조절할 수 있기 때문에 노이즈를 억제할 수 있게 된다. 그리고 이러한 구조는 커패시터의 플레이트노드와 개이트전극을 동일한 박막으로 패터닝하여 얻을 수 있으므로(이는 이후의 제조공정에서 상세히 언급됨) 종래(도3의 구조)에 비해공정 단순화를 이룰 수 있다.

도4a 내지 도4e는 상기한 도4e의 구조를 제조하기 위한 바람직한 실시예를 보여준다.

도4a는 실리콘기판(401)에 소자분리절연막(402)를 형성하고 게이트유전막(403), 게이트전극용 전도막(404)을 형성하고 게이트및플레이트노드마스크(405)를 형성한 후의 단면이다. 도면의 우측에 있는 마스크패턴은 게이트전극을 패턴하기 위한 것이고 좌측의 마스크패턴는 커패시터의 플레이드노드를 패턴하기 위한 것이다.

이어서, 도4b와 같이 상기 전도막(404) 및 게이트유전막(403)을 식각하여 게이트전극(404a) 및 플레이트노드(404b)를 패터닝한다. 플레이트노드(404b)는 소자분리절연막(402)의 가장자리 상부에서 그와 인접한 실리콘기판(401)의 일부분 상에 연장되어 패턴된다. 이어서, 게이트측벽스페이서(407)을 형성하고 포토다이오드(406) 형성 및 CMOS 소자의 접합(미도시됨) 형성을 위한 이온주입을 실시한다. 포토다이오드는 PN 접합 또는 PNP, NPN형 다중 접합의 구조를 가질 수 있다.

이어서, 도4c에 도시된 바와 같이 커패시터유전체(408) 및 커패시터의 스토리지노드용 전도막(409)를 형성한 후 스토리지노드마스크(410)를 형성한다. 스토리지노드마스크(410)는 하부의 플레이트노드(404b)를 충분히 감싸는 형상을 갖는다.

도4d와 같이 식각에 의해 스토리지노드(409)를 패터닝하고, 도4e와 같이 상기 스토리지노드(409)와 포토다이오드 영역의 실리콘기판(401)을 연결하기 위한 콘택매개전도층(411) 패턴을 형성하고 전면에 층간절연막(412)를 형성한다. 물론 위와 같은 제조과정중 주위의 소자나 연결전도선등이 형성되나 여기서는 포토다이오드 부분만 다루므로 언급하지 않았다.

다음, 도5c를 참조하여 본 발명의 제2실시예에 따른 이미지센서의 단위화소 구조를 살펴보고 이후에 그 구조를 제조하기 위한 실시예를 살펴본다. 제1실시예(도4e)와 동일한 부재에 대해서는 동일 도면부호를 인용하였다.

도5c를 참조하면 본 발명의 제2실시예에 따른 이미지센서 구조는 제1실시예와 달리 콘택매개전도층(411)을 사용하지 않고 스토리지노드(409)를 포토다이오드(406)에 직접 콘택한 구조이다. 이구조 역시 제1실시예와 동일한 작용효과를 구현하는 것이기에 그의 설명은 생략하기로 한다.

도5a 내지 도5c는 상기한 도5c의 구조를 제조하기 위한 바람직한 실시예를 보여준다.

도5a는 상기 도4b까지의 제조 공정을 완료한 다음, 결과물 전면에 커패시터유전체(408)를 증착하고 스토리지노드콘택마스크(420)을 형성한 상태이다.

이어서, 도5b와 같이 노출된 커패시터유전체(408)을 식각한 다음 결과물 전면에 스토리지노드용 전도막(409)를 형성한 후 스토리지노드마스크(410)를 형성한다. 스토리지노드마스크(410)는 하부의 플레이트노드(404b)와 콘택부위를 충분히 감싸는 형상을 갖는다.

이어서, 도5c와 같이 식각에 의해 스토리지노드(409)를 패터닝하고, 결과물 전면에 층간절연막(412)를 형성한다. 여기서도 상기한 제조과정중 주위의 소자나 연결전도선등이 형성되나 여기서는 포토다이오드 부분만 다루므로 언급하지 않았다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

본 발명은 포토다이오드에 커패시터를 접속하므로써 포토다이오드의 면적을 상대적으로 감소시키면서도 커패시턴스를 얻을 수 있어 이미지센서의 집적도를 증대시킬 수 있고, 종래에 비해 커패시터를 형성하는 공정을 단순화시킬 수 있다.

도1 내지 도3은 종래기술에 따른 CMOS 이미지센서의 단위화소중 포토다이오드 부분을 보여주는 단면도,

도4a 내지 도4e는 본 발명의 일실시예에 따른 CMOS 이미지센서의 단위화소 제조 공정을 보여주는 단면도,

도5a 내지 도5c는 본 발명의 다른 실시예에 따른 CMOS 이미지센서의 단위화소 제조 공정을 보여주는 단면도,

* 도면의 주요부분에 대한 부호의 명칭 *

401 : 실리콘기판 402 : 소자분리절연막

403 : 게이트유전막 404a : 게이트전극

404b : 플레이트노드 405 : 게이트및플레이트노드마스크

406 : 포토다이오드 407 : 스페이서

408 : 커패시터유전체 409 : 스트리지노드

410 : 스토리지노드마스크 411 : 콘택매개전도층

Claims (5)

1. CMOS 이미지 센서에 있어서,

   반도체층에 국부적으로 형성된 소자분리절연막;

   상기 소자분리절연막의 가장자리 상부에서부터 그와 인접한 활성영역의 상기 반도체층 상에 연장되어 패턴되며 상기 반도체층과의 사이에 절연막을 개재하여 형성된 커패시터의 플레이트노드;

   상기 플레이트노드의 에지에 정렬되어 상기 반도체층 표면 하부에 형성된 포토다이오드;

   상기 플레이트노드을 덮는 커패시터유전체; 및

   상기 커패시터유전체 상에 형성되며 상기 포토다이오드에 콘택되는 커패시터의 스토리지노드

   를 포함하여 이루어진 CMOS 이미지센서.
2. 제1항에 있어서,

   상기 스토리지노드와 상기 포토다이오드를 상호 콘택시키기 위한 콘택매개전도층을 더 포함하여 이루어진 것을 특징으로 하는 CMOS 이미지센서.
3. CMOS 이미지 센서 제조방법에 있어서,

   반도체층에 소자분리절연막을 형성하는 단계;

   게이트유전막 및 제1전도막을 증착하고 이를 선택적으로 식각하여 게이트전극 패턴과 커패시터의 플레이트노드 패턴을 동시에 형성하는 단계;

   상기 게이트전극 패턴과 상기 플레이트노드 패턴의 에지에 정렬되어 상기 반도체층 표면 하부에 포토다이오드를 형성하기 위한 불순물 이온주입을 실시하는 단계;

   결과물 전면에 커패시터유전체을 형성하는 단계; 및

   상기 커패시터유전체 상에 상기 포토다이오드에 콘택되는 커패시터의 스토리지노드를 형성하는 단계

   를 포함하여 이루어진 CMOS 이미지센서 제조방법.
4. 제3항에 있어서,

   상기 포토다이오드에 콘택되는 커패시터의 스토리지노드를 형성하는 단계는,

   결과물 전면에 스토리지노드용 전도막을 증착하는 단계;

   마스크 및 식각 공정에 의해 스토리지노드 패턴을 형성하는 단계; 및

   상기 스토리지노드와 포토다이오드 영역의 상기 반도체층을 연결하는 콘택매개전도층 패턴을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 CMOS 이미지센서 제조방법.
5. 제3항에 있어서,

   상기 포토다이오드에 콘택되는 커패시터의 스토리지노드를 형성하는 단계는,

   마스크 및 식각 공정에 의해 상기 포토다이오드 영역의 상기 반도체층을 일부노출시키는 단계;

   결과물 전면에 스토리지노드용 전도막을 증착하는 단계; 및

   마스크 및 식각 공정에 의해 스토리지노드 패턴을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 CMOS 이미지센서 제조방법.