JP5038554B2 - キャパシタ構造を有するイメージセンサ及びその製造方法 - Google Patents
キャパシタ構造を有するイメージセンサ及びその製造方法 Download PDFInfo
- Publication number
- JP5038554B2 JP5038554B2 JP2000400704A JP2000400704A JP5038554B2 JP 5038554 B2 JP5038554 B2 JP 5038554B2 JP 2000400704 A JP2000400704 A JP 2000400704A JP 2000400704 A JP2000400704 A JP 2000400704A JP 5038554 B2 JP5038554 B2 JP 5038554B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- image sensor
- gate
- silicon substrate
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 53
- 239000000758 substrate Substances 0.000 claims description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 42
- 229910052710 silicon Inorganic materials 0.000 claims description 42
- 239000010703 silicon Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 35
- 239000002019 doping agent Substances 0.000 claims description 24
- 125000006850 spacer group Chemical group 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims 3
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、イメージセンサに関し、特に、イメージセンサの光効率を向上させるためキャパシタ構造を有するイメージセンサに関する。
【０００２】
【従来の技術】
周知のように、イメージセンサは、イメージデータを生成するために物体から反射された光を感知するための半導体装置である。特別には、CMOSイメージセンサというCMOS(Complementary Metal Oxide Semiconductor)技術を用いて製造されたイメージセンサである。
【０００３】
一般に、CMOSイメージセンサは多数の単位画素を含んでいる。また夫々の単位画素は、光感知素子と多数のトランジスタとを含む。フォトダイオードのような光感知素子は、物体に反射されて入射された光を感知し入射された光により生成された光電荷を蓄積する。トランジスタは光電荷の伝達を制御する。
【０００４】
図1には、シリコン基板102、入射された光線を感知し光電荷を発生するため、シリコン基板102内に形成されたフォトダイオード120と、シリコン基板102とフォトダイオード120上に形成されたキャパシタ構造130と、拡散領域106及びフォトダイオード120上に形成されたトランスファートランジスタ110と、また隔離領域(アイソレーション領域)104とを含む従来のイメージセンサ100が示される。
【０００５】
イメージセンサ100において、トランスファートランジスタ110は、ゲート誘電体112と、ゲート電極114と、スペーサ116とを備える。トランスファートランジスタ110は、センシングノードと結合されるが、これはトランスファー制御信号に応じて光電荷をセンシングノードに伝達するためのものである。キャパシタ構造130は、絶縁フィルム132と下部電極134とキャパシタ誘電体136と上部電極138とを備える。フォトダイオード120が十分なキャパシタンスを有し得ない場合、光電荷の一部がフォトダイオード120に貯蔵されないため、シリコン基板102に漏電されることによって全体光効率を低下させ、イメージセンサ100内にノイズを発生させる。このような問題点は、フォトダイオード120に余分のキャパシタンスを提供し得るキャパシタ構造130を用いることにより除去できる。
【０００６】
図2Aないし2Dには、従来のイメージセンサ100の製作方法を示す。
【０００７】
従来のイメージセンサ100の製作工程は、図2Aに示したように、シリコン基板102と、シリコン基板102に形成されたトランスファートランジスタ構造110と、アイソレーション領域104と、シリコン基板102に形成されたフォトダイオード120を有する活性マトリックスとを準備することから始まる。SiOx等からなる絶縁層132は、化学気相蒸着法(CVD)を用いて全体に亘って形成される。フォトダイオード120は、入射された光線を光電荷に変換させることができる。トランスファートランジスタ110は、ゲート酸化物112と、ゲート電極114と、スペーサ116などを含む。トランスファートランジスタ110は、トランスファー制御信号に応じて光電荷をセンシングノード106に移動させるためのセンシングノード106に結合される。センシングノード106は、簡素化のために図示しなかったリセットトランジスタや増幅トランジスタのようなトランジスタに連結されることができる。
【０００８】
図2Bを参照すれば、例えばシリコン酸化物(SiO2)からなる絶縁層130がCVDのような手段を用いて活性マトリックスの上部に形成される。その後、絶縁層132は、コンタクトホールを形成するため所定の形状にパターンニングされる。
【０００９】
次のステップでは下部電極層134と、キャパシタ誘電体層136と、上部電極層138とが図2Cに示したように絶縁層132上に形成される。
【００１０】
最後に、上部電極層138と、キャパシタ誘電体層136と、下部電極層134とが第2の所定の形態にパターンニングされてキャパシタ構造130を得ることとなる。
【００１１】
上記言及したイメージセンサ100の最も大きな短所は、フォトダイオード120上にキャパシタ構造130を形成するための製造ステップが複雑であるということである。
【００１２】
【発明が解決しようとする課題】
従って、本発明は、光効率を向上するためにキャパシタ構造を有するイメージセンサを提供することにその目的がある。
【００１３】
本発明の他の目的は、キャパシタを有するイメージセンサの製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するため本発明は、複数の単位画素から構成され、夫々の単位画素が、入射された光ビームを感知し光電荷を発生させるための光電素子と、上記光電素子と隣接して形成されたゲート誘電体とゲート誘電体上部に形成されたゲート電極とを含むトランジスタと、上記光電素子の所定部分に形成された絶縁フィルム及び下部電極を備えるキャパシタ構造を含み、上記絶縁フィルムと上記ゲート誘電体とが同じ材料よりなり上記下部電極と上記ゲート電極とが同じ材料よりなることを特徴とするイメージセンサを提供する。
【００１５】
また、本発明は、a）シリコン基板を準備するステップと、
b)第1誘電体層と第1導電層とを連続的に形成するステップと、キャパシタ構造の下部電極と絶縁フィルムとトランジスタのゲート電極とゲート誘電体を同時に得るための第1誘電体層と第1導電層のパターニングをするステップと、d)第1形態のドーパントを上記絶縁フィルムと上記ゲート誘電体とにより覆われていない上記シリコン基板の所定部分にイオン注入するステップと、e)第2誘電体層の形成と、f)上記光電素子の上部に位置する上記第2誘電体層の所定部分を除去して、コンタクトホールを形成するステップと、g)上記第2誘電体層と上記コンタクトホール上部とに第2導電層を形成するステップと、h)上記ゲート電極の上部に位置し、上記光電素子の残りの部分に位置する上記第2導電層と上記第2誘電体層の部分とを除去するステップとを含むイメージセンサ製造方法を提供する。
【００１６】
【発明の実施の形態】
以下、本発明が属する技術分野における通常の知識を有する者が本発明の技術的思想を容易に実施できる程度に詳細に説明するために、本発明の好ましい実施形態を添付した図面を参照し説明する。
【００１７】
本発明では、本発明の好ましい実施形態によって図3、図4Aないし図4E、図5、図6Aないし図6Eに示すCMOSイメージセンサ200、300及びその製造方法が示される。
【００１８】
図3には、シリコン基板202、光感知素子(光電素子)212、アイソレーション領域208、トランスファートランジスタ210及びキャパシタ構造230を含む本発明のイメージセンサ200の一例について断面図が示される。光感知素子212は、シリコン基板202に形成されたN-typeの導電領域を含む。導電領域は、光電荷を集めるためにシリコン基板202のP-type材料とP-N接合とを形成する。従って、光感知素子212は、光感知素子212に入射された光ビームを光電荷に変換させることができる。トランスファートランジスタ210は、ゲート誘電体(ゲート酸化物)205とゲート電極207を含み、そして必要に応じてスペーサ211を含んでいてもよい。トランスファートランジスタ210は、センシングノード203と結合する。センシングノード203は、N+ドーパントなどをイオン注入することにより形成されるが、これはトランスファー制御信号に応じて光電荷をセンシングノード203に伝送させるためである。簡素化のため、リセットトランジスタ、増幅トランジスタのようなトランジスタを図示しなかったが、センシングノードは他のデバイスに連結されていてもよい。
【００１９】
キャパシタ構造230は、絶縁フィルム231と下部電極233とスペーサ232とキャパシタ誘電体234と上部電極235とを含む。好ましい実施形態において、絶縁フィルム231は、ゲート誘電体(ゲート酸化物)205として用いられるSiOx(ｘ= 2など)やそれに類似の材料からなる。下部電極233もゲート電極207に用いられたドーピングされたポリシリコンやそれに類似の物質からなる。ゲート酸化物205と絶縁フィルム231とは、Ta205のような高い誘電定数(K)を有する誘電体材料により作ることができる。
【００２０】
図4Aないし図4Eにおいて、本発明の第1の好ましい実施形態にかかるイメージセンサ200の製造過程の一例を示す。
【００２１】
イメージセンサ200の製造工程は、アイソレーション領域208とセンシングノード203などを備えるシリコン基板202を準備することによって始まる。その後、SiO2などからなる第1誘電体層204が化学気相蒸着法(CVD)のような方法を用いてシリコン基板202に形成される。ドーピングされたポリシリコンなどにより作られた第1導電層206は、CVDのような方法を用いて第1誘電体層204の上部に形成される。導電領域、トランスファートランジスタ及びキャパシタ構造を定義する(区画する)ため、第1フォトレジスト層は第1導電層206の上部に形成され所定の形態にパターニングされて、図4Aに示したようにパターニングされたフォトレジスト層209を得る。P-type基板上にP-typeエピタキシャル層(Epitaxial layer)を形成したシリコン基板202が準備されることが好ましいし、ここでP-typeエピタクシャル層の不純物濃度はP-type基板より低い。
【００２２】
次のステップにおいて、パターニングされたフォトレジスト層209により覆われていない第1導電層206と第一誘電体層204との一部分を、エッチング工程などを用いて除去することによって図4Bに示したように絶縁フィルム231、下部電極233、ゲート誘電体205及びゲート電極207を得ることとなる。選択的に、スペーサ211は、ゲート誘電体205とゲート電極207との側面に形成することができる。スペーサ232は、絶縁フィルム231と下部電極233との側面にも形成することができる。その後、第１ドーパント(例えば、Ｎ+ドーパント等)は、センシングノード203にイオン注入され、第２ドーパント(例えば、Ｎ+ドーパント等)は、導電領域212にイオン注入される。第２ドーパントは、第１ドーパントよりも不純物(impurity)が、より濃い(deeper)。
【００２３】
次のステップにおいて、第2誘電体層220は、下部電極233とゲート電極207との上層に形成される。第2フォトレジスト層228は、スピンコーティングのような方法を用いて第2誘電体層の上部に形成され、図4Cに示したようにコンタクトホールを定義する(区画する)ために所定の形状にパターニングされる。更に、第2誘電体層220は、化学的エッチングなどの方法によって導電領域212の一部を露出させてもよい。
【００２４】
下記のステップにおいて、ドーピングされたポリシリコン等からなる第2導電体層222は、コンタクトホールの形成されていてもよい第2誘電体層220の上部に形成される。そして、第3フォトレジスト層240は、第2導電層222の上部に形成され、図4Dに示したようにキャパシタ構造を定義するために一定の形状にパターニングされる。
【００２５】
次いで、第2導電層222と第2誘電体層220との一部は、化学的エッチングなどの方法を用いて除去され、図4Eに示したようにキャパシタ構造230を得ることができる。
【００２６】
従来の技術と比較すると、本発明はイメージセンサ200の製造ステップを減らすことができる。これは、キャパシタ構造230の素子(例えば、絶縁フィルム231)とトランスファートランジスタ210の素子(例えば、ゲート誘電体205)とを同一工程で形成することができるからである。
【００２７】
また他の態様として、図5には本発明の第2の好ましい実施形態にかかるイメージセンサ300の一例の断面図を示す。イメージセンサ300は、シリコン基板302、光感知素子(光電素子)312、アイソレーション領域308、トランスファートランジスタ310及びキャパシタ構造330を含んでいる。
【００２８】
上記進歩したイメージセンサ300は、上部電極334が光感知素子312に直接連結されていないということを除いては、図3に示したイメージセンサ200と類似している。第2の好ましい実施形態において、上部電極334は、導電メンバー(conducting member)340を介して電気的に光感知素子312に連結されることができる。
【００２９】
図6Aないし6Eには、本発明の第2の好ましい実施形態に係るイメージセンサ300の製造方法の一例を示す。
【００３０】
イメージセンサ300の製造工程は、アイソレーション領域308、センシングノード303などを備えるシリコン基板302の準備から始まる。その後、SiO2などからなる第1誘電体層304は、化学気相蒸着法(CVD)のような方法を用いてシリコン基板302に形成される。ドーピングされたポリシリコン等からなる第1導電層306は、CVDのような方法を用いて第1誘電体層304の上部に形成される。導電領域、トランスファートランジスタとキャパシタ構造を定義するため第1フォトレジスト層は第1導電層306の上部に形成され、所定の形状にパターニングされることによって、図6Aに示したようにパターニングされたフォトレジスト層309を得る。P-type基板上にP-typeエピタキシャル層(Epitaxial layer)を形成したシリコン基板302が準備されることが好ましく、ここでP-typeエピタクシャル層の不純物濃度はP-type基板より低い。
【００３１】
続くステップにおいて、パターニングされたフォトレジスト層309により覆われていない第1導電層306と第1誘電体層304の一部分を、エッチング工程などを用いて除去することによって図6Bに示したように絶縁フィルム331、下部電極333、ゲート誘電体305及びゲート電極307を得る。選択的に、スペーサ311は、ゲート誘電体305とゲート電極307との側面に形成することができる。スペーサ332は、絶縁フィルム331と下部電極333との側面にも形成することができる。次いで、第１ドーパント(例えば、Ｎ+ドーパント等)は、センシングノード303にイオン注入され、第２ドーパント(例えば、Ｎ+ドーパント等)は、導電領域312にイオン注入される。第２ドーパントは、第１ドーパントよりも不純物(impurity)が、より濃い(deeper)。
【００３２】
次のステップにおいて、第2誘電体層320は、下部電極333とゲート電極307との上部に形成される。ドーピングされたポリシリコン等からなる第2導電層322は、第2誘電体層320に連続的に形成される。そして、第2フォトレジスト層336は、第2導電層322の上部に形成され、図6Cに示したようにキャパシタ構造を定義するために一定の形態にパターニングされる。
【００３３】
次いで、第2フォトレジスト層の一定の形態336にカバーされない第2導電層322と第2誘電体層320の一部分は、化学的エッチングのような方法を用いて除去され、図6Dに示したようにキャパシタ誘電体321などを含むキャパシタ構造330を得る。
【００３４】
最後に、導電メンバー340は、光感知素子312が上部電極334に電気的に連結されるような方法により、キャパシタ構造330の上部電極334上へ拡がりながら光感知素子312の上部に形成される。
【００３５】
本発明の技術思想は、上記好ましい実施形態によって具体的に記述されたが、上記した実施形態はその説明のためのものであって、その制限のためのものでないことに留意されるべきである。また、本発明の技術分野における通常の専門家であるならば、本発明の技術思想の範囲内で種々の実施形態が可能であることを理解されるべきである。
【発明の効果】
本発明は、キャパシタ構造を有するイメージセンサとキャパシタが統合されたイメージセンサの製造方法を提供して光効率を高めることができる。
【図面の簡単な説明】
【図１】 従来のCMOSイメージセンサの断面図である。
【図２Ａ】 図1に示したCMOSイメージセンサの従来の製造方法を示した断面図である。
【図２Ｂ】 図1に示したCMOSイメージセンサの従来の製造方法を示した断面図である。
【図２Ｃ】 図1に示したCMOSイメージセンサの従来の製造方法を示した断面図である。
【図２Ｄ】 図1に示したCMOSイメージセンサの従来の製造方法を示した断面図である。
【図３】 本発明の第1の好ましい実施形態と関連するCMOSイメージセンサを示す断面図である。
【図４Ａ】 図3に示したCMOSイメージセンサの製作方法を示した断面図である。
【図４Ｂ】 図3に示したCMOSイメージセンサの製作方法を示した断面図である。
【図４Ｃ】 図3に示したCMOSイメージセンサの製作方法を示した断面図である。
【図４Ｄ】 図3に示したCMOSイメージセンサの製作方法を示した断面図である。
【図４Ｅ】 図3に示したCMOSイメージセンサの製作方法を示した断面図である。
【図５】 本発明の第2の好ましい実施形態と関連するCMOSイメージセンサを示す断面図である。
【図６Ａ】 図6Ａは、本発明の第2実施形態と関連するCMOSイメージセンサを製作する方法を示す断面図である。
【図６Ｂ】 図6Ｂは、本発明の第2実施形態と関連するCMOSイメージセンサを製作する方法を示す断面図である。
【図６Ｃ】 図6Ｃは、本発明の第2実施形態と関連するCMOSイメージセンサを製作する方法を示す断面図である。
【図６Ｄ】 図6Ｄは、本発明の第2実施形態と関連するCMOSイメージセンサを製作する方法を示す断面図である。
【図６Ｅ】 図6Ｅは、本発明の第2実施形態と関連するCMOSイメージセンサを製作する方法を示す断面図である。
【符号の説明】
200 イメージセンサ
202 シリコン基板
203 センシングノード
205 ゲート酸化物(ゲート誘電体)
207 ゲート電極
208 アイソレーション領域
210 トランスファートランジスタ
211 スペーサ
212 光感知素子(光電素子)
230 キャパシタ構造
231 絶縁フィルム
232 スペーサ
233 下部電極
234 キャパシタ誘電体
235 上部電極
【発明が属する技術分野】
本発明は、イメージセンサに関し、特に、イメージセンサの光効率を向上させるためキャパシタ構造を有するイメージセンサに関する。
【０００２】
【従来の技術】
周知のように、イメージセンサは、イメージデータを生成するために物体から反射された光を感知するための半導体装置である。特別には、CMOSイメージセンサというCMOS(Complementary Metal Oxide Semiconductor)技術を用いて製造されたイメージセンサである。
【０００３】
一般に、CMOSイメージセンサは多数の単位画素を含んでいる。また夫々の単位画素は、光感知素子と多数のトランジスタとを含む。フォトダイオードのような光感知素子は、物体に反射されて入射された光を感知し入射された光により生成された光電荷を蓄積する。トランジスタは光電荷の伝達を制御する。
【０００４】
図1には、シリコン基板102、入射された光線を感知し光電荷を発生するため、シリコン基板102内に形成されたフォトダイオード120と、シリコン基板102とフォトダイオード120上に形成されたキャパシタ構造130と、拡散領域106及びフォトダイオード120上に形成されたトランスファートランジスタ110と、また隔離領域(アイソレーション領域)104とを含む従来のイメージセンサ100が示される。
【０００５】
イメージセンサ100において、トランスファートランジスタ110は、ゲート誘電体112と、ゲート電極114と、スペーサ116とを備える。トランスファートランジスタ110は、センシングノードと結合されるが、これはトランスファー制御信号に応じて光電荷をセンシングノードに伝達するためのものである。キャパシタ構造130は、絶縁フィルム132と下部電極134とキャパシタ誘電体136と上部電極138とを備える。フォトダイオード120が十分なキャパシタンスを有し得ない場合、光電荷の一部がフォトダイオード120に貯蔵されないため、シリコン基板102に漏電されることによって全体光効率を低下させ、イメージセンサ100内にノイズを発生させる。このような問題点は、フォトダイオード120に余分のキャパシタンスを提供し得るキャパシタ構造130を用いることにより除去できる。
【０００６】
図2Aないし2Dには、従来のイメージセンサ100の製作方法を示す。
【０００７】
従来のイメージセンサ100の製作工程は、図2Aに示したように、シリコン基板102と、シリコン基板102に形成されたトランスファートランジスタ構造110と、アイソレーション領域104と、シリコン基板102に形成されたフォトダイオード120を有する活性マトリックスとを準備することから始まる。SiOx等からなる絶縁層132は、化学気相蒸着法(CVD)を用いて全体に亘って形成される。フォトダイオード120は、入射された光線を光電荷に変換させることができる。トランスファートランジスタ110は、ゲート酸化物112と、ゲート電極114と、スペーサ116などを含む。トランスファートランジスタ110は、トランスファー制御信号に応じて光電荷をセンシングノード106に移動させるためのセンシングノード106に結合される。センシングノード106は、簡素化のために図示しなかったリセットトランジスタや増幅トランジスタのようなトランジスタに連結されることができる。
【０００８】
図2Bを参照すれば、例えばシリコン酸化物(SiO2)からなる絶縁層130がCVDのような手段を用いて活性マトリックスの上部に形成される。その後、絶縁層132は、コンタクトホールを形成するため所定の形状にパターンニングされる。
【０００９】
次のステップでは下部電極層134と、キャパシタ誘電体層136と、上部電極層138とが図2Cに示したように絶縁層132上に形成される。
【００１０】
最後に、上部電極層138と、キャパシタ誘電体層136と、下部電極層134とが第2の所定の形態にパターンニングされてキャパシタ構造130を得ることとなる。
【００１１】
上記言及したイメージセンサ100の最も大きな短所は、フォトダイオード120上にキャパシタ構造130を形成するための製造ステップが複雑であるということである。
【００１２】
【発明が解決しようとする課題】
従って、本発明は、光効率を向上するためにキャパシタ構造を有するイメージセンサを提供することにその目的がある。
【００１３】
本発明の他の目的は、キャパシタを有するイメージセンサの製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するため本発明は、複数の単位画素から構成され、夫々の単位画素が、入射された光ビームを感知し光電荷を発生させるための光電素子と、上記光電素子と隣接して形成されたゲート誘電体とゲート誘電体上部に形成されたゲート電極とを含むトランジスタと、上記光電素子の所定部分に形成された絶縁フィルム及び下部電極を備えるキャパシタ構造を含み、上記絶縁フィルムと上記ゲート誘電体とが同じ材料よりなり上記下部電極と上記ゲート電極とが同じ材料よりなることを特徴とするイメージセンサを提供する。
【００１５】
また、本発明は、a）シリコン基板を準備するステップと、
b)第1誘電体層と第1導電層とを連続的に形成するステップと、キャパシタ構造の下部電極と絶縁フィルムとトランジスタのゲート電極とゲート誘電体を同時に得るための第1誘電体層と第1導電層のパターニングをするステップと、d)第1形態のドーパントを上記絶縁フィルムと上記ゲート誘電体とにより覆われていない上記シリコン基板の所定部分にイオン注入するステップと、e)第2誘電体層の形成と、f)上記光電素子の上部に位置する上記第2誘電体層の所定部分を除去して、コンタクトホールを形成するステップと、g)上記第2誘電体層と上記コンタクトホール上部とに第2導電層を形成するステップと、h)上記ゲート電極の上部に位置し、上記光電素子の残りの部分に位置する上記第2導電層と上記第2誘電体層の部分とを除去するステップとを含むイメージセンサ製造方法を提供する。
【００１６】
【発明の実施の形態】
以下、本発明が属する技術分野における通常の知識を有する者が本発明の技術的思想を容易に実施できる程度に詳細に説明するために、本発明の好ましい実施形態を添付した図面を参照し説明する。
【００１７】
本発明では、本発明の好ましい実施形態によって図3、図4Aないし図4E、図5、図6Aないし図6Eに示すCMOSイメージセンサ200、300及びその製造方法が示される。
【００１８】
図3には、シリコン基板202、光感知素子(光電素子)212、アイソレーション領域208、トランスファートランジスタ210及びキャパシタ構造230を含む本発明のイメージセンサ200の一例について断面図が示される。光感知素子212は、シリコン基板202に形成されたN-typeの導電領域を含む。導電領域は、光電荷を集めるためにシリコン基板202のP-type材料とP-N接合とを形成する。従って、光感知素子212は、光感知素子212に入射された光ビームを光電荷に変換させることができる。トランスファートランジスタ210は、ゲート誘電体(ゲート酸化物)205とゲート電極207を含み、そして必要に応じてスペーサ211を含んでいてもよい。トランスファートランジスタ210は、センシングノード203と結合する。センシングノード203は、N+ドーパントなどをイオン注入することにより形成されるが、これはトランスファー制御信号に応じて光電荷をセンシングノード203に伝送させるためである。簡素化のため、リセットトランジスタ、増幅トランジスタのようなトランジスタを図示しなかったが、センシングノードは他のデバイスに連結されていてもよい。
【００１９】
キャパシタ構造230は、絶縁フィルム231と下部電極233とスペーサ232とキャパシタ誘電体234と上部電極235とを含む。好ましい実施形態において、絶縁フィルム231は、ゲート誘電体(ゲート酸化物)205として用いられるSiOx(ｘ= 2など)やそれに類似の材料からなる。下部電極233もゲート電極207に用いられたドーピングされたポリシリコンやそれに類似の物質からなる。ゲート酸化物205と絶縁フィルム231とは、Ta205のような高い誘電定数(K)を有する誘電体材料により作ることができる。
【００２０】
図4Aないし図4Eにおいて、本発明の第1の好ましい実施形態にかかるイメージセンサ200の製造過程の一例を示す。
【００２１】
イメージセンサ200の製造工程は、アイソレーション領域208とセンシングノード203などを備えるシリコン基板202を準備することによって始まる。その後、SiO2などからなる第1誘電体層204が化学気相蒸着法(CVD)のような方法を用いてシリコン基板202に形成される。ドーピングされたポリシリコンなどにより作られた第1導電層206は、CVDのような方法を用いて第1誘電体層204の上部に形成される。導電領域、トランスファートランジスタ及びキャパシタ構造を定義する(区画する)ため、第1フォトレジスト層は第1導電層206の上部に形成され所定の形態にパターニングされて、図4Aに示したようにパターニングされたフォトレジスト層209を得る。P-type基板上にP-typeエピタキシャル層(Epitaxial layer)を形成したシリコン基板202が準備されることが好ましいし、ここでP-typeエピタクシャル層の不純物濃度はP-type基板より低い。
【００２２】
次のステップにおいて、パターニングされたフォトレジスト層209により覆われていない第1導電層206と第一誘電体層204との一部分を、エッチング工程などを用いて除去することによって図4Bに示したように絶縁フィルム231、下部電極233、ゲート誘電体205及びゲート電極207を得ることとなる。選択的に、スペーサ211は、ゲート誘電体205とゲート電極207との側面に形成することができる。スペーサ232は、絶縁フィルム231と下部電極233との側面にも形成することができる。その後、第１ドーパント(例えば、Ｎ+ドーパント等)は、センシングノード203にイオン注入され、第２ドーパント(例えば、Ｎ+ドーパント等)は、導電領域212にイオン注入される。第２ドーパントは、第１ドーパントよりも不純物(impurity)が、より濃い(deeper)。
【００２３】
次のステップにおいて、第2誘電体層220は、下部電極233とゲート電極207との上層に形成される。第2フォトレジスト層228は、スピンコーティングのような方法を用いて第2誘電体層の上部に形成され、図4Cに示したようにコンタクトホールを定義する(区画する)ために所定の形状にパターニングされる。更に、第2誘電体層220は、化学的エッチングなどの方法によって導電領域212の一部を露出させてもよい。
【００２４】
下記のステップにおいて、ドーピングされたポリシリコン等からなる第2導電体層222は、コンタクトホールの形成されていてもよい第2誘電体層220の上部に形成される。そして、第3フォトレジスト層240は、第2導電層222の上部に形成され、図4Dに示したようにキャパシタ構造を定義するために一定の形状にパターニングされる。
【００２５】
次いで、第2導電層222と第2誘電体層220との一部は、化学的エッチングなどの方法を用いて除去され、図4Eに示したようにキャパシタ構造230を得ることができる。
【００２６】
従来の技術と比較すると、本発明はイメージセンサ200の製造ステップを減らすことができる。これは、キャパシタ構造230の素子(例えば、絶縁フィルム231)とトランスファートランジスタ210の素子(例えば、ゲート誘電体205)とを同一工程で形成することができるからである。
【００２７】
また他の態様として、図5には本発明の第2の好ましい実施形態にかかるイメージセンサ300の一例の断面図を示す。イメージセンサ300は、シリコン基板302、光感知素子(光電素子)312、アイソレーション領域308、トランスファートランジスタ310及びキャパシタ構造330を含んでいる。
【００２８】
上記進歩したイメージセンサ300は、上部電極334が光感知素子312に直接連結されていないということを除いては、図3に示したイメージセンサ200と類似している。第2の好ましい実施形態において、上部電極334は、導電メンバー(conducting member)340を介して電気的に光感知素子312に連結されることができる。
【００２９】
図6Aないし6Eには、本発明の第2の好ましい実施形態に係るイメージセンサ300の製造方法の一例を示す。
【００３０】
イメージセンサ300の製造工程は、アイソレーション領域308、センシングノード303などを備えるシリコン基板302の準備から始まる。その後、SiO2などからなる第1誘電体層304は、化学気相蒸着法(CVD)のような方法を用いてシリコン基板302に形成される。ドーピングされたポリシリコン等からなる第1導電層306は、CVDのような方法を用いて第1誘電体層304の上部に形成される。導電領域、トランスファートランジスタとキャパシタ構造を定義するため第1フォトレジスト層は第1導電層306の上部に形成され、所定の形状にパターニングされることによって、図6Aに示したようにパターニングされたフォトレジスト層309を得る。P-type基板上にP-typeエピタキシャル層(Epitaxial layer)を形成したシリコン基板302が準備されることが好ましく、ここでP-typeエピタクシャル層の不純物濃度はP-type基板より低い。
【００３１】
続くステップにおいて、パターニングされたフォトレジスト層309により覆われていない第1導電層306と第1誘電体層304の一部分を、エッチング工程などを用いて除去することによって図6Bに示したように絶縁フィルム331、下部電極333、ゲート誘電体305及びゲート電極307を得る。選択的に、スペーサ311は、ゲート誘電体305とゲート電極307との側面に形成することができる。スペーサ332は、絶縁フィルム331と下部電極333との側面にも形成することができる。次いで、第１ドーパント(例えば、Ｎ+ドーパント等)は、センシングノード303にイオン注入され、第２ドーパント(例えば、Ｎ+ドーパント等)は、導電領域312にイオン注入される。第２ドーパントは、第１ドーパントよりも不純物(impurity)が、より濃い(deeper)。
【００３２】
次のステップにおいて、第2誘電体層320は、下部電極333とゲート電極307との上部に形成される。ドーピングされたポリシリコン等からなる第2導電層322は、第2誘電体層320に連続的に形成される。そして、第2フォトレジスト層336は、第2導電層322の上部に形成され、図6Cに示したようにキャパシタ構造を定義するために一定の形態にパターニングされる。
【００３３】
次いで、第2フォトレジスト層の一定の形態336にカバーされない第2導電層322と第2誘電体層320の一部分は、化学的エッチングのような方法を用いて除去され、図6Dに示したようにキャパシタ誘電体321などを含むキャパシタ構造330を得る。
【００３４】
最後に、導電メンバー340は、光感知素子312が上部電極334に電気的に連結されるような方法により、キャパシタ構造330の上部電極334上へ拡がりながら光感知素子312の上部に形成される。
【００３５】
本発明の技術思想は、上記好ましい実施形態によって具体的に記述されたが、上記した実施形態はその説明のためのものであって、その制限のためのものでないことに留意されるべきである。また、本発明の技術分野における通常の専門家であるならば、本発明の技術思想の範囲内で種々の実施形態が可能であることを理解されるべきである。
【発明の効果】
本発明は、キャパシタ構造を有するイメージセンサとキャパシタが統合されたイメージセンサの製造方法を提供して光効率を高めることができる。
【図面の簡単な説明】
【図１】 従来のCMOSイメージセンサの断面図である。
【図２Ａ】 図1に示したCMOSイメージセンサの従来の製造方法を示した断面図である。
【図２Ｂ】 図1に示したCMOSイメージセンサの従来の製造方法を示した断面図である。
【図２Ｃ】 図1に示したCMOSイメージセンサの従来の製造方法を示した断面図である。
【図２Ｄ】 図1に示したCMOSイメージセンサの従来の製造方法を示した断面図である。
【図３】 本発明の第1の好ましい実施形態と関連するCMOSイメージセンサを示す断面図である。
【図４Ａ】 図3に示したCMOSイメージセンサの製作方法を示した断面図である。
【図４Ｂ】 図3に示したCMOSイメージセンサの製作方法を示した断面図である。
【図４Ｃ】 図3に示したCMOSイメージセンサの製作方法を示した断面図である。
【図４Ｄ】 図3に示したCMOSイメージセンサの製作方法を示した断面図である。
【図４Ｅ】 図3に示したCMOSイメージセンサの製作方法を示した断面図である。
【図５】 本発明の第2の好ましい実施形態と関連するCMOSイメージセンサを示す断面図である。
【図６Ａ】 図6Ａは、本発明の第2実施形態と関連するCMOSイメージセンサを製作する方法を示す断面図である。
【図６Ｂ】 図6Ｂは、本発明の第2実施形態と関連するCMOSイメージセンサを製作する方法を示す断面図である。
【図６Ｃ】 図6Ｃは、本発明の第2実施形態と関連するCMOSイメージセンサを製作する方法を示す断面図である。
【図６Ｄ】 図6Ｄは、本発明の第2実施形態と関連するCMOSイメージセンサを製作する方法を示す断面図である。
【図６Ｅ】 図6Ｅは、本発明の第2実施形態と関連するCMOSイメージセンサを製作する方法を示す断面図である。
【符号の説明】
200 イメージセンサ
202 シリコン基板
203 センシングノード
205 ゲート酸化物(ゲート誘電体)
207 ゲート電極
208 アイソレーション領域
210 トランスファートランジスタ
211 スペーサ
212 光感知素子(光電素子)
230 キャパシタ構造
231 絶縁フィルム
232 スペーサ
233 下部電極
234 キャパシタ誘電体
235 上部電極
Claims (38)
- 複数の単位画素を備えるイメージセンサにおいて、
上記夫々の単位画素が、
入射された光ビームを感知し光電荷を発生させるための光電素子と、
上記光電素子と隣接して形成されたゲート誘電体とゲート誘電体上部に形成されたゲート電極とを含むトランジスタと、
上記光電素子の所定部分に形成された絶縁フィルム、下部電極、キャパシタ誘電体層及び上記光電素子と電気的に連結された上部電極とを備えるキャパシタ構造と
を含み、
上記絶縁フィルムと上記ゲート誘電体とが同一工程において形成され、上記下部電極と上記ゲート電極とが同一工程において形成されることを特徴とするイメージセンサ。 - 上記キャパシタ構造が、上記光電素子が光電荷で十分に蓄積された時発生する過電荷を貯蔵する請求項１に記載のイメージセンサ。
- 上記トランジスタが、上記光電荷をセンシングノード(sensing node)に伝送させる請求項１に記載のイメージセンサ。
- 上記ゲート誘電体が、シリコン酸化物(SiOx)からなる請求項１に記載のイメージセンサ。
- 上記ゲート誘電体が、タンタル酸化物(Ta2O5)であることを特徴とする請求項１に記載のイメージセンサ。
- イメージセンサ製造方法において、
上記方法が、
a)シリコン基板に光感知素子を形成するステップと、
b)上記シリコン基板の上部に、第1誘電体層を形成するステップと、
c)上記第1誘電体層の上部に、第1導電層を形成するステップと、
d)上記第1誘電体層と上記第1導電層とを同時にパターニングして、上記光感知素子と隣接する絶縁フィルム及びキャパシタ構造の下部電極と、上記光感知素子と隣接するトランジスタのゲート誘電体と、上記光感知素子と隣接するトランジスタのゲート電極とを形成する、同時にパターニングするステップと、
e)上記シリコン基板上に、第2誘電体層と第2導電層とを連続的に形成するステップと、 f)上記第2導電層と上記第2誘電体層の、上記光感知素子上と上記ゲート誘電体上に位置する部分を除去して、キャパシタ誘電体と上記キャパシタ構造の上部電極を形成するステップであって、上記上部電極の所定部分は、導電メンバーを介して上記光感知素子と電気的に連結されている、ステップと
を含むイメージセンサ製造方法。 - 上記光感知素子を形成するステップが、上記光感知素子を形成するために、第1形態のドーパントを上記絶縁フィルムと上記ゲート誘電体の間の上記シリコン基板の露出部分にイオン注入するステップを含む請求項６に記載のイメージセンサ製造方法。
- 上記ゲート電極の側面に隣接する上記シリコン基板の所定部分に、第2形態のドーパントをイオン注入するステップであって、上記側面は上記光感知素子に隣接する上記ゲート電極の側面とは反対側に位置する側面である、イオン注入するステップをさらに含む請求項７に記載のイメージセンサ製造方法。
- 上記ゲート誘電体がシリコン酸化物(SiOx)である請求項６に記載のイメージセンサ製造方法。
- 上記ゲート誘電体がタンタル酸化物(Ta2O5)である請求項６に記載のイメージセンサ製造方法。
- 上記絶縁フィルムと上記ゲート誘電体とが同一工程において形成されることを特徴とする請求項６に記載のイメージセンサ製造方法。
- 上記ゲート電極と上記下部電極とが同一工程において形成されることを特徴とする請求項６に記載のイメージセンサ製造方法。
- 上記ゲート電極と上記下部電極は、ドーピングされたポリシリコンであることを特徴とする請求項１２に記載のイメージセンサ製造方法。
- イメージセンサ製造方法において、
上記方法が、
シリコン基板に光感知素子を形成するステップと、
上記シリコン基板上に、キャパシタ構造を形成するステップであって、上記キャパシタ構造を形成するステップは、
上記光感知素子に隣接する上記シリコン基板の表面上に絶縁フィルムを形成するステップと、
上記絶縁フィルムの上部に下部電極を形成するステップと、
上記下部電極の上部にキャパシタ誘電体層を形成するステップと、
上記キャパシタ誘電体層の上部に上部電極を形成し、上記光感知素子に電気的に連結するステップと、
を含む、キャパシタ構造を形成するステップと、
上記シリコン基板上にトランスファートランジスタを形成するステップであって、上記トランスファートランジスタを形成するステップは、
上記光感知素子に隣接する上記シリコン基板の表面上にゲート酸化物層を形成するステップであって、上記絶縁フィルムと上記ゲート酸化物層は、同一工程において形成される、ゲート酸化物層を形成するステップと、
上記ゲート酸化物層の上部にゲート電極を形成するステップであって、上記下部電極と上記ゲート電極は、同一工程において形成される、ゲート電極を形成するステップと
を含むトランスファートランジスタを形成するステップと
を含むイメージセンサ製造方法。 - 上記トランスファートランジスタを形成するステップは、上記ゲート酸化物層に隣接するセンシングノードを形成するステップをさらに含む請求項１４に記載のイメージセンサ製造方法。
- 上記キャパシタ誘電体層を形成するステップは、上記キャパシタ誘電体層を上記光感知素子に連結するステップをさらに含む請求項１４に記載のイメージセンサ製造方法。
- 上記絶縁フィルムの側面と上記下部電極の側面に隣接するスペーサを形成するステップをさらに含む請求項１４に記載のイメージセンサ製造方法。
- 上記トランスファートランジスタの側面に隣接するスペーサを形成するステップをさらに含む請求項１４に記載のイメージセンサ製造方法。
- 上記シリコン基板にアイソレーション領域を形成するステップであって、上記キャパシタ構造の所定部分は上記アイソレーション領域の上部に形成される、アイソレーション領域を形成するステップをさらに含む請求項１４に記載のイメージセンサ製造方法。
- イメージセンサ製造方法において、
上記方法が、
シリコン基板に光感知素子を形成するステップと、
上記シリコン基板上に、キャパシタ構造を形成するステップであって、上記キャパシタ構造を形成するステップは、
上記光感知素子に隣接する上記シリコン基板の表面上に絶縁フィルムを形成するステップと、
上記絶縁フィルムの上部に下部電極を形成するステップと、
上記下部電極の上部にキャパシタ誘電体層を形成するステップと、
上記キャパシタ誘電体層の上部に上部電極を形成するステップと、
上記上部電極の上部に導電メンバーを形成し、上記光感知素子と電気的に連結するステップと、
を含むキャパシタ構造を形成するステップと、
上記シリコン基板上にトランスファートランジスタを形成するステップであって、上記トランスファートランジスタを形成するステップは、
上記光感知素子に隣接する上記シリコン基板の他の表面上にゲート酸化物層を形成するステップであって、上記ゲート酸化物層を形成するステップと上記絶縁フィルムを形成するステップとは同一工程において実施される、ゲート酸化物層を形成するステップと、 上記ゲート酸化物層の上部にゲート電極を形成するステップであって、上記ゲート電極を形成するステップと上記下部電極を形成するステップとは同一工程において実施される、ゲート電極を形成するステップと
を含むトランスファートランジスタを形成するステップと
を含むイメージセンサ製造方法。 - 上記トランスファートランジスタを形成するステップは、上記ゲート酸化物層に隣接するセンシングノードを形成するステップをさらに含む請求項２０に記載のイメージセンサ製造方法。
- 上記キャパシタ誘電体層を形成するステップは、上記キャパシタ誘電体層を上記光感知素子に連結するステップをさらに含む請求項２０に記載のイメージセンサ製造方法。
- 上記絶縁フィルムの側面と上記下部電極の側面に隣接するスペーサを形成するステップをさらに含む請求項２０に記載のイメージセンサ製造方法。
- 上記トランスファートランジスタの側面に隣接するスペーサを形成するステップをさらに含む請求項２０に記載のイメージセンサ製造方法。
- 上記シリコン基板にアイソレーション領域を形成するステップであって、上記キャパシタ構造の部分は上記アイソレーション領域の上部に形成される、アイソレーション領域を形成するステップをさらに含む請求項２０に記載のイメージセンサ製造方法。
- 上記キャパシタ誘電体層の所定部分は上記光感知素子の所定部分の上に形成され、
上記上部電極の所定部分は、上記光感知素子の上記所定部分の上に形成されている上記キャパシタ誘電体層の上記所定部分の上に形成される
ことを特徴とする請求項２０に記載のイメージセンサ製造方法。 - 上記光感知素子の上に形成される上記キャパシタ誘電体層の上記所定部分は、上記上部電極を上記光感知素子から絶縁するように構成される請求項２６に記載のイメージセンサ製造方法。
- イメージセンサ製造方法において、
上記方法が、
シリコン基板上に光感知素子を形成するステップと、
上記シリコン基板の上部に、第1誘電体層を形成するステップと、
上記第1誘電体層の上部に、第1導電層を形成するステップと、
上記第1誘電体層と上記第1導電層とを同時にパターニングして、上記光感知素子と隣接する絶縁フィルム及びキャパシタ構造の下部電極と、上記光感知素子と隣接するトランスファートランジスタのゲート誘電体と、上記光感知素子と隣接するトランスファートランジスタのゲート電極とを形成するステップと、
上記シリコン基板上に、第2誘電体層と第2導電層とを連続的に形成するステップと、
上記第2導電層と上記第2誘電体層の、上記光感知素子の上部と上記ゲート誘電体の上部に位置する部分を除去して、キャパシタ誘電体と上記キャパシタ構造の上部電極を形成するステップと、
上記上部電極の所定部分と上記光感知素子の所定部分との上に導電メンバーを形成するステップであって、上記導電メンバーは上記上部電極と上記光感知素子と電気的に連結している、導電メンバーを形成するステップと
を含むイメージセンサ製造方法。 - 上記光感知素子を形成するステップが、上記光感知素子を形成するために、第1形態のドーパントを上記絶縁フィルムと上記ゲート誘電体の間の上記シリコン基板の露出部分にイオン注入するステップをさらに含む請求項２８に記載のイメージセンサ製造方法。
- 上記ドーパントは、N+ドーパントである、請求項２９に記載のイメージセンサ製造方法。
- 上記ゲート電極の側面に隣接する上記シリコン基板の部分に、第2形態のドーパントをイオン注入するステップであって、上記側面は上記光感知素子に隣接する上記ゲート電極の側面とは反対側に位置する側面である、イオン注入するステップをさらに含む請求項２９に記載のイメージセンサ製造方法。
- 上記第1と第2の形態のドーパントは同じ形態のドーパントである、請求項３１に記載のイメージセンサ製造方法。
- 上記第1と第2の形態のドーパントはN+ドーパントである、請求項３１に記載のイメージセンサ製造方法。
- 上記ゲート誘電体がシリコン酸化物(SiOx)である請求項２８に記載のイメージセンサ製造方法。
- 上記ゲート誘電体がタンタル酸化物(Ta2O5)である請求項２８に記載のイメージセンサ製造方法。
- 上記絶縁フィルムと上記ゲート誘電体が同じ形態の材料で形成されている請求項２８に記載のイメージセンサ製造方法。
- 上記ゲート電極と上記下部電極が同じ形態の材料で形成されている請求項２８に記載のイメージセンサ製造方法。
- 上記同じ形態の材料が、ドーピングされたポリシリコンである請求項３７に記載のイメージセンサ製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0063839A KR100477788B1 (ko) | 1999-12-28 | 1999-12-28 | 커패시터가 접속된 포토다이오드를 갖는 씨모스이미지센서 및 그 제조방법 |
| KR1999-63839 | 1999-12-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001250934A JP2001250934A (ja) | 2001-09-14 |
| JP5038554B2 true JP5038554B2 (ja) | 2012-10-03 |
Family
ID=19631159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000400704A Expired - Fee Related JP5038554B2 (ja) | 1999-12-28 | 2000-12-28 | キャパシタ構造を有するイメージセンサ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6521924B2 (ja) |
| JP (1) | JP5038554B2 (ja) |
| KR (1) | KR100477788B1 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100477788B1 (ko) * | 1999-12-28 | 2005-03-22 | 매그나칩 반도체 유한회사 | 커패시터가 접속된 포토다이오드를 갖는 씨모스이미지센서 및 그 제조방법 |
| US6465824B1 (en) * | 2000-03-09 | 2002-10-15 | General Electric Company | Imager structure |
| US6873044B2 (en) * | 2000-09-11 | 2005-03-29 | Xytrans, Inc. | Microwave monolithic integrated circuit package |
| KR100873815B1 (ko) * | 2002-07-06 | 2008-12-11 | 매그나칩 반도체 유한회사 | 이미지센서 제조방법 |
| TW540128B (en) * | 2002-07-12 | 2003-07-01 | Hannstar Display Corp | Manufacturing method of X-ray detector array |
| EP1563544A1 (en) * | 2002-11-12 | 2005-08-17 | Micron Technology, Inc. | Grounded gate and isolation techniques for reducing dark current in cmos image sensors |
| US6818930B2 (en) | 2002-11-12 | 2004-11-16 | Micron Technology, Inc. | Gated isolation structure for imagers |
| US6960796B2 (en) * | 2002-11-26 | 2005-11-01 | Micron Technology, Inc. | CMOS imager pixel designs with storage capacitor |
| KR100535926B1 (ko) * | 2003-09-22 | 2005-12-09 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 제조 방법 |
| KR100558529B1 (ko) * | 2003-09-23 | 2006-03-10 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
| KR100558530B1 (ko) | 2003-09-23 | 2006-03-10 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
| US7038259B2 (en) * | 2003-10-22 | 2006-05-02 | Micron Technology, Inc. | Dual capacitor structure for imagers and method of formation |
| US20050128327A1 (en) * | 2003-12-10 | 2005-06-16 | Bencuya Selim S. | Device and method for image sensing |
| CN1333448C (zh) * | 2004-04-01 | 2007-08-22 | 亚泰影像科技股份有限公司 | 接触式影像感测器的感测基板及其加工方法 |
| DE102004031606B4 (de) * | 2004-06-30 | 2009-03-12 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit pin-Diode und Herstellungsverfahren |
| US7667250B2 (en) * | 2004-07-16 | 2010-02-23 | Aptina Imaging Corporation | Vertical gate device for an image sensor and method of forming the same |
| KR100614650B1 (ko) * | 2004-09-16 | 2006-08-22 | 삼성전자주식회사 | 이미지 센서 및 그 형성 방법 |
| TW200629421A (en) * | 2005-01-12 | 2006-08-16 | Sanyo Electric Co | Method of producing semiconductor device |
| KR100672993B1 (ko) | 2005-01-19 | 2007-01-24 | 삼성전자주식회사 | 자가 승압 기능을 갖는 이미지 센서, 자가 승압 방법 및상기 이미지 센서 형성 방법 |
| US7847847B2 (en) * | 2005-01-27 | 2010-12-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure for CMOS image sensor with a plurality of capacitors |
| JP4878123B2 (ja) * | 2005-02-07 | 2012-02-15 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP4695902B2 (ja) * | 2005-03-18 | 2011-06-08 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| US7432540B2 (en) * | 2005-08-01 | 2008-10-07 | Micron Technology, Inc. | Dual conversion gain gate and capacitor combination |
| KR100769124B1 (ko) * | 2005-12-28 | 2007-10-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| KR100922931B1 (ko) * | 2006-12-27 | 2009-10-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
| US20100309358A1 (en) * | 2009-06-05 | 2010-12-09 | Renesas Electronics Corporation | Solid-state imaging device |
| JP5247829B2 (ja) * | 2011-01-11 | 2013-07-24 | キヤノン株式会社 | 固体撮像装置及びその製造方法、並びに、カメラ |
| JP6007499B2 (ja) * | 2012-02-06 | 2016-10-12 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、及び、電子機器 |
| JP5970834B2 (ja) * | 2012-02-02 | 2016-08-17 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、及び、電子機器 |
| US9490373B2 (en) | 2012-02-02 | 2016-11-08 | Sony Corporation | Solid-state imaging device and electronic apparatus with improved storage portion |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590556A (ja) * | 1990-05-11 | 1993-04-09 | Olympus Optical Co Ltd | 固体撮像素子 |
| JPH0513739A (ja) * | 1991-07-04 | 1993-01-22 | Canon Inc | 光電変換装置 |
| JPH05161079A (ja) * | 1991-12-06 | 1993-06-25 | Olympus Optical Co Ltd | 不揮発なフレームメモリ機能を有する撮像素子 |
| JP2705476B2 (ja) * | 1992-08-07 | 1998-01-28 | ヤマハ株式会社 | 半導体装置の製造方法 |
| JP3603438B2 (ja) * | 1996-01-08 | 2004-12-22 | ソニー株式会社 | 増幅型固体撮像素子及びその製造方法 |
| US5760458A (en) * | 1996-10-22 | 1998-06-02 | Foveonics, Inc. | Bipolar-based active pixel sensor cell with poly contact and increased capacitive coupling to the base region |
| GB9710301D0 (en) * | 1997-05-21 | 1997-07-16 | Philips Electronics Nv | Image sensor and its manufacture |
| JPH118352A (ja) * | 1997-06-14 | 1999-01-12 | Toshiba Microelectron Corp | 半導体集積回路装置及びその製造方法 |
| US5924011A (en) * | 1997-12-15 | 1999-07-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicide process for mixed mode product |
| JPH11238881A (ja) * | 1998-02-23 | 1999-08-31 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6255703B1 (en) * | 1999-06-02 | 2001-07-03 | Advanced Micro Devices, Inc. | Device with lower LDD resistance |
| US6376868B1 (en) * | 1999-06-15 | 2002-04-23 | Micron Technology, Inc. | Multi-layered gate for a CMOS imager |
| US6204524B1 (en) * | 1999-07-14 | 2001-03-20 | Micron Technology, Inc. | CMOS imager with storage capacitor |
| US6333205B1 (en) * | 1999-08-16 | 2001-12-25 | Micron Technology, Inc. | CMOS imager with selectively silicided gates |
| KR100477788B1 (ko) * | 1999-12-28 | 2005-03-22 | 매그나칩 반도체 유한회사 | 커패시터가 접속된 포토다이오드를 갖는 씨모스이미지센서 및 그 제조방법 |
-
1999
- 1999-12-28 KR KR10-1999-0063839A patent/KR100477788B1/ko not_active IP Right Cessation
-
2000
- 2000-12-19 US US09/742,817 patent/US6521924B2/en not_active Expired - Fee Related
- 2000-12-28 JP JP2000400704A patent/JP5038554B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-20 US US10/326,680 patent/US6855595B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6521924B2 (en) | 2003-02-18 |
| KR20010061346A (ko) | 2001-07-07 |
| KR100477788B1 (ko) | 2005-03-22 |
| US20010006238A1 (en) | 2001-07-05 |
| US6855595B2 (en) | 2005-02-15 |
| JP2001250934A (ja) | 2001-09-14 |
| US20030122169A1 (en) | 2003-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5038554B2 (ja) | キャパシタ構造を有するイメージセンサ及びその製造方法 | |
| US5880495A (en) | Active pixel with a pinned photodiode | |
| US6486521B2 (en) | Optimized floating P+ region photodiode for a CMOS image sensor | |
| US7675100B2 (en) | CMOS image sensor and method for fabricating the same | |
| KR100720503B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP5529304B2 (ja) | イメージセンサ及びその製造方法 | |
| TW202013697A (zh) | 用於影像感測器的深溝渠隔離結構上的像素元件 | |
| US20120178206A1 (en) | Cmos image sensor having double gate insulator therein and method for manufacturing the same | |
| US20170373104A1 (en) | Solid-state imaging device and method for fabricating same | |
| US8076702B2 (en) | CMOS image sensor and fabricating method thereof | |
| KR20050070938A (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR100672729B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2007027730A (ja) | イメージセンサ及びその製造方法 | |
| KR100731064B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR101009091B1 (ko) | 누화현상을 감소시킨 시모스 이미지센서 및 그 제조방법 | |
| US20090166687A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| KR100790210B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100595876B1 (ko) | 이미지센서의 포토다이오드 제조방법 | |
| KR100698090B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100790233B1 (ko) | 이미지센서 제조 방법 | |
| US20090050892A1 (en) | Cmos image sensor and method for manufacturing the same | |
| KR100788483B1 (ko) | 이미지 센서의 픽셀 구조 및 그 제조 방법 | |
| KR20010061356A (ko) | 저전압 포토다이오드의 도핑 프로파일 개선을 위한이미지센서의 단위화소 제조방법 | |
| KR20050079436A (ko) | 화소간 신호왜곡을 개선한 이미지 센서 및 그 제조방법 | |
| KR100971209B1 (ko) | 씨모스 이미지 센서의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070720 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070720 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090630 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110905 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120615 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120706 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |