JP2001250934A - キャパシタ構造を有するイメージセンサ及びその製造方法 - Google Patents
キャパシタ構造を有するイメージセンサ及びその製造方法Info
- Publication number
- JP2001250934A JP2001250934A JP2000400704A JP2000400704A JP2001250934A JP 2001250934 A JP2001250934 A JP 2001250934A JP 2000400704 A JP2000400704 A JP 2000400704A JP 2000400704 A JP2000400704 A JP 2000400704A JP 2001250934 A JP2001250934 A JP 2001250934A
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- dielectric
- gate
- manufacturing
- gate dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 239000002019 doping agent Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims 2
- 229910001936 tantalum oxide Inorganic materials 0.000 claims 2
- 230000005693 optoelectronics Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 125000006850 spacer group Chemical group 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 キャパシタ構造を有するイメージセンサの製
造方法を簡略化すること。 【解決手段】 イメージセンサは、多数の単位画素で構
成され、夫々の単位画素は入射された光線を感知し光電
荷を発生させるための光電素子２１２、光電素子と隣接
して形成されたゲート誘電体２０５とゲート誘電体の上
部に形成されたゲート電極２０７を含むトランジスタ２
１０及び光電素子の所定部分に形成された絶縁フィルム
２３１及び下部電極２３３を備えるが、上記絶縁フィル
ムと上記ゲート誘電体とが同じ材料で作られ、下部電極
とゲート電極とが同じ材質で作られたキャパシタ構造２
３０を含む。
造方法を簡略化すること。 【解決手段】 イメージセンサは、多数の単位画素で構
成され、夫々の単位画素は入射された光線を感知し光電
荷を発生させるための光電素子２１２、光電素子と隣接
して形成されたゲート誘電体２０５とゲート誘電体の上
部に形成されたゲート電極２０７を含むトランジスタ２
１０及び光電素子の所定部分に形成された絶縁フィルム
２３１及び下部電極２３３を備えるが、上記絶縁フィル
ムと上記ゲート誘電体とが同じ材料で作られ、下部電極
とゲート電極とが同じ材質で作られたキャパシタ構造２
３０を含む。
Description
【０００１】
【発明が属する技術分野】本発明は、イメージセンサに
関し、特に、イメージセンサの光効率を向上させるため
キャパシタ構造を有するイメージセンサに関する。
関し、特に、イメージセンサの光効率を向上させるため
キャパシタ構造を有するイメージセンサに関する。
【０００２】
【従来の技術】周知のように、イメージセンサは、イメ
ージデータを生成するために物体から反射された光を感
知するための半導体装置である。特別には、CMOSイメー
ジセンサというCMOS(Complementary Metal Oxide Semic
onductor)技術を用いて製造されたイメージセンサであ
る。
ージデータを生成するために物体から反射された光を感
知するための半導体装置である。特別には、CMOSイメー
ジセンサというCMOS(Complementary Metal Oxide Semic
onductor)技術を用いて製造されたイメージセンサであ
る。
【０００３】一般に、CMOSイメージセンサは多数の単位
画素を含んでいる。また夫々の単位画素は、光感知素子
と多数のトランジスタとを含む。フォトダイオードのよ
うな光感知素子は、物体に反射されて入射された光を感
知し入射された光により生成された光電荷を蓄積する。
トランジスタは光電荷の伝達を制御する。
画素を含んでいる。また夫々の単位画素は、光感知素子
と多数のトランジスタとを含む。フォトダイオードのよ
うな光感知素子は、物体に反射されて入射された光を感
知し入射された光により生成された光電荷を蓄積する。
トランジスタは光電荷の伝達を制御する。
【０００４】図1には、シリコン基板102、入射された光
線を感知し光電荷を発生するため、シリコン基板102内
に形成されたフォトダイオード120と、シリコン基板102
とフォトダイオード120上に形成されたキャパシタ構造1
30と、拡散領域106及びフォトダイオード120上に形成さ
れたトランスファートランジスタ110と、また隔離領域
(アイソレーション領域)104とを含む従来のイメージセ
ンサ100が示される。
線を感知し光電荷を発生するため、シリコン基板102内
に形成されたフォトダイオード120と、シリコン基板102
とフォトダイオード120上に形成されたキャパシタ構造1
30と、拡散領域106及びフォトダイオード120上に形成さ
れたトランスファートランジスタ110と、また隔離領域
(アイソレーション領域)104とを含む従来のイメージセ
ンサ100が示される。
【０００５】イメージセンサ100において、トランスフ
ァートランジスタ110は、ゲート誘電体112と、ゲート電
極114と、スペーサ116とを備える。トランスファートラ
ンジスタ110は、センシングノードと結合されるが、こ
れはトランスファー制御信号に応じて光電荷をセンシン
グノードに伝達するためのものである。キャパシタ構造
130は、絶縁フィルム132と下部電極134とキャパシタ誘
電体136と上部電極138とを備える。フォトダイオード12
0が十分なキャパシタンスを有し得ない場合、光電荷の
一部がフォトダイオード120に貯蔵されないため、シリ
コン基板102に漏電されることによって全体光効率を低
下させ、イメージセンサ100内にノイズを発生させる。
このような問題点は、フォトダイオード120に余分のキ
ャパシタンスを提供し得るキャパシタ構造130を用いる
ことにより除去できる。
ァートランジスタ110は、ゲート誘電体112と、ゲート電
極114と、スペーサ116とを備える。トランスファートラ
ンジスタ110は、センシングノードと結合されるが、こ
れはトランスファー制御信号に応じて光電荷をセンシン
グノードに伝達するためのものである。キャパシタ構造
130は、絶縁フィルム132と下部電極134とキャパシタ誘
電体136と上部電極138とを備える。フォトダイオード12
0が十分なキャパシタンスを有し得ない場合、光電荷の
一部がフォトダイオード120に貯蔵されないため、シリ
コン基板102に漏電されることによって全体光効率を低
下させ、イメージセンサ100内にノイズを発生させる。
このような問題点は、フォトダイオード120に余分のキ
ャパシタンスを提供し得るキャパシタ構造130を用いる
ことにより除去できる。
【０００６】図2Aないし2Dには、従来のイメージセンサ
100の製作方法を示す。
100の製作方法を示す。
【０００７】従来のイメージセンサ100の製作工程は、
図2Aに示したように、シリコン基板102と、シリコン基
板102に形成されたトランスファートランジスタ構造110
と、アイソレーション領域104と、シリコン基板102に形
成されたフォトダイオード120を有する活性マトリック
スとを準備することから始まる。SiOx等からなる絶縁層
132は、化学気相蒸着法(CVD)を用いて全体に亘って形成
される。フォトダイオード120は、入射された光線を光
電荷に変換させることができる。トランスファートラン
ジスタ110は、ゲート酸化物112と、ゲート電極114と、
スペーサ116などを含む。トランスファートランジスタ1
10は、トランスファー制御信号に応じて光電荷をセンシ
ングノード106に移動させるためのセンシングノード106
に結合される。センシングノード106は、簡素化のため
に図示しなかったリセットトランジスタや増幅トランジ
スタのようなトランジスタに連結されることができる。
図2Aに示したように、シリコン基板102と、シリコン基
板102に形成されたトランスファートランジスタ構造110
と、アイソレーション領域104と、シリコン基板102に形
成されたフォトダイオード120を有する活性マトリック
スとを準備することから始まる。SiOx等からなる絶縁層
132は、化学気相蒸着法(CVD)を用いて全体に亘って形成
される。フォトダイオード120は、入射された光線を光
電荷に変換させることができる。トランスファートラン
ジスタ110は、ゲート酸化物112と、ゲート電極114と、
スペーサ116などを含む。トランスファートランジスタ1
10は、トランスファー制御信号に応じて光電荷をセンシ
ングノード106に移動させるためのセンシングノード106
に結合される。センシングノード106は、簡素化のため
に図示しなかったリセットトランジスタや増幅トランジ
スタのようなトランジスタに連結されることができる。
【０００８】図2Bを参照すれば、例えばシリコン酸化物
(SiO2)からなる絶縁層130がCVDのような手段を用いて活
性マトリックスの上部に形成される。その後、絶縁層13
2は、コンタクトホールを形成するため所定の形状にパ
ターンニングされる。
(SiO2)からなる絶縁層130がCVDのような手段を用いて活
性マトリックスの上部に形成される。その後、絶縁層13
2は、コンタクトホールを形成するため所定の形状にパ
ターンニングされる。
【０００９】次のステップでは下部電極層134と、キャ
パシタ誘電体層136と、上部電極層138とが図2Cに示した
ように絶縁層132上に形成される。
パシタ誘電体層136と、上部電極層138とが図2Cに示した
ように絶縁層132上に形成される。
【００１０】最後に、上部電極層138と、キャパシタ誘
電体層136と、下部電極層134とが第2の所定の形態にパ
ターンニングされてキャパシタ構造130を得ることとな
る。
電体層136と、下部電極層134とが第2の所定の形態にパ
ターンニングされてキャパシタ構造130を得ることとな
る。
【００１１】上記言及したイメージセンサ100の最も大
きな短所は、フォトダイオード120上にキャパシタ構造1
30を形成するための製造ステップが複雑であるというこ
とである。
きな短所は、フォトダイオード120上にキャパシタ構造1
30を形成するための製造ステップが複雑であるというこ
とである。
【００１２】
【発明が解決しようとする課題】従って、本発明は、光
効率を向上するためにキャパシタ構造を有するイメージ
センサを提供することにその目的がある。
効率を向上するためにキャパシタ構造を有するイメージ
センサを提供することにその目的がある。
【００１３】本発明の他の目的は、キャパシタを有する
イメージセンサの製造方法を提供することにある。
イメージセンサの製造方法を提供することにある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
本発明は、複数の単位画素から構成され、夫々の単位画
素が、入射された光ビームを感知し光電荷を発生させる
ための光電素子と、上記光電素子と隣接して形成された
ゲート誘電体とゲート誘電体上部に形成されたゲート電
極とを含むトランジスタと、上記光電素子の所定部分に
形成された絶縁フィルム及び下部電極を備えるキャパシ
タ構造を含み、上記絶縁フィルムと上記ゲート誘電体と
が同じ材料よりなり上記下部電極と上記ゲート電極とが
同じ材料よりなることを特徴とするイメージセンサを提
供する。
本発明は、複数の単位画素から構成され、夫々の単位画
素が、入射された光ビームを感知し光電荷を発生させる
ための光電素子と、上記光電素子と隣接して形成された
ゲート誘電体とゲート誘電体上部に形成されたゲート電
極とを含むトランジスタと、上記光電素子の所定部分に
形成された絶縁フィルム及び下部電極を備えるキャパシ
タ構造を含み、上記絶縁フィルムと上記ゲート誘電体と
が同じ材料よりなり上記下部電極と上記ゲート電極とが
同じ材料よりなることを特徴とするイメージセンサを提
供する。
【００１５】また、本発明は、a）シリコン基板を準備
するステップと、b)第1誘電体層と第1導電層とを連続的
に形成するステップと、キャパシタ構造の下部電極と絶
縁フィルムとトランジスタのゲート電極とゲート誘電体
を同時に得るための第1誘電体層と第1導電層のパターニ
ングをするステップと、d)第1形態のドーパントを上記
絶縁フィルムと上記ゲート誘電体とにより覆われていな
い上記シリコン基板の所定部分にイオン注入するステッ
プと、e)第2誘電体層の形成と、f)上記光電素子の上部
に位置する上記第2誘電体層の所定部分を除去して、コ
ンタクトホールを形成するステップと、g)上記第2誘電
体層と上記コンタクトホール上部とに第2導電層を形成
するステップと、h)上記ゲート電極の上部に位置し、上
記光電素子の残りの部分に位置する上記第2導電層と上
記第2誘電体層の部分とを除去するステップとを含むイ
メージセンサ製造方法を提供する。
するステップと、b)第1誘電体層と第1導電層とを連続的
に形成するステップと、キャパシタ構造の下部電極と絶
縁フィルムとトランジスタのゲート電極とゲート誘電体
を同時に得るための第1誘電体層と第1導電層のパターニ
ングをするステップと、d)第1形態のドーパントを上記
絶縁フィルムと上記ゲート誘電体とにより覆われていな
い上記シリコン基板の所定部分にイオン注入するステッ
プと、e)第2誘電体層の形成と、f)上記光電素子の上部
に位置する上記第2誘電体層の所定部分を除去して、コ
ンタクトホールを形成するステップと、g)上記第2誘電
体層と上記コンタクトホール上部とに第2導電層を形成
するステップと、h)上記ゲート電極の上部に位置し、上
記光電素子の残りの部分に位置する上記第2導電層と上
記第2誘電体層の部分とを除去するステップとを含むイ
メージセンサ製造方法を提供する。
【００１６】
【発明の実施の形態】以下、本発明が属する技術分野に
おける通常の知識を有する者が本発明の技術的思想を容
易に実施できる程度に詳細に説明するために、本発明の
好ましい実施形態を添付した図面を参照し説明する。
おける通常の知識を有する者が本発明の技術的思想を容
易に実施できる程度に詳細に説明するために、本発明の
好ましい実施形態を添付した図面を参照し説明する。
【００１７】本発明では、本発明の好ましい実施形態に
よって図3、図4Aないし図4E、図5、図6Aないし図6Eに示
すCMOSイメージセンサ200、300及びその製造方法が示さ
れる。
よって図3、図4Aないし図4E、図5、図6Aないし図6Eに示
すCMOSイメージセンサ200、300及びその製造方法が示さ
れる。
【００１８】図3には、シリコン基板202、光感知素子
(光電素子)212、アイソレーション領域208、トランスフ
ァートランジスタ210及びキャパシタ構造230を含む本発
明のイメージセンサ200の一例について断面図が示され
る。光感知素子212は、シリコン基板202に形成されたN-
typeの導電領域を含む。導電領域は、光電荷を集めるた
めにシリコン基板202のP-type材料とP-N接合とを形成す
る。従って、光感知素子212は、光感知素子212に入射さ
れた光ビームを光電荷に変換させることができる。トラ
ンスファートランジスタ210は、ゲート誘電体(ゲート酸
化物)205とゲート電極207を含み、そして必要に応じて
スペーサ211を含んでいてもよい。トランスファートラ
ンジスタ210は、センシングノード203と結合する。セン
シングノード203は、N+ドーパントなどをイオン注入す
ることにより形成されるが、これはトランスファー制御
信号に応じて光電荷をセンシングノード203に伝送させ
るためである。簡素化のため、リセットトランジスタ、
増幅トランジスタのようなトランジスタを図示しなかっ
たが、センシングノードは他のデバイスに連結されてい
てもよい。
(光電素子)212、アイソレーション領域208、トランスフ
ァートランジスタ210及びキャパシタ構造230を含む本発
明のイメージセンサ200の一例について断面図が示され
る。光感知素子212は、シリコン基板202に形成されたN-
typeの導電領域を含む。導電領域は、光電荷を集めるた
めにシリコン基板202のP-type材料とP-N接合とを形成す
る。従って、光感知素子212は、光感知素子212に入射さ
れた光ビームを光電荷に変換させることができる。トラ
ンスファートランジスタ210は、ゲート誘電体(ゲート酸
化物)205とゲート電極207を含み、そして必要に応じて
スペーサ211を含んでいてもよい。トランスファートラ
ンジスタ210は、センシングノード203と結合する。セン
シングノード203は、N+ドーパントなどをイオン注入す
ることにより形成されるが、これはトランスファー制御
信号に応じて光電荷をセンシングノード203に伝送させ
るためである。簡素化のため、リセットトランジスタ、
増幅トランジスタのようなトランジスタを図示しなかっ
たが、センシングノードは他のデバイスに連結されてい
てもよい。
【００１９】キャパシタ構造230は、絶縁フィルム231と
下部電極233とスペーサ232とキャパシタ誘電体234と上
部電極235とを含む。好ましい実施形態において、絶縁
フィルム231は、ゲート誘電体(ゲート酸化物)205として
用いられるSiOx(ｘ= 2など)やそれに類似の材料からな
る。下部電極233もゲート電極207に用いられたドーピン
グされたポリシリコンやそれに類似の物質からなる。ゲ
ート酸化物205と絶縁フィルム231とは、Ta205のような
高い誘電定数(K)を有する誘電体材料により作ることが
できる。
下部電極233とスペーサ232とキャパシタ誘電体234と上
部電極235とを含む。好ましい実施形態において、絶縁
フィルム231は、ゲート誘電体(ゲート酸化物)205として
用いられるSiOx(ｘ= 2など)やそれに類似の材料からな
る。下部電極233もゲート電極207に用いられたドーピン
グされたポリシリコンやそれに類似の物質からなる。ゲ
ート酸化物205と絶縁フィルム231とは、Ta205のような
高い誘電定数(K)を有する誘電体材料により作ることが
できる。
【００２０】図4Aないし図4Eにおいて、本発明の第1の
好ましい実施形態にかかるイメージセンサ200の製造過
程の一例を示す。
好ましい実施形態にかかるイメージセンサ200の製造過
程の一例を示す。
【００２１】イメージセンサ200の製造工程は、アイソ
レーション領域208とセンシングノード203などを備える
シリコン基板202を準備することによって始まる。その
後、SiO2などからなる第1誘電体層204が化学気相蒸着法
(CVD)のような方法を用いてシリコン基板202に形成され
る。ドーピングされたポリシリコンなどにより作られた
第1導電層206は、CVDのような方法を用いて第1誘電体層
204の上部に形成される。導電領域、トランスファート
ランジスタ及びキャパシタ構造を定義する(区画する)た
め、第1フォトレジスト層は第1導電層206の上部に形成
され所定の形態にパターニングされて、図4Aに示したよ
うにパターニングされたフォトレジスト層209を得る。P
-type基板上にP-typeエピタキシャル層(Epitaxial laye
r)を形成したシリコン基板202が準備されることが好ま
しいし、ここでP-typeエピタクシャル層の不純物濃度は
P-type基板より低い。
レーション領域208とセンシングノード203などを備える
シリコン基板202を準備することによって始まる。その
後、SiO2などからなる第1誘電体層204が化学気相蒸着法
(CVD)のような方法を用いてシリコン基板202に形成され
る。ドーピングされたポリシリコンなどにより作られた
第1導電層206は、CVDのような方法を用いて第1誘電体層
204の上部に形成される。導電領域、トランスファート
ランジスタ及びキャパシタ構造を定義する(区画する)た
め、第1フォトレジスト層は第1導電層206の上部に形成
され所定の形態にパターニングされて、図4Aに示したよ
うにパターニングされたフォトレジスト層209を得る。P
-type基板上にP-typeエピタキシャル層(Epitaxial laye
r)を形成したシリコン基板202が準備されることが好ま
しいし、ここでP-typeエピタクシャル層の不純物濃度は
P-type基板より低い。
【００２２】次のステップにおいて、パターニングされ
たフォトレジスト層209により覆われていない第1導電層
206と第一誘電体層204との一部分を、エッチング工程な
どを用いて除去することによって図4Bに示したように絶
縁フィルム231、下部電極233、ゲート誘電体205及びゲ
ート電極207を得ることとなる。選択的に、スペーサ211
は、ゲート誘電体205とゲート電極207との側面に形成す
ることができる。スペーサ232は、絶縁フィルム231と下
部電極233との側面にも形成することができる。その
後、第１ドーパント(例えば、Ｎ+ドーパント等)は、セ
ンシングノード203にイオン注入され、第２ドーパント
(例えば、Ｎ+ドーパント等)は、導電領域212にイオン注
入される。第２ドーパントは、第１ドーパントよりも不
純物(impurity)が、より濃い(deeper)。
たフォトレジスト層209により覆われていない第1導電層
206と第一誘電体層204との一部分を、エッチング工程な
どを用いて除去することによって図4Bに示したように絶
縁フィルム231、下部電極233、ゲート誘電体205及びゲ
ート電極207を得ることとなる。選択的に、スペーサ211
は、ゲート誘電体205とゲート電極207との側面に形成す
ることができる。スペーサ232は、絶縁フィルム231と下
部電極233との側面にも形成することができる。その
後、第１ドーパント(例えば、Ｎ+ドーパント等)は、セ
ンシングノード203にイオン注入され、第２ドーパント
(例えば、Ｎ+ドーパント等)は、導電領域212にイオン注
入される。第２ドーパントは、第１ドーパントよりも不
純物(impurity)が、より濃い(deeper)。
【００２３】次のステップにおいて、第2誘電体層220
は、下部電極233とゲート電極207との上層に形成され
る。第2フォトレジスト層228は、スピンコーティングの
ような方法を用いて第2誘電体層の上部に形成され、図4
Cに示したようにコンタクトホールを定義する(区画す
る)ために所定の形状にパターニングされる。更に、第2
誘電体層220は、化学的エッチングなどの方法によって
導電領域212の一部を露出させてもよい。
は、下部電極233とゲート電極207との上層に形成され
る。第2フォトレジスト層228は、スピンコーティングの
ような方法を用いて第2誘電体層の上部に形成され、図4
Cに示したようにコンタクトホールを定義する(区画す
る)ために所定の形状にパターニングされる。更に、第2
誘電体層220は、化学的エッチングなどの方法によって
導電領域212の一部を露出させてもよい。
【００２４】下記のステップにおいて、ドーピングされ
たポリシリコン等からなる第2導電体層222は、コンタク
トホールの形成されていてもよい第2誘電体層220の上部
に形成される。そして、第3フォトレジスト層240は、第
2導電層222の上部に形成され、図4Dに示したようにキャ
パシタ構造を定義するために一定の形状にパターニング
される。
たポリシリコン等からなる第2導電体層222は、コンタク
トホールの形成されていてもよい第2誘電体層220の上部
に形成される。そして、第3フォトレジスト層240は、第
2導電層222の上部に形成され、図4Dに示したようにキャ
パシタ構造を定義するために一定の形状にパターニング
される。
【００２５】次いで、第2導電層222と第2誘電体層220と
の一部は、化学的エッチングなどの方法を用いて除去さ
れ、図4Eに示したようにキャパシタ構造230を得ること
ができる。
の一部は、化学的エッチングなどの方法を用いて除去さ
れ、図4Eに示したようにキャパシタ構造230を得ること
ができる。
【００２６】従来の技術と比較すると、本発明はイメー
ジセンサ200の製造ステップを減らすことができる。こ
れは、キャパシタ構造230の素子(例えば、絶縁フィルム
231)とトランスファートランジスタ210の素子(例えば、
ゲート誘電体205)とを同一工程で形成することができる
からである。
ジセンサ200の製造ステップを減らすことができる。こ
れは、キャパシタ構造230の素子(例えば、絶縁フィルム
231)とトランスファートランジスタ210の素子(例えば、
ゲート誘電体205)とを同一工程で形成することができる
からである。
【００２７】また他の態様として、図5には本発明の第2
の好ましい実施形態にかかるイメージセンサ300の一例
の断面図を示す。イメージセンサ300は、シリコン基板3
02、光感知素子(光電素子)312、アイソレーション領域3
08、トランスファートランジスタ310及びキャパシタ構
造330を含んでいる。
の好ましい実施形態にかかるイメージセンサ300の一例
の断面図を示す。イメージセンサ300は、シリコン基板3
02、光感知素子(光電素子)312、アイソレーション領域3
08、トランスファートランジスタ310及びキャパシタ構
造330を含んでいる。
【００２８】上記進歩したイメージセンサ300は、上部
電極334が光感知素子312に直接連結されていないという
ことを除いては、図3に示したイメージセンサ200と類似
している。第2の好ましい実施形態において、上部電極3
34は、導電メンバー(conducting member)340を介して電
気的に光感知素子312に連結されることができる。
電極334が光感知素子312に直接連結されていないという
ことを除いては、図3に示したイメージセンサ200と類似
している。第2の好ましい実施形態において、上部電極3
34は、導電メンバー(conducting member)340を介して電
気的に光感知素子312に連結されることができる。
【００２９】図6Aないし6Eには、本発明の第2の好まし
い実施形態に係るイメージセンサ300の製造方法の一例
を示す。
い実施形態に係るイメージセンサ300の製造方法の一例
を示す。
【００３０】イメージセンサ300の製造工程は、アイソ
レーション領域308、センシングノード303などを備える
シリコン基板302の準備から始まる。その後、SiO2など
からなる第1誘電体層304は、化学気相蒸着法(CVD)のよ
うな方法を用いてシリコン基板302に形成される。ドー
ピングされたポリシリコン等からなる第1導電層306は、
CVDのような方法を用いて第1誘電体層304の上部に形成
される。導電領域、トランスファートランジスタとキャ
パシタ構造を定義するため第1フォトレジスト層は第1導
電層306の上部に形成され、所定の形状にパターニング
されることによって、図6Aに示したようにパターニング
されたフォトレジスト層309を得る。P-type基板上にP-t
ypeエピタキシャル層(Epitaxial layer)を形成したシリ
コン基板302が準備されることが好ましく、ここでP-typ
eエピタクシャル層の不純物濃度はP-type基板より低
い。
レーション領域308、センシングノード303などを備える
シリコン基板302の準備から始まる。その後、SiO2など
からなる第1誘電体層304は、化学気相蒸着法(CVD)のよ
うな方法を用いてシリコン基板302に形成される。ドー
ピングされたポリシリコン等からなる第1導電層306は、
CVDのような方法を用いて第1誘電体層304の上部に形成
される。導電領域、トランスファートランジスタとキャ
パシタ構造を定義するため第1フォトレジスト層は第1導
電層306の上部に形成され、所定の形状にパターニング
されることによって、図6Aに示したようにパターニング
されたフォトレジスト層309を得る。P-type基板上にP-t
ypeエピタキシャル層(Epitaxial layer)を形成したシリ
コン基板302が準備されることが好ましく、ここでP-typ
eエピタクシャル層の不純物濃度はP-type基板より低
い。
【００３１】続くステップにおいて、パターニングされ
たフォトレジスト層309により覆われていない第1導電層
306と第1誘電体層304の一部分を、エッチング工程など
を用いて除去することによって図6Bに示したように絶縁
フィルム331、下部電極333、ゲート誘電体305及びゲー
ト電極307を得る。選択的に、スペーサ311は、ゲート誘
電体305とゲート電極307との側面に形成することができ
る。スペーサ332は、絶縁フィルム331と下部電極333と
の側面にも形成することができる。次いで、第１ドーパ
ント(例えば、Ｎ+ドーパント等)は、センシングノード3
03にイオン注入され、第２ドーパント(例えば、Ｎ+ドー
パント等)は、導電領域312にイオン注入される。第２ド
ーパントは、第１ドーパントよりも不純物(impurity)
が、より濃い(deeper)。
たフォトレジスト層309により覆われていない第1導電層
306と第1誘電体層304の一部分を、エッチング工程など
を用いて除去することによって図6Bに示したように絶縁
フィルム331、下部電極333、ゲート誘電体305及びゲー
ト電極307を得る。選択的に、スペーサ311は、ゲート誘
電体305とゲート電極307との側面に形成することができ
る。スペーサ332は、絶縁フィルム331と下部電極333と
の側面にも形成することができる。次いで、第１ドーパ
ント(例えば、Ｎ+ドーパント等)は、センシングノード3
03にイオン注入され、第２ドーパント(例えば、Ｎ+ドー
パント等)は、導電領域312にイオン注入される。第２ド
ーパントは、第１ドーパントよりも不純物(impurity)
が、より濃い(deeper)。
【００３２】次のステップにおいて、第2誘電体層320
は、下部電極333とゲート電極307との上部に形成され
る。ドーピングされたポリシリコン等からなる第2導電
層322は、第2誘電体層320に連続的に形成される。そし
て、第2フォトレジスト層336は、第2導電層322の上部に
形成され、図6Cに示したようにキャパシタ構造を定義す
るために一定の形態にパターニングされる。
は、下部電極333とゲート電極307との上部に形成され
る。ドーピングされたポリシリコン等からなる第2導電
層322は、第2誘電体層320に連続的に形成される。そし
て、第2フォトレジスト層336は、第2導電層322の上部に
形成され、図6Cに示したようにキャパシタ構造を定義す
るために一定の形態にパターニングされる。
【００３３】次いで、第2フォトレジスト層の一定の形
態336にカバーされない第2導電層322と第2誘電体層320
の一部分は、化学的エッチングのような方法を用いて除
去され、図6Dに示したようにキャパシタ誘電体321など
を含むキャパシタ構造330を得る。
態336にカバーされない第2導電層322と第2誘電体層320
の一部分は、化学的エッチングのような方法を用いて除
去され、図6Dに示したようにキャパシタ誘電体321など
を含むキャパシタ構造330を得る。
【００３４】最後に、導電メンバー340は、光感知素子3
12が上部電極334に電気的に連結されるような方法によ
り、キャパシタ構造330の上部電極334上へ拡がりながら
光感知素子312の上部に形成される。
12が上部電極334に電気的に連結されるような方法によ
り、キャパシタ構造330の上部電極334上へ拡がりながら
光感知素子312の上部に形成される。
【００３５】本発明の技術思想は、上記好ましい実施形
態によって具体的に記述されたが、上記した実施形態は
その説明のためのものであって、その制限のためのもの
でないことに留意されるべきである。また、本発明の技
術分野における通常の専門家であるならば、本発明の技
術思想の範囲内で種々の実施形態が可能であることを理
解されるべきである。
態によって具体的に記述されたが、上記した実施形態は
その説明のためのものであって、その制限のためのもの
でないことに留意されるべきである。また、本発明の技
術分野における通常の専門家であるならば、本発明の技
術思想の範囲内で種々の実施形態が可能であることを理
解されるべきである。
【発明の効果】本発明は、キャパシタ構造を有するイメ
ージセンサとキャパシタが統合されたイメージセンサの
製造方法を提供して光効率を高めることができる。
ージセンサとキャパシタが統合されたイメージセンサの
製造方法を提供して光効率を高めることができる。
【図1】 従来のCMOSイメージセンサの断面図である。
【図2Ａ】 図1に示したCMOSイメージセンサの従来の製
造方法を示した断面図である。
造方法を示した断面図である。
【図2Ｂ】 図1に示したCMOSイメージセンサの従来の製
造方法を示した断面図である。
造方法を示した断面図である。
【図2Ｃ】 図1に示したCMOSイメージセンサの従来の製
造方法を示した断面図である。
造方法を示した断面図である。
【図2Ｄ】 図1に示したCMOSイメージセンサの従来の製
造方法を示した断面図である。
造方法を示した断面図である。
【図3】 本発明の第1の好ましい実施形態と関連するCM
OSイメージセンサを示す断面図である。
OSイメージセンサを示す断面図である。
【図4Ａ】 図3に示したCMOSイメージセンサの製作方法
を示した断面図である。
を示した断面図である。
【図4Ｂ】 図3に示したCMOSイメージセンサの製作方法
を示した断面図である。
を示した断面図である。
【図4Ｃ】 図3に示したCMOSイメージセンサの製作方法
を示した断面図である。
を示した断面図である。
【図4Ｄ】 図3に示したCMOSイメージセンサの製作方法
を示した断面図である。
を示した断面図である。
【図4Ｅ】 図3に示したCMOSイメージセンサの製作方法
を示した断面図である。
を示した断面図である。
【図5】 本発明の第2の好ましい実施形態と関連するCM
OSイメージセンサを示す断面図である。
OSイメージセンサを示す断面図である。
【図6Ａ】 図6Ａは、本発明の第2実施形態と関連するC
MOSイメージセンサを製作する方法を示す断面図であ
る。
MOSイメージセンサを製作する方法を示す断面図であ
る。
【図6Ｂ】 図6Ｂは、本発明の第2実施形態と関連するC
MOSイメージセンサを製作する方法を示す断面図であ
る。
MOSイメージセンサを製作する方法を示す断面図であ
る。
【図6Ｃ】 図6Ｃは、本発明の第2実施形態と関連するC
MOSイメージセンサを製作する方法を示す断面図であ
る。
MOSイメージセンサを製作する方法を示す断面図であ
る。
【図6Ｄ】 図6Ｄは、本発明の第2実施形態と関連するC
MOSイメージセンサを製作する方法を示す断面図であ
る。
MOSイメージセンサを製作する方法を示す断面図であ
る。
【図6Ｅ】 図6Ｅは、本発明の第2実施形態と関連するC
MOSイメージセンサを製作する方法を示す断面図であ
る。
MOSイメージセンサを製作する方法を示す断面図であ
る。
200 イメージセンサ 202 シリコン基板 203 センシングノード 205 ゲート酸化物(ゲート誘電体) 207 ゲート電極 208 アイソレーション領域 210 トランスファートランジスタ 211 スペーサ 212 光感知素子(光電素子) 230 キャパシタ構造 231 絶縁フィルム 232 スペーサ 233 下部電極 234 キャパシタ誘電体 235 上部電極
Claims (18)
- 【請求項1】 複数の単位画素を備えるイメージセンサ
において、 上記夫々の単位画素が、 入射された光ビームを感知し光電荷を発生させるための
光電素子と、 上記光電素子と隣接して形成されたゲート誘電体とゲー
ト誘電体上部に形成されたゲート電極とを含むトランジ
スタと、 上記光電素子の所定部分に形成された絶縁フィルム及び
下部電極を備えるキャパシタ構造を含み、 上記絶縁フィルムと上記ゲート誘電体とが同じ材料より
なり、上記下部電極と上記ゲート電極とが同じ材料より
なることを特徴とするイメージセンサ。 - 【請求項2】 上記キャパシタ構造が、上記光電素子が
光電荷で十分に蓄積された時発生する過電荷を貯蔵する
請求項1に記載のイメージセンサ。 - 【請求項3】 上記トランジスタが、上記光電荷をセン
シングノード(sensing node)に伝送させる請求項1に記
載のイメージセンサ。 - 【請求項4】 上記絶縁フィルムと上記ゲート誘電体と
が、同一工程において形成される請求項1に記載のイメ
ージセンサ。 - 【請求項5】 上記下部電極と上記ゲート電極とが同一
工程において形成される請求項4に記載のイメージセン
サ。 - 【請求項6】 上記ゲート電極が、シリコン酸化物(Si
Ox)からなる請求項1に記載のイメージセンサ。 - 【請求項7】 上記ゲート誘電体が、タンタル酸化物(Ta
2O5)のような高い誘電定数(K)を有する誘電体材料から
なることを特徴とする請求項1に記載のイメージセン
サ。 - 【請求項8】 イメージセンサ製造方法において、 上記方法が、 a)シリコン基板を準備するステップと、 b)第1誘電体層と第1導電層とを連続的に形成するステッ
プと、 c)キャパシタ構造の下部電極と絶縁フィルム並びにトラ
ンジスタのゲート電極とゲート誘電体を同時に得るため
に第1誘電体層と第1導電層とをパターニングするステッ
プとを含むイメージセンサ製造方法。 - 【請求項9】 上記c)ステップが、 c1)上記絶縁フィルムと上記ゲート誘電体とを同時に得
るために上記第1誘電体層を所定の形態にパターンニン
グするステップと、 c2)上記下部電極と上記ゲート電極とを同時に得るため
に上記第1導電層を所定の形態にパターンニングするス
テップとを含む請求項8に記載のイメージセンサの製造
方法。 - 【請求項10】 上記c)ステップが、 d)第２ドーパントを上記絶縁フィルムと上記ゲート誘電
体とにより覆われておらず、絶縁フィルムとゲート誘電
体との間に位置する上記シリコン基板の所定部分にイオ
ン注入することによって光電素子を形成するステップ
と、 e)第2誘電体層を形成するステップと、 f)上記光電素子の上部に位置する上記第2誘電体層の所
定部分を除去して、コンタクトホールを形成するステッ
プと、 g)上記第2誘電体層と上記コンタクトホール上部とに第2
導電層を形成するステップと、 h)上記ゲート電極の上部に位置し、上記光電素子の所定
部分に位置する上記第2導電層と上記第2誘電体層の部分
とを除去するステップとをさらに含む請求項8に記載の
イメージセンサの製造方法。 - 【請求項11】 上記d)と上記e)ステップの間において、 上記ゲート電極に対して上記光電素子の反対側に位置し
た上記シリコン基板の所定の部分に第１ドーパントを注
入するステップとをさらに含む請求項10に記載のイメー
ジセンサの製造方法。 - 【請求項12】 上記c)ステップの以後に、 d)上記絶縁フィルムと上記ゲート誘電体との間に形成さ
れており、上記絶縁フィルムとゲート誘電体により覆わ
れていない上記シリコン基板の所定の部分に第２ドーパ
ントをイオン注入するステップと、 e)第2誘電体層と第2導電層を形成するステップと、 f)上記光電素子と上記ゲート誘電体との一部分の上に位
置している上記第2導電層と上記第2誘電体層の一部分を
除去するステップと、 g)上記光電素子が上記第2導電層に電気的に連結される
ことと同じ方式により上記光電素子と上記第2導電層が
残りの部分の上部に導電メンバー(conductive member)
を形成するステップとをさらに含む請求項8に記載のイ
メージセンサの製造方法。 - 【請求項13】 上記d)と上記e)ステップの間に、上記ゲ
ート電極に対して上記光電素子の反対側に位置した上記
シリコン基板の所定の部分に第１ドーパントをイオン注
入するステップを含む請求項12に記載のイメージセンサ
の製造方法。 - 【請求項14】 上記ゲート誘電体がシリコン酸化物(SiO
x)からなる請求項8に記載のイメージセンサの製造方
法。 - 【請求項15】 上記ゲート誘電体が、タンタル酸化物(T
a2O5)のような高い誘電定数(K)を有する誘電体材料から
なる請求項8に記載のイメージセンサの製造方法。 - 【請求項16】 上記絶縁フィルムと上記ゲート誘電体と
が同一材料からなる請求項8に記載のイメージセンサの
製造方法。 - 【請求項17】 上記ゲート電極と上記下部電極とが同一
材料からなる請求項8に記載のイメージセンサの製造方
法。 - 【請求項18】 上記同一材料が、ドーピングされたポリ
シリコンである請求項17に記載のイメージセンサの製造
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1999-63839 | 1999-12-28 | ||
| KR10-1999-0063839A KR100477788B1 (ko) | 1999-12-28 | 1999-12-28 | 커패시터가 접속된 포토다이오드를 갖는 씨모스이미지센서 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001250934A true JP2001250934A (ja) | 2001-09-14 |
| JP5038554B2 JP5038554B2 (ja) | 2012-10-03 |
Family
ID=19631159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000400704A Expired - Fee Related JP5038554B2 (ja) | 1999-12-28 | 2000-12-28 | キャパシタ構造を有するイメージセンサ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6521924B2 (ja) |
| JP (1) | JP5038554B2 (ja) |
| KR (1) | KR100477788B1 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006506813A (ja) * | 2002-11-12 | 2006-02-23 | マイクロン テクノロジー インコーポレイテッド | Ｃｍｏｓイメージセンサにおける暗電流を減少させる接地ゲート及び分離技術 |
| JP2006261596A (ja) * | 2005-03-18 | 2006-09-28 | Canon Inc | 固体撮像装置の製造方法 |
| JP2008166810A (ja) * | 2006-12-27 | 2008-07-17 | Dongbu Hitek Co Ltd | シーモスイメージセンサ及びその製造方法 |
| JP2009503896A (ja) * | 2005-08-01 | 2009-01-29 | マイクロン テクノロジー， インク． | 二重変換利得ゲートとキャパシタとの組み合わせ |
| US7847847B2 (en) | 2005-01-27 | 2010-12-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure for CMOS image sensor with a plurality of capacitors |
| JP2011018920A (ja) * | 2004-06-30 | 2011-01-27 | Infineon Technologies Ag | ｐｉｎダイオードを備えた集積回路構造の製造方法 |
| JP2011082569A (ja) * | 2011-01-11 | 2011-04-21 | Canon Inc | 固体撮像装置及びカメラ |
| US7973346B2 (en) | 2005-01-19 | 2011-07-05 | Samsung Electronic Co., Ltd. | Image sensor with self-boosting transfer transistor gate and methods of operating and fabricating the same |
| US8067301B2 (en) | 2004-09-16 | 2011-11-29 | Samsung Electronics Co., Ltd. | Image sensor and method for forming the same |
| JP2013161868A (ja) * | 2012-02-02 | 2013-08-19 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、及び、電子機器 |
| JP2013161945A (ja) * | 2012-02-06 | 2013-08-19 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、及び、電子機器 |
| US9490373B2 (en) | 2012-02-02 | 2016-11-08 | Sony Corporation | Solid-state imaging device and electronic apparatus with improved storage portion |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100477788B1 (ko) * | 1999-12-28 | 2005-03-22 | 매그나칩 반도체 유한회사 | 커패시터가 접속된 포토다이오드를 갖는 씨모스이미지센서 및 그 제조방법 |
| US6465824B1 (en) * | 2000-03-09 | 2002-10-15 | General Electric Company | Imager structure |
| US6873044B2 (en) * | 2000-09-11 | 2005-03-29 | Xytrans, Inc. | Microwave monolithic integrated circuit package |
| KR100873815B1 (ko) * | 2002-07-06 | 2008-12-11 | 매그나칩 반도체 유한회사 | 이미지센서 제조방법 |
| TW540128B (en) * | 2002-07-12 | 2003-07-01 | Hannstar Display Corp | Manufacturing method of X-ray detector array |
| US6818930B2 (en) * | 2002-11-12 | 2004-11-16 | Micron Technology, Inc. | Gated isolation structure for imagers |
| US6960796B2 (en) * | 2002-11-26 | 2005-11-01 | Micron Technology, Inc. | CMOS imager pixel designs with storage capacitor |
| KR100535926B1 (ko) * | 2003-09-22 | 2005-12-09 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 제조 방법 |
| KR100558529B1 (ko) * | 2003-09-23 | 2006-03-10 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
| KR100558530B1 (ko) | 2003-09-23 | 2006-03-10 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
| US7038259B2 (en) * | 2003-10-22 | 2006-05-02 | Micron Technology, Inc. | Dual capacitor structure for imagers and method of formation |
| US20050128327A1 (en) * | 2003-12-10 | 2005-06-16 | Bencuya Selim S. | Device and method for image sensing |
| CN1333448C (zh) * | 2004-04-01 | 2007-08-22 | 亚泰影像科技股份有限公司 | 接触式影像感测器的感测基板及其加工方法 |
| US7667250B2 (en) * | 2004-07-16 | 2010-02-23 | Aptina Imaging Corporation | Vertical gate device for an image sensor and method of forming the same |
| TW200629421A (en) * | 2005-01-12 | 2006-08-16 | Sanyo Electric Co | Method of producing semiconductor device |
| JP4878123B2 (ja) * | 2005-02-07 | 2012-02-15 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| KR100769124B1 (ko) * | 2005-12-28 | 2007-10-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| US20100309358A1 (en) * | 2009-06-05 | 2010-12-09 | Renesas Electronics Corporation | Solid-state imaging device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513739A (ja) * | 1991-07-04 | 1993-01-22 | Canon Inc | 光電変換装置 |
| JPH0590556A (ja) * | 1990-05-11 | 1993-04-09 | Olympus Optical Co Ltd | 固体撮像素子 |
| JPH05161079A (ja) * | 1991-12-06 | 1993-06-25 | Olympus Optical Co Ltd | 不揮発なフレームメモリ機能を有する撮像素子 |
| JPH09186309A (ja) * | 1996-01-08 | 1997-07-15 | Sony Corp | 増幅型固体撮像素子及びその製造方法 |
| JPH11238881A (ja) * | 1998-02-23 | 1999-08-31 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2705476B2 (ja) * | 1992-08-07 | 1998-01-28 | ヤマハ株式会社 | 半導体装置の製造方法 |
| US5760458A (en) * | 1996-10-22 | 1998-06-02 | Foveonics, Inc. | Bipolar-based active pixel sensor cell with poly contact and increased capacitive coupling to the base region |
| GB9710301D0 (en) * | 1997-05-21 | 1997-07-16 | Philips Electronics Nv | Image sensor and its manufacture |
| JPH118352A (ja) * | 1997-06-14 | 1999-01-12 | Toshiba Microelectron Corp | 半導体集積回路装置及びその製造方法 |
| US5924011A (en) * | 1997-12-15 | 1999-07-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicide process for mixed mode product |
| US6255703B1 (en) * | 1999-06-02 | 2001-07-03 | Advanced Micro Devices, Inc. | Device with lower LDD resistance |
| US6376868B1 (en) * | 1999-06-15 | 2002-04-23 | Micron Technology, Inc. | Multi-layered gate for a CMOS imager |
| US6204524B1 (en) * | 1999-07-14 | 2001-03-20 | Micron Technology, Inc. | CMOS imager with storage capacitor |
| US6333205B1 (en) * | 1999-08-16 | 2001-12-25 | Micron Technology, Inc. | CMOS imager with selectively silicided gates |
| KR100477788B1 (ko) * | 1999-12-28 | 2005-03-22 | 매그나칩 반도체 유한회사 | 커패시터가 접속된 포토다이오드를 갖는 씨모스이미지센서 및 그 제조방법 |
-
1999
- 1999-12-28 KR KR10-1999-0063839A patent/KR100477788B1/ko not_active IP Right Cessation
-
2000
- 2000-12-19 US US09/742,817 patent/US6521924B2/en not_active Expired - Fee Related
- 2000-12-28 JP JP2000400704A patent/JP5038554B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-20 US US10/326,680 patent/US6855595B2/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590556A (ja) * | 1990-05-11 | 1993-04-09 | Olympus Optical Co Ltd | 固体撮像素子 |
| JPH0513739A (ja) * | 1991-07-04 | 1993-01-22 | Canon Inc | 光電変換装置 |
| JPH05161079A (ja) * | 1991-12-06 | 1993-06-25 | Olympus Optical Co Ltd | 不揮発なフレームメモリ機能を有する撮像素子 |
| JPH09186309A (ja) * | 1996-01-08 | 1997-07-15 | Sony Corp | 増幅型固体撮像素子及びその製造方法 |
| JPH11238881A (ja) * | 1998-02-23 | 1999-08-31 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006506813A (ja) * | 2002-11-12 | 2006-02-23 | マイクロン テクノロジー インコーポレイテッド | Ｃｍｏｓイメージセンサにおける暗電流を減少させる接地ゲート及び分離技術 |
| JP2011018920A (ja) * | 2004-06-30 | 2011-01-27 | Infineon Technologies Ag | ｐｉｎダイオードを備えた集積回路構造の製造方法 |
| US8067301B2 (en) | 2004-09-16 | 2011-11-29 | Samsung Electronics Co., Ltd. | Image sensor and method for forming the same |
| US7973346B2 (en) | 2005-01-19 | 2011-07-05 | Samsung Electronic Co., Ltd. | Image sensor with self-boosting transfer transistor gate and methods of operating and fabricating the same |
| US7847847B2 (en) | 2005-01-27 | 2010-12-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure for CMOS image sensor with a plurality of capacitors |
| JP4695902B2 (ja) * | 2005-03-18 | 2011-06-08 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| JP2006261596A (ja) * | 2005-03-18 | 2006-09-28 | Canon Inc | 固体撮像装置の製造方法 |
| JP2009503896A (ja) * | 2005-08-01 | 2009-01-29 | マイクロン テクノロジー， インク． | 二重変換利得ゲートとキャパシタとの組み合わせ |
| JP2008166810A (ja) * | 2006-12-27 | 2008-07-17 | Dongbu Hitek Co Ltd | シーモスイメージセンサ及びその製造方法 |
| JP2011082569A (ja) * | 2011-01-11 | 2011-04-21 | Canon Inc | 固体撮像装置及びカメラ |
| JP2013161868A (ja) * | 2012-02-02 | 2013-08-19 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、及び、電子機器 |
| US9490373B2 (en) | 2012-02-02 | 2016-11-08 | Sony Corporation | Solid-state imaging device and electronic apparatus with improved storage portion |
| JP2013161945A (ja) * | 2012-02-06 | 2013-08-19 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、及び、電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010006238A1 (en) | 2001-07-05 |
| US20030122169A1 (en) | 2003-07-03 |
| US6521924B2 (en) | 2003-02-18 |
| US6855595B2 (en) | 2005-02-15 |
| KR100477788B1 (ko) | 2005-03-22 |
| JP5038554B2 (ja) | 2012-10-03 |
| KR20010061346A (ko) | 2001-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5038554B2 (ja) | キャパシタ構造を有するイメージセンサ及びその製造方法 | |
| US8629023B2 (en) | CMOS image sensor having double gate insulator therein and method for manufacturing the same | |
| US6486521B2 (en) | Optimized floating P+ region photodiode for a CMOS image sensor | |
| EP1394858B1 (en) | Semiconductor device for reading signal from photodiode via transistors | |
| KR100619396B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| US7071505B2 (en) | Method and apparatus for reducing imager floating diffusion leakage | |
| TW202013697A (zh) | 用於影像感測器的深溝渠隔離結構上的像素元件 | |
| US20170373104A1 (en) | Solid-state imaging device and method for fabricating same | |
| TW202005068A (zh) | 像素感測器、其形成方法及影像感測器 | |
| US7598553B2 (en) | CMOS image sensor and method of manufacturing thereof | |
| KR20070009825A (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2004080030A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP2001044405A (ja) | イメージセンサ及びその製造方法 | |
| KR100731064B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR101009091B1 (ko) | 누화현상을 감소시킨 시모스 이미지센서 및 그 제조방법 | |
| US20090166687A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| JPH0964328A (ja) | 固体撮像素子及びその製造方法 | |
| KR100745596B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100595876B1 (ko) | 이미지센서의 포토다이오드 제조방법 | |
| KR100790233B1 (ko) | 이미지센서 제조 방법 | |
| JP2959504B2 (ja) | 固体撮像装置の製造方法 | |
| TW486772B (en) | Image sensor incorporating therein a capacitor structure and method for the manufacture thereof | |
| KR20050079436A (ko) | 화소간 신호왜곡을 개선한 이미지 센서 및 그 제조방법 | |
| KR100728644B1 (ko) | Ｃｍｏｓ 이미지 센서의 제조방법 | |
| KR100749254B1 (ko) | 전하운송효율을 향상시키기 위한 이미지센서 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070720 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070720 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090630 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110905 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120615 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120706 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |