JP2959504B2 - 固体撮像装置の製造方法 - Google Patents
固体撮像装置の製造方法Info
- Publication number
- JP2959504B2 JP2959504B2 JP9014535A JP1453597A JP2959504B2 JP 2959504 B2 JP2959504 B2 JP 2959504B2 JP 9014535 A JP9014535 A JP 9014535A JP 1453597 A JP1453597 A JP 1453597A JP 2959504 B2 JP2959504 B2 JP 2959504B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- light receiving
- transistor
- charge transfer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像装置の製
造方法に関する。
造方法に関する。
【０００２】
【従来の技術】固体撮像装置は、カメラ、ファクシミ
リ、イメージスキャナ等に広く用いられている。
リ、イメージスキャナ等に広く用いられている。
【０００３】従来の固体撮像装置の製造方法を、図５を
参照して説明する。図５（ａ）〜図５（ｄ）は、周辺回
路に、ＬＤＤ構造のトランジスタを用いた、固体撮像装
置の受光部及びトランジスタ部の断面を製造工程順に示
す図である。なお、図５では同一半導体基板上に形成さ
れる受光部とトランジスタ部とは、各工程毎に並置して
示されている。
参照して説明する。図５（ａ）〜図５（ｄ）は、周辺回
路に、ＬＤＤ構造のトランジスタを用いた、固体撮像装
置の受光部及びトランジスタ部の断面を製造工程順に示
す図である。なお、図５では同一半導体基板上に形成さ
れる受光部とトランジスタ部とは、各工程毎に並置して
示されている。
【０００４】まず図５（ａ）に示すように、Ｐ型シリコ
ン基板１内に光電変換部を構成するＮ型不純物層２、電
荷転送部を構成するＮ-型不純物層３を形成し、Ｐ型シ
リコン基板１上に酸化膜４、多結晶シリコンからなる電
荷転送ゲート電極５及びトランジスタのゲート電極６を
形成する。
ン基板１内に光電変換部を構成するＮ型不純物層２、電
荷転送部を構成するＮ-型不純物層３を形成し、Ｐ型シ
リコン基板１上に酸化膜４、多結晶シリコンからなる電
荷転送ゲート電極５及びトランジスタのゲート電極６を
形成する。
【０００５】次にフォトレジストを写真製版によってパ
ターニングして、ドーズ量２．０×１０13ｃｍ-2のリン
イオン注入によりＮ+型不純物層７を形成した後、図５
（ｂ）に示すように、化学的気相成長（ＣＶＤ）により
厚さ２００ｎｍ程度のＣＶＤ酸化膜８を堆積させる。
ターニングして、ドーズ量２．０×１０13ｃｍ-2のリン
イオン注入によりＮ+型不純物層７を形成した後、図５
（ｂ）に示すように、化学的気相成長（ＣＶＤ）により
厚さ２００ｎｍ程度のＣＶＤ酸化膜８を堆積させる。
【０００６】その後異方性のドライエッチングによるＣ
ＶＤ酸化膜８のエッチバックを行い、図５（ｃ）に示す
ように、トランジスタのゲート電極６の側壁にサイドウ
ォールを形成する。
ＶＤ酸化膜８のエッチバックを行い、図５（ｃ）に示す
ように、トランジスタのゲート電極６の側壁にサイドウ
ォールを形成する。
【０００７】さらに図５（ｄ）に示すようにフォトレジ
スト工程の後、１．０×１０16ｃｍ-2のリンイオン注入
によりＮ++型不純物層９を形成し、ＬＤＤ（Ｌightly
Ｄoped Ｄrain）構造のトランジスタを形成する。
スト工程の後、１．０×１０16ｃｍ-2のリンイオン注入
によりＮ++型不純物層９を形成し、ＬＤＤ（Ｌightly
Ｄoped Ｄrain）構造のトランジスタを形成する。
【０００８】
【発明が解決しようとする課題】上述した従来の製造方
法による固体撮像装置では、ＬＤＤ構造のトランジスタ
を形成する過程における酸化膜のエッチバック時に、受
光部表面のシリコン基板がエッチングされることによ
り、リーク電流の発生源となる結晶欠陥が、受光部の半
導体基板表面に発生する。この受光部におけるリーク電
流は、暗時出力として出力され、固体撮像装置の特性を
劣化させている。
法による固体撮像装置では、ＬＤＤ構造のトランジスタ
を形成する過程における酸化膜のエッチバック時に、受
光部表面のシリコン基板がエッチングされることによ
り、リーク電流の発生源となる結晶欠陥が、受光部の半
導体基板表面に発生する。この受光部におけるリーク電
流は、暗時出力として出力され、固体撮像装置の特性を
劣化させている。
【０００９】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、周辺回路にＬＤ
Ｄ構造のトランジスタを用いた固体撮像装置において、
暗時出力の低減を行い得るようにする製造方法を提供す
ることにある。
てなされたものであって、その目的は、周辺回路にＬＤ
Ｄ構造のトランジスタを用いた固体撮像装置において、
暗時出力の低減を行い得るようにする製造方法を提供す
ることにある。
【００１０】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、同一半導体基板上にＬＤＤ構造のトラン
ジスタを具備する固体撮像装置の製造方法において、基
板全面に形成された絶縁膜を、ＬＤＤ構造のトランジス
タを形成するためにゲート電極側壁に前記絶縁膜よりな
るサイドウォールを形成するようにエッチバックする時
に、受光部の前記半導体基板表面がエッチングのマスク
材により覆われており、前記受光部における前記エッチ
ングのマスク材をパターン加工することで前記受光部の
電荷転送ゲート電極が形成される、ことを特徴としたも
のである。
め、本発明は、同一半導体基板上にＬＤＤ構造のトラン
ジスタを具備する固体撮像装置の製造方法において、基
板全面に形成された絶縁膜を、ＬＤＤ構造のトランジス
タを形成するためにゲート電極側壁に前記絶縁膜よりな
るサイドウォールを形成するようにエッチバックする時
に、受光部の前記半導体基板表面がエッチングのマスク
材により覆われており、前記受光部における前記エッチ
ングのマスク材をパターン加工することで前記受光部の
電荷転送ゲート電極が形成される、ことを特徴としたも
のである。
【００１１】
【発明の実施の形態】本発明の好ましい実施の形態につ
いて以下に説明する。本発明は、その好ましい実施の形
態において、ＬＤＤ構造のトランジスタを形成するため
のエッチバック工程時に、受光部のＰ型シリコン基板表
面を電荷転送ゲート電極（図１の５Ａ）で覆われた構成
とし（図１（ｃ）参照）、受光部の半導体基板表面がエ
ッチングされないようにしたものである。この結果、従
来ＣＶＤ酸化膜のエッチバックの工程で発生していた、
受光部の半導体基板表面の結晶欠陥を抑制することが可
能になる。より詳細には、受光部の電荷転送ゲート電極
形成時に、電荷転送ゲート電極が受光部の半導体基板を
覆うように形成し（図１（ａ）参照）、トランジスタの
ＬＤＤ構造を形成するための上記エッチバック工程時に
は、受光部の半導体基板表面は電荷転送ゲート電極に覆
われており（図１（ｃ）参照）、ＬＤＤ構造のトランジ
スタを形成した後、電荷転送ゲート電極を最終の形状に
する（図２（ｅ）参照）。
いて以下に説明する。本発明は、その好ましい実施の形
態において、ＬＤＤ構造のトランジスタを形成するため
のエッチバック工程時に、受光部のＰ型シリコン基板表
面を電荷転送ゲート電極（図１の５Ａ）で覆われた構成
とし（図１（ｃ）参照）、受光部の半導体基板表面がエ
ッチングされないようにしたものである。この結果、従
来ＣＶＤ酸化膜のエッチバックの工程で発生していた、
受光部の半導体基板表面の結晶欠陥を抑制することが可
能になる。より詳細には、受光部の電荷転送ゲート電極
形成時に、電荷転送ゲート電極が受光部の半導体基板を
覆うように形成し（図１（ａ）参照）、トランジスタの
ＬＤＤ構造を形成するための上記エッチバック工程時に
は、受光部の半導体基板表面は電荷転送ゲート電極に覆
われており（図１（ｃ）参照）、ＬＤＤ構造のトランジ
スタを形成した後、電荷転送ゲート電極を最終の形状に
する（図２（ｅ）参照）。
【００１２】また、本発明は、別の好ましい実施の形態
において、トランジスタのＬＤＤ構造を形成するための
エッチバック工程時には、受光部の半導体基板表面は電
荷転送ゲート電極に覆われており（図３（ｃ）参照）、
ＬＤＤ構造のトランジスタを形成した後に電荷転送ゲー
ト電極を最終の形状とし（図４（ｅ）参照）、その後受
光部の光電変換部を構成するＮ型不純物層を形成する
（図４（ｆ）参照）。
において、トランジスタのＬＤＤ構造を形成するための
エッチバック工程時には、受光部の半導体基板表面は電
荷転送ゲート電極に覆われており（図３（ｃ）参照）、
ＬＤＤ構造のトランジスタを形成した後に電荷転送ゲー
ト電極を最終の形状とし（図４（ｅ）参照）、その後受
光部の光電変換部を構成するＮ型不純物層を形成する
（図４（ｆ）参照）。
【００１３】上記した本発明の実施の形態について更に
詳細に説明すべく、本発明の実施例について図面を参照
して説明する。
詳細に説明すべく、本発明の実施例について図面を参照
して説明する。
【００１４】
【実施例】図１及び図２は、本発明の一実施例の製造方
法を説明するために断面を製造工程順に示した図であ
る。なお、図１及び図２は、単に図面作成の都合で分図
されたものである。なお、図１及び図２において、同一
半導体基板上に形成される受光部とトランジスタ部と
は、各工程毎に並置して示されている。
法を説明するために断面を製造工程順に示した図であ
る。なお、図１及び図２は、単に図面作成の都合で分図
されたものである。なお、図１及び図２において、同一
半導体基板上に形成される受光部とトランジスタ部と
は、各工程毎に並置して示されている。
【００１５】本実施例の製造方法が、図５に示した従来
の製造方法と相違する点は、ＬＤＤを形成するためのエ
ッチバック工程時に、受光部の上部は電荷転送ゲート電
極により覆われているので、受光部のシリコン基板表面
がエッチングされないという点である。以下に詳細に説
明する。
の製造方法と相違する点は、ＬＤＤを形成するためのエ
ッチバック工程時に、受光部の上部は電荷転送ゲート電
極により覆われているので、受光部のシリコン基板表面
がエッチングされないという点である。以下に詳細に説
明する。
【００１６】まず図１（ａ）に示すように、Ｐ型シリコ
ン基板１内に光電変換部を構成するＮ型不純物層２、電
荷転送部を構成するＮ-型不純物層３を形成し、Ｐ型シ
リコン基板１上に酸化膜４、多結晶シリコンからなる電
荷転送ゲート電極５Ａ及びトランジスタのゲート電極６
を形成する。このとき電荷転送ゲート電極５Ａは最終の
形状ではなく、受光部のＰ型シリコン基板１上を覆う形
状にする。
ン基板１内に光電変換部を構成するＮ型不純物層２、電
荷転送部を構成するＮ-型不純物層３を形成し、Ｐ型シ
リコン基板１上に酸化膜４、多結晶シリコンからなる電
荷転送ゲート電極５Ａ及びトランジスタのゲート電極６
を形成する。このとき電荷転送ゲート電極５Ａは最終の
形状ではなく、受光部のＰ型シリコン基板１上を覆う形
状にする。
【００１７】次にフォトレジストを写真製版によってパ
ターニングして、２．０×１０13ｃｍ-2のリンイオン注
入によりＮ+型不純物層７を形成した後、図１（ｂ）に
示すように、化学的気相成長（ＣＶＤ）により厚さ２０
０ｎｍ程度のＣＶＤ酸化膜８を堆積させる。
ターニングして、２．０×１０13ｃｍ-2のリンイオン注
入によりＮ+型不純物層７を形成した後、図１（ｂ）に
示すように、化学的気相成長（ＣＶＤ）により厚さ２０
０ｎｍ程度のＣＶＤ酸化膜８を堆積させる。
【００１８】その後、異方性のドライエッチングによる
ＣＶＤ酸化膜８のエッチバックを行い、図１（ｃ）に示
すように、トランジスタのゲート電極６の側壁にサイド
ウォールを形成する。このとき受光部のＰ型シリコン基
板１上は電荷転送ゲート電極５Ａにより覆われているの
で、受光部のＰ型シリコン基板１表面はエッチングされ
ない。
ＣＶＤ酸化膜８のエッチバックを行い、図１（ｃ）に示
すように、トランジスタのゲート電極６の側壁にサイド
ウォールを形成する。このとき受光部のＰ型シリコン基
板１上は電荷転送ゲート電極５Ａにより覆われているの
で、受光部のＰ型シリコン基板１表面はエッチングされ
ない。
【００１９】次に図１（ｄ）に示すようにフォトレジス
ト工程の後、１．０×１０16ｃｍ-2のリンイオン注入に
よりＮ++型不純物層９を形成する。
ト工程の後、１．０×１０16ｃｍ-2のリンイオン注入に
よりＮ++型不純物層９を形成する。
【００２０】そして図２（ｅ）に示すように、フォトレ
ジスト工程とエッチングにより受光部のＰ型シリコン基
板上の電荷転送ゲート電極５Ａを除去し、最終の電荷転
送ゲート電極５の形状にする。このとき、電荷転送ゲー
ト電極５Ａの多結晶シリコンのエッチングは、酸化膜に
対して高い選択比で行われるので、受光部表面の酸化膜
４はほとんどエッチングされない。
ジスト工程とエッチングにより受光部のＰ型シリコン基
板上の電荷転送ゲート電極５Ａを除去し、最終の電荷転
送ゲート電極５の形状にする。このとき、電荷転送ゲー
ト電極５Ａの多結晶シリコンのエッチングは、酸化膜に
対して高い選択比で行われるので、受光部表面の酸化膜
４はほとんどエッチングされない。
【００２１】本実施例では、ＬＤＤ構造を形成するため
の異方性のドライエッチングによるＣＶＤ酸化膜８のエ
ッチバック時に、受光部の半導体基板１は電荷転送ゲー
ト電極５Ａにより覆われているので、電荷転送ゲート電
極５Ａがマスク材となり受光部の半導体基板１表面はエ
ッチングされない。この結果、従来ＣＶＤ酸化膜８のエ
ッチバックの工程で発生していた、受光部の半導体基板
１表面の結晶欠陥を抑制することが可能になる。
の異方性のドライエッチングによるＣＶＤ酸化膜８のエ
ッチバック時に、受光部の半導体基板１は電荷転送ゲー
ト電極５Ａにより覆われているので、電荷転送ゲート電
極５Ａがマスク材となり受光部の半導体基板１表面はエ
ッチングされない。この結果、従来ＣＶＤ酸化膜８のエ
ッチバックの工程で発生していた、受光部の半導体基板
１表面の結晶欠陥を抑制することが可能になる。
【００２２】次に、本発明の他の実施例について図面を
参照して説明する。
参照して説明する。
【００２３】図３及び図４は、本発明の他の実施例の製
造方法を説明するために断面を製造工程順に示した図で
ある。なお、図３及び図４は、単に図面作成の都合で分
図されたものである。なお、図３及び図４において、同
一半導体基板上に形成される受光部とトランジスタ部と
は、各工程毎に並置して示されている。
造方法を説明するために断面を製造工程順に示した図で
ある。なお、図３及び図４は、単に図面作成の都合で分
図されたものである。なお、図３及び図４において、同
一半導体基板上に形成される受光部とトランジスタ部と
は、各工程毎に並置して示されている。
【００２４】本実施例は、光電変換部を構成するＮ型不
純物層２をＬＤＤ構造のトランジスタを形成した後に形
成することを特徴としている。
純物層２をＬＤＤ構造のトランジスタを形成した後に形
成することを特徴としている。
【００２５】まず図３（ａ）に示すように、Ｐ型シリコ
ン基板１内に電荷転送部を構成するＮ-型不純物層３を
形成し、Ｐ型シリコン基板１上に酸化膜４、多結晶シリ
コンからなる電荷転送ゲート電極５Ａ及びトランジスタ
のゲート電極６を形成する。
ン基板１内に電荷転送部を構成するＮ-型不純物層３を
形成し、Ｐ型シリコン基板１上に酸化膜４、多結晶シリ
コンからなる電荷転送ゲート電極５Ａ及びトランジスタ
のゲート電極６を形成する。
【００２６】次にフォトレジストを写真製版によってパ
ターニングして２．０×１０13ｃｍ-2のリンイオン注入
によりＮ+型不純物層７を形成した後、図３（ｂ）に示
すように、化学的気相成長（ＣＶＤ）により厚さ２００
ｎｍ程度のＣＶＤ酸化膜８を堆積させる。
ターニングして２．０×１０13ｃｍ-2のリンイオン注入
によりＮ+型不純物層７を形成した後、図３（ｂ）に示
すように、化学的気相成長（ＣＶＤ）により厚さ２００
ｎｍ程度のＣＶＤ酸化膜８を堆積させる。
【００２７】その後、異方性ドライエッチングによるＣ
ＶＤ酸化膜８のエッチバックを行い、図３（ｃ）に示す
ように、トランジスタのゲート電極６の側壁にサイドウ
ォールを形成する。
ＶＤ酸化膜８のエッチバックを行い、図３（ｃ）に示す
ように、トランジスタのゲート電極６の側壁にサイドウ
ォールを形成する。
【００２８】次に図３（ｄ）に示すように、フォトレジ
スト工程後の１．０×１０16ｃｍ-2のリンイオン注入に
よりＮ++型不純物層９を形成する。
スト工程後の１．０×１０16ｃｍ-2のリンイオン注入に
よりＮ++型不純物層９を形成する。
【００２９】そして図４（ｅ）に示すようにフォトレジ
スト工程とエッチングにより受光部のＰ型シリコン基板
上に電荷転送ゲート電極５Ａを除去し、最終の電荷転送
ゲート電極５の形状にする。
スト工程とエッチングにより受光部のＰ型シリコン基板
上に電荷転送ゲート電極５Ａを除去し、最終の電荷転送
ゲート電極５の形状にする。
【００３０】この後、図４（ｆ）に示すように、フォト
レジスト工程の後２．３×１０12ｃｍ-2のリンイオン注
入によりＮ型不純物層２を形成する。
レジスト工程の後２．３×１０12ｃｍ-2のリンイオン注
入によりＮ型不純物層２を形成する。
【００３１】本実施例では、Ｎ型不純物層２を電荷転送
ゲート電極５に対してセルフアラインで形成しているの
で、電荷転送ゲート電極５とＮ型不純物層２との位置関
係の最適化及び製造ばらつきの低減が可能になる。
ゲート電極５に対してセルフアラインで形成しているの
で、電荷転送ゲート電極５とＮ型不純物層２との位置関
係の最適化及び製造ばらつきの低減が可能になる。
【００３２】したがって本実施例によれば、従来酸化膜
のエッチバックの工程で発生していた、受光部の半導体
基板表面の結晶欠陥を抑制するとともに、信号電荷の電
荷転送部への読出し特性を向上するという利点を有して
いる。
のエッチバックの工程で発生していた、受光部の半導体
基板表面の結晶欠陥を抑制するとともに、信号電荷の電
荷転送部への読出し特性を向上するという利点を有して
いる。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
受光部のリーク電流の発生源となる結晶欠陥を抑制して
いるので、暗時出力の低減ができ、画像欠陥の低減及び
Ｓ／Ｎ比（信号対雑音比）、ダイナミックレンジ等を向
上することを可能としている。このため、本発明によれ
ば、固体撮像装置の高性能化を可能とするという効果を
奏する。
受光部のリーク電流の発生源となる結晶欠陥を抑制して
いるので、暗時出力の低減ができ、画像欠陥の低減及び
Ｓ／Ｎ比（信号対雑音比）、ダイナミックレンジ等を向
上することを可能としている。このため、本発明によれ
ば、固体撮像装置の高性能化を可能とするという効果を
奏する。
【図１】本発明の一実施例の製造工程を示す断面図であ
る。
る。
【図２】本発明の一実施例の製造工程を示す断面図であ
る。
る。
【図３】本発明の他の実施例の製造工程を示す断面図で
ある。
ある。
【図４】本発明の他の実施例の製造工程を示す断面図で
ある。
ある。
【図５】従来例の製造工程を示す断面図である。
１ Ｐ型シリコン基板 ２ Ｎ型不純物層 ３ Ｎ-型不純物層 ４ 酸化膜 ５、５Ａ 電荷転送ゲート電極 ６ トランジスタのゲート電極 ７ Ｎ+型不純物層 ８ ＣＶＤ酸化膜 ９ Ｎ++型不純物層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/339 H01L 27/14 - 27/148 H01L 29/762 - 29/768
Claims (3)
- 【請求項１】同一半導体基板上にＬＤＤ構造のトランジ
スタを具備する固体撮像装置の製造方法において、基板全面に形成された絶縁膜を、 ＬＤＤ構造のトランジ
スタを形成するためにゲート電極側壁に前記絶縁膜より
なるサイドウォールを形成するようにエッチバックする
時に、受光部の前記半導体基板表面がエッチングのマス
ク材により覆われており、前記受光部における前記エッ
チングのマスク材をパターン加工することで前記受光部
の電荷転送ゲート電極が形成される、ことを特徴とする
固体撮像装置の製造方法。 - 【請求項２】同一半導体基板上にＬＤＤ構造のトランジ
スタを具備する固体撮像装置の製造方法において、 （ａ）受光部の電荷転送ゲート電極及びトランジスタ部
のゲート電極形成時に、前記受光部については前記電荷
転送ゲート電極部材が前記受光部の半導体基板を覆うよ
うに形成し、 （ｂ）基板全面に絶縁膜を形成した後、前記ＬＤＤ構造
のトランジスタを形成するために前記絶縁膜をエッチバ
ックして、前記絶縁膜からなる側壁を前記トランジスタ
の前記ゲート電極に形成する時に、前記受光部の半導体
基板表面は前記電荷転送ゲート電極部材に覆われてお
り、 （ｃ）前記ＬＤＤ構造のトランジスタを形成した後に、
前記受光部の半導体基板表面上に残されている前記電荷
転送ゲート電極部材を電荷転送ゲート電極の所望の最終
形状に加工する、ことを特徴とする固体撮像装置の製造
方法。 - 【請求項３】前記ＬＤＤ構造のトランジスタを形成した
後に、前記受光部の前記半導体基板を覆う前記電荷転送
ゲート電極部材を電荷転送ゲート電極の所望の最終形状
とし、その後前記受光部の前記半導体基板内に光電変換
部を構成する不純物層を形成する、ことを特徴とする請
求項２記載の固体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9014535A JP2959504B2 (ja) | 1997-01-10 | 1997-01-10 | 固体撮像装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9014535A JP2959504B2 (ja) | 1997-01-10 | 1997-01-10 | 固体撮像装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10200085A JPH10200085A (ja) | 1998-07-31 |
| JP2959504B2 true JP2959504B2 (ja) | 1999-10-06 |
Family
ID=11863856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9014535A Expired - Fee Related JP2959504B2 (ja) | 1997-01-10 | 1997-01-10 | 固体撮像装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2959504B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5110820B2 (ja) | 2006-08-02 | 2012-12-26 | キヤノン株式会社 | 光電変換装置、光電変換装置の製造方法及び撮像システム |
| JP4994747B2 (ja) * | 2006-08-31 | 2012-08-08 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| JP5739224B2 (ja) | 2011-05-16 | 2015-06-24 | 浜松ホトニクス株式会社 | 光学部品の製造方法及び光学部品 |
-
1997
- 1997-01-10 JP JP9014535A patent/JP2959504B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10200085A (ja) | 1998-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8629023B2 (en) | CMOS image sensor having double gate insulator therein and method for manufacturing the same | |
| US7358108B2 (en) | CMOS image sensor and method for fabricating the same | |
| US7675100B2 (en) | CMOS image sensor and method for fabricating the same | |
| US7005315B2 (en) | Method and fabricating complementary metal-oxide semiconductor image sensor with reduced etch damage | |
| US20060276014A1 (en) | Self-aligned high-energy implantation for deep junction structure | |
| JP2001250934A (ja) | キャパシタ構造を有するイメージセンサ及びその製造方法 | |
| JP3225939B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPH05206434A (ja) | 固体撮像装置及びその製造方法 | |
| US20080210995A1 (en) | Image sensor and method for fabricating the same | |
| US20060110873A1 (en) | Method for fabricating CMOS image sensor | |
| US7429496B2 (en) | Buried photodiode for image sensor with shallow trench isolation technology | |
| US7361542B2 (en) | Method of fabricating CMOS image sensor | |
| JP2006024934A (ja) | Ｃｍｏｓイメージセンサーの製造方法 | |
| US7732245B2 (en) | Photodiode of CMOS image sensor and method for manufacturing the same | |
| JP3008163B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2959504B2 (ja) | 固体撮像装置の製造方法 | |
| JP3093212B2 (ja) | 固体撮像素子の製造方法 | |
| KR100535911B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| JP3061822B2 (ja) | 固体撮像素子およびその製造方法 | |
| JPS598350A (ja) | 半導体集積回路装置 | |
| US7776676B2 (en) | Fabricating method of complementary metal-oxide-semiconductor (CMOS) image sensor including p type gate structure | |
| US7223953B2 (en) | Image sensor and method of manufacturing the same | |
| JP3566861B2 (ja) | 半導体記憶装置の製造方法 | |
| KR100535920B1 (ko) | 시모스 이미지 센서의 제조방법 | |
| JP2002190587A (ja) | 固体撮像装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990629 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |