JP3061822B2 - 固体撮像素子およびその製造方法 - Google Patents
固体撮像素子およびその製造方法Info
- Publication number
- JP3061822B2 JP3061822B2 JP1319962A JP31996289A JP3061822B2 JP 3061822 B2 JP3061822 B2 JP 3061822B2 JP 1319962 A JP1319962 A JP 1319962A JP 31996289 A JP31996289 A JP 31996289A JP 3061822 B2 JP3061822 B2 JP 3061822B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate insulating
- charge transfer
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、受光部としていわゆる埋め込み型フォトダ
イオードを有する固体撮像素子およびその製造方法に関
する。
イオードを有する固体撮像素子およびその製造方法に関
する。
［従来の技術］ 固体撮像素子の受光部にpn接合型フォトダイオードを
用いると、フォトダイオードのｎ型領域の表面が完全に
空乏化することにより、Si−SiO2界面に存在する表面準
位による暗電流成分が多くなり低照度時の固体撮像素子
のS/N比が劣化する。
用いると、フォトダイオードのｎ型領域の表面が完全に
空乏化することにより、Si−SiO2界面に存在する表面準
位による暗電流成分が多くなり低照度時の固体撮像素子
のS/N比が劣化する。
従来、この暗電流を低減するためにフォトダイオード
のｎ型領域の表面に濃度の高いp+型領域を形成し、フォ
トダイオードをいわゆる埋め込み型にして、ｎ型領域の
空乏層が基板表面に到達しないようにしていた。
のｎ型領域の表面に濃度の高いp+型領域を形成し、フォ
トダイオードをいわゆる埋め込み型にして、ｎ型領域の
空乏層が基板表面に到達しないようにしていた。
第３図（ａ）〜（ｇ）は、従来の埋め込み型フォトダ
イオードを受光部に用いた固体撮像素子の製造工程を示
すセル部の断面図である。
イオードを受光部に用いた固体撮像素子の製造工程を示
すセル部の断面図である。
まず、ｎ型半導体基板１上にｐ型ウェル層２を形成す
る［第３図（ａ）］。続いて、半導体基板上にシリコン
酸化膜３、シリコン窒化膜４を順に成長させ、その上に
フォトレジスト8aを塗布しこれに露光・現像を施した
後、プラズマエッチング法を用いてフォトダイオードお
よび電荷転送領域となる部分のシリコン窒化膜４を除去
する［第３図（ｂ）］。
る［第３図（ａ）］。続いて、半導体基板上にシリコン
酸化膜３、シリコン窒化膜４を順に成長させ、その上に
フォトレジスト8aを塗布しこれに露光・現像を施した
後、プラズマエッチング法を用いてフォトダイオードお
よび電荷転送領域となる部分のシリコン窒化膜４を除去
する［第３図（ｂ）］。
次いで、電荷転送領域を形成すべき部分をフォトレジ
ストで覆い、これとシリコン窒化膜４とをマスクとして
イオン注入を行いフォトダイオードのｎ型領域５を形成
し、続いて、ｎ型領域５をフォトレジストで覆いこれと
シリコン窒化膜４とをマスクにしてイオン注入を行って
電荷転送領域となるｎ型領域６を形成する［第３図
（ｃ）］。
ストで覆い、これとシリコン窒化膜４とをマスクとして
イオン注入を行いフォトダイオードのｎ型領域５を形成
し、続いて、ｎ型領域５をフォトレジストで覆いこれと
シリコン窒化膜４とをマスクにしてイオン注入を行って
電荷転送領域となるｎ型領域６を形成する［第３図
（ｃ）］。
次に、シリコン窒化膜４をマスクとして熱酸化を行い
選択的に比較的厚いシリコン酸化膜７を成長させた後、
シリコン窒化膜４をウエットエッチング法により除去す
る。次に、電荷読み出し領域をフォトレジスト8bで被覆
し、これとシリコン酸化膜７をマスクにイオン注入を行
いチャネルストップ領域となるp+型領域９を形成する
［第３図（ｄ）］。
選択的に比較的厚いシリコン酸化膜７を成長させた後、
シリコン窒化膜４をウエットエッチング法により除去す
る。次に、電荷読み出し領域をフォトレジスト8bで被覆
し、これとシリコン酸化膜７をマスクにイオン注入を行
いチャネルストップ領域となるp+型領域９を形成する
［第３図（ｄ）］。
次に、フォトレジスト8bを除去し、シリコン酸化膜
３、７をエッチング除去した後、熱酸化により第１のゲ
ート酸化膜（図示なし）を形成し、減圧CVD法により多
結晶シリコン層を堆積し、これにフォトリソグラフィー
技術およびドライエッチング法を適用して、電荷転送を
行なうための第１の多結晶シリコン電極（図示なし）を
形成する。第１の多結晶シリコン電極をマスクとして第
１のゲート酸化膜をエッチング除去し、新たに熱酸化を
行って第２のゲート酸化膜11aを形成した後、第１の多
結晶シリコン電極を形成したのと同様の手法を用いて、
フォトダイオードから電荷転送領域への信号電荷の読み
出しおよび電荷転送を行う第２の多結晶シリコン電極12
を形成する［第３図（ｅ）］。
３、７をエッチング除去した後、熱酸化により第１のゲ
ート酸化膜（図示なし）を形成し、減圧CVD法により多
結晶シリコン層を堆積し、これにフォトリソグラフィー
技術およびドライエッチング法を適用して、電荷転送を
行なうための第１の多結晶シリコン電極（図示なし）を
形成する。第１の多結晶シリコン電極をマスクとして第
１のゲート酸化膜をエッチング除去し、新たに熱酸化を
行って第２のゲート酸化膜11aを形成した後、第１の多
結晶シリコン電極を形成したのと同様の手法を用いて、
フォトダイオードから電荷転送領域への信号電荷の読み
出しおよび電荷転送を行う第２の多結晶シリコン電極12
を形成する［第３図（ｅ）］。
露出している第２のゲート酸化膜11aをエッチング除
去し、さらに熱酸化を行って薄いシリコン酸化膜13を形
成してから多結晶シリコン電極12をマスクとして、イオ
ン注入を行い、フォトダイオード表面に浅いp+型領域14
を形成する［第３図（ｆ）］。最後に、層間絶縁膜15を
形成した後、アルミニウム膜16を形成することにより、
従来の埋め込みフォトダイオードを受光部として有する
固体撮像素子が得られる［第３図（ｇ）］。
去し、さらに熱酸化を行って薄いシリコン酸化膜13を形
成してから多結晶シリコン電極12をマスクとして、イオ
ン注入を行い、フォトダイオード表面に浅いp+型領域14
を形成する［第３図（ｆ）］。最後に、層間絶縁膜15を
形成した後、アルミニウム膜16を形成することにより、
従来の埋め込みフォトダイオードを受光部として有する
固体撮像素子が得られる［第３図（ｇ）］。
［発明が解決しようとする課題］ 上述した従来の埋め込み型フォトダイオードを受光部
とする固体撮像素子では、フォトダイオードのｎ型領域
と、表面層のp+領域をそれぞれ別の工程によって形成し
ているので、フォトレジスト工程の目合わせ誤差および
加工寸法のばらつきにより、フォトダイオードのｎ型領
域５と多結晶シリコン電極12との重なり寸法を一定範囲
内に抑えることは困難である。
とする固体撮像素子では、フォトダイオードのｎ型領域
と、表面層のp+領域をそれぞれ別の工程によって形成し
ているので、フォトレジスト工程の目合わせ誤差および
加工寸法のばらつきにより、フォトダイオードのｎ型領
域５と多結晶シリコン電極12との重なり寸法を一定範囲
内に抑えることは困難である。
そして、第４図（ａ）に示すように、この重なり部分
Ｘが大きいときには、第４図（ｂ）のＡに示すように、
電極12下に深いポテンシャル井戸が形成され、また、逆
に第５図（ａ）に示すように、この重なり部分Ｘが小さ
いときには、電極下に第５図（ｂ）のＢに示すように、
電位障壁が形成されて、いずれの場合にもフォトダイオ
ードから電荷転送領域へのスムースな電荷の転送が阻害
される。
Ｘが大きいときには、第４図（ｂ）のＡに示すように、
電極12下に深いポテンシャル井戸が形成され、また、逆
に第５図（ａ）に示すように、この重なり部分Ｘが小さ
いときには、電極下に第５図（ｂ）のＢに示すように、
電位障壁が形成されて、いずれの場合にもフォトダイオ
ードから電荷転送領域へのスムースな電荷の転送が阻害
される。
ところで、本発明者は、先に上記欠点を解消するもの
として多結晶シリコン電極をマスクとしてフォトダイオ
ードのｎ型領域５とその表面を覆うp+型領域14とを形成
する製造方法を提案した（平成１年特許願125682号）。
しかし、この方法では、フォトダイオードのｎ型領域と
p+型領域とを同一の多結晶シリコン電極をマスクとして
形成するものであり、多結晶シリコンとｎ型領域との重
なり寸法がｎ型不純物の拡散条件のみによって決定され
るので、上記重なり寸法を精確にコントロールすること
が困難であった。
として多結晶シリコン電極をマスクとしてフォトダイオ
ードのｎ型領域５とその表面を覆うp+型領域14とを形成
する製造方法を提案した（平成１年特許願125682号）。
しかし、この方法では、フォトダイオードのｎ型領域と
p+型領域とを同一の多結晶シリコン電極をマスクとして
形成するものであり、多結晶シリコンとｎ型領域との重
なり寸法がｎ型不純物の拡散条件のみによって決定され
るので、上記重なり寸法を精確にコントロールすること
が困難であった。
［課題を解決するための手段］ 本発明の固体撮像素子は、第１導電型半導体層内に、
表面に第１導電型半導体薄層を有する第２導電型の光電
変換領域と、該光電変換領域において発生した信号電荷
の転送を受ける第２導電型の電荷転送領域と、前記光電
変換領域内で発生した信号電荷を前記電荷被転送領域へ
読み出すための電荷読み出し領域とが設けられ、前記電
荷読み出し領域上にゲート絶縁膜と電荷転送電極とが電
荷転送電極の端部がゲート絶縁膜の端部より所定の距離
後退した形状に設けられたものであって、前記光電変換
領域が前記電荷転送電極間にその端部が前記電荷転送電
極の端部に概略一致するように形成され、かつ、前記第
１導電型半導体薄層が前記ゲート絶縁膜間にその端部が
前記ゲート絶縁膜の端部に概略一致するように形成され
たものである。
表面に第１導電型半導体薄層を有する第２導電型の光電
変換領域と、該光電変換領域において発生した信号電荷
の転送を受ける第２導電型の電荷転送領域と、前記光電
変換領域内で発生した信号電荷を前記電荷被転送領域へ
読み出すための電荷読み出し領域とが設けられ、前記電
荷読み出し領域上にゲート絶縁膜と電荷転送電極とが電
荷転送電極の端部がゲート絶縁膜の端部より所定の距離
後退した形状に設けられたものであって、前記光電変換
領域が前記電荷転送電極間にその端部が前記電荷転送電
極の端部に概略一致するように形成され、かつ、前記第
１導電型半導体薄層が前記ゲート絶縁膜間にその端部が
前記ゲート絶縁膜の端部に概略一致するように形成され
たものである。
［実施例］ 次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｇ）は、本発明の第１の実施例を示
す主な製造工程におけるセル部の断面図である。
す主な製造工程におけるセル部の断面図である。
まず、ｎ型半導体基板１上にｐ型ウェル層２を形成す
る［第１図（ａ）］。続いて、シリコン酸化膜３、シリ
コン窒化膜４を順に成長させた後、フォトレジスト8aを
マスクとしてプラズマエッチングを施して、フォトダイ
オードおよび電荷転送領域となる部分のシリコン窒化膜
４を除去する［第１図（ｂ）］。
る［第１図（ａ）］。続いて、シリコン酸化膜３、シリ
コン窒化膜４を順に成長させた後、フォトレジスト8aを
マスクとしてプラズマエッチングを施して、フォトダイ
オードおよび電荷転送領域となる部分のシリコン窒化膜
４を除去する［第１図（ｂ）］。
フォトレジスト8aを除去し、新たにフォトダイオード
形成部分をフォトレジストで被覆し、このフォトレジス
トとシリコン窒化膜４とをマスクとして電荷転送領域と
なるｎ型領域６をイオン注入法および不純物熱拡散によ
り形成する［第１図（ｃ）］。
形成部分をフォトレジストで被覆し、このフォトレジス
トとシリコン窒化膜４とをマスクとして電荷転送領域と
なるｎ型領域６をイオン注入法および不純物熱拡散によ
り形成する［第１図（ｃ）］。
次に、シリコン窒化膜４をマスクとして熱酸化を行
い、選択的に比較的厚いシリコン酸化膜７を成長させ、
シリコン窒化膜４をウェットエッチング法により除去す
る。続いて、電荷読み出し領域となる部分をフォトレジ
スト8bで覆い、このフォトレジスト8bとシリコン酸化膜
７をマスクにイオン注入してチャネルストップ領域とな
るp+型領域９を形成する［第１図（ｄ）］ 次に、フォトレジスト8bを除去し、シリコン酸化膜
３、７をエッチング除去し、新たに熱酸化を行って、シ
リコン酸化膜から成る第１のゲート絶縁膜（図示なし）
を形成する。次いで減圧CVD法により多結晶シリコンを
堆積し、さらに、フォトレジストプロセスおよび異方性
プラズマエッチング法を用いて電荷転送を行う第１の多
結晶シリコン電極（図示なし）を形成する。引き続き、
露出している前記第１のゲート絶縁膜をエッチング除去
し、新たに熱酸化膜を行うことによりシリコン酸化膜17
を形成した後、減圧CVD法によりシリコン窒化膜18を堆
積し、さらに熱酸化を施して窒化膜18上に薄い熱酸化膜
（図示なし）を形成してシリコン酸化膜／シリコン窒化
膜／シリコン酸化膜の３層構造から成る第２のゲート絶
縁膜11を形成する。続いて、減圧CVD法により多結晶シ
リコンを堆積しさらにフォトレジストプロセスおよび異
方性プラズマエッチング法により多結晶シリコンおよび
窒化膜18をパターニングしてフォトダイオードから電荷
転送領域への信号電荷の読み出しおよび電荷転送を行う
ための第２の多結晶シリコン電極12を形成する。引き続
き、等方性プラズマエッチングを施し、多結晶シリコン
と窒化膜とのエッチングレート差を利用して前記第２の
多結晶シリコン電極12の端部がシリコン窒化膜18の端部
から所望の距離だけ後退するように加工する。次に、第
２のゲート絶縁膜11の一部を構成するシリコン窒化膜18
および第２の多結晶シリコン電極12をマスクにシリコン
酸化膜17をエッチング除去しさらに熱酸化を行うことに
より薄い酸化膜13を形成する。しかる後、前記第２の多
結晶シリコン電極12をマスクとしてイオン注入を行い、
熱処理を施してフォトダイオードを構成するｎ型領域５
を形成する［第１図（ｅ）］。
い、選択的に比較的厚いシリコン酸化膜７を成長させ、
シリコン窒化膜４をウェットエッチング法により除去す
る。続いて、電荷読み出し領域となる部分をフォトレジ
スト8bで覆い、このフォトレジスト8bとシリコン酸化膜
７をマスクにイオン注入してチャネルストップ領域とな
るp+型領域９を形成する［第１図（ｄ）］ 次に、フォトレジスト8bを除去し、シリコン酸化膜
３、７をエッチング除去し、新たに熱酸化を行って、シ
リコン酸化膜から成る第１のゲート絶縁膜（図示なし）
を形成する。次いで減圧CVD法により多結晶シリコンを
堆積し、さらに、フォトレジストプロセスおよび異方性
プラズマエッチング法を用いて電荷転送を行う第１の多
結晶シリコン電極（図示なし）を形成する。引き続き、
露出している前記第１のゲート絶縁膜をエッチング除去
し、新たに熱酸化膜を行うことによりシリコン酸化膜17
を形成した後、減圧CVD法によりシリコン窒化膜18を堆
積し、さらに熱酸化を施して窒化膜18上に薄い熱酸化膜
（図示なし）を形成してシリコン酸化膜／シリコン窒化
膜／シリコン酸化膜の３層構造から成る第２のゲート絶
縁膜11を形成する。続いて、減圧CVD法により多結晶シ
リコンを堆積しさらにフォトレジストプロセスおよび異
方性プラズマエッチング法により多結晶シリコンおよび
窒化膜18をパターニングしてフォトダイオードから電荷
転送領域への信号電荷の読み出しおよび電荷転送を行う
ための第２の多結晶シリコン電極12を形成する。引き続
き、等方性プラズマエッチングを施し、多結晶シリコン
と窒化膜とのエッチングレート差を利用して前記第２の
多結晶シリコン電極12の端部がシリコン窒化膜18の端部
から所望の距離だけ後退するように加工する。次に、第
２のゲート絶縁膜11の一部を構成するシリコン窒化膜18
および第２の多結晶シリコン電極12をマスクにシリコン
酸化膜17をエッチング除去しさらに熱酸化を行うことに
より薄い酸化膜13を形成する。しかる後、前記第２の多
結晶シリコン電極12をマスクとしてイオン注入を行い、
熱処理を施してフォトダイオードを構成するｎ型領域５
を形成する［第１図（ｅ）］。
次に、第２の多結晶シリコン電極12から所望の距離だ
け突出した第２のゲート絶縁膜11をマスクとしてイオン
注入を行い、ｎ型領域５の表面に浅いp+型領域14を形成
する［第１図（ｆ）］。さらに、周辺トランジスタ部の
n+拡散層（図示なし）を形成した後、層間絶縁膜15を堆
積し、遮光および配線用アルミニウム膜16を形成する
［第１図（ｇ）］。
け突出した第２のゲート絶縁膜11をマスクとしてイオン
注入を行い、ｎ型領域５の表面に浅いp+型領域14を形成
する［第１図（ｆ）］。さらに、周辺トランジスタ部の
n+拡散層（図示なし）を形成した後、層間絶縁膜15を堆
積し、遮光および配線用アルミニウム膜16を形成する
［第１図（ｇ）］。
このように構成された固体撮像素子では、第２の多結
晶シリコン電極12が、第２のゲート絶縁膜11に自己整合
されてその端部が第２のゲート絶縁膜11の端部から所望
の距離だけ後退しており、そして、フォトダイオードを
構成するｎ型領域５が第２の多結晶シリコン電極12に対
して、また、p+型領域12が第２のゲート絶縁膜11に対し
て自己整合されて形成されているので、第２の多結晶シ
リコン電極12、ｎ型領域５およびp+型領域14の相互の距
離を精確にコントロールでき、フォトダイオードから電
荷転送領域へ信号電荷を読み出す際に、ポテンシャルの
窪みや障壁が発生しないようにすることができる。
晶シリコン電極12が、第２のゲート絶縁膜11に自己整合
されてその端部が第２のゲート絶縁膜11の端部から所望
の距離だけ後退しており、そして、フォトダイオードを
構成するｎ型領域５が第２の多結晶シリコン電極12に対
して、また、p+型領域12が第２のゲート絶縁膜11に対し
て自己整合されて形成されているので、第２の多結晶シ
リコン電極12、ｎ型領域５およびp+型領域14の相互の距
離を精確にコントロールでき、フォトダイオードから電
荷転送領域へ信号電荷を読み出す際に、ポテンシャルの
窪みや障壁が発生しないようにすることができる。
次に、第２図（ａ）〜（ｃ）を参照して本発明の第２
の実施例について説明する。この実施例では、第１図
（ｄ）に示した工程までは先の実施例と同様の工程を経
る。第１図（ｄ）の工程が終了した状態を第２図（ａ）
に示す。この状態から、フォトレジスト8bとシリコン酸
化膜３、７を除去し、熱酸化により、シリコン酸化膜17
aを形成する。続いて、減圧CVD法により、シリコン窒化
膜18aを成長させ、さらにその上に薄く熱酸化膜（図示
なし）を形成してシリコン酸化膜／シリコン窒化膜／シ
リコン酸化膜の３層構造から成る第１のゲート絶縁膜10
を形成する。次に、減圧CVD法により多結晶シリコンを
堆積し、フォトレジストプロセスおよび異方性プラズマ
エッチング法により、多結晶シリコンのみをパターニン
グして電荷転送を行う第１の多結晶シリコン電極（図示
せず）を形成する。続いて、熱酸化を行って第１の多結
晶シリコン電極の表面に酸化膜を形成した後、減圧CVD
法により多結晶シリコンを堆積し、フォトレジストプロ
セスおよび異方性プラズマエッチング法により、多結晶
シリコンとシリコン窒化膜18aとをパターニングしてフ
ォトダイオードから電荷転送領域への信号電荷の読み出
しおよび電荷転送を行う第２の多結晶シリコン電極12を
形成する。次に、等方性プラズマエッチングを行いエッ
チングレートの差を利用して前記第２の多結晶シリコン
電極12の端部がシリコン窒化膜18aの端部から所望の距
離だけ後退するように加工する。次に、シリコン窒化膜
18aおよび第２の多結晶シリコン電極12をマスクにシリ
コン酸化膜17aをエッチング除去し、さらに熱酸化を行
うことにより薄い酸化膜13を形成し、しかる後、前記第
２の多結晶シリコン電極12をマスクとしてイオン注入を
行い熱処理を施すことによりフォトダイオードを構成す
るｎ型領域５を形成する［第２図（ｂ）］。
の実施例について説明する。この実施例では、第１図
（ｄ）に示した工程までは先の実施例と同様の工程を経
る。第１図（ｄ）の工程が終了した状態を第２図（ａ）
に示す。この状態から、フォトレジスト8bとシリコン酸
化膜３、７を除去し、熱酸化により、シリコン酸化膜17
aを形成する。続いて、減圧CVD法により、シリコン窒化
膜18aを成長させ、さらにその上に薄く熱酸化膜（図示
なし）を形成してシリコン酸化膜／シリコン窒化膜／シ
リコン酸化膜の３層構造から成る第１のゲート絶縁膜10
を形成する。次に、減圧CVD法により多結晶シリコンを
堆積し、フォトレジストプロセスおよび異方性プラズマ
エッチング法により、多結晶シリコンのみをパターニン
グして電荷転送を行う第１の多結晶シリコン電極（図示
せず）を形成する。続いて、熱酸化を行って第１の多結
晶シリコン電極の表面に酸化膜を形成した後、減圧CVD
法により多結晶シリコンを堆積し、フォトレジストプロ
セスおよび異方性プラズマエッチング法により、多結晶
シリコンとシリコン窒化膜18aとをパターニングしてフ
ォトダイオードから電荷転送領域への信号電荷の読み出
しおよび電荷転送を行う第２の多結晶シリコン電極12を
形成する。次に、等方性プラズマエッチングを行いエッ
チングレートの差を利用して前記第２の多結晶シリコン
電極12の端部がシリコン窒化膜18aの端部から所望の距
離だけ後退するように加工する。次に、シリコン窒化膜
18aおよび第２の多結晶シリコン電極12をマスクにシリ
コン酸化膜17aをエッチング除去し、さらに熱酸化を行
うことにより薄い酸化膜13を形成し、しかる後、前記第
２の多結晶シリコン電極12をマスクとしてイオン注入を
行い熱処理を施すことによりフォトダイオードを構成す
るｎ型領域５を形成する［第２図（ｂ）］。
その後は、先の実施例と同様に、第１のゲート絶縁膜
10をマスクとしてイオン注入を行って、p+型領域14を形
成し、引き続き、層間絶縁膜15、アルミニウム膜16を形
成する［第２図（ｃ）］。
10をマスクとしてイオン注入を行って、p+型領域14を形
成し、引き続き、層間絶縁膜15、アルミニウム膜16を形
成する［第２図（ｃ）］。
本実施例によれば、第１および第２の多結晶シリコン
電極下に形成されるポテンシャル井戸の深さに差が生じ
ないようにすることができる。
電極下に形成されるポテンシャル井戸の深さに差が生じ
ないようにすることができる。
以上の実施例では、電荷転送手段としてBCCDを用い、
その転送電極は２層構造を有するものであったが、本発
明はこれに限定されるものではなく、CCDとしてはSCCD
を用いることもでき、また、転送電極は１層あるいは３
層構造のものとすることができる。さらに本発明は、CC
D型のみならずMOS型の固体撮像素子にも適用しうるもの
である。
その転送電極は２層構造を有するものであったが、本発
明はこれに限定されるものではなく、CCDとしてはSCCD
を用いることもでき、また、転送電極は１層あるいは３
層構造のものとすることができる。さらに本発明は、CC
D型のみならずMOS型の固体撮像素子にも適用しうるもの
である。
［発明の効果］ 以上説明したように、本発明による固体撮像素子は、
埋め込み型フォトダイオードと、ゲート絶縁膜と、電荷
転送電極とを有し、前記転送電極が前記ゲート絶縁膜
に対し、フォトダイオードを構成する第２導電型領域
が前記電荷転送電極に対し、前記第２導電型領域の表
面を覆う第１導電型半導体薄層が前記ゲート絶縁膜に対
して、それぞれ、自己整合されて形成されたものである
ので、本発明によれば、電荷転送電極、フォトダイオー
ドを構成する第２導電型領域及び該第２導電型領域の表
面を覆う第１導電型の半導体薄層の３者の相互の位置を
精確に設定することができる。したがって、本発明によ
れば、従来例の場合に問題となったフォトレジストプロ
セスにおける目合わせ誤差や加工時の誤差によって前記
電荷転送電極下に生じるポテンシャル窪みやポテンシャ
ル障壁を防止することができ、フォトダイオードからの
信号電荷の読み出しを効率高く行うことができる。
埋め込み型フォトダイオードと、ゲート絶縁膜と、電荷
転送電極とを有し、前記転送電極が前記ゲート絶縁膜
に対し、フォトダイオードを構成する第２導電型領域
が前記電荷転送電極に対し、前記第２導電型領域の表
面を覆う第１導電型半導体薄層が前記ゲート絶縁膜に対
して、それぞれ、自己整合されて形成されたものである
ので、本発明によれば、電荷転送電極、フォトダイオー
ドを構成する第２導電型領域及び該第２導電型領域の表
面を覆う第１導電型の半導体薄層の３者の相互の位置を
精確に設定することができる。したがって、本発明によ
れば、従来例の場合に問題となったフォトレジストプロ
セスにおける目合わせ誤差や加工時の誤差によって前記
電荷転送電極下に生じるポテンシャル窪みやポテンシャ
ル障壁を防止することができ、フォトダイオードからの
信号電荷の読み出しを効率高く行うことができる。
第１図（ａ）〜（ｇ）は、本発明の第１の実施例を説明
するための半導体装置の断面図、第２図（ａ）〜（ｃ）
は、本発明の第２の実施例を説明するための半導体装置
の断面図、第３図（ａ）〜（ｇ）は、従来例を説明する
ための半導体装置の断面図、第４図（ａ）、（ｂ）、第
５図（ａ）、（ｂ）は、それぞれ従来例の断面図とその
ポテンシャル分布図である。 １……ｎ型半導体基板、２……ｐ型ウェル層、３……シ
リコン酸化膜、４……シリコン窒化膜、５……ｎ型領域
（フォトダイオード）、６……ｎ型領域（電荷転送領
域）、７……シリコン酸化膜、8a、8b……フォトレジス
ト、９……p+型領域（チャネルストップ領域）、10……
第１のゲート絶縁膜、11……第２のゲート絶縁膜、11a
……第２のゲート酸化膜、12……第２の多結晶シリコン
電極、13……シリコン酸化膜、14……p+型領域、15……
層間絶縁膜、16……アルミニウム膜、17、17a……シリ
コン酸化膜、18、18a……シリコン窒化膜。
するための半導体装置の断面図、第２図（ａ）〜（ｃ）
は、本発明の第２の実施例を説明するための半導体装置
の断面図、第３図（ａ）〜（ｇ）は、従来例を説明する
ための半導体装置の断面図、第４図（ａ）、（ｂ）、第
５図（ａ）、（ｂ）は、それぞれ従来例の断面図とその
ポテンシャル分布図である。 １……ｎ型半導体基板、２……ｐ型ウェル層、３……シ
リコン酸化膜、４……シリコン窒化膜、５……ｎ型領域
（フォトダイオード）、６……ｎ型領域（電荷転送領
域）、７……シリコン酸化膜、8a、8b……フォトレジス
ト、９……p+型領域（チャネルストップ領域）、10……
第１のゲート絶縁膜、11……第２のゲート絶縁膜、11a
……第２のゲート酸化膜、12……第２の多結晶シリコン
電極、13……シリコン酸化膜、14……p+型領域、15……
層間絶縁膜、16……アルミニウム膜、17、17a……シリ
コン酸化膜、18、18a……シリコン窒化膜。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−147862（ＪＰ，Ａ) 特開 昭63−255962（ＪＰ，Ａ) 特開 昭59−130466（ＪＰ，Ａ)
Claims (4)
- 【請求項１】第１導電型半導体層の表面領域内に形成さ
れた表面に第１導電型半導体薄層を有する第２導電型の
光電変換領域と、前記第１導電型半導体層の表面領域内
に形成された、前記光電変換領域において発生した信号
電荷の転送を受ける第２導電型の電荷被転送領域と、前
記第１導電型半導体層の表面領域内に設けられた、前記
光電変換領域から信号電荷を前記電荷被転送領域へ読み
出すための電荷読み出し領域と、前記電荷被転送領域お
よび前記電荷読み出し領域上に形成されたゲート絶縁膜
と、前記ゲート絶縁膜上にその端部がゲート絶縁膜の端
部より所定の距離後退して形成された電荷転送電極とを
備えた固体撮像素子において、 前記光電変換領域が前記電荷転送電極間にその端部が前
記電荷転送電極の端部に概略一致するように形成され、
かつ、前記第１導電型半導体薄層が前記ゲート絶縁膜間
にその端部が前記ゲート絶縁膜の端部に概略一致するよ
うに形成されていることを特徴とする固体撮像素子。 - 【請求項２】前記ゲート絶縁膜がシリコン酸化膜、シリ
コン窒化膜及びシリコン酸化膜の三層の膜から構成され
ている請求項１記載の固体撮像素子。 - 【請求項３】第１導電型半導体層上にゲート絶縁膜材料
層を形成する工程と、該ゲート絶縁膜材料層上に電荷転
送電極材料層を形成する工程と、前記電荷転送電極材料
層と前記ゲート絶縁膜材料層とに選択的エッチングを施
してゲート絶縁膜と電荷転送電極とを電荷転送電極の端
部がゲート絶縁膜の端部より後退した形状に形成する工
程と、前記電荷転送電極をマスクとして第２導電型不純
物を導入して光電変換領域を形成する工程と、前記ゲー
ト絶縁膜をマスクとして第１導電型不純物を導入して前
記光電変換領域上を覆う第１導電型半導体薄層を形成す
る工程とを具備する固体撮像素子の形成方法。 - 【請求項４】ゲート絶縁膜がシリコン酸化膜、シリコン
窒化膜及びシリコン酸化膜の三層の膜から構成されてい
る請求項３記載の固体撮像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1319962A JP3061822B2 (ja) | 1989-12-09 | 1989-12-09 | 固体撮像素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1319962A JP3061822B2 (ja) | 1989-12-09 | 1989-12-09 | 固体撮像素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03181171A JPH03181171A (ja) | 1991-08-07 |
| JP3061822B2 true JP3061822B2 (ja) | 2000-07-10 |
Family
ID=18116195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1319962A Expired - Fee Related JP3061822B2 (ja) | 1989-12-09 | 1989-12-09 | 固体撮像素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3061822B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2970307B2 (ja) * | 1993-05-17 | 1999-11-02 | 日本電気株式会社 | 固体撮像装置の製造方法 |
| JP5500876B2 (ja) | 2009-06-08 | 2014-05-21 | キヤノン株式会社 | 光電変換装置の製造方法 |
| JP6668600B2 (ja) * | 2015-03-19 | 2020-03-18 | セイコーエプソン株式会社 | 固体撮像素子及びその製造方法 |
-
1989
- 1989-12-09 JP JP1319962A patent/JP3061822B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03181171A (ja) | 1991-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2667390B2 (ja) | 半導体装置の製法 | |
| JP2970158B2 (ja) | 固体撮像装置の製造方法 | |
| JP3225939B2 (ja) | 固体撮像装置及びその製造方法 | |
| KR100218849B1 (ko) | 고체촬상소자의제조방법 | |
| JP3008163B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP3061822B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP3093212B2 (ja) | 固体撮像素子の製造方法 | |
| JPH08255888A (ja) | 固体撮像装置およびその製造方法 | |
| JPH04207076A (ja) | 固体撮像装置の製造方法 | |
| JP4225836B2 (ja) | 固体撮像素子の製造方法 | |
| JP2959504B2 (ja) | 固体撮像装置の製造方法 | |
| JP2940034B2 (ja) | 電荷転送装置およびその製造方法 | |
| JP2004006671A (ja) | 電荷結合素子およびその製造方法 | |
| JPH04291965A (ja) | 固体撮像装置及びその製造方法 | |
| KR20020045451A (ko) | 씨모스 이미지센서 제조 방법 | |
| JP2870853B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2944785B2 (ja) | 固体撮像装置の製造方法 | |
| JP3176300B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPH05182992A (ja) | 固体撮像素子の製造方法 | |
| JPH03198377A (ja) | 浮遊ゲート型ｅｐｒｏｍ装置の製造方法 | |
| JP2697554B2 (ja) | 固体撮像素子の製造方法 | |
| KR0171978B1 (ko) | 반도체 소자의 제조방법 | |
| JPH10107249A (ja) | 固体撮像素子の製造方法 | |
| JP2526512B2 (ja) | 固体撮像装置の製造方法 | |
| JPH06224403A (ja) | 固体撮像装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |