JPH03181171A - 固体撮像素子およびその製造方法 - Google Patents
固体撮像素子およびその製造方法Info
- Publication number
- JPH03181171A JPH03181171A JP1319962A JP31996289A JPH03181171A JP H03181171 A JPH03181171 A JP H03181171A JP 1319962 A JP1319962 A JP 1319962A JP 31996289 A JP31996289 A JP 31996289A JP H03181171 A JPH03181171 A JP H03181171A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- charge transfer
- region
- gate insulating
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000007787 solid Substances 0.000 title 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 238000003384 imaging method Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims 3
- 239000007772 electrode material Substances 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 38
- 230000004888 barrier function Effects 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 239000010410 layer Substances 0.000 description 16
- 230000003647 oxidation Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は、受光部としていわゆる埋め込み型フォトダイ
オードを有する固体撮像素子およびその製造方法に関す
る。
オードを有する固体撮像素子およびその製造方法に関す
る。
[従来の技術]
固体撮像素子の受光部にpn接合型フォトダイオードを
用いると、フォトダイオードのn型領域の表面が完全に
空乏化することにより、5i−3iO2界面に存在する
表面準位による暗電流成分が多くなり低照度時の固体撮
像素子のS/N比が劣化する。
用いると、フォトダイオードのn型領域の表面が完全に
空乏化することにより、5i−3iO2界面に存在する
表面準位による暗電流成分が多くなり低照度時の固体撮
像素子のS/N比が劣化する。
従来、この暗電流を低減するためにフォトダイオードの
n型領域の表面に濃度の高いp+型領領域形成し、フォ
トダイオードをいわゆる埋め込み型にして、n型領域の
空乏層が基板表面に到達しないようにしていた。
n型領域の表面に濃度の高いp+型領領域形成し、フォ
トダイオードをいわゆる埋め込み型にして、n型領域の
空乏層が基板表面に到達しないようにしていた。
第3図(a)〜(g)は、従来の埋め込み型フォトダイ
オードを受光部に用いた固体撮像素子の製造工程を示す
セル部の断面図である。
オードを受光部に用いた固体撮像素子の製造工程を示す
セル部の断面図である。
まず、n型半導体基板1上にp型ウェル層2を形成する
[第3図(a)]、続いて、半導体基板上にシリコン酸
化膜3、シリコン窒化111I4を順に成長させ、その
上にフォトレジスト8aを塗布しこれに露光・現像を施
した後、プラズマエツチング法を用いてフォトダイオー
ドおよび電荷転送領域となる部分のシリコン窒化膜4を
除去する[第3図(b)]。
[第3図(a)]、続いて、半導体基板上にシリコン酸
化膜3、シリコン窒化111I4を順に成長させ、その
上にフォトレジスト8aを塗布しこれに露光・現像を施
した後、プラズマエツチング法を用いてフォトダイオー
ドおよび電荷転送領域となる部分のシリコン窒化膜4を
除去する[第3図(b)]。
次いで、電荷転送領域を形成すべき部分をフォトレジス
トで覆い、これとシリコン窒化膜4とをマスクとしてイ
オン注入を行いフォトダイオードのn型領域5を形成し
、続いて、n型領域5をフォトレジストで覆いこれとシ
リコン窒化膜4とをマスクにしてイオン注入を行って電
荷転送領域となるn型領域6を形成する[第3図(C〉
]。
トで覆い、これとシリコン窒化膜4とをマスクとしてイ
オン注入を行いフォトダイオードのn型領域5を形成し
、続いて、n型領域5をフォトレジストで覆いこれとシ
リコン窒化膜4とをマスクにしてイオン注入を行って電
荷転送領域となるn型領域6を形成する[第3図(C〉
]。
次に、シリコン窒化膜4をマスクとして熱酸化を行い選
択的に比較的厚いシリコン酸化膜7を成長させた後、シ
リコン窒化膜4をウェットエツチング法により除去する
0次に、電荷読み出し領域をフォトレジスト8bで被覆
し、これとシリコン酸化M7をマスクにイオン注入を行
いチャネルストップ領域となるp+型領領域9を形成す
る[第3図(d)]。
択的に比較的厚いシリコン酸化膜7を成長させた後、シ
リコン窒化膜4をウェットエツチング法により除去する
0次に、電荷読み出し領域をフォトレジスト8bで被覆
し、これとシリコン酸化M7をマスクにイオン注入を行
いチャネルストップ領域となるp+型領領域9を形成す
る[第3図(d)]。
次に、フォトレジスト8bを除去し、シリコン酸化膜3
.7をエツチング除去した後、熱酸化により第1のゲー
ト酸化膜(図示なし)を形成し、減圧CVD法により多
結晶シリコン層を堆積し、これにフォトリソグラフィー
技術およびドライエツチング法を適用して、電荷転送を
行なうための第1の多結晶シリコン電i(図示なし)を
形成する。第1の多結晶シリコン電極をマスクとして第
1のゲート酸化膜をエツチング除去し、新たに熱酸化を
行って第2のゲート酸化膜11aを形成した後、第1の
多結晶シリコン電極を形成したのと同様の手法を用いて
、フォトダイオードから電荷転送領域への信号電荷の読
み出しおよび電荷転送を行う第2の多結晶シリコン電極
12を形成する「 雷 QFilil/ ρ ) 1
露出している第2のゲート酸化膜11aをエツチング除
去し、さらに熱酸化を行って薄いシリコン酸化膜13を
形成してから多結晶シリコン電極12をマスクとして、
イオン注入を行い、フォトダイオード表面に浅いp+型
領領域14形成する[第3図(f)]、11%に、層間
絶縁膜15を形成した後、アルミニウム膜16を形成す
ることにより、従来の埋め込みフォトダイオードを受光
部として有する固体撮像素子が得られる[第3図(g)
]。
.7をエツチング除去した後、熱酸化により第1のゲー
ト酸化膜(図示なし)を形成し、減圧CVD法により多
結晶シリコン層を堆積し、これにフォトリソグラフィー
技術およびドライエツチング法を適用して、電荷転送を
行なうための第1の多結晶シリコン電i(図示なし)を
形成する。第1の多結晶シリコン電極をマスクとして第
1のゲート酸化膜をエツチング除去し、新たに熱酸化を
行って第2のゲート酸化膜11aを形成した後、第1の
多結晶シリコン電極を形成したのと同様の手法を用いて
、フォトダイオードから電荷転送領域への信号電荷の読
み出しおよび電荷転送を行う第2の多結晶シリコン電極
12を形成する「 雷 QFilil/ ρ ) 1
露出している第2のゲート酸化膜11aをエツチング除
去し、さらに熱酸化を行って薄いシリコン酸化膜13を
形成してから多結晶シリコン電極12をマスクとして、
イオン注入を行い、フォトダイオード表面に浅いp+型
領領域14形成する[第3図(f)]、11%に、層間
絶縁膜15を形成した後、アルミニウム膜16を形成す
ることにより、従来の埋め込みフォトダイオードを受光
部として有する固体撮像素子が得られる[第3図(g)
]。
[発明が解決しようとする課題]
上述した従来の埋め込み型フォトダイオードを受光部と
する固体撮像素子では、フォトダイオードのn型領域と
、表面層のp1領域をそれぞれ別の工程によって形成し
ているので、フォトレジスト工程の目合わせ誤差および
加工寸法のばらつきにより、フォトダイオードのn型領
域5と多結晶シリコン電極12との重なり寸法を一定範
囲内に抑えることは困難である。
する固体撮像素子では、フォトダイオードのn型領域と
、表面層のp1領域をそれぞれ別の工程によって形成し
ているので、フォトレジスト工程の目合わせ誤差および
加工寸法のばらつきにより、フォトダイオードのn型領
域5と多結晶シリコン電極12との重なり寸法を一定範
囲内に抑えることは困難である。
そして−第4 ’r511 (a )に示すように−こ
の電なり部分Xが大きいときには、第4図(b)のAに
示すように、電極12下に深いポテンシャル井戸が形成
され、また、逆に第5図(a)に示すように、この重な
り部分Xが小さいときには、電極下に第5図(b)のB
に示すように、電位障壁が形成されて、いずれの場合に
もフォトダイオードから電荷転送領域へのスムースな電
荷の転送が阻害される。
の電なり部分Xが大きいときには、第4図(b)のAに
示すように、電極12下に深いポテンシャル井戸が形成
され、また、逆に第5図(a)に示すように、この重な
り部分Xが小さいときには、電極下に第5図(b)のB
に示すように、電位障壁が形成されて、いずれの場合に
もフォトダイオードから電荷転送領域へのスムースな電
荷の転送が阻害される。
ところで、本発明者は、先に上記欠点を解消するものと
して多結晶シリコン電極をマスクとしてフォトダイオー
ドのn型領域5とその表面を覆うρ1型領域14とを形
成する製造方法を提案したく平成1年特許[12568
2号〉。しかし、この方法では、フォトダイオードのn
型領域とp+型領領域を同一の多結晶シリコン電極をマ
スクとして形成するものであり、多結晶シリコンとn型
領域との重なり寸法がn型不純物の拡散条件のみによっ
て決定されるので、上記型なり寸法を精確にコントロー
ルすることが困難であった。
して多結晶シリコン電極をマスクとしてフォトダイオー
ドのn型領域5とその表面を覆うρ1型領域14とを形
成する製造方法を提案したく平成1年特許[12568
2号〉。しかし、この方法では、フォトダイオードのn
型領域とp+型領領域を同一の多結晶シリコン電極をマ
スクとして形成するものであり、多結晶シリコンとn型
領域との重なり寸法がn型不純物の拡散条件のみによっ
て決定されるので、上記型なり寸法を精確にコントロー
ルすることが困難であった。
[課題を解決するための手段]
本発明の固体撮像素子は、第1導電型半導体層内に、表
面に第1導電型半導体薄層を有する第2導電型の光電変
換領域と、該光電変換領域において発生した信号電荷の
転送を受ける第2導電型の電荷被転送領域と、前記光電
変換領域内で発生した信号電荷を前記電荷被転送領域へ
読み出すための電荷読み出し領域とが設けられ、前記電
荷読み出し領域上にゲート絶縁膜と電荷転送t8iiと
が電荷転送電極の端部がゲート絶縁膜の端部より後退し
た形状に設けられたものであって、■前記電荷転送電極
は前記ゲート絶縁膜に、■前記光電変換領域は前記電荷
転送電極に、■前記第1導電型半導体薄層は前記ゲート
絶縁膜に、それぞれ自己整合されて形成されたものであ
る。
面に第1導電型半導体薄層を有する第2導電型の光電変
換領域と、該光電変換領域において発生した信号電荷の
転送を受ける第2導電型の電荷被転送領域と、前記光電
変換領域内で発生した信号電荷を前記電荷被転送領域へ
読み出すための電荷読み出し領域とが設けられ、前記電
荷読み出し領域上にゲート絶縁膜と電荷転送t8iiと
が電荷転送電極の端部がゲート絶縁膜の端部より後退し
た形状に設けられたものであって、■前記電荷転送電極
は前記ゲート絶縁膜に、■前記光電変換領域は前記電荷
転送電極に、■前記第1導電型半導体薄層は前記ゲート
絶縁膜に、それぞれ自己整合されて形成されたものであ
る。
[実施例]
次に、本発明の実施例について図面を参照して説明する
。
。
第1図(a)〜(g>は、本発明の第1の実施例を示す
主な製造工程におけるセル部の断面図である。
主な製造工程におけるセル部の断面図である。
まず、n型半導体基板1上にp型ウェル層2を形成する
[第1図(a)] 、続いて、シリコン酸化膜3、シリ
コン窒化膜4を順に成長させた後、フォトレジスト8a
をマスクとしてプラズマエツチングを施して、フォトダ
イオードおよび電荷転送領域となる部分のシリコン窒化
膜4を除去する[第1図(b)]。
[第1図(a)] 、続いて、シリコン酸化膜3、シリ
コン窒化膜4を順に成長させた後、フォトレジスト8a
をマスクとしてプラズマエツチングを施して、フォトダ
イオードおよび電荷転送領域となる部分のシリコン窒化
膜4を除去する[第1図(b)]。
フォトレジスト8aを除去し、新たにフォトダイオード
形成部分をフォトレジストで被覆し、このフォトレジス
トとシリコン窒化膜4とをマスクとして電荷転送領域と
なるn型領域6をイオン注入法および不純物熱拡散によ
り形成する[第1図(c)]。
形成部分をフォトレジストで被覆し、このフォトレジス
トとシリコン窒化膜4とをマスクとして電荷転送領域と
なるn型領域6をイオン注入法および不純物熱拡散によ
り形成する[第1図(c)]。
次に、シリコン窒化膜4をマスクとして熱酸化を行い、
選択的に比較的厚いシリコン酸化膜7を成長させ、シリ
コン窒化膜4をウェットエツチング法により除去する。
選択的に比較的厚いシリコン酸化膜7を成長させ、シリ
コン窒化膜4をウェットエツチング法により除去する。
続いて、電荷読み出し領域となる部分をフォトレジスト
8bで覆い、このフォトレジスト8bとシリコン酸化膜
7をマスクにイオン注入してチャネルストップ領域とな
るp+型領領域9形成する[第1図(d)] 次に、フォトレジスト8bを除去し、シリコン酸化膜3
.7をエツチング除去し、新たに熱酸化を行って、シリ
コン酸化膜から戒る第1のゲート絶縁膜(図示なし〉を
形成する。次いで減圧CVD法により多結晶シリコンを
堆積し、さらに、フォトレジストプロセスおよび異方性
プラズマエツチング法を用いて電荷転送を行う第1の多
結晶シリコン電極(図示なし)を形成する。引き続き、
露出している前記第1のゲート絶縁膜をエツチング除去
し、新たに熱酸化膜を行うことによりシリコン酸化膜1
7を形成した後、減圧CVD法によりシリコン窒化膜1
8を堆積し、さらに熱酸化を施して窒化膜18上に薄い
熱酸化膜(図示なし)を形成してシリコン酸化膜/シリ
コン窒化膜/シリコン酸化膜の3層構造から成る第2の
ゲート絶縁膜11を形成する。続いて、減圧CVD法に
より多結晶シリコンを堆積しさらにフォトレジストプロ
セスおよび異方性プラズマエツチング法により多結晶シ
リコンおよび窒化膜18をパターニングしてフォトダイ
オードがら電荷転送領域への信号電荷の読み出しおよび
電荷転送を行うための第2の多結晶シリコン電i12を
形成する。引き続き、等方性プラズマエツチングを施し
、多結晶シリコンと窒化膜とのエツチングレート差を利
用して前記第2の多結晶シリコン電極12の端部がシリ
コン窒化111j18の端部がら所望の距離だけ後退す
るように加工する。次に、第2のゲート絶縁膜1】の一
部を構成するシリコン窒化膜18および第2の多結晶シ
リコン電fi12をマスクにシリコン酸化膜17をエツ
チング除去しさらに熱酸化を行うことにより薄い酸化膜
13を形成する。しがる後、前記第2の多結晶シリコン
電極12をマスクとしてイオン注入を行い、熱処理を施
してフォトダイオードを構成するn型領域5を形成する
[第1図(e〉]。
8bで覆い、このフォトレジスト8bとシリコン酸化膜
7をマスクにイオン注入してチャネルストップ領域とな
るp+型領領域9形成する[第1図(d)] 次に、フォトレジスト8bを除去し、シリコン酸化膜3
.7をエツチング除去し、新たに熱酸化を行って、シリ
コン酸化膜から戒る第1のゲート絶縁膜(図示なし〉を
形成する。次いで減圧CVD法により多結晶シリコンを
堆積し、さらに、フォトレジストプロセスおよび異方性
プラズマエツチング法を用いて電荷転送を行う第1の多
結晶シリコン電極(図示なし)を形成する。引き続き、
露出している前記第1のゲート絶縁膜をエツチング除去
し、新たに熱酸化膜を行うことによりシリコン酸化膜1
7を形成した後、減圧CVD法によりシリコン窒化膜1
8を堆積し、さらに熱酸化を施して窒化膜18上に薄い
熱酸化膜(図示なし)を形成してシリコン酸化膜/シリ
コン窒化膜/シリコン酸化膜の3層構造から成る第2の
ゲート絶縁膜11を形成する。続いて、減圧CVD法に
より多結晶シリコンを堆積しさらにフォトレジストプロ
セスおよび異方性プラズマエツチング法により多結晶シ
リコンおよび窒化膜18をパターニングしてフォトダイ
オードがら電荷転送領域への信号電荷の読み出しおよび
電荷転送を行うための第2の多結晶シリコン電i12を
形成する。引き続き、等方性プラズマエツチングを施し
、多結晶シリコンと窒化膜とのエツチングレート差を利
用して前記第2の多結晶シリコン電極12の端部がシリ
コン窒化111j18の端部がら所望の距離だけ後退す
るように加工する。次に、第2のゲート絶縁膜1】の一
部を構成するシリコン窒化膜18および第2の多結晶シ
リコン電fi12をマスクにシリコン酸化膜17をエツ
チング除去しさらに熱酸化を行うことにより薄い酸化膜
13を形成する。しがる後、前記第2の多結晶シリコン
電極12をマスクとしてイオン注入を行い、熱処理を施
してフォトダイオードを構成するn型領域5を形成する
[第1図(e〉]。
次に、第2の多結晶シリコン電i12がら所望のVIr
!、1wだけ突出した第2のゲート絶縁膜11をマスク
として、イオン注入を行い、n型領域5の表面に浅いp
+型領領域14形成する[第1図(f)]、さらに、周
辺トランジスタ部のn++散層(図示なし)を形成した
後、眉間絶縁膜15を堆積し、遮光および配線用アルミ
ニウム膜16を形成する[第1図(g)]。
!、1wだけ突出した第2のゲート絶縁膜11をマスク
として、イオン注入を行い、n型領域5の表面に浅いp
+型領領域14形成する[第1図(f)]、さらに、周
辺トランジスタ部のn++散層(図示なし)を形成した
後、眉間絶縁膜15を堆積し、遮光および配線用アルミ
ニウム膜16を形成する[第1図(g)]。
このように構成された固体撮像素子では、第2の多結晶
シリコン電極12が、第2のゲート絶縁膜11に自己整
合されてその端部が第2のゲート絶縁膜11の端部から
所望の距離だけ後退しており、そして、フォトダイオー
ドを構成するn型領域5が第2の多結晶シリコン電極1
2に対して、また、p+型領領域12第2のゲート絶縁
膜11に対して自己整合されて形成されているので、第
2の多結晶シリコンtf!12、n型領域5およびp+
型領領域14相互の距離を精確にコントロールでき、フ
ォトダイオードから電荷転送領域へ信号電荷を読み出す
際に、ポテンシャルの窪みや障壁が発生しないようにす
ることができる。
シリコン電極12が、第2のゲート絶縁膜11に自己整
合されてその端部が第2のゲート絶縁膜11の端部から
所望の距離だけ後退しており、そして、フォトダイオー
ドを構成するn型領域5が第2の多結晶シリコン電極1
2に対して、また、p+型領領域12第2のゲート絶縁
膜11に対して自己整合されて形成されているので、第
2の多結晶シリコンtf!12、n型領域5およびp+
型領領域14相互の距離を精確にコントロールでき、フ
ォトダイオードから電荷転送領域へ信号電荷を読み出す
際に、ポテンシャルの窪みや障壁が発生しないようにす
ることができる。
次に、第2図(a)〜(c)を参照して本発明の第2の
実施例について説明する。この実施例では、第1図(d
)に示した工程までは先の実施例と同様の工程を経る。
実施例について説明する。この実施例では、第1図(d
)に示した工程までは先の実施例と同様の工程を経る。
第1図(d)の工程が終了した状態を第2図(a)に示
す。この状態から、フォトレジスト8bとシリコン酸化
膜3.7を除去し、熱酸化により、シリコン酸化膜17
aを形成する。続いて、減圧CVD法により、シリコン
窒化膜18aを成長させ、さらにその上に薄く熱酸化M
(図示なし〉を形成してシリコン酸化膜/シリコン窒化
膜/シリコン酸化膜の3層構造から成る第1のゲート絶
縁膜10を形成する0次に、減圧CVD法により多結晶
シリコンを堆積し、フォトレジストプロセスおよび異方
性プラズマエツチング法により、多結晶シリコンのみを
バターニングして電荷転送を行う第1の多結晶シリコン
電極(図示せず)を形成する。続いて、熱酸化を行って
第1の多結晶シリコン電極の表面に酸化膜を形成した後
、減圧CVD法により多結晶シリコンを堆積し、フォト
レジストプロセスおよび異方性プラズマエツチング法に
より、多結晶シリコンとシリコン窒化膜18aとをパタ
ーニングしてフォトダイオードから電荷転送領域への信
号電荷の読み出しおよび電荷転送を行う第2の多結晶シ
リコン電極12を形成する。次に、等方性プラズマエツ
チングを行いエツチングレートの差を利用して前記第2
の多結晶シリコン電極12の端部がシリコン窒化膜18
aの端部がら所望の距離だけ後退するように加工する0
次に、シリコン窒化膜18aおよび第2の多結晶シリコ
ン電f!12をマスクにシリコン酸化膜17aをエツチ
ング除去し、さらに熱酸化を行うことにより薄い酸化膜
13を形成し、しかる後、前記第2の多結晶シリコン電
極12をマスクとしてイオン注入を行い熱処理を施すこ
とによりフォトダイオードを構成するn型領域5を形成
する[第2図(b)]。
す。この状態から、フォトレジスト8bとシリコン酸化
膜3.7を除去し、熱酸化により、シリコン酸化膜17
aを形成する。続いて、減圧CVD法により、シリコン
窒化膜18aを成長させ、さらにその上に薄く熱酸化M
(図示なし〉を形成してシリコン酸化膜/シリコン窒化
膜/シリコン酸化膜の3層構造から成る第1のゲート絶
縁膜10を形成する0次に、減圧CVD法により多結晶
シリコンを堆積し、フォトレジストプロセスおよび異方
性プラズマエツチング法により、多結晶シリコンのみを
バターニングして電荷転送を行う第1の多結晶シリコン
電極(図示せず)を形成する。続いて、熱酸化を行って
第1の多結晶シリコン電極の表面に酸化膜を形成した後
、減圧CVD法により多結晶シリコンを堆積し、フォト
レジストプロセスおよび異方性プラズマエツチング法に
より、多結晶シリコンとシリコン窒化膜18aとをパタ
ーニングしてフォトダイオードから電荷転送領域への信
号電荷の読み出しおよび電荷転送を行う第2の多結晶シ
リコン電極12を形成する。次に、等方性プラズマエツ
チングを行いエツチングレートの差を利用して前記第2
の多結晶シリコン電極12の端部がシリコン窒化膜18
aの端部がら所望の距離だけ後退するように加工する0
次に、シリコン窒化膜18aおよび第2の多結晶シリコ
ン電f!12をマスクにシリコン酸化膜17aをエツチ
ング除去し、さらに熱酸化を行うことにより薄い酸化膜
13を形成し、しかる後、前記第2の多結晶シリコン電
極12をマスクとしてイオン注入を行い熱処理を施すこ
とによりフォトダイオードを構成するn型領域5を形成
する[第2図(b)]。
その後は、先の実施例と同様に、第1のゲート絶縁JI
IIOをマスクとしてイオン注入を行って、p1型領域
14を形成し、引き続き、眉間絶縁膜15、アルミニウ
ム膜16を形成する[第2図(C)]。
IIOをマスクとしてイオン注入を行って、p1型領域
14を形成し、引き続き、眉間絶縁膜15、アルミニウ
ム膜16を形成する[第2図(C)]。
本実施例によれば、第1および第2の多結晶シリコン電
極下に形成されるポテンシャル井戸の深さに差が生じな
いようにすることができる。
極下に形成されるポテンシャル井戸の深さに差が生じな
いようにすることができる。
以上の実施例では、電荷転送手段としてBCCDを用い
、その転送電極は2層構造を有するものであったが、本
発明はこれに限定されるものではなく、CCDとしては
5CCDを用いることもでき、また、転送電極は1層あ
るいは3N構造のものとすることができる。さらに本発
明は、CCD型のみならずMOS型の固体撮像素子にも
適用しうるちのである。
、その転送電極は2層構造を有するものであったが、本
発明はこれに限定されるものではなく、CCDとしては
5CCDを用いることもでき、また、転送電極は1層あ
るいは3N構造のものとすることができる。さらに本発
明は、CCD型のみならずMOS型の固体撮像素子にも
適用しうるちのである。
[発明の効果]
以上説明したように、本発明による固体撮像素子は、埋
め込み型フォトダイオードと、ゲート絶縁膜と、電荷転
送電極とを有し、■前記転送電極が前記ゲート絶縁膜に
対し、■フォトダイオードを構成する第2導電型領域が
前記電荷転送電極に対し、■前記第2導電型領域の表面
を覆う第1導電型半導体薄層が前記ゲート絶縁膜に対し
て、それぞれ、自己整合されて猛威されたものであるの
で、本発明によれば、電荷転送電極、フォトダイオード
を構成する第2導電型領域及び該第2導電型領域の表面
を覆う第1導電型の半導体薄層の3者の相互の位置を精
確に設定することができる。
め込み型フォトダイオードと、ゲート絶縁膜と、電荷転
送電極とを有し、■前記転送電極が前記ゲート絶縁膜に
対し、■フォトダイオードを構成する第2導電型領域が
前記電荷転送電極に対し、■前記第2導電型領域の表面
を覆う第1導電型半導体薄層が前記ゲート絶縁膜に対し
て、それぞれ、自己整合されて猛威されたものであるの
で、本発明によれば、電荷転送電極、フォトダイオード
を構成する第2導電型領域及び該第2導電型領域の表面
を覆う第1導電型の半導体薄層の3者の相互の位置を精
確に設定することができる。
したがって、本発明によれば、従来例の場合に問題とな
った、フォトレジストプロセスにおける目合わせ誤差や
加工時の誤差によって前記電荷転送電極下に生じるポテ
ンシャル窪みやポテンシャル障壁を防止することができ
、フォトダイオードからの信号電荷の読み出しを効率高
く行うことができる。
った、フォトレジストプロセスにおける目合わせ誤差や
加工時の誤差によって前記電荷転送電極下に生じるポテ
ンシャル窪みやポテンシャル障壁を防止することができ
、フォトダイオードからの信号電荷の読み出しを効率高
く行うことができる。
第1図<a)〜(g)は、本発明の第1の実施例を説明
するための半導体装置の断面図、第2図(a)〜(c)
は、本発明の第2の実施例を説明するための半導体装置
の断面図、第3図(a)〜(g)は、従来例を説明する
ための半導体装置の断面図、第4図(a)、(b)、第
5図(a)、(b)は、それぞれ従来例の断面図とその
ポテンシャル分布図である。 1・・・n型半導体基板、 2・・・p型ウェル層、
3・・・シリコン酸化膜、 4・・・シリコン窒化膜
、5・・・n型領域(フォトダイオード)、 6・・
・n型領域(電荷転送領域)、 7・・・シリコン酸
化膜、 8a、8b・・・フォトレジスト、
9・・・p+型領領域チャネルストップ領域)、
10・・・第1のゲート絶縁膜、 11・・・第2の
ゲート絶縁膜、 lla・・・第2のゲート酸化膜、
12・・・第2の多結晶シリコン電極、 13・・・
シリコン酸化膜、 14・・・p+型領領域 15
・・・層間絶縁膜、 16・・・アルミニウム膜、1
7.17a・・・シリコン酸化膜、 18.18a・
・・シリコン窒化膜。
するための半導体装置の断面図、第2図(a)〜(c)
は、本発明の第2の実施例を説明するための半導体装置
の断面図、第3図(a)〜(g)は、従来例を説明する
ための半導体装置の断面図、第4図(a)、(b)、第
5図(a)、(b)は、それぞれ従来例の断面図とその
ポテンシャル分布図である。 1・・・n型半導体基板、 2・・・p型ウェル層、
3・・・シリコン酸化膜、 4・・・シリコン窒化膜
、5・・・n型領域(フォトダイオード)、 6・・
・n型領域(電荷転送領域)、 7・・・シリコン酸
化膜、 8a、8b・・・フォトレジスト、
9・・・p+型領領域チャネルストップ領域)、
10・・・第1のゲート絶縁膜、 11・・・第2の
ゲート絶縁膜、 lla・・・第2のゲート酸化膜、
12・・・第2の多結晶シリコン電極、 13・・・
シリコン酸化膜、 14・・・p+型領領域 15
・・・層間絶縁膜、 16・・・アルミニウム膜、1
7.17a・・・シリコン酸化膜、 18.18a・
・・シリコン窒化膜。
Claims (3)
- (1)第1導電型半導体層の表面領域内に形成された表
面に第1導電型半導体薄層を有する第2導電型の光電変
換領域と、前記第1導電型半導体層の表面領域内に形成
された、前記光電変換領域において発生した信号電荷の
転送を受ける第2導電型の電荷被転送領域と、前記第1
導電型半導体層の表面領域内に設けられた、前記光電変
換領域から信号電荷を前記電荷被転送領域へ読み出すた
めの電荷読み出し領域と、前記電荷読み出し領域上に形
成されたゲート絶縁膜と、前記ゲート絶縁膜上にその端
部がゲート絶縁膜の端部より後退して形成された電荷転
送電極とを備えた固体撮像素子において、 (1)前記電荷転送電極は前記ゲート電極に対し、(2
)前記光電変換領域は前記電荷転送電極に対し、(3)
前記第1導電型半導体薄層は前記ゲート絶縁膜に対し、 それぞれ自己整合されて形成されていることを特徴とす
る固体撮像素子。 - (2)第1導電型半導体層上にゲート絶縁膜材料層を形
成する工程と、該ゲート絶縁膜材料層上に電荷転送電極
材料層を形成する工程と、前記電荷転送電極材料層と前
記ゲート絶縁膜材料層とに選択的エッチングを施してゲ
ート絶縁膜と電荷転送電極とを電荷転送電極の端部がゲ
ート絶縁膜の端部より後退した形状に形成する工程と、
前記電荷転送電極をマスクとして第2導電型不純物を導
入して光電変換領域を形成する工程と、前記ゲート絶縁
膜をマスクとして第1導電型不純物を導入して前記光電
変換領域上を覆う第1導電型半導体薄層を形成する工程
とを具備する固体撮像素子の形成方法。 - (3)ゲート絶縁膜がシリコン酸化膜、シリコン窒化膜
及びシリコン酸化膜の三層の膜から構成されている請求
項2記載の固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1319962A JP3061822B2 (ja) | 1989-12-09 | 1989-12-09 | 固体撮像素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1319962A JP3061822B2 (ja) | 1989-12-09 | 1989-12-09 | 固体撮像素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03181171A true JPH03181171A (ja) | 1991-08-07 |
JP3061822B2 JP3061822B2 (ja) | 2000-07-10 |
Family
ID=18116195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1319962A Expired - Fee Related JP3061822B2 (ja) | 1989-12-09 | 1989-12-09 | 固体撮像素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3061822B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5385849A (en) * | 1993-05-17 | 1995-01-31 | Nec Corporation | Process of fabricating solid-state image pick-up device free from crystal defects in active region |
US7993953B2 (en) | 2009-06-08 | 2011-08-09 | Canon Kabushiki Kaisha | Method of manufacturing photoelectric conversion device |
JP2016178143A (ja) * | 2015-03-19 | 2016-10-06 | セイコーエプソン株式会社 | 固体撮像素子及びその製造方法 |
-
1989
- 1989-12-09 JP JP1319962A patent/JP3061822B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5385849A (en) * | 1993-05-17 | 1995-01-31 | Nec Corporation | Process of fabricating solid-state image pick-up device free from crystal defects in active region |
US7993953B2 (en) | 2009-06-08 | 2011-08-09 | Canon Kabushiki Kaisha | Method of manufacturing photoelectric conversion device |
US8293560B2 (en) | 2009-06-08 | 2012-10-23 | Canon Kabushiki Kaisha | Method of manufacturing photoelectric conversion device |
JP2016178143A (ja) * | 2015-03-19 | 2016-10-06 | セイコーエプソン株式会社 | 固体撮像素子及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3061822B2 (ja) | 2000-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2970158B2 (ja) | 固体撮像装置の製造方法 | |
JP3225939B2 (ja) | 固体撮像装置及びその製造方法 | |
KR100218849B1 (ko) | 고체촬상소자의제조방법 | |
JPH03201478A (ja) | 固体撮像装置とその製造方法 | |
JPH03181171A (ja) | 固体撮像素子およびその製造方法 | |
JPH08255888A (ja) | 固体撮像装置およびその製造方法 | |
JP3093212B2 (ja) | 固体撮像素子の製造方法 | |
JP2909158B2 (ja) | 電荷結合装置 | |
JP3648518B2 (ja) | 固体撮像装置 | |
JPH02105460A (ja) | 固体撮像装置の製造方法 | |
JP2940034B2 (ja) | 電荷転送装置およびその製造方法 | |
JP3176300B2 (ja) | 固体撮像装置及びその製造方法 | |
JP2870853B2 (ja) | 固体撮像素子及びその製造方法 | |
JPH04291965A (ja) | 固体撮像装置及びその製造方法 | |
JP2526512B2 (ja) | 固体撮像装置の製造方法 | |
JPH1197666A (ja) | 固体撮像装置およびその製造方法 | |
JP2768452B2 (ja) | 固体撮像装置の製造方法 | |
JPH06224403A (ja) | 固体撮像装置およびその製造方法 | |
CN112151557A (zh) | Cmos图像传感器的实现方法 | |
JP3076415B2 (ja) | 固体撮像装置の製造方法 | |
JPS63255962A (ja) | 固体撮像素子の製造方法 | |
JPS63302553A (ja) | 電荷転送装置の製造方法 | |
JPH0997893A (ja) | 固体撮像装置及びその製造方法 | |
JPS6189645A (ja) | 半導体装置の製造方法 | |
JPS6249655A (ja) | プラズマ結合素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |