JP2016178143A - 固体撮像素子及びその製造方法 - Google Patents

Abstract

【課題】電荷転送を行う際にポテンシャル井戸及びポテンシャル障壁の両者の発生を抑制できる固体撮像素子を提供する。【解決手段】Ｐウェル１２と、ゲート絶縁膜１９と、ゲート電極２０と、前記ゲート電極の第１の端部２０ａより外側のＰウェルに位置するＰ＋型のピニング層２２と、少なくともゲート電極の第１の端部より内側の前記Ｐウェルに位置し、かつ前記ピニング層に接するＰ−型不純物領域１７と、前記ピニング層及び前記Ｐ−型不純物領域の下方の前記Ｐウェルに位置し、かつ前記Ｐ−型不純物領域に接するとともに前記ゲート絶縁膜に接するＮ−型不純物領域１５と、前記ゲート電極の第２の端部２０ｂの下方の前記Ｐウェルに位置するＮ＋型不純物領域２４を含む固体撮像素子である。【選択図】図１

Description

本発明は、固体撮像素子及びその製造方法に関する。

固体撮像素子は、従来CCDが主流であったが、低電圧で駆動でき、且つ、周辺回路も混載できるCMOSセンサーの発展が著しい。CMOSセンサーは、完全転送技術、暗電流防止構造などのプロセスでの対策や、CDSなどの回路対策によるノイズ対策などがなされ、今や、CCD同等の画質と言われるまでに改善され、CCDを質、量ともに凌ぐデバイスに成長している。 CMOSセンサーの飛躍の大きな要因は、画質が大きく改善されたことであるが、その改善要因に、電荷転送技術の改善があった。特許文献１，２にはその電荷転送の改善技術が開示されている。

図１２（Ａ）は、従来の固体撮像素子を示す断面図であり、図１２（Ｂ）は、図１２（Ａ）に示すＸからＹに電荷を転送する際のＯＮ時とＯＦＦ時のポテンシャル図である。

図１２（Ａ）に示す固体撮像素子は、Ｎ型シリコン基板１０１と、Ｎ型シリコン基板１０１に形成されたＰウェル（Ｐ^――）１０２を有する。Ｐウェル１０２上にはゲート絶縁膜１０６が形成されており、ゲート絶縁膜１０６上には転送ゲート電極１０７が形成されている。転送ゲート電極１０７の第１の端部１０７ａより外側のＰウェル１０２にはピニング層（Ｐ^＋）１０４が形成されており、ピニング層１０４の下方に位置するＰウェル１０２にはＮ⁻型不純物領域１０３の拡散層が形成されている。転送ゲート電極１０７の第２の端部１０７ｂの下方に位置するＰウェル１０２にはＮ^＋型不純物領域（フローティングディフュージョン）１０５の拡散層が形成されている。

上記従来の固体撮像素子では、転送ゲート電極１０７の第１の端部の下方のフォトダイオードを構成するＮ⁻型不純物領域１０３の一部を転送ゲート電極１０７の下に突き出す構造を採っている。この構造が転送障壁を回避するポイントであるが、この構造では、Ｎ⁻型不純物領域１０３の転送ゲート電極１０７側への突き出しの量が大きくなりすぎると、ポテンシャル井戸（ディップ）ができてしまうという課題が生じる。この場合、電荷転送１０８を行っているときに、電荷がポテンシャル井戸にトラップされ、転送不良を生じさせてしまうという問題が発生する（図１２（Ｂ）参照）。

一方、図１３（Ａ）に示すように、Ｎ⁻型不純物領域１０３ａの転送ゲート電極１０７側への突出し量が少ない場合、ポテンシャル障壁（バリア）により、電荷転送不良が発生してしまうという課題が生じる（図１３（Ｂ）参照）。図１３（Ａ）は、他の従来の固体撮像素子を示す断面図であり、図１３（Ｂ）は、図１３（Ａ）に示すＸからＹに電荷を転送する際のＯＮ時とＯＦＦ時のポテンシャル図である。図１３（Ａ）に示す固体撮像素子は、Ｎ⁻型不純物領域１０３ａの一部を転送ゲート電極１０７の下に突き出す量がほとんどない点が図１２（Ａ）の固体撮像素子と異なり、その他は同一である。

以上説明したように、ポテンシャル井戸（図１２（Ｂ）参照）及びポテンシャル障壁（図１３（Ｂ）参照）の両者が発生しないように、Ｎ⁻型不純物領域１０３，１０３ａの転送ゲート電極１０７側への突き出し量を制御性よく、作り込むことが困難であった。特に、低電圧で電荷転送を行う場合に、ポテンシャル井戸及びポテンシャル障壁のいずれも回避する構造を、制御性よく実現することが困難であった。

特許第３４０３０６１号公報 特許第３６００４３０号公報

本発明の幾つかの態様は、電荷転送を行う際にポテンシャル井戸及びポテンシャル障壁の両者の発生を抑制できる固体撮像素子及びその製造方法に関連している。

本発明の一態様は、第１導電型の半導体層と、前記半導体層上に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置するゲート電極と、前記ゲート電極の第１の端部より外側の前記半導体層に位置する第１導電型の第１の不純物領域と、少なくとも前記ゲート電極の第１の端部より内側の前記半導体層に位置し、かつ前記第１の不純物領域に接する第１導電型の第２の不純物領域と、前記第１の不純物領域及び前記第２の不純物領域の下方の前記半導体層に位置し、かつ前記第２の不純物領域に接するとともに前記ゲート絶縁膜に接する第２導電型の第３の不純物領域と、前記ゲート電極の第２の端部の下方の前記半導体層に位置する第２導電型の第４の不純物領域と、を含み、前記ゲート電極の第１の端部より外側から前記ゲート電極の第２の端部の下方に向かって、前記第１の不純物領域、前記第２の不純物領域、前記第３の不純物領域、前記半導体層の順に位置し、かつ前記第１の不純物領域、前記第２の不純物領域、前記半導体層の順に不純物濃度が低くなることを特徴とする固体撮像素子である。

上記本発明の一態様によれば、第３の不純物領域がゲート絶縁膜に接するため、電荷転送を行う際のポテンシャル障壁の発生を抑制できる。また、第２の不純物領域が少なくともゲート電極の第１の端部より内側の半導体層に位置することで、電荷転送を行う際のポテンシャル井戸の発生を抑制できる。

また、本発明の一態様は、上記本発明の一態様において、前記第２の不純物領域が前記第１の不純物領域の下方に位置することを特徴とする固体撮像素子である。
また、本発明の一態様は、上記本発明の一態様において、前記第２の不純物領域は前記ゲート電極の前記第１の端部の外側に位置しないことを特徴とする固体撮像素子である。

また、本発明の一態様は、上記本発明の一態様において、前記半導体層が第１導電型のウェルであり、前記第１導電型のウェルが半導体基板に位置することを特徴とする固体撮像素子である。
また、本発明の一態様は、上記本発明の一態様において、前記半導体層が第１導電型の半導体基板であることを特徴とする固体撮像素子である。

本発明の一態様は、第１導電型の半導体層上にフォトレジストを形成し、前記フォトレジストをマスクとして第２導電型の不純物イオンを第１の方向に注入することで、前記半導体層に第２導電型の第３の不純物領域を形成する工程と、前記フォトレジストをマスクとして第１導電型の不純物イオンを第２の方向に注入することで、前記半導体層に第１導電型の第２の不純物領域を形成する工程と、前記フォトレジストを除去する工程と、前記半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極をマスクとし、前記ゲート電極の第１の端部を第１のマスク端部として第１導電型の不純物イオンを注入することで、前記ゲート電極の第１の端部より外側の前記半導体層に第１導電型の第１の不純物領域を形成する工程と、前記ゲート電極をマスクとし、前記ゲート電極の第２の端部を第２のマスク端部として第２導電型の不純物イオンを注入することで、前記ゲート電極の前記第２の端部の下方の前記半導体層に第２導電型の第４の不純物領域を形成する工程と、を含み、前記第２の不純物領域は、前記第１の不純物領域に接し、かつ少なくとも前記ゲート電極の前記第１の端部より内側の前記半導体層に形成され、前記ゲート電極の前記第１の端部より外側から前記ゲート電極の前記第２の端部の下方に向かって、前記第１の不純物領域、前記第２の不純物領域、前記第３の不純物領域、前記半導体層の順に位置し、かつ前記第１の不純物領域、前記第２の不純物領域、前記半導体層の順に不純物濃度が低くなり、前記第１の方向は、前記半導体層の表面に対する垂直方向より傾斜した方向であり、前記第２の方向は、前記第１の方向よりも前記垂直方向に近づけた方向であることを特徴とする固体撮像素子の製造方法である。

上記本発明の一態様によれば、ゲート電極の第１の端部の内側に位置する第３の不純物領域及び第２の不純物領域を自己整合的に形成できるため、ゲート絶縁膜に接する第３の不純物領域が合わせ精度や寸法ばらつきの影響をうけることなく形成することができる。

本発明の一態様は、第１導電型の半導体層に第２導電型の第３の不純物領域を形成する工程と、前記半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極をマスクとし、前記ゲート電極の第１の端部を第１のマスク端部として第１導電型の不純物イオンを第１の方向に注入することで、前記半導体層に第１導電型の第２の不純物領域を形成する工程と、前記ゲート電極の前記第１の端部を前記第１のマスク端部として第１導電型の不純物イオンを第２の方向に注入することで、前記ゲート電極の前記第１の端部より外側の前記半導体層に第１導電型の第１の不純物領域を形成する工程と、前記ゲート電極をマスクとし、前記ゲート電極の第２の端部を第２のマスク端部として第２導電型の不純物イオンを注入することで、前記ゲート電極の前記第２の端部の下方の前記半導体層に第２導電型の第４の不純物領域を形成する工程と、を含み、前記第２の不純物領域は、前記第１の不純物領域に接し、かつ少なくとも前記ゲート電極の前記第１の端部より内側の前記半導体層に形成され、前記ゲート電極の前記第１の端部より外側から前記ゲート電極の前記第２の端部の下方に向かって、前記第１の不純物領域、前記第２の不純物領域、前記第３の不純物領域、前記半導体層の順に位置し、かつ前記第１の不純物領域、前記第２の不純物領域、前記半導体層の順に不純物濃度が低くなり、前記第１の方向は、前記半導体層の表面に対する垂直方向より傾斜した方向であり、前記第２の方向は、前記第１の方向よりも前記垂直方向に近づけた方向であることを特徴とする固体撮像素子の製造方法である。

上記本発明の一態様によれば、ゲート電極の第１の端部の内側に位置する第２の不純物領域及び第１の不純物領域を自己整合的に形成できるため、ゲート電極の第１の端部より内側に位置する第２の不純物領域を合わせ精度や寸法ばらつきの影響をうけることなく形成することができる。

（Ａ）は本発明の一態様に係る固体撮像素子を示す平面図、（Ｂ）は（Ａ）に示すＡ−Ａ'線の断面図、（Ｃ）は（Ａ）に示すＢ−Ｂ'線の断面図。 （Ａ）〜（Ｃ）は図１（Ｂ）に示す固体撮像素子の製造方法を説明するための断面図。 （Ａ），（Ｂ）は図１（Ｂ）に示す固体撮像素子の製造方法を説明するための断面図。 （Ａ）〜（Ｃ）は図１（Ｂ）に示す固体撮像素子の製造方法を説明するための断面図。 （Ａ）は図１（Ｂ）に示す固体撮像素子の断面図、（Ｂ）は（Ａ）に示すＸからＹに電荷を転送する際のＯＮ時とＯＦＦ時のポテンシャル図。 （Ａ）〜（Ｃ）は本発明の一態様に係る固体撮像素子の製造方法を説明するための断面図。 （Ａ），（Ｂ）は本発明の一態様に係る固体撮像素子の製造方法を説明するための断面図。 （Ａ）〜（Ｃ）は本発明の一態様に係る固体撮像素子の製造方法を説明するための断面図。 （Ａ）は本発明の一態様に係る固体撮像素子を示す平面図、（Ｂ）は（Ａ）に示すＡ−Ａ'線の断面図、（Ｃ）は（Ａ）に示すＢ−Ｂ'線の断面図。 （Ａ）は本発明の一態様に係る固体撮像素子を示す平面図、（Ｂ）は（Ａ）に示すＡ−Ａ'線の断面図、（Ｃ）は（Ａ）に示すＢ−Ｂ'線の断面図。 （Ａ）は本発明の一態様に係る固体撮像素子を示す平面図、（Ｂ）は（Ａ）に示すＡ−Ａ'線の断面図、（Ｃ）は（Ａ）に示すＢ−Ｂ'線の断面図。 （Ａ）は従来の固体撮像素子を示す断面図、（Ｂ）は（Ａ）に示すＸからＹに電荷を転送する際のＯＮ時とＯＦＦ時のポテンシャル図。 （Ａ）は他の従来の固体撮像素子を示す断面図、（Ｂ）は（Ａ）に示すＸからＹに電荷を転送する際のＯＮ時とＯＦＦ時のポテンシャル図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

［実施の形態１］
図１（Ａ）は、本発明の一態様に係る固体撮像素子を示す平面図であり、図１（Ｂ）は、図１（Ａ）に示すＡ−Ａ'線の断面図であり、図１（Ｃ）は、図１（Ａ）に示すＢ−Ｂ'線の断面図である。図２〜図４は、図１（Ｂ）に示す固体撮像素子の製造方法を説明するための断面図である。この固体撮像素子は低電圧で駆動される素子である。

まず固体撮像素子の製造方法について説明する。
図２（Ａ）に示すように、Ｎ型シリコン基板１１を用意する。Ｎ型シリコン基板１１の不純物濃度は例えば１×１０^１４atoms／cm^３台である。次いで、このＮ型シリコン基板１１に図示せぬ素子分離領域（例えばＬＯＣＯＳ）を形成する。Ｎ型シリコン基板１１の表面にイオン注入時の透過膜としての熱酸化膜（図示せず）を形成する。

次に、図２（Ｂ）に示すように、Ｎ型シリコン基板１１にボロン等のＰ型不純物イオンを注入し、熱処理を施すことで不純物イオンを熱拡散させる。このようにしてＮ型シリコン基板１１にＰウェル（Ｐ^――）１２を形成する。なお、Ｐ型不純物イオンを高エネルギーで注入することによりＰウェル１２を形成してもよい。Ｐウェル１２の不純物濃度は例えば１×１０^１５atoms／cm^３程度である。

この後、図２（Ｃ）に示すように、Ｐウェル（第１導電型の半導体層ともいう）１２上にフォトリソグラフィー技術によってフォトレジスト１３を形成する。このフォトレジスト１３はフォトダイオードとなる領域が開口されている。次いで、このフォトレジスト１３をマスクとしてＮ型（第２導電型）の不純物イオンを第１の方向１４に注入することで、Ｐウェル１２にＮ⁻型不純物領域（第２導電型の第３の不純物領域ともいう）１５を形成する。第１の方向１４は、Ｐウェル１２の表面またはＮ型シリコン基板１１の表面に対する垂直方向より傾斜した方向である。詳細には、第１の方向１４に注入することは、フォトダイオード側から、後に形成されるゲート電極ができる方向へ斜めから注入することである。

上記のイオン注入は、例えばリンを１．２ＭｅＶ〜１５０ＫｅＶ程度のエネルギーで多段（エネルギーを変えて複数回）の注入を行い、Ｎ⁻型不純物領域１５において深い側から浅い側に濃度が濃くなるような不純物プロファイルを形成するとよい。後に、周囲のＰ型拡散層との間にできる空乏層がフォトダイオードのＮ⁻型不純物領域１５を空乏化させるように、１×１０^１５atoms／cm^３〜１×１０^１６atoms／cm^３程度の濃度となるようにイオン注入を行うとよい。

なお、本実施の形態では、Ｎ型シリコン基板１１にＰウェル１２を形成し、Ｐウェル１２にＮ⁻型不純物領域１５を形成しているが、Ｎ型シリコン基板１１上にエピタキシャル成長法によりＰ型シリコン層を形成し、このＰ型シリコン層にＮ⁻型不純物領域１５を形成してもよい。

次に、図３（Ａ）に示すように、フォトレジスト１３をマスクとしてＰウェル１２及びＮ⁻型不純物領域１５の表面にＰ型（第１導電型）の不純物イオンを第２の方向１６に注入する。これにより、Ｐウェル１２にＰ⁻型不純物領域（第１導電型の第２の不純物領域ともいう）１７を形成する。この際、領域１８にＮ⁻型不純物領域１５が残るように、Ｐウェル１２の表面またはＮ型シリコン基板１１の表面に対する浅い角度の第２の方向１６に不純物イオンが注入される。第２の方向１６は、第１の方向１４よりも前記垂直方向に近づけた方向である。

この後、図３（Ｂ）に示すように、フォトレジスト１３を除去し、前記透過膜を剥離した後、Ｐウェル１２上にゲート絶縁膜１９を形成し、ゲート絶縁膜１９上に転送ゲート電極２０を形成する。

次に、図４（Ａ）に示すように、転送ゲート電極２０及びＮ型シリコン基板１１上にフォトリソグラフィー技術によってフォトレジスト２１を形成する。次いで、フォトレジスト２１及び転送ゲート電極２０をマスクとし、転送ゲート電極２０の第１の端部２０ａを第１のマスク端部としてフォトダイオードの表面にＰ型の不純物イオンを注入することで、転送ゲート電極２０の第１の端部２０ａより外側のＰ⁻型不純物領域１７及びＰウェル１２にＰ^＋型のピニング層（第１導電型の第１の不純物領域ともいう）２２を形成する。この際、Ｐ⁻型不純物領域１７はピニング層２２の下に位置してもよい。

この後、図４（Ｂ）に示すように、フォトレジスト２１を除去し、転送ゲート電極２０及びＮ型シリコン基板１１上にフォトリソグラフィー技術によってフォトレジスト２３を形成する。次いで、フォトレジスト２３及び転送ゲート電極２０をマスクとし、転送ゲート電極２０の第２の端部２０ｂを第２のマスク端部としてＮ型の不純物イオンを注入することで、転送ゲート電極２０の第２の端部２０ｂの下方のＰウェル１２にＮ^＋型不純物領域（第２導電型の第４の不純物領域ともいう）２４を形成する。このＮ^＋型不純物領域２４は、読み出しされた電荷を一時蓄積するフローティングディフュージョン領域になる。上記のＮ^＋型不純物領域２４への不純物イオンの注入は、少なくとも転送ゲート電極２０に向かって斜めの角度をつけて注入することが望ましい。

なお、本実施の形態では、フローティングディフュージョン領域（Ｎ^＋領域）を、転送ゲート電極２０を形成した後に形成しているが、転送ゲート電極２０を形成する前に形成してもよい。この場合、転送ゲート電極２０に対して、自己整合的に形成することができないため、Ｎ^＋領域が転送ゲート電極２０下に重なるように、フォトレジストを開口すること好ましい。

次に、図４（Ｃ）に示すように、フォトレジスト２３を除去する。このようにして図１（Ｂ）に示す固体撮像素子が作製される。その後、転送ゲート電極２０を含む全面上に層間絶縁膜（図示せず）を形成し、この層間絶縁膜上に図示せぬＡｌ合金配線等を形成する。

図１に示す固体撮像素子のＰ^＋型のピニング層２２は、転送ゲート電極２０の第１の端部２０ａより外側のＰウェル１２に形成されている。Ｐ⁻型不純物領域１７は、少なくとも転送ゲート電極２０の第１の端部２０ａより内側のＰウェル１２に位置し、かつＰ^＋型のピニング層２２に接している。また、Ｐ⁻型不純物領域１７はＰ^＋型のピニング層２２の下方にも形成されている。Ｎ⁻型不純物領域１５は、Ｐ^＋型のピニング層２２及びＰ⁻型不純物領域１７の下方のＰウェル１２に位置し、かつＰ⁻型不純物領域１７に接するとともにゲート絶縁膜１９に接している。Ｎ^＋型不純物領域２４は、転送ゲート電極２０の第２の端部２０ｂの下方のＰウェル１２に形成されている。

また、図１に示す固体撮像素子のＰ⁻型不純物領域１７は、Ｐ^＋型のピニング層２２に接し、かつ少なくとも転送ゲート電極２０の第１の端部２０ａより内側のＰウェル１２及びＮ⁻型不純物領域１５に形成されている。転送ゲート電極２０の第１の端部２０ａより外側から転送ゲート電極２０の第２の端部２０ｂの下方に向かって、Ｐ^＋型のピニング層２２、Ｐ⁻型不純物領域１７、Ｎ⁻型不純物領域１５、Ｐウェル１２の順に位置する（図１（Ｂ）参照）。また、Ｐ^＋型のピニング層２２、Ｐ⁻型不純物領域１７、Ｐウェル１２の順に不純物濃度は低くなっている。

フォトダイオード（受光素子）は、表面からＳｉの深い方向に向かって、Ｐ^＋層／Ｎ⁻層／Ｐ^――層で構成されている。受光素子を構成する拡散層から隔絶して、電荷転送を受けるＮ^＋型不純物領域（フローティングディフュージョン）２４が配置されている。フォトダイオードとフローティングディフュージョンとの間の基板表面は、絶縁酸化膜を介して、転送ゲート電極２０が配置されている。

図５（Ａ）は、図１（Ｂ）に示す固体撮像素子の断面図であり、図５（Ｂ）は、図５（Ａ）に示すＸからＹに電荷を転送する際のＯＮ時とＯＦＦ時のポテンシャル図である。

本実施の形態によれば、図５（Ａ）に示すように、フォトダイオードから突き出したＮ⁻型不純物領域１５の一部が転送ゲート電極２０下のゲート絶縁膜１９に接している。このため、電荷転送２５を行うときの転送障壁による転送不良を防止することができる（図５（Ｂ）参照）。これにより、低電圧で安定して転送チャンネルを形成することが可能となる。

また、ゲート絶縁膜１９に接するＰ⁻型不純物領域１７の拡散層があることで、転送チャンネル脇にできるポテンシャル井戸を確実に消すことができるため、ポテンシャル井戸による転送不良も防止できる（図５（Ｂ）参照）。

また、本実施の形態では、図２（Ｃ）及び図３（Ａ）に示すように、フォトダイオードから突き出したＮ⁻型不純物領域１５と、そのＮ⁻型不純物領域１５に一部が包まれたＰ⁻型不純物領域１７が、自己整合的に形成できる。このため、図３（Ａ）に示す領域１８のＮ⁻型不純物領域１５の転送チャンネルを合わせ精度や寸法ばらつきの影響をうけることなく形成することができる。従って、電荷転送を行うときにポテンシャル井戸及びポテンシャル障壁の両者の発生を抑制することが可能となる。

なお、本実施の形態では、転送される電荷が電子である固体撮像素子を作製しているが、逆極性にすることで、転送される電荷が正孔である固体撮像素子を作製することも可能である。

［実施の形態２］
図６〜図８は、本発明の一態様に係る固体撮像素子の製造方法を説明するための断面図であり、図１〜図４と同一部分には同一符号を付す。この固体撮像素子は図１に示す固体撮像素子と同一の構造を有している。

まず固体撮像素子の製造方法について説明する。
図６（Ａ），（Ｂ）に示すように、Ｎ型シリコン基板１１を用意し、Ｎ型シリコン基板１１にＰウェル（Ｐ^――）１２を形成する工程までは実施の形態１と同様である。

この後、図６（Ｃ）に示すように、Ｐウェル１２上にフォトリソグラフィー技術によってフォトレジスト３３を形成する。このフォトレジスト３３はフォトダイオードとなる領域が開口されている。次いで、このフォトレジスト３３をマスクとしてＮ型（第２導電型）の不純物イオンを注入することで、Ｐウェル１２にＮ⁻型不純物領域（第２導電型の第３の不純物領域ともいう）１５を形成する。

この後、図７（Ａ）に示すように、フォトレジスト３３を除去し、前記透過膜を剥離した後、Ｐウェル１２上にゲート絶縁膜１９を形成し、ゲート絶縁膜１９上に転送ゲート電極２０を形成する。

次に、図７（Ｂ）に示すように、転送ゲート電極２０及びＮ型シリコン基板１１上にフォトリソグラフィー技術によってフォトレジスト４１を形成する。次いで、フォトレジスト４１及び転送ゲート電極２０をマスクとし、転送ゲート電極２０の第１の端部２０ａを第１のマスク端部としてフォトダイオードの表面にＰ型の不純物イオンを第１の方向１４に注入する。これにより、Ｐウェル１２にＰ⁻型不純物領域（第１導電型の第２の不純物領域ともいう）１７を形成する。第１の方向１４は、Ｐウェル１２の表面またはＮ型シリコン基板１１の表面に対する垂直方向より傾斜した方向である。詳細には、第１の方向１４に注入することは、フォトダイオード側からゲート電極の方向へ斜めから注入することである。

次に、図８（Ａ）に示すように、フォトレジスト４１及び転送ゲート電極２０をマスクとし、転送ゲート電極２０の第１の端部２０ａを第１のマスク端部としてフォトダイオードの表面にＰ型の不純物イオンを第２の方向１６に注入することで、転送ゲート電極２０の第１の端部２０ａより外側のＰ⁻型不純物領域１７及びＰウェル１２にＰ^＋型のピニング層（第１導電型の第１の不純物領域ともいう）２２を形成する。この際、Ｐ⁻型不純物領域１７はピニング層２２の下に位置してもよい。第２の方向１６は、後述する第１の方向１４よりも前記垂直方向に近づけた方向である。

上記のイオン注入は、例えばボロンを５×１０^１２atoms／cm^２〜５×１０^１３atoms／cm^２程度の条件で行うとよく、ピニング層２２が１×１０^１７atoms／cm^３〜１×１０^１８atoms／cm^３程度の濃度となるようにイオン注入を行うとよい。

この後、図８（Ｂ）に示すように、フォトレジスト４１を除去し、転送ゲート電極２０及びＮ型シリコン基板１１上にフォトリソグラフィー技術によってフォトレジスト２３を形成する。次いで、実施の形態１と同様の方法で、フォトレジスト２３及び転送ゲート電極２０をマスクとし、転送ゲート電極２０の第２の端部２０ｂを第２のマスク端部としてＮ型の不純物イオンを注入することで、転送ゲート電極２０の第２の端部２０ｂの下方のＰウェル１２にＮ^＋型不純物領域（第２導電型の第４の不純物領域ともいう）２４を形成する。

次に、図８（Ｃ）に示すように、フォトレジスト２３を除去する。このようにして図１（Ｂ）に示す固体撮像素子が作製される。

本実施の形態の固体撮像素子においても実施の形態１と同様の効果を得ることができる。
また、本実施の形態では、図７（Ｂ），図８（Ａ）に示すように、転送ゲート電極２０の第１の端部２０ａの内側に突き出したＰ⁻型不純物領域１７と、そのＰ⁻型不純物領域１７に一部が包まれたＰ^＋型のピニング層２２が、自己整合的に形成できる。このため、図８（Ａ）に示す転送ゲート電極２０の第１の端部２０ａの内側に位置するＰ⁻型不純物領域１７を合わせ精度や寸法ばらつきの影響をうけることなく形成することができる。

［実施の形態３］
図９（Ａ）は、本発明の一態様に係る固体撮像素子を示す平面図であり、図９（Ｂ）は、図９（Ａ）に示すＡ−Ａ'線の断面図であり、図９（Ｃ）は、図９（Ａ）に示すＢ−Ｂ'線の断面図である。図９において図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。

図１に示す固体撮像素子では、Ｎ型シリコン基板１１にＰウェル１２を形成し、このＰウェル１２にＮ⁻型不純物領域１５を形成する。これに対し、図９に示す固体撮像素子では、Ｐ型シリコン基板１１ａにＮ⁻型不純物領域（第２導電型の第３の不純物領域ともいう）１５を形成する。

本実施の形態においても実施の形態１と同様の効果を得ることができる。

［実施の形態４］
図１０（Ａ）は、本発明の一態様に係る固体撮像素子を示す平面図であり、図１０（Ｂ）は、図１０（Ａ）に示すＡ−Ａ'線の断面図であり、図１０（Ｃ）は、図１０（Ａ）に示すＢ−Ｂ'線の断面図である。図１０において図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。

図１に示す固体撮像素子では、Ｎ型シリコン基板１１にＰウェル１２を形成するのに対し、図１０に示す固体撮像素子では、Ｐ型シリコン基板１１ａにＰウェル１２を形成する。

本実施の形態においても実施の形態１と同様の効果を得ることができる。

［実施の形態５］
図１１（Ａ）は、本発明の一態様に係る固体撮像素子を示す平面図であり、図１１（Ｂ）は、図１１（Ａ）に示すＡ−Ａ'線の断面図であり、図１１（Ｃ）は、図１１（Ａ）に示すＢ−Ｂ'線の断面図である。図１１において図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。

図１に示す固体撮像素子では、Ｐ⁻型不純物領域１７をＰ^＋型のピニング層２２の下方にも形成するのに対し、図１１に示す固体撮像素子では、領域３８に示すように、Ｐ⁻型不純物領域（第１導電型の第２の不純物領域ともいう）１７ａをゲート電極２０の下方にのみ形成する。別言すれば、Ｐ⁻型不純物領域１７ａはゲート電極２０の第１の端部２０ａの外側に位置しない。

本実施の形態においても実施の形態１と同様の効果を得ることができる。

なお、本発明において、特定のＡ（以下「Ａ」という）の上（または下）に特定のＢ（以下「Ｂ」という）を形成する（Ｂが形成される）というとき、Ａの上（または下）に直接Ｂを形成する（Ｂが形成される）場合に限定されない。Ａの上（または下）に本発明の作用効果を阻害しない範囲で、他のものを介してＢを形成する（Ｂが形成される）場合も含む。
また上（または下）との表現による構成は、必ずしも一方向に限定されるものではなく、例えばＡの上（または下）にＢを形成する（Ｂが形成される）というとき、半導体装置が天地逆転して使用される際には、Ａの下（または上）にＢを形成する（Ｂが形成される）という場合を含む。

また、上記の実施の形態１〜５は適宜組み合わせて実施することも可能である。

１１…Ｎ型シリコン基板、１１ａ…Ｐ型シリコン基板、１２…Ｐウェル（Ｐ^――，第１導電型の半導体層ともいう）、１３…フォトレジスト、１４…第１の方向、１５…Ｎ⁻型不純物領域（第２導電型の第３の不純物領域ともいう）、１６…第２の方向、１７，１７ａ…Ｐ⁻型不純物領域（第１導電型の第２の不純物領域ともいう）、１８…領域、１９…ゲート絶縁膜、２０…転送ゲート電極、２０ａ…ゲート電極の第１の端部、２０ｂ…ゲート電極の第２の端部、２１…フォトレジスト、２２…Ｐ^＋型のピニング層（第１導電型の第１の不純物領域ともいう）、２３…フォトレジスト、２４…Ｎ^＋型不純物領域（フローティングディフュージョン領域，第２導電型の第４の不純物領域ともいう）、２５…電荷転送、３８…領域。

Claims (7)

1. 第１導電型の半導体層と、
   前記半導体層上に位置するゲート絶縁膜と、
   前記ゲート絶縁膜上に位置するゲート電極と、
   前記ゲート電極の第１の端部より外側の前記半導体層に位置する第１導電型の第１の不純物領域と、
   少なくとも前記ゲート電極の第１の端部より内側の前記半導体層に位置し、かつ前記第１の不純物領域に接する第１導電型の第２の不純物領域と、
   前記第１の不純物領域及び前記第２の不純物領域の下方の前記半導体層に位置し、かつ前記第２の不純物領域に接するとともに前記ゲート絶縁膜に接する第２導電型の第３の不純物領域と、
   前記ゲート電極の第２の端部の下方の前記半導体層に位置する第２導電型の第４の不純物領域と、を含み、
   前記ゲート電極の第１の端部より外側から前記ゲート電極の第２の端部の下方に向かって、前記第１の不純物領域、前記第２の不純物領域、前記第３の不純物領域、前記半導体層の順に位置し、かつ前記第１の不純物領域、前記第２の不純物領域、前記半導体層の順に不純物濃度が低くなることを特徴とする固体撮像素子。
2. 請求項１において、
   前記第２の不純物領域が前記第１の不純物領域の下方に位置することを特徴とする固体撮像素子。
3. 請求項１において、
   前記第２の不純物領域は前記ゲート電極の前記第１の端部の外側に位置しないことを特徴とする固体撮像素子。
4. 請求項１乃至３のいずれか一項において、
   前記半導体層が第１導電型のウェルであり、
   前記第１導電型のウェルが半導体基板に位置することを特徴とする固体撮像素子。
5. 請求項１乃至３のいずれか一項において、
   前記半導体層が第１導電型の半導体基板であることを特徴とする固体撮像素子。
6. 第１導電型の半導体層上にフォトレジストを形成し、前記フォトレジストをマスクとして第２導電型の不純物イオンを第１の方向に注入することで、前記半導体層に第２導電型の第３の不純物領域を形成する工程と、
   前記フォトレジストをマスクとして第１導電型の不純物イオンを第２の方向に注入することで、前記半導体層に第１導電型の第２の不純物領域を形成する工程と、
   前記フォトレジストを除去する工程と、
   前記半導体層上にゲート絶縁膜を形成する工程と、
   前記ゲート絶縁膜上にゲート電極を形成する工程と、
   前記ゲート電極をマスクとし、前記ゲート電極の第１の端部を第１のマスク端部として第１導電型の不純物イオンを注入することで、前記ゲート電極の第１の端部より外側の前記半導体層に第１導電型の第１の不純物領域を形成する工程と、
   前記ゲート電極をマスクとし、前記ゲート電極の第２の端部を第２のマスク端部として第２導電型の不純物イオンを注入することで、前記ゲート電極の前記第２の端部の下方の前記半導体層に第２導電型の第４の不純物領域を形成する工程と、を含み、
   前記第２の不純物領域は、前記第１の不純物領域に接し、かつ少なくとも前記ゲート電極の前記第１の端部より内側の前記半導体層に形成され、
   前記ゲート電極の前記第１の端部より外側から前記ゲート電極の前記第２の端部の下方に向かって、前記第１の不純物領域、前記第２の不純物領域、前記第３の不純物領域、前記半導体層の順に位置し、かつ前記第１の不純物領域、前記第２の不純物領域、前記半導体層の順に不純物濃度が低くなり、
   前記第１の方向は、前記半導体層の表面に対する垂直方向より傾斜した方向であり、
   前記第２の方向は、前記第１の方向よりも前記垂直方向に近づけた方向であることを特徴とする固体撮像素子の製造方法。
7. 第１導電型の半導体層に第２導電型の第３の不純物領域を形成する工程と、
   前記半導体層上にゲート絶縁膜を形成する工程と、
   前記ゲート絶縁膜上にゲート電極を形成する工程と、
   前記ゲート電極をマスクとし、前記ゲート電極の第１の端部を第１のマスク端部として第１導電型の不純物イオンを第１の方向に注入することで、前記半導体層に第１導電型の第２の不純物領域を形成する工程と、
   前記ゲート電極の前記第１の端部を前記第１のマスク端部として第１導電型の不純物イオンを第２の方向に注入することで、前記ゲート電極の前記第１の端部より外側の前記半導体層に第１導電型の第１の不純物領域を形成する工程と、
   前記ゲート電極をマスクとし、前記ゲート電極の第２の端部を第２のマスク端部として第２導電型の不純物イオンを注入することで、前記ゲート電極の前記第２の端部の下方の前記半導体層に第２導電型の第４の不純物領域を形成する工程と、を含み、
   前記第２の不純物領域は、前記第１の不純物領域に接し、かつ少なくとも前記ゲート電極の前記第１の端部より内側の前記半導体層に形成され、
   前記ゲート電極の前記第１の端部より外側から前記ゲート電極の前記第２の端部の下方に向かって、前記第１の不純物領域、前記第２の不純物領域、前記第３の不純物領域、前記半導体層の順に位置し、かつ前記第１の不純物領域、前記第２の不純物領域、前記半導体層の順に不純物濃度が低くなり、
   前記第１の方向は、前記半導体層の表面に対する垂直方向より傾斜した方向であり、
   前記第２の方向は、前記第１の方向よりも前記垂直方向に近づけた方向であることを特徴とする固体撮像素子の製造方法。

Images