JP2018139269A - 固体撮像装置、固体撮像装置の製造方法、および電子機器 - Google Patents
固体撮像装置、固体撮像装置の製造方法、および電子機器 Download PDFInfo
- Publication number
- JP2018139269A JP2018139269A JP2017033802A JP2017033802A JP2018139269A JP 2018139269 A JP2018139269 A JP 2018139269A JP 2017033802 A JP2017033802 A JP 2017033802A JP 2017033802 A JP2017033802 A JP 2017033802A JP 2018139269 A JP2018139269 A JP 2018139269A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- conductivity type
- type semiconductor
- photoelectric conversion
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 238000006243 chemical reaction Methods 0.000 claims abstract description 208
- 239000000758 substrate Substances 0.000 claims abstract description 173
- 239000004065 semiconductor Substances 0.000 claims abstract description 114
- 238000003860 storage Methods 0.000 claims abstract description 33
- 238000000926 separation method Methods 0.000 claims abstract description 23
- 238000009792 diffusion process Methods 0.000 claims description 85
- 238000003384 imaging method Methods 0.000 claims description 73
- 230000002093 peripheral effect Effects 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 11
- 238000009825 accumulation Methods 0.000 claims description 10
- 230000003287 optical effect Effects 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 7
- 230000035945 sensitivity Effects 0.000 abstract description 12
- 230000001629 suppression Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 302
- 238000010586 diagram Methods 0.000 description 45
- 101000804821 Homo sapiens WD repeat and SOCS box-containing protein 2 Proteins 0.000 description 26
- 101100476722 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SBA1 gene Proteins 0.000 description 26
- 102100035329 WD repeat and SOCS box-containing protein 2 Human genes 0.000 description 26
- 230000000875 corresponding effect Effects 0.000 description 26
- 230000015572 biosynthetic process Effects 0.000 description 19
- 239000007943 implant Substances 0.000 description 18
- 230000000052 comparative effect Effects 0.000 description 17
- 229920006395 saturated elastomer Polymers 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000005421 electrostatic potential Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 101000723710 Homo sapiens Zinc finger protein 322 Proteins 0.000 description 5
- 101100522111 Oryza sativa subsp. japonica PHT1-11 gene Proteins 0.000 description 5
- 101100522114 Oryza sativa subsp. japonica PHT1-12 gene Proteins 0.000 description 5
- 101100522115 Oryza sativa subsp. japonica PHT1-13 gene Proteins 0.000 description 5
- 102100028366 Zinc finger protein 322 Human genes 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 238000005286 illumination Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 101000621511 Potato virus M (strain German) RNA silencing suppressor Proteins 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 101001018097 Homo sapiens L-selectin Proteins 0.000 description 2
- 102100033467 L-selectin Human genes 0.000 description 2
- 101150054516 PRD1 gene Proteins 0.000 description 2
- 101100459905 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NCP1 gene Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 101100238374 Arabidopsis thaliana MPS1 gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14654—Blooming suppression
- H01L27/14656—Overflow drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14607—Geometry of the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
CCDイメージセンサおよびCMOSイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ(PC)、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
CCDイメージセンサでは、垂直転送部(垂直CCD、VCCD)と水平転送部(水平CCD、HCCD)により信号電荷を出力部に転送してから電気信号に変換して増幅する。
これに対して、CMOSイメージセンサでは、フォトダイオードを含む画素ごとに変換された電荷を増幅して読み出し信号として出力する。
また、各画素には、フォトダイオードの蓄積期間にフォトダイオードから溢れるオーバーフロー電荷を排出するためのオーバーフローゲート(オーバーフロートランジスタ)が設けられてもよい。
転送トランジスタは、フォトダイオードの電荷蓄積期間には非導通状態に保持され、フォトダイオードの蓄積電荷をフローディングディフュージョンに転送する転送期間に、ゲートに制御信号が印加されて導通状態に保持され、フォトダイオードで光電変換された電荷をフローティングディフュージョンFDに転送する。
リセットトランジスタは、そのゲートにリセット用制御信号が与えられることで、フローティングディフュージョンFDの電位を電源ラインの電位にリセットする。
そして、制御信号(アドレス信号またはセレクト信号)が選択トランジスタのゲートに与えられ、選択トランジスタがオンする。
選択トランジスタがオンすると、ソースフォロワトランジスタはフローティングディフュージョンFDの電位を増幅してその電位に応じた電圧を垂直信号線に出力する。垂直信号線を通じて、各画素から出力された電圧は、画素信号読み出し回路としての列並列処理部に出力される。
フォトダイオード(PD)を形成する基板表面にはダングリングボンドなどの欠陥による表面準位が存在するため、熱エネルギーによって多くの電荷(暗電流)が発生し、正しい信号が読み出せなくなってしまう。
埋め込み型フォトダイオード(PPD)では、フォトダイオード(PD)の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
なお、フォトダイオード(PD)の感度は、たとえば露光時間を変えたりすることで変更できる。
図1は、本発明の第1の実施形態に係る固体撮像装置の構成例を示すブロック図である。
本実施形態において、固体撮像装置10は、たとえばCMOSイメージセンサにより構成される。
これらの構成要素のうち、たとえば垂直走査回路30、読み出し回路40、水平走査回路50、およびタイミング制御回路60により画素信号の読み出し部70が構成される。
本実施形態の埋め込み型ダイオード(PPD)は、光が照射される第1基板面側(たとえば裏面側)と第1基板面側と対向する側の第2基板面側(前面側)とを有する基板と、基板に対して埋め込むように形成された第1導電型(たとえば本実施形態においてはn型)半導体層(以下、n層という場合もある)を含み、受光した光の光電変換機能および電荷蓄積機能を有する光電変換部と、光電変換部の第1導電型半導体層(n層)の側部に形成された第2導電型(本実施形態においてはp型)分離層と、光電変換部に蓄積された電荷を転送可能な一つの電荷転送ゲート部と、を有している。
そして、光電変換部は、第1導電型半導体層(n層)の少なくとも一部において、基板の法線に直交する方向(XまたはY方向)に少なくとも一つの(1または2以上)のサブ領域を形成し、かつ、第1導電型半導体層(n層)と接合容量成分を持つ少なくとも一つの第2導電型(本実施形態においてはp型)半導体層(以下、p層という場合もある)を含み、一つの電荷転送ゲート部は、光電変換部のサブ領域に蓄積された電荷を転送可能に構成されている。
このように、本実施形態の固体撮像装置10は、埋め込み型ダイオード(PPD)の光電変換部において、基板の法線に直交する方向(水平方向)のpn接合部(ジャンクション部)を画素内に複数設けて、蓄積された電荷を、一つの電荷転送部により、読み出し可能な構成とすることにより、蓄積容量をふやしつつノイズ低減、高感度化が可能となっている。
固体撮像装置10においては、一つの電荷の蓄積期間(露光期間)後の一つの読み出し期間内の所定期間に容量可変部によりフローティングディフュージョンの容量が変更されて、この読み出し期間内に変換利得が切り替えられる。
すなわち、本実施形態の固体撮像装置10は、一度の蓄積期間(露光期間)に光電変換された電荷(電子)に対して、一つの読み出し期間に、画素内部にて、第1変換利得(たとえば高変換利得)モードと第2変換利得(低変換利得)モードを切り替えて信号を出力し、明るい信号と暗い信号の両方を出力するダイナミックレンジが広い固体撮像素子として提供される。
また、本実施形態において、読み出し部70は、リセット期間に続く読み出し期間後に行われる少なくとも一つの転送期間後の読み出し期間において、第1変換利得モード読み出しと第2変換利得モード読み出しのうちの少なくともいずれかを行う。すなわち、転送期間後の読み出し期間において、第1変換利得モード読み出しと第2変換利得モード読み出しの両方を行う場合もある。
画素部20は、フォトダイオード(光電変換素子)と画素内アンプとを含む複数の画素がN行×M列の2次元の行列状(マトリクス状)に配列されている。
このフォトダイオードPDに対して、電荷転送ゲート部(転送素子)としての転送トランジスタTG−Tr、リセット素子としてのリセットトランジスタRST−Tr、ソースフォロワ素子としてのソースフォロワトランジスタSF−Tr、および選択素子としての選択トランジスタSEL−Trをそれぞれ一つずつ有する。
以下、信号電荷は電子であり、各トランジスタがn型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがp型トランジスタであっても構わない。
また、本実施形態は、複数のフォトダイオード間で、各トランジスタを共有している場合や、選択トランジスタを有していない3トランジスタ(3Tr)画素を採用している場合にも有効である。
フォトダイオード(PD)を形成する基板表面にはダングリングボンドなどの欠陥による表面準位が存在するため、熱エネルギーによって多くの電荷(暗電流)が発生し、正しい信号が読み出せなくなってしまう。
埋め込み型フォトダイオード(PPD)では、フォトダイオード(PD)の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
ただし、光電変換層を単純に複数、たとえば二つに分けた場合においては、転送ゲートが複数になってしまうため、電荷電圧変換部の容量が増えてしまい、変換効率が劣化し、結果としてノイズ特性が劣化する。
そのため、本第1の実施形態の固体撮像装置10では、サブ領域に蓄積された電荷を、一つの電荷転送ゲート部である転送トランジスタTG−Trにより、読み出し可能な構成が採用されている。
これにより、本第1の実施形態の固体撮像装置10は、蓄積容量をふやしつつノイズ低減、高感度化が可能となり、光学的特性を損なうことなくダイナミックレンジの拡大を図ることが可能となっている。
図3は、本発明の第1の実施形態に係る埋め込み型フォトダイオード(PPD)の電荷転送ゲート部を除く主要部の構成例を示す簡略断面図である。
図4は、本発明の第1の実施形態に係る埋め込み型フォトダイオード(PPD)の電荷転送ゲート部を含む主要部の構成例を示す簡略断面図である。
図5は、本発明の第1の実施形態に係る埋め込み型フォトダイオード(PPD)の電荷転送ゲート部を含む主要部のレイアウト例を模式的に示す図である。
なお、ここでは、埋め込み型フォトダイオード(PPD)を符号200で表す。
埋め込み型フォトダイオード200は、基板210に対して埋め込むように形成された第1導電型(本実施形態においてはn型)半導体層(n層)221を含み、受光した光の光電変換機能および電荷蓄積機能を有する光電変換部220と、光電変換部220のn層(第1導電型半導体層)221の側部に形成された第2導電型(本実施形態においてはp型)分離層230と、光電変換部220に蓄積された電荷を転送可能な一つの電荷転送ゲート部240(図4、図5参照)と、を有している。
本例では、第1基板面211側にn−−層2211が形成され、このn−−層2211の上層側(第2基板面212側)にn−層2212が形成されている。
この構成は一例であり、単層構造であってもよく、また、3層以上の積層構造であってもよい。
図4の電荷転送ゲート部240は、光電変換部220のサブ領域SBA1,SBA2等に形成される蓄積容量に蓄積された電荷が転送されるフローティングディフュージョンFDを形成する第3のn層(第1導電型半導体層、本例ではn+層)241と、光電変換部220の積層された第2のn層(第1導電型半導体層)224および第3のp+層(第2導電型半導体層)225の一方の端部と第3のn+層(第1導電型半導体層)241との間に形成された第4のp層(第2導電型半導体層)242と、少なくとも第4のp層242上に絶243縁膜を介して形成されたゲート電極(GT)244と、を含んで構成されている。
転送トランジスタTG−Trは、制御信号TGがハイレベル(H)の期間に選択されて導通状態となり、フォトダイオードPDで光電変換され蓄積された電荷(電子)をフローティングディフュージョンFDに転送する。
図6(A)は画素ピッチが狭い埋め込み型ダイオード(PPD)の光電変換部220の構造を簡略化して示し、図6(B)は画素ピッチが広い狭い埋め込み型ダイオード(PPD)の光電変換部220の構造を簡略化して示している。
空乏化ポテンシャル(電圧)φ「V」が完全電荷転送のために十分に低くある必要がある。
最大空乏化ポテンシャルは電荷転送ゲート部240の近傍である必要がある。
蓄積容量を最大化するために、空間電荷密度の上記条件を満たしたうえでn領域(n層)の濃度を最大化する必要がある。
ただし、n層221の不純物量を増やすとPDポテンシャルが深くなり、読み出し電圧が上昇してしまうため、n層221の濃度を濃くすることには限度ある。
図6(A)に示すように、狭い画素ピッチでは、基板210の法線に直交する方向Xの空乏層距離Wdが短いので、ドナー濃度Ndが同じ場合、空乏化電圧Vappがより低い。
図6(B)に示すように、画素ピッチが広くなると、空乏化電圧Vappが上昇し、低電圧での読み出し、空乏化が難しくなる。ドーパント濃度を下げると飽和電荷で低下する。
図7(A)が、基板210の法線に直交する方向X(水平方向)に2つのサブ領域SBA1,SBA2を形成する本第1の実施形態の埋め込み型フォトダイオード(PPD)200おけるpn接合容量について示す図である。
図7(B)が、基板210の法線に直交する方向Xに2つのサブ領域SBA1,SBA2を形成しない比較例のpn接合容量について示す図である。
このp−層222により基板210の法線に直交する方向Xに2つのサブ領域SBA1,SBA2を形成することよりLFWC(Linear Full Well Capacity)がブーストされる。
このLFWCは、dφ2/dx2(φ:静電ポテンシャル、x:PPDにおける空乏層における空間的な配位)として表される空間電荷密度を得るために、水平に変調されたp−nドーピングプロファイルによって得られる。
図8(A)がカットラインa−a‘に沿った静電ポテンシャルプロファイルを示し、図8(B)がカットラインb−b’に沿った静電ポテンシャルプロファイルを示している。
また、図8(A)および(B)には、pn接合の概略図、pn接合付近の推定空間電荷密度および容量成分も示されている。
また、破線で示す曲線CSは比較例の特性を示している。
換言すれば、本第1の実施形態の埋め込み型フォトダイオード(PPD)200によれば、図8(A)に示すように、p−層222により、n層221の濃度を最適化しつつ、表層部のポテンシャルを最適化できる。
また、図8(B)に示すように、p−層222により容量成分を付加することができる。
図9(A)および(B)は、2つのサブ領域が異なるサイズ(1.1μmおよび1.4μm)の埋め込み型フォトダイオード(PPD)を使用して、2Dデバイス/プロセスシミュレーションを実施した結果を示す図である。
図9(A)がシミュレーションによる静電ポテンシャルプロファイルを示し、図9(B)がドーピングプロファイルモデルを示している。なお、ここでは、p−層222の深さは、p+層223に達する深さを有するデバイスをモデルに適用した。
シミュレーションによると、空乏化電圧の上昇とピークポテンシャルがより深い方向にシフトすることが確認された。
すなわち、画素サイズが大きくなると、ポテンシャルピークが深くなる方向で転送特性を維持して、かつ表面n層を濃くして、容量を維持することが困難であるが、本第1の実施形態の埋め込み型フォトダイオード(PPD)200のように、p−層(第2導電型半導体層)222により、n層221において基板210の法線に直交する方向Xに2つのサブ領域SBA1,SBA2を形成することにより、特性を維持することが可能となる。
図10(A)が、基板210の法線に直交する方向X(水平方向)に2つのサブ領域SBA1,SBA2を形成する本第1の実施形態の埋め込み型フォトダイオード(PPD)200におけるn層221の画素に加えるバイアス電圧に応じた空乏化の様子を示す図である。
図10(B)が、基板210の法線に直交する方向Xに2つのサブ領域SBA1,SBA2を形成しない比較例のn層221の画素に加えるバイアス電圧に応じた空乏化の様子を示す図である。
図11は、本第1の実施形態の埋め込み型フォトダイオード(PPD)200におけるn層221の画素に加えるバイアス電圧に応じた空乏化の様子を、比較例と比較して表として示す図である。
これに対して、比較例では、バイアス電圧が低、中、高のいずれのレベルであっても部分空乏化しか実現できず、完全空乏化は困難である。
図12からわかるように、本第1の実施形態の埋め込み型フォトダイオード(PPD)200は、LFWCの性能、応答性およびダークノイズに関して、比較例と比較して、良好な特性を有している。特に、LFWCの性能に関しては、本第1の実施形態の埋め込み型フォトダイオード(PPD)200が比較例より格段に優れている。
図14は、本第1の実施形態の埋め込み型フォトダイオード(PPD)200における角度応答特性を示す図である。
図13のスペクトル応答では波長520nmで77%のピーク量子効率が得られる。
図14は、ベイヤー配列における緑色画素の角度応答を示しており、水平方向と垂直方向の両方の角度応答は有意差はなく、両者ともに良好である。
ここで、図2の画素の説明に戻る。
なお、リセットトランジスタRST−Trは、電源線VDDとフローティングディフュージョンFDの間に接続され、制御信号RSTを通じて制御されるように構成してもよい。
リセットトランジスタRST−Trは、制御信号RSTがHレベルの期間に選択されて導通状態となり、フローティングディフュージョンFDを電源線VRst(またはVDD)の電位にリセットする。
そして、第1ビンニングトランジスタ(81n,81n+1)を介して接続される複数(本例では2)の画素の全画素で、リセット期間PRにフローティングディフュージョンFDの電荷を排出する第1ビンニングトランジスタ(81n+1)によるリセット素子を共有している構成を採用することも可能である。
ソースフォロワトランジスタSF−TrのゲートにはフローティングディフュージョンFDが接続され、選択トランジスタSEL−Trは制御信号SELを通じて制御される。
選択トランジスタSEL−Trは、制御信号SELがHレベルの期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタSF−TrはフローティングディフュージョンFDの電荷を電荷量(電位)に応じた利得をもって電圧信号に変換した列出力の読み出し信号VSLを垂直信号線LSGNに出力する。
これらの動作は、たとえば転送トランジスタTG−Tr、リセットトランジスタRST−Tr、および選択トランジスタSEL−Trの各ゲートが行単位で接続されていることから、1行分の各画素について同時並列的に行われる。
図1においては、各制御線LSEL、LRST、LTGを1本の行走査制御線として表している。
また、垂直走査回路30は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードPDに蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
そして、シャッタースキャン期間PSHTには、制御信号RSTがHレベルの期間に所定期間制御信号TGがHレベルに設定されて、リセットトランジスタRST−Trおよび転送トランジスタTG−Trを通じてフォトダイオードPDおよびフローティングディフュージョンFDがリセットされる。
読み出し期間PRD1後に、所定期間、制御信号TGがHレベルに設定されて転送トランジスタTG−Trを通じてフローティングディフュージョンFDにフォトダイオードPDの蓄積電荷が転送され、この転送期間PT後の読み出し期間PRD2に蓄積された電子(電荷)に応じた信号が読み出される。
あるいは、読み出し回路40は、たとえば図16(B)に示すように、画素部20の各列出力の読み出し信号VSLを増幅するアンプ(AMP)42が配置されてもよい。
また、読み出し回路40は、たとえば図16(C)に示すように、画素部20の各列出力の読み出し信号VSLをサンプル、ホールドするサンプルホールド(S/H)回路43が配置されてもよい。
次に、本第1の実施形態に係る容量可変部80の構成、それに関連した読み出し処理等について詳述する。
本第1の実施形態では、容量変更信号BINn,BINn+1により第1ビンニングスイッチ81n,81n+1をオン、オフすることにより、接続するフローティングディフュージョンFD数を1または複数に切り替えて、読み出し対象画素のフローティングディフュージョンFDの容量を変更し、読み出される画素PXLnまたはPXLn+1のフローティングディフュージョンFDの変換利得を切り替える。
以下の説明では、ビンニングスイッチをビンニングトランジスタと呼ぶ場合もある。
第1の実施形態では、最も他端側となる図示しない第1ビンニングトランジスタ(スイッチ)81N−1が共有のリセット素子として機能する。
このように、各画素PXLの埋め込み型フォトダイオード(PPD)200は、p層(第2導電型半導体層、本例ではp−層)222により、基板210の法線に直交する方向Xに2つのサブ領域SBA1,SBA2を形成することより、低いバイアス電圧であっても、完全空乏化を実現することができる。
そして、本第1の実施形態の固体撮像装置10では、サブ領域に蓄積された電荷を、一つの電荷転送部である転送トランジスタTG−Trにより、読み出し可能となっている。 これにより、蓄積容量をふやしつつノイズ低減、高感度化がとなり、光学的特性を損なうことなくダイナミックレンジの拡大を図ることが可能となっている。
たとえば、読み出し画素PXLnの列方向に両端の画素PXLn−1,PXLn+1に対応する容量変更信号BINn−1,BINn+1をLレベルにすることにより、非リセット状態にする。
またたとえば、読み出し画素PXLn+1の列方向に両端の画素PXLn,PXLn+2(図示せず)に対応する容量変更信号BINn,BINn+2(図示せず)をLレベルにすることにより、非リセット状態にする。
この選択状態において、リセット期間PR11に全ての第1ビンニングトランジスタ81n−1,81n,81n+1が、容量変更信号BINn−1,BINn,BINn+1がリセット信号としてHレベルの期間に選択されて導通状態となり、各フローティングディフュージョンFDが電源線VDDの電位にリセットされる。
このリセット期間PR11が経過した後、容量変更信号BINn−1,BINn+1がLレベルに切り替えられ、第1ビンニングトランジスタ81n−1,81n+1が非導通状態に切り替えられる。
一方、容量変更信号BINnはHレベルのままに保持されて、第1ビンニングトランジスタ81nが導通状態に保持される。
第1ビンニングトランジスタ81n−1,81n+1が非導通状態に切り替えられ、第1ビンニングトランジスタ81nが導通状態に保持されることによりリセット期間PR11が終了し、画素PXLnのフローティングディフュージョンFDの容量(電荷量)が第1容量から第2容量に増加するように変更される。
そして、転送期間PT11が開始されるまでの期間が、リセット状態時の画素信号を読み出す第1読み出し期間PRD11となる。
このとき、各画素PXLnにおいては、ソースフォロワトランジスタSF−Trにより、フローティングディフュージョンFDの電荷が電荷量(電位)に応じた利得をもって電圧信号に変換され、列出力の読み出し信号VSL(LCG11)として垂直信号線LSGNに出力され、読み出し回路40に供給されて、たとえば保持される。
そして、時刻t2に、読み出し部70により、フローティングディフュージョンFDの容量(電荷量)が変更された高変換利得(第1変換利得)で画素信号の読み出しを行う第1の高変換利得モード読み出しHCG11が行われる。
このとき、各画素PXLnにおいては、ソースフォロワトランジスタSF−Trにより、フローティングディフュージョンFDの電荷が電荷量(電位)に応じた利得をもって電圧信号に変換され、列出力の読み出し信号VSL(HCG11)として垂直信号線LSGNに出力され、読み出し回路40に供給されて、たとえば保持される。
第1転送期間PT11に転送トランジスタTG−Trが、制御信号TGがHレベルの期間に選択されて導通状態となり、フォトダイオードPDで光電変換され蓄積された電荷(電子)がフローティングディフュージョンFDに転送される。
この第1転送期間PT11が経過した後(転送トランジスタTG−Trが非導通状態)、フォトダイオードPDが光電変換して蓄積した電荷に応じた画素信号を読み出す第2読み出し期間PRD12となる。
このとき、各画素PXLnにおいては、ソースフォロワトランジスタSF−Trにより、フローティングディフュージョンFDの電荷が電荷量(電位)に応じた利得をもって電圧信号に変換され、列出力の読み出し信号VSL(HCG12)として垂直信号線LSGNに出力され、読み出し回路40に供給されて、たとえば保持される。
この容量変更と略並行して、第2転送期間PT12となる。なお、このとき、容量変更信号BINnは、第2転送期間PT12が経過した後もHレベルのままに保持される。
第2転送期間PT12に転送トランジスタTG−Trが、制御信号TGがハイレベル(H)の期間に選択されて導通状態となり、フォトダイオードPDで光電変換され蓄積された電荷(電子)がフローティングディフュージョンFDに転送される。
この第2転送期間PT12が経過した後(転送トランジスタTG−Trが非導通状態)、フォトダイオードPDが光電変換して蓄積した電荷に応じた画素信号をさらに読み出す第3読み出し期間PRD13となる。
このとき、各画素PXLnにおいては、ソースフォロワトランジスタSF−Trにより、フローティングディフュージョンFDの電荷が電荷量(電位)に応じた利得をもって電圧信号に変換され、列出力の読み出し信号VSL(LCG12)として垂直信号線LSGNに出力され、読み出し回路40に供給されて、たとえば保持される。
同様に、読み出し回路40において、第2の低変換利得モード読み出しLCG12の読み出し信号VSL(LCG12)と第1の低変換利得モード読み出しLCG11の読み出し信号VSL(LCG11)との差分{VSL(LCG12)−VSL(LCG11)}がとられてCDS処理が行われる。
このとき、容量変更信号BINnは第n行アクセス時のHレベルのままに保持されている。
そして、この選択状態において、リセット期間PR12に全ての第1ビンニングトランジスタ81n−1,81n,81n+1が、容量変更信号BINn−1,BINn,BINn+1がリセット信号としてHレベルの期間に選択されて導通状態となり、各フローティングディフュージョンFDが電源線VDDの電位にリセットされる。
このリセット期間PR12が経過した後、容量変更信号BINnがLレベルに切り替えられ、第1ビンニングトランジスタ81nが非導通状態に切り替えられる。
一方、容量変更信号BINn+1,BINn−1はHレベルのままに保持されて、第1ビンニングトランジスタ81n+1,81n−1が導通状態に保持される。
第1ビンニングトランジスタ81nが非導通状態に切り替えられ、第1ビンニングトランジスタ81n+1,81n−1が導通状態に保持されることによりリセット期間PR12が終了し、画素PXLn+1のフローティングディフュージョンFDの容量(電荷量)が第1容量から第2容量に増加するように変更される。
そして、転送期間PT13が開始されるまでの期間が、リセット状態時の画素信号を読み出す第1読み出し期間PRD14となる。
このとき、各画素PXLn+1においては、ソースフォロワトランジスタSF−Trにより、フローティングディフュージョンFDの電荷が電荷量(電位)に応じた利得をもって電圧信号に変換され、列出力の読み出し信号VSL(LCG13)として垂直信号線LSGNに出力され、読み出し回路40に供給されて、たとえば保持される。
そして、時刻t2に、読み出し部70により、フローティングディフュージョンFDの容量(電荷量)が変更された高変換利得(第1変換利得)で画素信号の読み出しを行う第1の高変換利得モード読み出しHCG13が行われる。
このとき、各画素PXLn+1においては、ソースフォロワトランジスタSF−Trにより、フローティングディフュージョンFDの電荷が電荷量(電位)に応じた利得をもって電圧信号に変換され、列出力の読み出し信号VSL(HCG13)として垂直信号線LSGNに出力され、読み出し回路40に供給されて、たとえば保持される。
第1転送期間PT13に転送トランジスタTG−Trが、制御信号TGがHレベルの期間に選択されて導通状態となり、フォトダイオードPDで光電変換され蓄積された電荷(電子)がフローティングディフュージョンFDに転送される。
この第1転送期間PT13が経過した後(転送トランジスタTG−Trが非導通状態)、フォトダイオードPDが光電変換して蓄積した電荷に応じた画素信号を読み出す第2読み出し期間PRD15となる。
このとき、各画素PXLn+1においては、ソースフォロワトランジスタSF−Trにより、フローティングディフュージョンFDの電荷が電荷量(電位)に応じた利得をもって電圧信号に変換され、列出力の読み出し信号VSL(HCG14)として垂直信号線LSGNに出力され、読み出し回路40に供給されて、たとえば保持される。
この容量変更と略並行して、第2転送期間PT14となる。なお、このとき、容量変更信号BINn+1は、第2転送期間PT14が経過した後もHレベルのままに保持される。
第2転送期間PT14に転送トランジスタTG−Trが、制御信号TGがHレベルの期間に選択されて導通状態となり、フォトダイオードPDで光電変換され蓄積された電荷(電子)がフローティングディフュージョンFDに転送される。
この第2転送期間PT14が経過した後(転送トランジスタTG−Trが非導通状態)、フォトダイオードPDが光電変換して蓄積した電荷に応じた画素信号をさらに読み出す第3読み出し期間PRD16となる。
このとき、各画素PXLnにおいては、ソースフォロワトランジスタSF−Trにより、フローティングディフュージョンFDの電荷が電荷量(電位)に応じた利得をもって電圧信号に変換され、列出力の読み出し信号VSL(LCG14)として垂直信号線LSGNに出力され、読み出し回路40に供給されて、たとえば保持される。
同様に、読み出し回路40において、第2の低変換利得モード読み出しLCG14の読み出し信号VSL(LCG14)と第1の低変換利得モード読み出しLCG13の読み出し信号VSL(LCG13)との差分{VSL(LCG14)−VSL(LCG13)}がとられてCDS処理が行われる。
そして、本第1の実施形態の固体撮像装置10は、埋め込み型フォトダイオード(PPD)200の光電変換部220において、蓄積容量を増大させるために、基板の法線に直交する方向(XまたはY方向)のpn接合部(ジャンクション部)が画素内に複数存在するように、光電変換層であるn層221をp−層222により区分けして複数のサブ領域SBA1,SBA2が設けられている。
ただし、光電変換層を単純に複数、たとえば二つに分けた場合においては、転送ゲートが複数になってしまうため、電荷電圧変換部の容量が増えてしまい、変換効率が劣化し、結果としてノイズ特性が劣化する。
そこで、本第1の実施形態の固体撮像装置10では、サブ領域に蓄積された電荷を、一つの電荷転送ゲート部である転送トランジスタTG−Trにより、読み出し可能な構成が採用されている。
これにより、本第1の実施形態の固体撮像装置10によれば、蓄積容量をふやしつつノイズ低減、高感度化が可能となり、光学的特性を損なうことなくダイナミックレンジの拡大を図ることが可能となる。
図19は、本発明の第2の実施形態に係る埋め込み型フォトダイオード(PPD)の電荷転送ゲート部を除く主要部の構成例を示す簡略断面図である。
したがって、光電変換部220Aにおいて、n層221のサブ領域SBA1,SBA2がp層222により2つの領域に区分けされている。
なお、図19の例においては、n層221は、n−層の単層構造として示されている。
図20は、本発明の第3の実施形態に係る埋め込み型フォトダイオード(PPD)の電荷転送ゲート部を除く主要部の構成例を示す簡略断面図である。
なお、図20の例においては、n層221は、n−層の単層構造として示されている。
図21は、本発明の第4の実施形態に係る埋め込み型フォトダイオード(PPD)の電荷転送ゲート部を除く主要部の構成例を示す簡略断面図である。
図22は、本発明の第5の実施形態に係る埋め込み型フォトダイオード(PPD)の主要部の構成例を示す簡略断面図である。
そして、n層(第1導電型半導体層)221において、p層222により、基板の法線に直交する方向Xに2つのサブ領域SBA1,SBA2が形成されている。
なお、図22の例においては、n層221は、n−層の単層構造として示されている。
図23(A)〜(C)は、本発明の第6の実施形態に係る埋め込み型フォトダイオード(PPD)の主要部の構成例を示す図である。
図23(A)が平面的なレイアウトを模式的に示す図であり、図23(B)が主要部の簡略断面図であり、図23(C)がフォトダイオードのポテンシャルのプロファイルを示す図である。
図23の例では、n層221内に、矩形状のp層222Eが局所的に形成されることにより、基板210の法線に直交する方向Xに2つのサブ領域SBA1,SBA2が形成され、かつ、基板210の法線に直交する方向Yに一つのサブ領域SBA5が形成されている。
また、電荷転送ゲート部240Eは、ゲート電極の形状が、平面視して、電荷転送方向(電荷読み出し方向)に向かって徐々に広がる台形状に形成されている。
この構造により、同一読み出し電圧(Vpin)時の飽和出力が向上する。
図24(A)〜(C)は、本発明の第7の実施形態に係る埋め込み型フォトダイオード(PPD)の主要部の構成例を示す図である。
図24(A)が平面的なレイアウトを模式的に示す図であり、図24(B)が主要部の簡略断面図であり、図24(C)がフォトダイオードのポテンシャルのプロファイルを示す図である。
本例では、カウンタインプラ部226Fは、基板210の法線方向Zにおいて、n層221とn層224と境界部で、かつ、基板210の法線に直交する方向Xにおいて、p層222Eの形成位置とp型分離層230の形成位置との中間領域に形成されている。
図25は、本発明の第8の実施形態に係る埋め込み型フォトダイオード(PPD)の主要部の構成例を示す図である。
そして、p層222Gは、基板210の法線に直交する方向Yの端部領域(p層222Gの周辺部または読み出し部である電荷転送ゲート部240Gの領域)TA1,TA2ではイオン注入濃度が薄く形成れている。
図26は、本発明の第9の実施形態に係る埋め込み型フォトダイオード(PPD)の主要部の構成例を示す図である。
本例では、カウンタインプラ部226Hは、基板210の法線に直交する方向Xにおいて、p層222Gの形成位置とp型分離層230の形成位置との中間領域で、かつ、若干p層222Gの形成位置側によせて形成されている。
図27は、本発明の第10の実施形態に係る埋め込み型フォトダイオード(PPD)の主要部の構成例を示す図である。
そして、p層222Iは、基板210の法線に直交する方向Yの端部領域(p層222Iの周辺部または読み出し部である電荷転送ゲート部240Iの領域)TA1,TA2では幅が細く形成されている。
図28は、本発明の第11の実施形態に係る埋め込み型フォトダイオード(PPD)の主要部の構成例を示す図である。
本例では、カウンタインプラ部226Jは、基板210の法線に直交する方向Xにおいて、p層222Iの形成位置とp型分離層230の形成位置との中間領域で、かつ、若干p層222Iの形成位置側によせて形成されている。
図29は、本発明の第12の実施形態に係る埋め込み型フォトダイオード(PPD)の主要部の構成例を示す図である。
そして、p層222Kは、基板210の法線に直交する方向Yの端部領域(p層222Kの周辺部または読み出し部である電荷転送ゲート部240Kの領域)TA1,TA2に向かってテーパ状あるいは段階的に幅が細く形成されている。
図30は、本発明の第13の実施形態に係る埋め込み型フォトダイオード(PPD)の主要部の構成例を示す図である。
本例では、カウンタインプラ部226Lは、基板210の法線に直交する方向Xにおいて、p層222Lの形成位置とp型分離層230の形成位置との中間領域に形成されている。
図31は、本発明の第14の実施形態に係る埋め込み型フォトダイオード(PPD)の主要部の構成例を示す図である。
そして、p層222Mは、基板210の法線に直交する方向Yの端部領域(p層222Mの周辺部)TA1から読み出し部である電荷転送ゲート部240Iの端部領域TA2に向かってテーパ状あるいは段階的に幅が細く形成されている。
図32は、本発明の第15の実施形態に係る埋め込み型フォトダイオード(PPD)の主要部の構成例を示す図である。
本例では、カウンタインプラ部226Nは、基板210の法線に直交する方向Xにおいて、p層222Mの形成位置とp型分離層230の形成位置との中間領域に形成されている。
図33は、本発明の第16の実施形態に係る埋め込み型フォトダイオード(PPD)の主要部の構成例を示す図である。
そして、p層222Oは、基板210の法線に直交する方向Yの端部領域(p層222Oの周辺部)TA1から形成され、読み出し部である電荷転送ゲート部240Iの端部領域TA2と分離するように幅が細く形成されている。
図34は、本発明の第17の実施形態に係る埋め込み型フォトダイオード(PPD)の主要部の構成例を示す図である。
本例では、カウンタインプラ部226Pは、基板210の法線に直交する方向Xにおいて、p層222Oの形成位置とp型分離層230の形成位置との中間領域に形成されている。
図35は、本発明の第18の実施形態に係る埋め込み型フォトダイオード(PPD)の主要部の構成例を示す図である。
そして、p層222Qは、基板210の法線に直交する方向Yの端部領域(p層222Qの周辺部)TA1から読み出し部である電荷転送ゲート部240Qの端部領域TA2まで幅が細く形成され、かつ、読み出し部である電荷転送ゲート部240Qの端部領域TA2ではイオン注入濃度が薄く形成れている。
図36は、本発明の第19の実施形態に係る埋め込み型フォトダイオード(PPD)の主要部の構成例を示す図である。
本例では、カウンタインプラ部226Rは、基板210の法線に直交する方向Xにおいて、p層222Qの形成位置とp型分離層230の形成位置との中間領域で、かつ、若干p層222Pの形成位置側によせて形成されている。
図37は、本発明の第20の実施形態に係る埋め込み型フォトダイオード(PPD)の主要部の構成例を示す図である。
そして、p層222Sは、基板210の法線に直交する方向Yの端部領域(読み出し部である電荷転送ゲート部240Sの領域)TA2では幅が細く形成されている。
図38は、本発明の第21の実施形態に係る埋め込み型フォトダイオード(PPD)の主要部の構成例を示す図である。
本例では、カウンタインプラ部226Tは、基板210の法線に直交する方向Xにおいて、p層222Sの形成位置とp型分離層230の形成位置との中間領域で、かつ、若干p層222Sの形成位置側によせて形成されている。
図39は、本発明の第22の実施形態に係る埋め込み型フォトダイオード(PPD)の主要部の構成例を示す図である。
ただし、p層222U−1,222U−2,222U−3は、読み出し部である電荷転送ゲート部240Iの領域TA2以外の領域に選択的に形成されている。
図40は、本発明の第23の実施形態に係る画素部および容量可変部の構成例を示す図である。
本第23の実施形態においては、配線WR上に縦続接続され各画素に対応するように形成された第1ビンニングトランジスタ(ビンニングスイッチ)81n−1,81n,81n+1に加えて、各画素PXLn−1,PXLn,PXLn+1のフローティングディフュージョンFDと配線WRのノードNDn−1,NDn,NDn+1との間に、たとえばNMOSトランジスタにより形成される第2ビンニングトランジスタ(ビンニングスイッチ)82n−1,82n,82n+1が接続されている。
本実施形態においては、図41に示すように、第1容量変更信号BIN1n−1,BIN1n,BIN1n+1と、第2容量変更信号BIN2n−1,BIN2n,BIN2n+1はペアを形成し、同じタイミングで(位相で)Hレベル、Lレベルに切り替えられる。
第2ビンニングトランジスタ82n−1,82n,82n+1は、各画素PXLn−1,PXLn,PXLn+1の転送トランジスタTG−Trの近傍に配置され、高変換利得モードにおいて、フローティングディフュージョンFDノードの寄生容量を最小化するために用いられる。
本第23の実施形態の動作は、基本的に、読み出し画素、たとえば画素PXLnの上側に隣接する画素PXLn+1の第1および第2の容量変更信号BIN1n+1,BIN2n+1を読み出し画素PXLnの第1および第2の容量変更信号BIN1n,BIN2nと同じタイミングで(位相で)Hレベル、Lレベルに切り替えられる以外は、前述した第1の実施形態と同様の動作が行われる。
したがって、第23の実施形態の動作の詳細は省略する。
さらに、本第23の実施形態によれば、高変換利得モードにおいて、フローティングディフュージョンFDノードの寄生容量を最小化することができる。
図42は、本発明の第24の実施形態に係る画素部および容量可変部の構成例を示す図である。
図43は、本第24の実施形態に係る容量可変部にビンニングスイッチを適用した場合の広ダイナミックレンジを実現する動作のタイミングチャートである。
本第24の実施形態においては、各画素PXLn−1,PXLn,PXLn+1の第1ビンニングトランジスタ81n−1,81n,81n+1の上側の隣接画素との接続部と電源線VDDとの間に、オーバーフロードレイン(OFD)ゲート83n−1,83n,83n+1が接続されている。
図44は、本発明の実施形態に係る固体撮像装置が画素共有構造にも適用が可能であることを説明するための図である。
図45は、図44の2画素共有構造のレイアウト例を模式的に示す図である。
図46(A)が表面照射型イメージセンサの簡略構成を示し、図46(B)が裏面照射型イメージセンサの簡略構成を示している。
表面照射型イメージセンサ(FSI)と裏面照射型イメージセンサ(BSI)の両方に適用可能である。
さらに、電子機器100は、このCMOSイメージセンサ110の画素領域に入射光を導く(被写体像を結像する)光学系(レンズ等)120を有する。
電子機器100は、CMOSイメージセンサ110の出力信号を処理する信号処理回路(PRC)130を有する。
信号処理回路130で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
埋め込み型フォトダイオード(PPD)、210・・・基板、211・・・第1基板面、212・・・第2基板面、220・・・光電変換部、221・・・n層(第1導電型半導体層)、222・・・p層(第2導電型半導体層)、223・・・p+層、224・・・n層、225・・・p+層、226・・・カウンタイオン注入部、230・・・p型分離層、30・・・垂直走査回路、40・・・読み出し回路、50・・・水平走査回路、60・・・タイミング制御回路、70・・・読み出し部、80,80A〜80C・・・容量可変部、81・・・第1ビンニングスイッチ、82・・・第2ビンニングスイッチ、83・・・オーバーフロードレイン(OFD)ゲート、91・・・マイクロレンズアレイ、92・・・カラーフィルタ群、93・・・配線層、94・・・シリコン基板、100・・・電子機器、110・・・CMOSイメージセンサ、120・・・光学系、130・・・信号処理回路(PRC)。
Claims (22)
- 第1基板面側と、当該第1基板面側と対向する側の第2基板面側とを有する基板と、
前記基板に対して埋め込むように形成された第1導電型半導体層を含み、受光した光の光電変換機能および電荷蓄積機能を有する光電変換部と、
前記光電変換部の前記第1導電型半導体層の側部に形成された第2導電型分離層と、
前記光電変換部に蓄積された電荷を転送可能な一つの電荷転送ゲート部と、を有し、
前記光電変換部は、
前記第1導電型半導体層の少なくとも一部において、前記基板の法線に直交する方向に、少なくとも一つのサブ領域を形成し、かつ、前記第1導電型半導体層と接合容量成分を持つ少なくとも一つの第2導電型半導体層を含み、
前記一つの電荷転送ゲート部は、
前記光電変換部の前記サブ領域に蓄積された電荷を転送可能である
固体撮像装置。 - 前記第2導電型半導体層は、
前記基板の法線に直交する方向に所定幅を有し、
前記基板の法線方向に、前記第1導電型半導体層の前記第2基板面側または前記第1基板面側の表面から前記第1基板面側または前記第2基板面側の表面に至らない深さを有する
請求項1記載の固体撮像装置。 - 前記第2導電型半導体層は、
前記基板の法線に直交する方向に所定幅を有し、
前記基板の法線方向に、前記第1導電型半導体層の前記第2基板面側または前記第1基板面側の表面から前記第1基板面側または前記第2基板面側の表面に至る深さを有する
請求項1記載の固体撮像装置。 - 前記第2導電型半導体層は、
前記基板の法線方向に所定幅を有し、
前記基板の法線に直交する方向に、前記第2導電型分離層との間で少なくとも一つの前記サブ領域を形成する長さを有する
請求項1記載の固体撮像装置。 - 前記第1導電型半導体層の前記第1基板面側の表面に第2の第2導電型半導体層が形成されている
請求項1から4のいずれか一に記載の固体撮像装置。 - 前記第1導電型半導体層の前記第2基板面側の表面に第2の第1導電型半導体層が形成されている
請求項1から5のいずれか一に記載の固体撮像装置。 - 前記第2の第1導電型半導体層の前記第2基板面側の表面に第3の第2導電型半導体層が形成されている
請求項6記載の固体撮像装置。 - 前記電荷転送ゲート部は、
前記光電変換部に蓄積された電荷が転送されるフローティングディフュージョンを形成する第3の第1導電型半導体層と、
積層された前記第2の第1導電型半導体層および前記第3の第2導電型半導体層の一方の端部と前記第3の第1導電型半導体層との間に形成された第4の第2導電型半導体層と、
少なくとも前記第4の第2導電型半導体層上に絶縁膜を介して形成されたゲート電極と、を含む
請求項7記載の固体撮像装置。 - 前記第2導電型半導体層は、
前記第1導電型半導体層に局所的に形成され、周辺部および前記電荷転送ゲート部の少なくともいずれかに位置する領域では、他の領域とイオン注入濃度が異なる
請求項1から8のいずれか一に記載の固体撮像装置。 - 前記第2導電型半導体層は、
前記第1導電型半導体層に局所的に形成され、周辺部および前記電荷転送ゲート部の少なくともいずれかに位置する領域では、他の領域と形状が異なる
請求項1から9のいずれか一に記載の固体撮像装置。 - 前記第2導電型半導体層は、
前記第1導電型半導体層に局所的に形成され、周辺部および前記電荷転送ゲート部の少なくともいずれかに位置する領域では、前記周辺部および前記電荷転送ゲート領域と分離されている
請求項1から8のいずれか一に記載の固体撮像装置。 - 前記第1導電型半導体層は、
第1導電型と逆極性の第2導電型の不純物を注入したカウンタイオン注入部を含む
請求項1から11のいずれか一に記載の固体撮像装置。 - 前記カウンタイオン注入部は、前記光電変換部のポテンシャルが深くなる位置に形成されている
請求項12記載の固体撮像装置。 - 前記カウンタイオン注入部は、少なくとも前記第2導電型半導体層の縁部および前記電荷転送ゲート部の縁部と対向する縁部が、前記第2導電型半導体層の縁部および前記電荷転送ゲート部の縁部と平行となるように形成されている
請求項12または13記載の固体撮像装置。 - 画素が配置された画素部を有し、
前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する前記光電変換部と、
前記光電変換部に蓄積された電荷を転送期間に転送可能な前記電荷転送ゲート部と、
前記電荷転送ゲート部を通じて前記光電変換部で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、
前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、
前記蓄積期間に対する一つの読み出し期間内の所定期間に前記容量可変部により前記フローティングディフュージョンの容量が変更されて、当該一つの前記読み出し期間内に変換利得が切り替えられ、
前記容量可変部は、
少なくとも隣接する2つの前記画素の前記フローティングディフュージョン間に接続され、前記容量変更信号に応じて選択的にオン、オフされるビンニングスイッチを含み、
接続するフローティングディフュージョン数を切り替えて、読み出される前記画素の前記フローティングディフュージョンの変換利得を切り替える
請求項1から14のいずれか一に記載の固体撮像装置。 - 前記ビンニングスイッチを介して接続される複数の画素の全画素で、リセット期間に前記フローティングディフュージョンの電荷を排出するリセット素子を共有している
請求項15記載の固体撮像装置。 - 前記容量可変部は、
隣接する2つの前記画素の前記フローティングディフュージョン間の配線に接続され、第1容量変更信号に応じて選択的にオン、オフされる第1ビンニングスイッチと、
前記第1ビンニングスイッチより前記電荷転送ゲート部側の配線と前記フローティングディフュージョン間に接続され、第2容量変更信号に応じて選択的にオン、オフされる第2ビンニングスイッチと、を含む
請求項15または16記載の固体撮像装置。 - 前記容量可変部は、
前記第1ビンニングスイッチに接続され、前記フローティングディフュージョンから溢れる電荷を排出するオーバーフローゲートを有する
請求項17記載の固体撮像装置。 - 前記画素部は、
一つの前記フローティングディフュージョンを複数の前記光電変換部および前記電荷転送ゲート部で共有する画素共有構造を有する
請求項1から18のいずれか一に記載の固体撮像装置。 - 前記固体撮像装置は、表面照射型または裏面照射型である
請求項1から19のいずれか一に記載の固体撮像装置。 - 第1基板面側と、当該第1基板面側と対向する側の第2基板面側とを有する基板に対して埋め込むように第1導電型半導体層を形成して、受光した光の光電変換機能および電荷蓄積機能を有する光電変換部を形成するステップと、
前記光電変換部の前記第1導電型半導体層の側部に第2導電型分離層を形成するステップと、
前記光電変換部の前記第1導電型半導体層の少なくとも一部において、前記基板の法線に直交する方向に、少なくとも一つのサブ領域を形成し、かつ、前記第1導電型半導体層と接合容量成分を持つ少なくとも一つの第2導電型半導体層を形成するステップと、
前記光電変換部の前記サブ領域に蓄積された電荷を転送可能な一つの電荷転送ゲート部を形成するステップと
を有する固体撮像装置の製造方法。 - 固体撮像装置と、
前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置は、
第1基板面側と、当該第1基板面側と対向する側の第2基板面側とを有する基板と、
前記基板に対して埋め込むように形成された第1導電型半導体層を含み、受光した光の光電変換機能および電荷蓄積機能を有する光電変換部と、
前記光電変換部の前記第1導電型半導体層の側部に形成された第2導電型分離層と、
前記光電変換部に蓄積された電荷を転送可能な一つの電荷転送ゲート部と、を有し、
前記光電変換部は、
前記第1導電型半導体層の少なくとも一部において、前記基板の法線に直交する方向に、少なくとも一つのサブ領域を形成し、かつ、前記第1導電型半導体層と接合容量成分を持つ少なくとも一つの第2導電型半導体層を含み、
前記一つの電荷転送ゲート部は、
前記光電変換部の前記サブ領域に蓄積された電荷を転送可能である
電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017033802A JP7121468B2 (ja) | 2017-02-24 | 2017-02-24 | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
US15/902,559 US10332928B2 (en) | 2017-02-24 | 2018-02-22 | Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus |
CN201810156029.7A CN108511471B (zh) | 2017-02-24 | 2018-02-23 | 固体摄像装置、固体摄像装置的制造方法以及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017033802A JP7121468B2 (ja) | 2017-02-24 | 2017-02-24 | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018139269A true JP2018139269A (ja) | 2018-09-06 |
JP7121468B2 JP7121468B2 (ja) | 2022-08-18 |
Family
ID=63245374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017033802A Active JP7121468B2 (ja) | 2017-02-24 | 2017-02-24 | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10332928B2 (ja) |
JP (1) | JP7121468B2 (ja) |
CN (1) | CN108511471B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210399029A1 (en) * | 2018-11-06 | 2021-12-23 | Sony Semiconductor Solutions Corporation | Imaging element and electronic equipment |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11330206B2 (en) * | 2016-01-30 | 2022-05-10 | Pixart Imaging Inc. | Image sensing circuit and method capable of obtaining higher image brightness dynamic range |
US10630918B2 (en) * | 2016-01-30 | 2020-04-21 | Pixart Imaging Inc. | Image sensing circuit and method capable of obtaining higher image brightness dynamic range |
US10559614B2 (en) * | 2018-03-09 | 2020-02-11 | Semiconductor Components Industries, Llc | Dual conversion gain circuitry with buried channels |
FR3086799B1 (fr) * | 2018-09-27 | 2021-09-17 | Commissariat Energie Atomique | Capteur d'images rapide a regroupement de pixels |
CN109979955B (zh) * | 2019-04-03 | 2021-06-18 | 上海华力微电子有限公司 | 一种半导体结构及其制造方法 |
MX2022000057A (es) | 2019-06-28 | 2022-05-30 | Quantum Si Inc | Rechazo de trayectoria secundaria optica y electrica. |
KR20210013388A (ko) | 2019-07-24 | 2021-02-04 | 삼성전자주식회사 | 이미지 센서 |
BR112022008106A2 (pt) * | 2019-10-31 | 2022-07-19 | Quantum Si Inc | Pixel com drenagem aumentada |
KR20210053599A (ko) * | 2019-11-04 | 2021-05-12 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 및 그 제조 방법 |
WO2022054494A1 (ja) * | 2020-09-08 | 2022-03-17 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置 |
WO2023087289A1 (en) * | 2021-11-19 | 2023-05-25 | Huawei Technologies Co.,Ltd. | Solid-state imaging device and electronic apparatus |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005332925A (ja) * | 2004-05-19 | 2005-12-02 | Sony Corp | 固体撮像素子 |
JP2008047896A (ja) * | 2006-08-18 | 2008-02-28 | Dongbu Hitek Co Ltd | イメージセンサー及びその製造方法 |
JP2009038309A (ja) * | 2007-08-03 | 2009-02-19 | Sharp Corp | 固体撮像素子およびその製造方法、電子情報機器 |
JP2010016114A (ja) * | 2008-07-02 | 2010-01-21 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
JP2010118538A (ja) * | 2008-11-13 | 2010-05-27 | Toshiba Corp | 固体撮像装置 |
JP2011159756A (ja) * | 2010-01-29 | 2011-08-18 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
JP2013084742A (ja) * | 2011-10-07 | 2013-05-09 | Canon Inc | 光電変換装置および撮像システム |
JP2013149743A (ja) * | 2012-01-18 | 2013-08-01 | Canon Inc | 撮像装置および撮像システム |
JP2014165286A (ja) * | 2013-02-23 | 2014-09-08 | Nikon Corp | フォトダイオード、固体撮像素子及び撮像装置 |
JP2014204043A (ja) * | 2013-04-08 | 2014-10-27 | キヤノン株式会社 | 光電変換装置および撮像システム |
JP2015153772A (ja) * | 2014-02-10 | 2015-08-24 | 株式会社東芝 | 固体撮像装置 |
JP2016092035A (ja) * | 2014-10-29 | 2016-05-23 | 株式会社東芝 | 固体撮像装置及び固体撮像装置の製造方法 |
JP2016111082A (ja) * | 2014-12-03 | 2016-06-20 | ルネサスエレクトロニクス株式会社 | 撮像装置 |
JP2016178143A (ja) * | 2015-03-19 | 2016-10-06 | セイコーエプソン株式会社 | 固体撮像素子及びその製造方法 |
JP2016219857A (ja) * | 2015-05-14 | 2016-12-22 | ブリルニクスジャパン株式会社 | 固体撮像装置およびその駆動方法、電子機器 |
JP2017004985A (ja) * | 2013-11-08 | 2017-01-05 | パナソニックIpマネジメント株式会社 | 固体撮像装置 |
JP2017092149A (ja) * | 2015-11-05 | 2017-05-25 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1132252C (zh) * | 1995-05-29 | 2003-12-24 | 松下电器产业株式会社 | 固体摄象器件及其制造方法 |
JPH11274454A (ja) * | 1998-03-19 | 1999-10-08 | Canon Inc | 固体撮像装置及びその形成方法 |
JP4604296B2 (ja) * | 1999-02-09 | 2011-01-05 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
US7786543B2 (en) * | 2002-08-27 | 2010-08-31 | E-Phocus | CDS capable sensor with photon sensing layer on active pixel circuit |
US7122408B2 (en) * | 2003-06-16 | 2006-10-17 | Micron Technology, Inc. | Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation |
JP4391843B2 (ja) | 2004-02-06 | 2009-12-24 | オリンパス株式会社 | 固体撮像装置 |
JP4530747B2 (ja) * | 2004-07-16 | 2010-08-25 | 富士通セミコンダクター株式会社 | 固体撮像装置及びその製造方法 |
US7812381B2 (en) * | 2005-01-24 | 2010-10-12 | Samsung Electronics Co., Ltd. | Image sensor with light receiving region having different potential energy according to wavelength of light and electronic product employing the same |
JP4497366B2 (ja) * | 2005-02-04 | 2010-07-07 | 国立大学法人東北大学 | 光センサおよび固体撮像装置 |
US7888266B2 (en) * | 2008-06-26 | 2011-02-15 | International Business Machines Corporation | Band gap modulated optical sensor |
JP5682150B2 (ja) * | 2010-06-14 | 2015-03-11 | ソニー株式会社 | 固体撮像素子及びその製造方法、撮像装置 |
JP2012199489A (ja) * | 2011-03-23 | 2012-10-18 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 |
US9570489B2 (en) * | 2011-07-12 | 2017-02-14 | Sony Corporation | Solid state imaging device having impurity concentration on light receiving surface being greater or equal to that on opposing surface |
US8883544B2 (en) * | 2012-05-04 | 2014-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming an image device |
JP6186205B2 (ja) * | 2013-08-15 | 2017-08-23 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像装置 |
US9093573B2 (en) * | 2013-09-09 | 2015-07-28 | Semiconductor Components Industries, Llc | Image sensor including temperature sensor and electronic shutter function |
JP6355311B2 (ja) * | 2013-10-07 | 2018-07-11 | キヤノン株式会社 | 固体撮像装置、その製造方法及び撮像システム |
KR102268714B1 (ko) * | 2014-06-23 | 2021-06-28 | 삼성전자주식회사 | 이미지 센서 및 이의 제조 방법 |
JP6641114B2 (ja) * | 2015-07-29 | 2020-02-05 | キヤノン株式会社 | 固体撮像装置およびその製造方法 |
KR102437162B1 (ko) * | 2015-10-12 | 2022-08-29 | 삼성전자주식회사 | 이미지 센서 |
KR102466415B1 (ko) * | 2016-01-20 | 2022-11-15 | 삼성전자주식회사 | 이미지 센서 |
KR102589016B1 (ko) * | 2016-08-25 | 2023-10-16 | 삼성전자주식회사 | 반도체 소자 |
-
2017
- 2017-02-24 JP JP2017033802A patent/JP7121468B2/ja active Active
-
2018
- 2018-02-22 US US15/902,559 patent/US10332928B2/en active Active
- 2018-02-23 CN CN201810156029.7A patent/CN108511471B/zh active Active
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005332925A (ja) * | 2004-05-19 | 2005-12-02 | Sony Corp | 固体撮像素子 |
JP2008047896A (ja) * | 2006-08-18 | 2008-02-28 | Dongbu Hitek Co Ltd | イメージセンサー及びその製造方法 |
JP2009038309A (ja) * | 2007-08-03 | 2009-02-19 | Sharp Corp | 固体撮像素子およびその製造方法、電子情報機器 |
JP2010016114A (ja) * | 2008-07-02 | 2010-01-21 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
JP2010118538A (ja) * | 2008-11-13 | 2010-05-27 | Toshiba Corp | 固体撮像装置 |
JP2011159756A (ja) * | 2010-01-29 | 2011-08-18 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
JP2013084742A (ja) * | 2011-10-07 | 2013-05-09 | Canon Inc | 光電変換装置および撮像システム |
JP2013149743A (ja) * | 2012-01-18 | 2013-08-01 | Canon Inc | 撮像装置および撮像システム |
JP2014165286A (ja) * | 2013-02-23 | 2014-09-08 | Nikon Corp | フォトダイオード、固体撮像素子及び撮像装置 |
JP2014204043A (ja) * | 2013-04-08 | 2014-10-27 | キヤノン株式会社 | 光電変換装置および撮像システム |
JP2017004985A (ja) * | 2013-11-08 | 2017-01-05 | パナソニックIpマネジメント株式会社 | 固体撮像装置 |
JP2015153772A (ja) * | 2014-02-10 | 2015-08-24 | 株式会社東芝 | 固体撮像装置 |
JP2016092035A (ja) * | 2014-10-29 | 2016-05-23 | 株式会社東芝 | 固体撮像装置及び固体撮像装置の製造方法 |
JP2016111082A (ja) * | 2014-12-03 | 2016-06-20 | ルネサスエレクトロニクス株式会社 | 撮像装置 |
JP2016178143A (ja) * | 2015-03-19 | 2016-10-06 | セイコーエプソン株式会社 | 固体撮像素子及びその製造方法 |
JP2016219857A (ja) * | 2015-05-14 | 2016-12-22 | ブリルニクスジャパン株式会社 | 固体撮像装置およびその駆動方法、電子機器 |
JP2017092149A (ja) * | 2015-11-05 | 2017-05-25 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210399029A1 (en) * | 2018-11-06 | 2021-12-23 | Sony Semiconductor Solutions Corporation | Imaging element and electronic equipment |
Also Published As
Publication number | Publication date |
---|---|
CN108511471A (zh) | 2018-09-07 |
JP7121468B2 (ja) | 2022-08-18 |
US20180247969A1 (en) | 2018-08-30 |
US10332928B2 (en) | 2019-06-25 |
CN108511471B (zh) | 2022-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7121468B2 (ja) | 固体撮像装置、固体撮像装置の製造方法、および電子機器 | |
US11350044B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
JP6126666B2 (ja) | 固体撮像装置及び電子機器 | |
JP4499819B2 (ja) | 固体撮像装置 | |
KR102492853B1 (ko) | 촬상 장치 및 전자 기기 | |
US20170330906A1 (en) | Image sensors with symmetrical imaging pixels | |
KR100820520B1 (ko) | 고체촬상장치 | |
WO2006109683A1 (ja) | 光センサ、固体撮像装置、および固体撮像装置の動作方法 | |
JP2006217410A (ja) | 光センサおよび固体撮像装置 | |
JP2006245522A (ja) | 光センサ、固体撮像装置、および固体撮像装置の動作方法 | |
TWI725484B (zh) | 固態成像裝置,用於製造固態成像裝置的方法和電子設備 | |
US10319777B2 (en) | Pixel circuit | |
TWI750351B (zh) | 拍攝裝置 | |
KR20140099811A (ko) | 카메라 모듈, 고체 촬상 장치 및 고체 촬상 장치의 제조 방법 | |
JP2016115855A (ja) | 固体撮像装置 | |
JP2015061192A (ja) | 撮像装置、撮像方法、製造装置、製造方法、並びに電子機器 | |
JP2015035449A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
JP6029698B2 (ja) | 光電変換装置及びそれを用いた撮像システム | |
JP7316046B2 (ja) | 光電変換装置およびカメラ | |
JP2017139498A (ja) | 固体撮像装置、および電子機器 | |
WO2023087289A1 (en) | Solid-state imaging device and electronic apparatus | |
JP5701344B2 (ja) | 光電変換装置及びそれを用いた撮像システム | |
JP6682674B2 (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
JP2019114797A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
JP2013225704A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20171219 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20190920 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20210129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20210129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210414 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20210512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20210512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220706 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220805 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7121468 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |