JP6641114B2 - 固体撮像装置およびその製造方法 - Google Patents

固体撮像装置およびその製造方法 Download PDF

Info

Publication number
JP6641114B2
JP6641114B2 JP2015149813A JP2015149813A JP6641114B2 JP 6641114 B2 JP6641114 B2 JP 6641114B2 JP 2015149813 A JP2015149813 A JP 2015149813A JP 2015149813 A JP2015149813 A JP 2015149813A JP 6641114 B2 JP6641114 B2 JP 6641114B2
Authority
JP
Japan
Prior art keywords
region
charge
impurity
gate electrode
charge holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015149813A
Other languages
English (en)
Other versions
JP2017033996A5 (ja
JP2017033996A (ja
Inventor
崇史 三木
崇史 三木
小林　昌弘
昌弘 小林
裕介 大貫
裕介 大貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2015149813A priority Critical patent/JP6641114B2/ja
Priority to US15/208,860 priority patent/US9640570B2/en
Publication of JP2017033996A publication Critical patent/JP2017033996A/ja
Priority to US15/455,354 priority patent/US10032815B2/en
Publication of JP2017033996A5 publication Critical patent/JP2017033996A5/ja
Application granted granted Critical
Publication of JP6641114B2 publication Critical patent/JP6641114B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、固体撮像装置の製造方法に関する。
固体撮像装置は、半導体基板上に形成された複数の画素を備える。各画素は、例えば、光電変換により生じた電荷を蓄積する電荷蓄積領域と、電荷保持領域（フローティングディフュージョン）と、電荷蓄積領域から電荷保持領域に電荷を転送するトランジスタ等を含みうる。
固体撮像装置のなかには、画素間での電荷蓄積時間を互いに等しくするため、グローバル電子シャッタ機能を備えるものもある。このような固体撮像装置において、各画素は、例えば、電荷蓄積領域、第１電荷保持領域、第２電荷保持領域、第１トランジスタおよび第２トランジスタを含む。第１トランジスタは、電荷蓄積領域と第１電荷保持領域との間に配され、制御信号に応じて電荷蓄積領域から第１電荷保持領域に電荷を転送する。第２トランジスタは、第１電荷保持領域と第２電荷保持領域との間に配され、制御信号に応じて第１電荷保持領域から第２電荷保持領域に電荷を転送する。第１トランジスタは、複数の画素において一度に制御され（実質的に同じタイミングで制御され）、これにより、画素間での電荷蓄積時間を互いに等しくすることができる。その後、複数の画素を行単位で選択しながら第２トランジスタを制御し、各画素の第２電荷保持領域に転送された電荷の量に応じた信号を画素信号として順に読み出す。
即ち、上記グローバル電子シャッタ機能を備える固体撮像装置の例によると、画素間での電荷蓄積時間を互いに等しくするための第１の電荷転送と、それによって得られた電荷に基づく画素信号を読み出すための第２の電荷転送と、の２回の電荷転送が順に為される。
国際公開第１１／０４３４３２号公報
ところで、画素信号におけるノイズ成分を低減する技術の１つとして、電荷蓄積領域や第１電荷保持領域を埋め込み型にすることが知られている。例えば電荷蓄積領域に着目すると、該電荷蓄積領域と半導体基板の上面との間に、該電荷蓄積領域とは異なる導電型の不純物領域を形成することによって、該電荷蓄積領域を埋め込み型にすることができる。以下、この不純物領域を「埋め込み用不純物領域」と表現する。
ここで、第１トランジスタによる電荷の転送効率の低下を防ぐため、埋め込み用不純物領域は、第１トランジスタのゲート電極の直下には形成されないことが好ましい。具体的には、平面視（半導体基板の上面に対する平面視。以下、同様とする。）において、埋め込み用不純物領域とゲート電極とが互いに重ならない（埋め込み用不純物領域とゲート電極との間にギャップが存在する）とよい。このことは、第２トランジスタについても同様である。
特許文献１（例えば図６（ｄ）〜（ｆ））には、ゲート電極の側面にスペーサ（サイドスペーサ）を形成し、その後、ゲート電極およびスペーサをマスクとして用いて不純物を注入し、埋め込み用不純物領域を形成することが記載されている。この方法によると、埋め込み用不純物領域は、平面視において、埋め込み用不純物領域とゲート電極とが互いに重ならないように形成される。
一般に、スペーサは、該スペーサを形成するための部材を半導体基板およびゲート電極の上に形成した後にエッチバックすることにより形成され、スペーサには、例えば窒化シリコン等、ゲート絶縁膜よりも誘電率が大きいものが用いられうる。そのため、スペーサを形成することは、ゲート電極に付加される寄生容量の増大の原因になりうる。また、スペーサを形成することは、一般にトランジスタサイズのスケーリングを妨げる原因にもなりうる。これらのことから、埋め込み用不純物領域を、スペーサを用いないで形成するための新規な技術が求められる。
本発明の目的は、グローバル電子シャッタ機能を備える固体撮像装置において電荷蓄積領域等を埋め込み型にするための新規な技術を提供することにある。
本発明の一つの側面は固体撮像装置の製造方法にかかり、前記固体撮像装置の製造方法は、半導体基板に形成された第１導電型の電荷蓄積領域と、前記半導体基板に形成された前記第１導電型の第１電荷保持領域と、前記電荷蓄積領域から前記第１電荷保持領域に電荷を転送するための第１トランジスタと、前記半導体基板に形成された前記第１導電型の第２電荷保持領域と、前記第１電荷保持領域から前記第２電荷保持領域に電荷を転送するための第２トランジスタと、を備える固体撮像装置の製造方法であって、前記電荷蓄積領域の上に第１開口を有する第１レジストパターンを、前記半導体基板の上に形成する工程と、前記電荷蓄積領域が埋め込み型になるように、前記第１開口を介して第２導電型の第１不純物を注入する工程と、前記第１電荷保持領域の上に第２開口を有する第２レジストパターンを、前記半導体基板の上に形成する工程と、前記第１電荷保持領域が埋め込み型になるように、前記第２開口を介して前記第２導電型の第２不純物を注入する工程と、を有し、前記第１不純物を注入する工程では、前記半導体基板の上面の垂線に対して傾斜し、かつ、前記第１電荷保持領域側から前記電荷蓄積領域側に向かう第１方向に前記第１不純物を注入し、前記第２不純物を注入する工程では、前記垂線に対して傾斜し、かつ、前記第２電荷保持領域側から前記第１電荷保持領域側に向かう第２方向に前記第２不純物を注入し、前記半導体基板の上面に対する平面視において、前記第１開口は、前記第１トランジスタの第１ゲート電極の前記電荷蓄積領域の側の一部に重なっており、かつ、前記第２開口は、前記第２トランジスタの第２ゲート電極の前記第１電荷保持領域の側の一部に重なっており、前記第１不純物を注入する工程において、前記第１ゲート電極の前記電荷蓄積領域の側の側面にはサイドスペーサは形成されておらず、かつ、前記第２不純物を注入する工程において、前記第２ゲート電極の前記第１電荷保持領域の側の側面にはサイドスペーサは形成されていないことを特徴とする。
本発明によれば、電荷蓄積領域等を埋め込み型にするのに有利である。
固体撮像装置の構成例を説明するための図である。 画素の構造の例を説明するための図である。 固体撮像装置の製造方法の例を説明するための図である。 画素の構造の例を説明するための図である。 画素の構造の例を説明するための図である。 カメラの構成例を説明するための図である。
（固体撮像装置の構成例）
図１（ａ）は、固体撮像装置１００の構成例を示すブロック図である。固体撮像装置１００は、例えば、画素アレイＡＰＸと、駆動部ＤＲＶと、読出部ＲＯと、制御部ＣＮＴとを備える。図１（ｂ）は、画素アレイＡＰＸの構成例を示している。画素アレイＡＰＸは、複数の行および複数の列を形成するように配列された複数の画素ＰＸを含む。各画素ＰＸは、駆動部ＤＲＶからの信号（信号Ｓ＿ＳＥＬ等）を受けて行単位で制御され、駆動されうる。該駆動された画素ＰＸの信号は、その画素ＰＸが配された列に対応する列信号線Ｌを介して、読出部ＲＯにより画素信号として読み出されうる。制御部ＣＮＴは、クロック信号等の基準信号を受けて駆動部ＤＲＶおよび読出部ＲＯを制御し、また、撮像動作に用いられる不図示の他のユニットを制御する。
なお、ここでは理解を容易にするため、画素ＰＸが３行×３列で配列された画素アレイＡＰＸを示したが、これらの数はこの例に限られるものではない。
図１（ｃ）は、単位画素ＰＸの構成例を示している。画素ＰＸは、例えば、光電変換素子ＰＤ、第１保持部Ｃ１、第２保持部Ｃ２、並びに、ＭＯＳトランジスタＴ＿ＧＳ、Ｔ＿ＴＸ、Ｔ＿ＳＦ、Ｔ＿ＳＥＬ、Ｔ＿ＲＥＳ及びＴ＿ＯＦＤを含む。
光電変換素子ＰＤ（例えばフォトダイオード）では、光電変換によって電荷が発生して蓄積される。トランジスタＴ＿ＧＳは、第１の転送トランジスタであり、信号Ｓ＿ＧＳを受けて導通状態になり、光電変換素子ＰＤから保持部Ｃ１に電荷を転送する。トランジスタＴ＿ＴＸは、第２の転送トランジスタであり、信号Ｓ＿ＴＸを受けて導通状態になり、保持部Ｃ１から保持部Ｃ２に電荷を転送する。保持部Ｃ１及びＣ２のそれぞれは、半導体基板（例えばシリコン基板）に形成された不純物領域によって形成されうる。
トランジスタＴ＿ＳＦは、ソースフォロワ動作を行う増幅トランジスタであり、そのソースは、そのゲート電位（即ち、保持部Ｃ２の電荷量）に応じた電位になる。トランジスタＴ＿ＳＥＬは、選択トランジスタであり、信号Ｓ＿ＳＥＬを受けて導通状態になり、トランジスタＴ＿ＳＦのソース電位に応じた値の信号を画素信号として列信号線Ｌに出力する。
トランジスタＴ＿ＲＥＳは、リセットトランジスタであり、信号Ｓ＿ＲＥＳを受けて導通状態になり、保持部Ｃ２の電位を初期化する。トランジスタＴ＿ＯＦＤは、オーバーフロードレイン用のトランジスタであり、信号Ｓ＿ＯＦＤを受けて導通状態になり、光電変換素子ＰＤの電荷を排出する（即ち、光電変換素子ＰＤの電位を初期化する。）。
全ての画素ＰＸのトランジスタＴ＿ＧＳは一度に（略同時に）制御され、光電変換素子ＰＤから保持部Ｃ１に電荷が転送される。これにより、画素間での電荷蓄積時間を互いに実質的に等しくする。その後、行単位で、トランジスタＴ＿ＴＸが制御されて保持部Ｃ１から保持部Ｃ２に電荷が転送され、トランジスタＴ＿ＳＥＬが制御されて画素信号が出力される。このような構成例によると、グローバル電子シャッタ機能を備える固体撮像装置１００が実現されうる。
（画素構造の例）
図２（ａ）は、半導体基板（半導体基板ＳＵＢとする。）の上面に対する平面視における単位画素ＰＸのレイアウトを示す模式図である。図中において、半導体基板の上面と平行な一方向をＸ方向とし、半導体基板の上面と平行で且つＸ方向と交差する方向をＹ方向とし、Ｘ方向およびＹ方向により形成される面と垂直な方向をＺ方向とする。
電荷蓄積領域１１０は、光電変換素子ＰＤの一部を形成し、第１電荷保持領域１２０は、保持部Ｃ１の一部を形成し、また、第２電荷保持領域１３０は、保持部Ｃ２の一部を形成する。本例では、電荷蓄積領域１１０と電荷保持領域１２０とはＹ方向で隣り合い、それらの間には、トランジスタＴ＿ＧＳのゲート電極Ｇ＿ＧＳが配される。電荷保持領域１２０と電荷保持領域１３０とはＹ方向で隣り合い、それらの間には、トランジスタＴ＿ＴＸのゲート電極Ｇ＿ＴＸが配される。ゲート電極Ｇ＿ＧＳとゲート電極Ｇ＿ＴＸとはＸ方向で隣り合い、また、電荷蓄積領域１１０と電荷保持領域１３０とＸ方向で隣り合う。
電荷蓄積領域１１０とＸ方向で隣り合い且つ電荷保持領域１３０とＹ方向で隣り合う領域１４０には、その他のトランジスタＴ＿ＳＦ、Ｔ＿ＳＥＬ、Ｔ＿ＲＥＳ及びＴ＿ＯＦＤが配されうる。なお、上記各領域１１０〜１４０は、対応トランジスタにより、又は、ＳＴＩ等の素子分離部（不図示）により、互いに電気的に分離されている。
図２（ｂ）は、図２（ａ）のカットラインＡ１−Ａ２での画素ＰＸの断面構造を示す模式図である。図２（ｃ）は、図２（ａ）のカットラインＢ１−Ｂ２での画素ＰＸの断面構造を示す模式図である。
半導体基板ＳＵＢの上には、絶縁膜Ｆ１を介してゲート電極Ｇ＿ＧＳ及びＧ＿ＴＸが配されており、ゲート電極Ｇ＿ＧＳ及びＧ＿ＴＸは絶縁膜Ｆ２により覆われている。絶縁膜Ｆ１は、例えば酸化シリコンで構成され、ゲート絶縁膜に対応する。絶縁膜Ｆ２は、例えば窒化シリコンで構成され、例えば反射防止膜として作用しうる。
半導体基板ＳＵＢは、例えば、領域Ｒ１〜Ｒ９を含む。領域Ｒ１は、Ｎ型（第１導電型）の半導体領域である。領域Ｒ２は、領域Ｒ１の上、かつ、半導体基板ＳＵＢの表面から深い位置に形成されたＰ型（第２導電型）の半導体領域である。
領域Ｒ３は、領域Ｒ２の上に位置するＮ型のウェル領域であり、領域Ｒ３の中には、不純物領域Ｒ４及びＲ５が形成されている。領域Ｒ４は、Ｎ型の不純物領域であり、前述の電荷蓄積領域１１０に対応し、その正味のＮ型不純物濃度が領域Ｒ３の正味のＮ型不純物濃度よりも高くなるように形成されている。即ち、領域Ｒ２〜Ｒ４でのＰＮ接合によって前述の光電変換素子ＰＤが形成され、光電変換によって発生した電荷は領域Ｒ４に蓄積される。領域Ｒ５は、電荷蓄積領域１１０を埋め込み型にするためのＰ型の不純物領域である。
また、領域Ｒ６は、領域Ｒ２の上かつ領域Ｒ３の中に形成されたＰ型のウェル領域であり、領域Ｒ６の中には、不純物領域Ｒ７及びＲ８並びに不純物領域Ｒ９が形成されている。領域Ｒ７は、Ｎ型の不純物領域であり、前述の電荷保持領域１２０に対応する。領域Ｒ８は、電荷保持領域１２０を埋め込み型にするためのＰ型の不純物領域である。領域Ｒ９は、Ｎ型の不純物領域であり、前述の電荷保持領域１３０に対応する。
トランジスタＴ＿ＧＳによる電荷転送効率の低下を防ぐため、領域Ｒ５は、平面視において、領域Ｒ５とゲート電極Ｇ＿ＧＳとが互いに重ならない（領域Ｒ５とゲート電極Ｇ＿ＧＳとの間にギャップが存在する）ように形成されるとよい。同様に、トランジスタＴ＿ＴＸによる電荷転送効率の低下を防ぐため、領域Ｒ８は、平面視において、領域Ｒ８とゲート電極Ｇ＿ＴＸとが互いに重ならないように形成されるとよい。
（固体撮像装置の製造方法の例）
図３（ａ１）〜（ｉ１）及び（ａ２）〜（ｉ２）を参照しながら固体撮像装置１００の製造方法の例を述べる。固体撮像装置１００は、公知の半導体製造プロセスを用いて製造されうる。
図３（ａ１）〜（ｉ１）及び（ａ２）〜（ｉ２）は、各工程の様子を説明するための図である。図３（ａ１）〜（ｉ１）は、それぞれ、対応工程における構造であって図２（ｂ）に対応する構造を示す。図３（ａ２）〜（ｉ２）は、それぞれ、対応工程における構造であって図２（ｃ）に対応する構造を示す。また、図３（ａ１）及び（ａ２）は、互いに同じ工程における構造をそれぞれ示すものとし、図３（ｂ１）及び（ｂ２）以降についても同様とする。
図３（ａ１）及び（ａ２）の工程では、深い方の側から浅い方の側に向かって、Ｎ型領域Ｒ１、Ｐ型領域Ｒ２、Ｎ型領域Ｒ３が形成された半導体基板ＳＵＢを準備する。この工程は、例えば、Ｎ型の半導体基板に対してその表面から所定の深さの位置にＰ型不純物を注入し、その後、該注入によって形成されたＰ型の不純物領域より浅い位置にＮ型不純物を注入してＮ型ウェルを形成することによって為されてもよい。また、他の例では、この工程は、Ｎ型の半導体基板の上にＰ型の半導体部材をエピタキシャル成長させ、更にその上にＮ型の半導体部材をエピタキシャル成長させることによって為されてもよい。
なお、典型的には、Ｎ型不純物には、リン（Ｐ）、ヒ素（Ａｓ）等が用いられ、Ｐ型不純物には、ボロン（Ｂ）等が用いられ、これ以降の工程においても同様である。
図３（ｂ１）及び（ｂ２）の工程では、基板ＳＵＢの上にレジストパターンＲＰ１を形成し、その後、Ｐ型不純物を注入する。レジストパターンＲＰ１は開口ＯＰ１を有しており、開口ＯＰ１を介してＰ型不純物が注入され、Ｎ型領域Ｒ３の中にＰ型領域Ｒ６が形成される。本例では、図３（ｂ１）のＮ型領域Ｒ３の一部がＰ型にされ、図３（ｂ２）のＮ型領域Ｒ３の全部がＰ型にされて、領域Ｒ６が形成される。その後、レジストパターンＲＰ１を除去する。
図３（ｃ１）及び（ｃ２）の工程では、基板ＳＵＢの上にレジストパターンＲＰ２を形成し、その後、Ｎ型不純物を注入する。レジストパターンＲＰ２は開口ＯＰ２を有しており、開口ＯＰ２を介してＮ型不純物が注入され、領域Ｒ３の中にＮ型領域Ｒ４が形成される。本例では、図３（ｂ１）において、領域Ｒ６から離れた位置に領域Ｒ４が形成される。前述のとおり、領域Ｒ４は、電荷蓄積領域１１０に対応する。その後、レジストパターンＲＰ２を除去する。
図３（ｄ１）及び（ｄ２）の工程では、基板ＳＵＢの上にレジストパターンＲＰ３を形成し、その後、Ｎ型不純物を注入する。レジストパターンＲＰ３は開口ＯＰ３を有しており、開口ＯＰ３を介してＮ型不純物が注入され、Ｐ型領域Ｒ６の中にＮ型領域Ｒ７が形成される。前述のとおり、領域Ｒ７は、電荷保持領域１２０に対応する。その後、レジストパターンＲＰ３を除去する。
図３（ｅ１）及び（ｅ２）の工程では、半導体基板ＳＵＢの上に絶縁膜Ｆ１を形成し、更にその上に導電部材Ｇ０を形成する。絶縁膜Ｆ１は、例えば、酸化シリコンで構成され、半導体基板ＳＵＢに対する酸化処理により形成されうる。導電部材Ｇ０は、例えば、ポリシリコンで構成され、堆積法により形成されうる。
図３（ｆ１）及び（ｆ２）の工程では、導電部材Ｇ０をパターニングし、ゲート電極Ｇ＿ＧＳ及びＧ＿ＴＸを形成する。
図３（ｇ１）及び（ｇ２）の工程では、半導体基板ＳＵＢ並びにゲート電極Ｇ＿ＧＳ及びＧ＿ＴＸを覆うように、レジストパターンＲＰ４を形成し、その後、Ｎ型不純物を注入する。レジストパターンＲＰ４は開口ＯＰ４を有しており、開口ＯＰ４を介してＮ型不純物が注入され、Ｐ型領域Ｒ６の中にＮ型領域Ｒ９が形成される。本例では、図３（ｇ２）において、領域Ｒ７から離れた位置に領域Ｒ９が形成される。前述のとおり、領域Ｒ９は、電荷保持領域１３０に対応する。その後、レジストパターンＲＰ４を除去する。
図３（ｈ１）及び（ｈ２）の工程では、半導体基板ＳＵＢ並びにゲート電極Ｇ＿ＧＳ及びＧ＿ＴＸを覆うように、レジストパターンＲＰ５を形成し、その後、Ｐ型不純物を注入する。レジストパターンＲＰ５は開口ＯＰ５を有しており、開口ＯＰ５を介してＰ型不純物が注入され、Ｎ型領域Ｒ４の中にＰ型領域Ｒ５が形成される。前述のとおり、領域Ｒ５は、電荷蓄積領域１１０を埋め込み型にするための不純物領域である。その後、レジストパターンＲＰ５を除去する。
本工程では、レジストパターンＲＰ５は、開口ＯＰ５が、ゲート電極Ｇ＿ＧＳの上面の一部であって電荷蓄積領域１１０に対応する領域Ｒ４側の一部を露出するように形成される。即ち、平面視において、ゲート電極Ｇ＿ＧＳの領域Ｒ４側の一部と開口ＯＰ５とは重なっている。また、Ｐ型不純物は、半導体基板ＳＵＢの上面の垂線に対して傾斜した方向に注入される。該注入の方向（角度）は、本工程の間、半導体基板ＳＵＢに対して固定されており、即ち、Ｐ型不純物を注入している間、処理対象であるウエハと共に固定されている。該注入の方向は、形成されるべき領域Ｒ５からゲート電極Ｇ＿ＧＳの端までの距離と、ゲート電極Ｇ＿ＧＳの高さとに基づいて決定されればよい。この決定に際して、ゲート電極Ｇ＿ＧＳを覆う被膜が存在する場合には、該被膜の膜厚についても考慮されればよいし、及び／又は、注入されたＰ型不純物の熱拡散処理を行う場合には、その拡散距離についても考慮されればよい。本工程により、領域Ｒ５を、ゲート電極Ｇ＿ＧＳの端から離れた位置に形成することができる。また、領域Ｒ５の位置は、Ｐ型不純物の注入の方向を変えることによって調節することも可能である。
図３（ｉ１）及び（ｉ２）の工程では、半導体基板ＳＵＢ並びにゲート電極Ｇ＿ＧＳ及びＧ＿ＴＸを覆うように、レジストパターンＲＰ６を形成し、その後、Ｐ型不純物を注入する。レジストパターンＲＰ６は開口ＯＰ６を有しており、開口ＯＰ６を介してＰ型不純物が注入され、Ｎ型領域Ｒ７の中にＰ型領域Ｒ８が形成される。該Ｐ型不純物には、図３（ｈ１）及び（ｈ２）の工程で用いられたＰ型不純物と同じ元素が用いられてもよい。前述のとおり、領域Ｒ８は、電荷保持領域１２０を埋め込み型にするための不純物領域である。その後、レジストパターンＲＰ６を除去する。
ここで、開口ＯＰ６は、平面視において、ゲート電極Ｇ＿ＴＸの領域Ｒ７（電荷保持領域１２０に対応する領域）側の一部と重なっている。そして、本工程を、図３（ｈ１）及び（ｈ２）の工程と同様の手順で行うことにより、領域Ｒ８を、ゲート電極Ｇ＿ＴＸの端から離れた位置に形成することができる。本例では、本工程でのＰ型不純物の注入の方向を、その半導体基板ＳＵＢの上面と平行な成分が、図３（ｈ１）及び（ｈ２）の工程でのＰ型不純物の注入の方向のうちの半導体基板ＳＵＢの上面と平行な成分に対して逆向きになるように決定するとよい。
図３（ｉ１）及び（ｉ２）の工程の後、半導体基板ＳＵＢ並びにゲート電極Ｇ＿ＧＳ及びＧ＿ＴＸを覆う絶縁膜Ｆ２を形成することにより、前述の図２（ｂ）及び（ｃ）の構造が得られる。その後、該構造の上に配線構造を公知の手順で形成すればよい。
なお、ここでは説明を容易にするため省略したが、各工程では、又は、各工程の間に、所望の処理（例えば、洗浄処理、熱処理など）が必要に応じて為されてもよい。また、上述の工程の一部の順番は、必要に応じて変更されてもよい。
本製造方法によると、ゲート電極Ｇ＿ＧＳ等の側面にスペーサ（サイドスペーサ）を形成する工程を省略することができ、該スペーサを配置しないことによって、ゲート電極Ｇ＿ＧＳ等に付加されうる寄生容量を低減することができる。また、該スペーサを配置しないことにより、トランジスタＴ＿ＧＳ等をスケーリングするのにも有利である。よって、本製造方法によると、グローバル電子シャッタ機能を備える固体撮像装置１００において電荷蓄積領域１１０及び電荷保持領域１２０を埋め込み型にするのに有利である。
（第１の変形例）
図４は、第１の変形例として、単位画素ＰＸ０のレイアウトを、前述の図２（ａ）同様に示している。本例では、電荷蓄積領域１１０、電荷保持領域１２０及び１３０、ゲート電極Ｇ＿ＧＳ及びＧ＿ＴＸ、並びに、領域１４０を１つのグループとして、画素ＰＸ０は、２つのグループを有している。本例の構成は、例えば、位相差検出法に基づく焦点検出を行うための焦点検出画素に用いられうる。
図中では区別のため、一方のグループの構成要素には符号「ａ」を付し、他方のグループの構成要素には符号「ｂ」を付した。例えば、一方のグループについての電荷蓄積領域１１０を「電荷蓄積領域１１０ａ」と示し、他方のグループについての電荷蓄積領域１１０を「電荷蓄積領域１１０ｂ」と示す。
本例において、該２つのグループは互いに線対称の関係（ミラー対称）になるように構成されるとよい。該２つのグループがＸ方向で隣り合っている場合、電荷蓄積領域１１０ａと電荷蓄積領域１１０ｂとは、Ｘ方向で隣り合い、電荷保持領域１３０ａと電荷保持領域１３０ｂとの間に位置するとよい。このようなレイアウトによると、電荷蓄積領域１１０ａ及び電荷蓄積領域１１０ｂの双方の上に単一のマイクロレンズ１５０を形成することができる。
（第２の変形例）
図５は、第２の変形例として、Ｙ方向で互いに隣り合う２つの画素ＰＸ１及びＰＸ２のレイアウトを、前述の図２（ａ）同様に示している。ここでは画素ＰＸ１及びＰＸ２に着目しながら本例を述べるが、互いに隣り合う他の２つの画素についても同様である。
本例では、電荷蓄積領域１１０、電荷保持領域１２０、並びに、ゲート電極Ｇ＿ＧＳ及びＧ＿ＴＸは、単位画素ＰＸ１又はＰＸ２を形成している。図中では区別のため、画素ＰＸ１の構成要素には符号「＿１」を付し、画素ＰＸ２の構成要素には符号「＿２」を付した。例えば、電荷蓄積領域１１０については、画素ＰＸ１では「電荷蓄積領域１１０＿１」と示し、画素ＰＸ２では「電荷蓄積領域１１０＿２」と示す。また、２つの画素ＰＸ１及びＰＸ２は、それらの境界領域において電荷保持領域１３０＿１２及び領域１４０＿１２を共有している。
本例において、２つの画素ＰＸ１及びＰＸ２は互いに線対称の関係になるように構成されるとよい。具体的には、例えば、画素ＰＸ１に着目すると、電荷保持領域１２０＿１は、電荷保持領域１３０＿１２に対して、Ｙ方向と、それと交差する方向（図中においてＸ方向の反対方向）との双方にずれた位置に形成されている。そして、電荷蓄積領域１１０＿１は、電荷保持領域１２０＿１に対して、Ｙ方向とＸ方向との双方にずれた位置に形成されている。
上述の構成によると、前述の図３（ｈ１）及び（ｈ２）の工程では、Ｐ型不純物の注入の方向を、その半導体基板ＳＵＢの上面と平行な成分がＸ方向と略等しくなるようにするとよい。また、図３（ｉ１）及び（ｉ２）の工程では、Ｐ型不純物の注入の方向を、その半導体基板ＳＵＢの上面と平行な成分がＸ方向の反対方向と略等しくなるようにするとよい。即ち、平面視において、図３（ｈ１）及び（ｈ２）の工程でのＰ型不純物の注入の方向と、図３（ｉ１）及び（ｉ２）の工程でのＰ型不純物の注入の方向と、Ｘ方向とは、互いに略平行であればよい。
他の観点では、トランジスタＴ＿ＧＳによる電荷の転送方向と、図３（ｈ１）及び（ｈ２）の工程でのＰ型不純物の注入の方向とが、必ずしも互いに平行である必要はなく、該注入の方向は該転送方向の成分を含んでいればよい、とも言える。それにより、図３（ｈ１）及び（ｈ２）の工程の結果、電荷蓄積領域１１０を埋め込み型にするための不純物領域Ｒ５は、ゲート電極Ｇ＿ＧＳの端から離れた位置に形成される。トランジスタＴ＿ＴＸによる電荷の転送方向と、図３（ｉ１）及び（ｉ２）の工程でのＰ型不純物の注入の方向との関係についても同様である。
（その他）
以上では、いくつかの好適な実施例が示されたが、本発明がこれらに限られるものでないことは言うまでもなく、本発明の趣旨を逸脱しない範囲で、その一部が変更されてもよい。
図６は、以上の例で示された固体撮像装置１００が適用されたカメラの構成例を説明するための図である。カメラは、固体撮像装置１００の他、例えば、処理部２００、ＣＰＵ３００（又はプロセッサ）、操作部４００、光学系５００を具備する。また、カメラは、静止画や動画をユーザに表示するための表示部６００、それらのデータを記憶するためのメモリ７００をさらに具備しうる。固体撮像装置１００は、光学系５００を通過した光に基づいて画像データを生成する。該画像データは、処理部２００により所定の補正処理が為され、表示部６００やメモリ７００に出力される。また、ユーザにより操作部４００を介して入力された撮影条件に応じて、ＣＰＵ３００によって、各ユニットの設定情報が変更され、又は、各ユニットの制御方法が変更されうる。なお、カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。
１００：固体撮像装置、ＳＵＢ：半導体基板、１１０：電荷蓄積領域、１２０：第１電荷保持領域、１３０：第２電荷保持領域、Ｔ＿ＧＳ：第１トランジスタ、Ｔ＿ＴＸ：第２トランジスタ、Ｇ＿ＧＳ：第１ゲート電極、Ｇ＿ＴＸ：第２ゲート電極。

Claims (12)

  1. 半導体基板に形成された第１導電型の電荷蓄積領域と、
    前記半導体基板に形成された前記第１導電型の第１電荷保持領域と、
    前記電荷蓄積領域から前記第１電荷保持領域に電荷を転送するための第１トランジスタと、
    前記半導体基板に形成された前記第１導電型の第２電荷保持領域と、
    前記第１電荷保持領域から前記第２電荷保持領域に電荷を転送するための第２トランジスタと、を備える固体撮像装置の製造方法であって、
    前記電荷蓄積領域の上に第１開口を有する第１レジストパターンを、前記半導体基板の上に形成する工程と、
    前記電荷蓄積領域が埋め込み型になるように、前記第１開口を介して第２導電型の第１不純物を注入する工程と、
    前記第１電荷保持領域の上に第２開口を有する第２レジストパターンを、前記半導体基板の上に形成する工程と、
    前記第１電荷保持領域が埋め込み型になるように、前記第２開口を介して前記第２導電型の第２不純物を注入する工程と、
    を有し、
    前記第１不純物を注入する工程では、前記半導体基板の上面の垂線に対して傾斜し、かつ、前記第１電荷保持領域側から前記電荷蓄積領域側に向かう第１方向に前記第１不純物を注入し、
    前記第２不純物を注入する工程では、前記垂線に対して傾斜し、かつ、前記第２電荷保持領域側から前記第１電荷保持領域側に向かう第２方向に前記第２不純物を注入し、
    前記半導体基板の上面に対する平面視において、前記第１開口は、前記第１トランジスタの第１ゲート電極の前記電荷蓄積領域の側の一部に重なっており、かつ、前記第２開口は、前記第２トランジスタの第２ゲート電極の前記第１電荷保持領域の側の一部に重なっており、
    前記第１不純物を注入する工程において、前記第１ゲート電極の前記電荷蓄積領域の側の側面にはサイドスペーサは形成されておらず、かつ、前記第２不純物を注入する工程において、前記第２ゲート電極の前記第１電荷保持領域の側の側面にはサイドスペーサは形成されていない
    ことを特徴とする固体撮像装置の製造方法。
  2. 前記第１トランジスタによる前記電荷蓄積領域から前記第１電荷保持領域への電荷の転送の方向と、
    前記第２トランジスタによる前記第１電荷保持領域から前記第２電荷保持領域への電荷の転送の方向は互いに逆向きである
    ことを特徴とする請求項１に記載の固体撮像装置の製造方法。
  3. 前記第１方向と前記第２方向とは前記平面視において互いに離れる方向成分を含む
    ことを特徴とする請求項１または請求項２に記載の固体撮像装置の製造方法。
  4. 前記第１不純物を注入する工程では、前記電荷蓄積領域を埋め込み型にする前記第２導電型の第１不純物領域を、前記第１ゲート電極の前記電荷蓄積領域の側の端から離れた位置に形成し、
    前記第２不純物を注入する工程では、前記第１電荷保持領域を埋め込み型にする前記第２導電型の第２不純物領域を、前記第２ゲート電極の前記第１電荷保持領域の側の端から離れた位置に形成する
    ことを特徴とする請求項１から請求項３の何れか１項に記載の固体撮像装置の製造方法。
  5. 前記第２不純物を注入する工程では、前記第２不純物領域は、更に、前記第１ゲート電極の前記第１電荷保持領域の側の端から離れた位置に形成される
    ことを特徴とする請求項４に記載の固体撮像装置の製造方法。
  6. 前記第１不純物を注入する工程において、前記第１方向は、前記第１ゲート電極の前記電荷蓄積領域の側の端から該工程の後に形成されるべき前記第１不純物領域までの距離と、前記第１ゲート電極の高さとに基づいて決定され、
    前記第２不純物を注入する工程において、前記第２方向は、前記第２ゲート電極の前記第１電荷保持領域の側の端から該工程の後に形成されるべき前記第２不純物領域までの距離と、前記第２ゲート電極の高さとに基づいて決定される
    ことを特徴とする請求項４に記載の固体撮像装置の製造方法。
  7. 前記第１不純物を注入する工程では、前記第１不純物の注入を、該注入の対象物であるウエハであって前記半導体基板を含むウエハを前記第１方向に対して固定しながら行い、かつ、前記第２不純物を注入する工程では、前記第２不純物の注入を、前記ウエハを前記第２方向に対して固定しながら行う
    ことを特徴とする請求項１に記載の固体撮像装置の製造方法。
  8. 前記第１不純物および前記第２不純物には、同じ元素が用いられる
    ことを特徴とする請求項１に記載の固体撮像装置の製造方法。
  9. 前記固体撮像装置の製造方法は、前記第１レジストパターンを形成する工程の前に、前記電荷蓄積領域と、前記第１電荷保持領域と、前記第２電荷保持領域と、前記第１ゲート電極と、前記第２ゲート電極とを、
    前記電荷蓄積領域と前記第１電荷保持領域とが、前記第１ゲート電極を介して第３方向で互いに隣り合い、
    前記第１電荷保持領域と前記第２電荷保持領域とが、前記第２ゲート電極を介して前記第３方向で互いに隣り合い、
    前記第１ゲート電極と前記第２ゲート電極とが、前記第３方向と交差する第４方向で互いに隣り合い、
    前記電荷蓄積領域と前記第２電荷保持領域とが、前記第４方向で互いに隣り合う
    ように前記半導体基板に形成する工程をさらに有する
    ことを特徴とする請求項１に記載の固体撮像装置の製造方法。
  10. 前記第１方向の前記半導体基板の上面と平行な成分と、前記第２方向の該上面と平行な成分とは、互いに逆向きである
    ことを特徴とする請求項９に記載の固体撮像装置の製造方法。
  11. 前記電荷蓄積領域と、前記第１電荷保持領域と、前記第２電荷保持領域と、前記第１ゲート電極と、前記第２ゲート電極とを１つのグループとして、
    前記固体撮像装置は、前記グループを２つ有しており、
    前記電荷蓄積領域と前記第１電荷保持領域と前記第２電荷保持領域と前記第１ゲート電極と前記第２ゲート電極とを前記半導体基板に形成する工程では、前記２つのグループのそれぞれについての前記電荷蓄積領域、前記第１電荷保持領域、前記第２電荷保持領域、前記第１ゲート電極および前記第２ゲート電極を、前記２つのグループが互いに隣り合いながら線対称の関係になるように形成する
    ことを特徴とする請求項９に記載の固体撮像装置の製造方法。
  12. 前記電荷蓄積領域と前記第１電荷保持領域と前記第２電荷保持領域と前記第１ゲート電極と前記第２ゲート電極とを前記半導体基板に形成する工程では、前記２つのグループのうちの一方の前記電荷蓄積領域と、前記２つのグループのうちの他方の前記電荷蓄積領域とは、前記一方の前記第２電荷保持領域と、前記他方の前記第２電荷保持領域との間に形成され、
    前記固体撮像装置の製造方法は、前記第２不純物を注入する工程の後に、前記一方の前記電荷蓄積領域および前記他方の前記電荷蓄積領域の双方の上に単一のマイクロレンズを形成する工程をさらに有する
    ことを特徴とする請求項１１に記載の固体撮像装置の製造方法。
JP2015149813A 2015-07-29 2015-07-29 固体撮像装置およびその製造方法 Expired - Fee Related JP6641114B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015149813A JP6641114B2 (ja) 2015-07-29 2015-07-29 固体撮像装置およびその製造方法
US15/208,860 US9640570B2 (en) 2015-07-29 2016-07-13 Method of manufacturing solid-state image sensor
US15/455,354 US10032815B2 (en) 2015-07-29 2017-03-10 Solid-state image sensor and method of manufacturing solid-state image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015149813A JP6641114B2 (ja) 2015-07-29 2015-07-29 固体撮像装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2017033996A JP2017033996A (ja) 2017-02-09
JP2017033996A5 JP2017033996A5 (ja) 2018-08-30
JP6641114B2 true JP6641114B2 (ja) 2020-02-05

Family

ID=57882954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015149813A Expired - Fee Related JP6641114B2 (ja) 2015-07-29 2015-07-29 固体撮像装置およびその製造方法

Country Status (2)

Country Link
US (2) US9640570B2 (ja)
JP (1) JP6641114B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017054947A (ja) * 2015-09-10 2017-03-16 セイコーエプソン株式会社 固体撮像素子及びその製造方法、並びに、電子機器
JP7121468B2 (ja) * 2017-02-24 2022-08-18 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2019033195A (ja) 2017-08-09 2019-02-28 キヤノン株式会社 撮像装置の製造方法
US10477133B2 (en) * 2017-10-02 2019-11-12 Sony Semiconductor Solutions Corporation Solid-state imaging sensor and solid-state imaging device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160382A (ja) * 1991-12-05 1993-06-25 Mitsubishi Electric Corp 半導体装置の製造方法及び製造装置
JP4185807B2 (ja) * 2003-05-07 2008-11-26 キヤノン株式会社 Ｍｏｓ型固体撮像装置の製造方法
JP2005039219A (ja) * 2004-06-04 2005-02-10 Canon Inc 固体撮像装置
JP4518996B2 (ja) * 2005-04-22 2010-08-04 シャープ株式会社 固体撮像装置の製造方法および電子情報装置
JP2007053217A (ja) * 2005-08-18 2007-03-01 Renesas Technology Corp 固体撮像素子
JP2008010502A (ja) * 2006-06-27 2008-01-17 Nikon Corp 固体撮像装置、およびその製造方法
WO2011043432A1 (ja) * 2009-10-09 2011-04-14 国立大学法人静岡大学 半導体素子及び固体撮像装置
JP5241886B2 (ja) * 2011-05-30 2013-07-17 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP6008669B2 (ja) * 2012-09-19 2016-10-19 キヤノン株式会社 固体撮像素子およびその製造方法ならびにカメラ
US9231007B2 (en) * 2013-08-27 2016-01-05 Semiconductor Components Industries, Llc Image sensors operable in global shutter mode and having small pixels with high well capacity
US9591245B2 (en) * 2015-04-14 2017-03-07 Semiconductor Components Industries, Llc Image sensor pixels with adjustable body bias
US9768213B2 (en) 2015-06-03 2017-09-19 Canon Kabushiki Kaisha Solid-state image sensor and camera
KR102327846B1 (ko) * 2015-06-19 2021-11-18 삼성전자주식회사 빛 샘 방지를 위한 촬영 장치 및 그 촬영 장치의 이미지 센서

Also Published As

Publication number Publication date
US20170033145A1 (en) 2017-02-02
US9640570B2 (en) 2017-05-02
JP2017033996A (ja) 2017-02-09
US20170186790A1 (en) 2017-06-29
US10032815B2 (en) 2018-07-24

Similar Documents

Publication Publication Date Title
JP6641114B2 (ja) 固体撮像装置およびその製造方法
JP5406537B2 (ja) 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP5723094B2 (ja) 固体撮像装置およびカメラ
JP2010161236A (ja) 光電変換装置の製造方法
JP5036709B2 (ja) Ｃｍｏｓ能動画素センサの増幅器を共有した画素
US20050106773A1 (en) Single poly CMOS imager
KR20070034063A (ko) Ｃｍｏｓ 촬상 소자
US10062723B2 (en) Semiconductor device including a solid state imaging device
US9723232B2 (en) Solid-state image sensor
KR102162123B1 (ko) 고체 촬상 소자, 제조 방법, 및 전자 기기
US10096633B2 (en) Transistor and image sensor having the same
TW201926664A (zh) 圖像感測器及其製造方法
US20220384597A1 (en) Semiconductor device and semiconductor device manufacturing method, and image capturing device
US10276614B2 (en) Methods and apparatus for an image sensor with a multi-branch transistor
TWI584455B (zh) 具半島式接地點之互補式金屬氧化物半導體影像感測器與其製造方法
US20060226339A1 (en) CMOS image sensor and method of fabricating the same
CN105304657A (zh) 固体摄像装置及固体摄像装置的制造方法
CN103515405A (zh) 固态成像器件和电子设备
JP2008010502A (ja) 固体撮像装置、およびその製造方法
JP7411916B2 (ja) 撮像装置
CN113675225A (zh) 图像感测装置
JP2006310835A (ja) Ｃｍｏｓイメージセンサー及びその製造方法
JP5896776B2 (ja) 撮像装置、撮像システム、および撮像装置の製造方法。
US9735197B1 (en) Image sensor including a transfer transistor having a vertical channel and pixel transistors having thin film channels
JP6764234B2 (ja) 固体撮像装置及びカメラ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191227

R151 Written notification of patent or utility model registration

Ref document number: 6641114

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees