JP6764234B2 - 固体撮像装置及びカメラ - Google Patents

Description

本発明は、固体撮像装置及びカメラに関する。

固体撮像装置は、例えば複数の画素が配列された画素アレイを備えており、固体撮像装置のなかには、焦点検出を行うための焦点検出画素が画素アレイの中に配されたものもある。焦点検出画素は、例えば、一対の電荷蓄積領域と、フローティングディフュージョンと、光電変換により該一対の電荷蓄積領域に蓄積された電荷をそれぞれ該フローティングディフュージョンに転送する２つの転送トランジスタとを含みうる。

具体的には、光学素子（例えばマイクロレンズ等）を通過した光の一部に対応する電荷は一方の電荷蓄積領域に蓄積され、該光の他の一部に対応する電荷は他方の電荷蓄積領域に蓄積される。そして、一方の電荷蓄積領域での蓄積電荷量に応じた信号（第１信号）と、他方の電荷蓄積領域での蓄積電荷量に応じた信号（第２信号）とは、位相差検出法に基づく焦点検出を行うのに用いられる。第１信号および第２信号は、これらを加算することにより画素信号として処理され、画像データを形成するのにも用いられる。

特開２０１３−８４７４２号公報

ところで、画素への入射光量が十分に大きいことによって電荷蓄積領域での蓄積電荷が飽和した場合、その状態から更に光電変換により発生した電荷（以下、「過剰電荷」という。）は、該画素と隣接する他の画素に漏れてしまう可能性がある。

特許文献１には、各画素での一対の電荷蓄積領域の一方と他方との間のポテンシャル障壁を、隣接画素間でのポテンシャル障壁よりも低くした構造が開示されている。この構造によると、一方の電荷蓄積領域での蓄積電荷が飽和した場合に、他方の電荷蓄積領域で過剰電荷を受けることができる。そのため、過剰電荷の隣接画素への漏れを防ぐことができ、画像の品質の低下を防ぐことができる。

しかしながら、この構造によると、一対の電荷蓄積領域の一方と他方との間のポテンシャル障壁を低くしたことにより、該一方から該他方に過剰電荷が移動する際に、その一部がフローティングディフュージョンに漏れる可能性がある。

本発明の目的は、一対の電荷蓄積領域の一方から他方に移動する過剰電荷のフローティングディフュージョンへの漏れを防ぐのに有利な技術を提供することにある。

本発明の一つの側面は固体撮像装置にかかり、前記固体撮像装置は、半導体基板上に配された複数の画素を備える固体撮像装置であって、各画素は、前記半導体基板の上面に対する平面視において、光電変換により生じた電荷を蓄積するための第１導電型の第１不純物領域と、前記第１不純物領域から第１方向にずれた位置に形成され、光電変換により生じた電荷を蓄積するための前記第１導電型の第２不純物領域と、前記第１不純物領域と前記第２不純物領域との間に形成された第２導電型の第３不純物領域と、前記第３不純物領域から前記第１方向と交差する第２方向にずれた位置に形成された前記第１導電型の第４不純物領域と、前記第１不純物領域と前記第４不純物領域との間に配され、前記第１不純物領域から前記第４不純物領域に電荷を転送するためのトランジスタの第１ゲート電極と、前記第２不純物領域と前記第４不純物領域との間に配され、前記第２不純物領域から前記第４不純物領域に電荷を転送するためのトランジスタの第２ゲート電極と、前記第１ゲート電極と前記第２ゲート電極との間かつ前記第３不純物領域と前記第４不純物領域との間に形成された前記第２導電型の第５不純物領域と、を含み、前記第５不純物領域の前記第２導電型の不純物の濃度は、前記第３不純物領域の前記第２導電型の不純物の濃度よりも高く、平面視で、前記第５不純物領域の一部は、前記第１不純物領域の前記第４不純物領域側の端および前記第２不純物領域の前記第４不純物領域側の端よりも前記第４不純物領域に位置していることを特徴とする。

本発明によれば、一対の電荷蓄積領域の一方から他方に移動する過剰電荷のフローティングディフュージョンへの漏れを防ぐことができる。

単位画素の構成例を説明するための図である。 画素の構造の例を説明するための図である。 ポテンシャル分布の例を説明するための図である。 参考例における画素の構造およびポテンシャル分布の例を説明するための図である。 ポテンシャル分布の例を説明するための図である。 画素の構造の例を説明するための図である。 固体撮像装置の製造方法の例の一部を説明するための図である。 画素の構造の例を説明するための図である。 画素の構造の例を説明するための図である。 固体撮像装置の製造方法の例の一部を説明するための図である。 撮像システムの構成例を説明するための図である。 画素の構造の例を説明するための図である。

固体撮像装置は、半導体基板上に配された複数の画素を備える。該複数の画素は、例えば複数の行および複数の列を形成するように配列されうる。該複数の画素は、例えば、撮像機能および焦点検出機能の双方を備える画素を含みうるが、撮像専用の画素をさらに含んでもよいし、焦点検出専用の画素をさらに含んでもよい。

図１は、単位画素ＰＸの回路構成例を示している。画素ＰＸは、第１光電変換部ＰＤ１と、第２光電変換部ＰＤ１と、第１転送トランジスタＴＸ１と、第２転送トランジスタＴＸ２と、増幅トランジスタＳＦと、選択トランジスタＳＥＬと、リセットトランジスタＲＥＳとを含む。

光電変換部ＰＤ１には、例えばフォトダイオード等の光電変換素子が用いられる。転送トランジスタＴＸ１のゲート端子に供給される制御信号が活性化されると、光電変換部ＰＤ１で発生し蓄積された電荷が、転送トランジスタＴＸ１によって、フローティングディフュージョンＦＤに転送される。光電変換部ＰＤ２および転送トランジスタＴＸ２についても同様である。

増幅トランジスタＳＦのソース電位は、フローティングディフュージョンＦＤに転送された電荷量に応じて変化する。選択トランジスタＳＥＬのゲート端子に供給される制御信号が活性化されると、選択トランジスタＳＥＬは、増幅トランジスタＳＦのソース電位に応じた信号を信号線Ｌに出力する。また、リセットトランジスタＲＥＳのゲート端子に供給される制御信号が活性化されると、リセットトランジスタＲＥＳはフローティングディフュージョンＦＤの電位をリセットする。

ここでは、各トランジスタＴＸ１等にはＮＭＯＳトランジスタが用いられた態様を示したが、ＰＭＯＳトランジスタが用いられてもよい。上記回路構成を例として、以下、いくつかの画素構造の例を述べる。

（第１実施形態）
図２（ａ）〜（ｄ）は、第１実施形態に係る画素ＰＸの構造の例を示している。ここでは、理解を容易にするため、Ｘ方向（第１方向）で互いに隣り合う２つの画素ＰＸ（それぞれ、「画素ＰＸ１」、「画素ＰＸ２」とする。）を用いて述べる。

図２（ａ）は、半導体基板の上面に対する平面視（以下、単に「平面視」という。）におけるレイアウト図を示し、図を見やすくするため、半導体基板に形成された各素子を構成する部分または領域が図示されている。画素ＰＸ１は、例えば、Ｎ型（第１導電型）の第１不純物領域Ｒ１と、Ｎ型の第２不純物領域Ｒ２と、Ｐ型（第２導電型）の第３不純物領域Ｒ３と、Ｎ型の第４不純物領域Ｒ４と、Ｐ型の第５不純物領域Ｒ５と、第１ゲート電極Ｇ１と、第２ゲート電極Ｇ２とを含む。

不純物領域Ｒ１は、図１で例示された光電変換部ＰＤ１の一部を構成し、光電変換により生じた電荷を蓄積する電荷蓄積領域である。不純物領域Ｒ２は、不純物領域Ｒ１からＸ方向にずれた位置に形成されており、図１で例示された光電変換部ＰＤ２の一部を構成し、光電変換により生じた電荷を蓄積する電荷蓄積領域である。不純物領域Ｒ３は、不純物領域Ｒ１と不純物領域Ｒ２との間に形成され、これらを電気的に分離するための分離領域である。不純物領域Ｒ４は、不純物領域Ｒ３からＸ方向と交差するＹ方向（第２方向）にずれた位置に形成されており、図１で例示されたフローティングディフュージョンＦＤである。

ゲート電極Ｇ１は、不純物領域Ｒ１と不純物領域Ｒ４との間に配され、図１で例示されたトランジスタＴＸ１のゲート電極である。また、ゲート電極Ｇ２は、不純物領域Ｒ２と不純物領域Ｒ４との間に配され、図１で例示されたトランジスタＴＸ２のゲート電極である。不純物領域Ｒ４は、Ｙ方向において、不純物領域Ｒ１及びＲ２の双方と重なるように形成されてもよく、ゲート電極Ｇ１及びＧ２はＸ方向およびＹ方向に沿った矩形形状に形成されてもよい。

不純物領域Ｒ５は、ゲート電極Ｇ１とゲート電極Ｇ２との間かつ不純物領域Ｒ３と不純物領域Ｒ４との間に形成される。詳細は後述するが、不純物領域Ｒ５は、不純物領域Ｒ１及びＲ２のそれぞれからフローティングディフュージョンＦＤへの電荷の漏れを防ぐための分離領域であり、不純物領域Ｒ５のＰ型不純物濃度は、不純物領域Ｒ３のＰ型不純物濃度よりも高い。なお、Ｐ型不純物濃度は、対象領域におけるＰ型の不純物の正味の濃度を指し、該領域はＮ型の不純物を含んでいてもよい。Ｎ型不純物濃度についても同様である。

また、画素ＰＸ１は、Ｘ方向における両端に形成されたＰ型の第６不純物領域Ｒ６をさらに含みうる。即ち、不純物領域Ｒ６は、Ｘ方向で互いに隣り合う２画素を分離するための画素分離領域であり、不純物領域Ｒ１の不純物領域Ｒ２に対して反対側に形成された第１部分と、不純物領域Ｒ２の不純物領域Ｒ１に対して反対側に形成された第２部分とを含む。これにより、上記隣り合う２画素（ここでは画素ＰＸ１と画素ＰＸ２と）は互いに電気的に分離されうる。ここで、不純物領域Ｒ３のＰ型不純物濃度は、不純物領域Ｒ６のＰ型不純物濃度よりも低い。換言すると、不純物領域Ｒ１及びＲ２での蓄積電荷に対する不純物領域Ｒ３のポテンシャル障壁は、該電荷に対する不純物領域Ｒ６のポテンシャル障壁よりも低い。これにより、例えば、画素ＰＸ１の不純物領域Ｒ２で蓄積電荷が飽和した場合、過剰電荷は画素ＰＸ２に漏れずに、画素ＰＸ１の不純物領域Ｒ１で該過剰電荷を受けることができる。

また、画素ＰＸ１は、Ｙ方向における両端に形成された絶縁性の素子分離部ＦＬＤをさらに含みうる。素子分離部ＦＬＤは、例えば酸化シリコンで構成されればよい。これにより、Ｙ方向で互いに隣り合う２画素（例えば、画素ＰＸ１と、それとＹ方向で隣り合う不図示の他の画素と）は互いに電気的に分離されうる。なお、図中において、素子分離部ＦＬＤおよび不純物領域Ｒ６によって区画される領域は、活性領域として太線で図示されている。本例ではＳＴＩ構造のものを素子分離部ＦＬＤとして例示したが、素子分離部ＦＬＤは、これに限られず、例えばＬＯＣＯＳ法で形成された構造をとってもよい。

ここでは、説明を容易にするため、トランジスタＳＦ、ＳＥＬ及びＲＥＳを構成する部分ないし領域を不図示とした。以上では画素ＰＸ１について述べたが、画素ＰＸ２についても同様である。画素ＰＸ１及びＰＸ２の構造は、上述の例に限られるものではなく、他の公知の技術が適用されてもよい。例えば、電荷蓄積領域（不純物領域Ｒ１及びＲ２）は所謂「埋め込み型」で形成されてもよく、即ち、半導体基板の表面と不純物領域Ｒ１及びＲ２のそれぞれとの間にはＰ型高濃度不純物領域が配されてもよい。

図２（ｂ）は、図２（ａ）からゲート電極Ｇ１及びＧ２を不図示としたものである。本例では、ゲート電極Ｇ１及びＧ２の直下の半導体領域はＮ型であり、ゲート電極Ｇ１及びＧ２に負バイアスを印加することによってトランジスタＴＸ１及びＴＸ２をそれぞれ非導通状態にすることができる。なお、画素構成は本例に限られるものではなく、ゲート電極Ｇ１及びＧ２に０［Ｖ］を印加することによってトランジスタＴＸ１及びＴＸ２がそれぞれ非導通状態になるように構成されてもよい。

図２（ｃ）は、図２（ａ）のカットラインＡ１−Ａ２での断面構造を示している。図２（ｄ）は、図２（ａ）のカットラインＢ１−Ｂ２での断面構造を示している。上述の各不純物領域Ｒ１等は、Ｐ型ウエルＷＬに注入法等により形成されればよい。

図３（ａ）は、画素ＰＸ１及びＰＸ２のレイアウト図（図２（ａ）同様）を示している。図３（ｂ）は、図３（ａ）のカットラインＣ１〜Ｃ６での半導体基板表面のポテンシャル分布であって、トランジスタＴＸ１及びＴＸ２が非導通状態のときのポテンシャル分布を示している。点Ｃ１は、画素ＰＸ１の不純物領域Ｒ４（即ち、フローティングディフュージョンＦＤ）に対応する。点Ｃ２は、画素ＰＸ１の不純物領域Ｒ５に対応する。点Ｃ３は、画素ＰＸ１のゲート電極Ｇ１の直下の領域（トランジスタＴＸ１のチャネルが形成される領域）に対応する。点Ｃ４は、画素ＰＸ１の不純物領域Ｒ３に対応する。点Ｃ５は、不純物領域Ｒ６（画素ＰＸ１と画素ＰＸ２との間の画素分離領域）に対応し、点Ｃ５でのポテンシャル障壁は点Ｃ４でのポテンシャル障壁よりも高くなっている。また、点Ｃ６は、画素ＰＸ２の不純物領域Ｒ１（即ち、光電変換部ＰＤ１の一部）に対応する。

図３（ｂ）によると、点Ｃ３でのポテンシャル障壁が点Ｃ４でのポテンシャル障壁よりも高くなっていると共に、点Ｃ２でのポテンシャル障壁が点Ｃ４でのポテンシャル障壁よりも高くなっている。これにより、トランジスタＴＸ１及びＴＸ２が非導通状態の下で不純物領域Ｒ１及びＲ２の一方での蓄積電荷が飽和した場合に、過剰電荷が不純物領域Ｒ４に漏れることを防ぐことができる。即ち、不純物領域Ｒ３と不純物領域Ｒ４との間にポテンシャル障壁の高い不純物領域Ｒ５が形成されている。そのため、不純物領域Ｒ１又はＲ２で蓄積電荷が飽和した場合に、過剰電荷が不純物領域Ｒ１又はＲ２から不純物領域Ｒ３を通って不純物領域Ｒ４に漏れることを防ぐことができる。

図４（ａ）〜（ｅ）は、参考例として、Ｘ方向で互いに隣り合う画素ＰＸ１ＲＦおよび画素ＰＸ２ＲＦについてのレイアウト図、断面構造、ポテンシャル分布等を示している。画素ＰＸ１ＲＦ及びＰＸ２ＲＦは、不純物領域Ｒ５を含まないことを除いて、上述の画素ＰＸ１及び画素ＰＸ２と同様の構造をとる。図４（ａ）は図２（ａ）に対応し、図４（ｂ）は図２（ｂ）に対応し、図４（ｃ）は図２（ｃ）に対応し、図４（ｄ）は図３（ａ）に対応し、図４（ｅ）は図３（ｂ）に対応する。

上記参考例によると、例えば画素ＰＸ１ＲＦでは、不純物領域Ｒ３と不純物領域Ｒ４との間に不純物領域Ｒ５が形成されていないため、点Ｃ２でのポテンシャル障壁と点Ｃ４でのポテンシャル障壁とは略等しい。そのため、トランジスタＴＸ１及びＴＸ２が非導通状態の下で不純物領域Ｒ１及びＲ２の一方での蓄積電荷が飽和した場合に、過剰電荷が不純物領域Ｒ４に漏れる可能性がある。

例えば、不純物領域Ｒ１で蓄積電荷が飽和した場合には、過剰電荷の一部が不純物領域Ｒ１から不純物領域Ｒ３を経由して不純物領域Ｒ２に移動する一方で、該過剰電荷の他の一部が不純物領域Ｒ１から不純物領域Ｒ３を経由して不純物領域Ｒ４に漏れうる。このことについて、ある事例では、トランジスタＴＸ１による不純物領域Ｒ１から不純物領域Ｒ４（フローティングディフュージョンＦＤ）への蓄積電荷（飽和電荷）の転送が十分に為されない可能性がある（画素信号のダイナミックレンジが小さくなる。）。他の事例では、不純物領域Ｒ４（フローティングディフュージョンＦＤ）がトランジスタＲＥＳによりリセットされた場合には信号成分の一部が消失してしまう。また、他の事例では、例えば相関二重サンプリング（ＣＤＳ）法を行う場合には、ノイズ成分ないしオフセット成分が変わった結果、信号成分が適切に得られなくなる可能性がある。

これに対して本実施形態によると、上述のとおり、不純物領域Ｒ１又はＲ２で蓄積電荷が飽和した場合に、不純物領域Ｒ５により、過剰電荷が不純物領域Ｒ１又はＲ２から不純物領域Ｒ３を通って不純物領域Ｒ４に漏れることを防ぐことができる。

図５に例示されるように、例えば、不純物領域Ｒ５のＰ型不純物濃度をさらに高くして、点Ｃ２でのポテンシャル障壁を点Ｃ３でのポテンシャル障壁よりも高くしてもよい。この場合、ゲート電極Ｇ１の直下の領域でのポテンシャルが高濃度の不純物領域Ｒ５からの電界の影響を受けて、点Ｃ３でのポテンシャルが、図３（ｂ）の例での点Ｃ３でのポテンシャルよりも高くなりうる。このことは、トランジスタＴＸ１の閾値電圧を高くすることと等価である。この例によると、不純物領域Ｒ３を経由した過剰電荷の不純物領域Ｒ４への漏れを更に低減すると共に、トランジスタＴＸ１でのリーク量を低減することも可能である。なお、トランジスタＴＸ１を導通状態にする場合には、活性化電圧の値を調整してもよい。また、このことは、トランジスタＴＸ２ないしゲート電極Ｇ２についても同様である。

図６（ａ）は、画素ＰＸ１及びＰＸ２のレイアウト図（図２（ａ）同様）を示している。図６（ｂ）は、図６（ａ）のカットラインＤ１−Ｄ２での断面構造を示している。不純物領域Ｒ５は、少なくとも不純物領域Ｒ４より深く形成されるとよい。本例では、不純物領域Ｒ５は、その底面が、不純物領域Ｒ４の底面よりも深く且つ不純物領域Ｒ２の底面よりも浅くなるように形成されている。

不純物領域の「底面」は、該不純物領域と、該不純物領域の下に位置する他の領域との境界面を指す。該不純物領域の導電型と該他の領域の導電型とが互いに異なる場合には、例えば、導電型が変わる位置を境界面として底面が特定されてもよい。また、該不純物領域の導電型と該他の領域の導電型とが同じ場合には、例えば、これらの間における支配的な不純物の種類が変わる位置を境界面として底面が特定されてもよい。他の例では、それらの間における正味の不純物濃度が例えば２桁またはそれ以上変わる位置を境界面として底面が特定されてもよい。

ここで、電荷は、不純物濃度が特に大きい領域に蓄積されやすい。そのため、半導体基板の表面からの深さ方向において、不純物領域Ｒ５の不純物濃度のピーク位置は、不純物領域Ｒ２の不純物濃度のピーク位置と、不純物領域Ｒ４の不純物濃度のピーク位置との間に位置するとよい。これにより、不純物領域Ｒ２から不純物領域Ｒ４への過剰電荷の漏れを効果的に妨げることができる。

他の実施形態では、不純物領域Ｒ５は、その底面が、不純物領域Ｒ２の底面と同じ深さ又はそれよりも深くなるように形成されてもよい。これにより、不純物領域Ｒ２のうちの比較的深い部分から不純物領域Ｒ４への過剰電荷の漏れを防ぐことも可能である。

なお、ここでは、カットラインＤ１−Ｄ２での断面構造を参照しながら、不純物領域Ｒ５の不純物領域Ｒ２との位置関係を述べたが、不純物領域Ｒ１との位置関係についても同様である。他の実施形態では、不純物領域Ｒ１及びＲ２の一方について上述の位置関係を満たしてもよい。

上述の画素ＰＸ１等を備える固体撮像装置は、公知の半導体製造技術を用いて製造されうる。図７（ａ１）〜（ａ４）及び（ｂ１）〜（ｂ４）は、本固体撮像装置の製造方法における不純物領域Ｒ５を形成する工程の一例を示している。図７（ａ１）〜（ａ４）のそれぞれは、各工程における単位画素ＰＸ１のレイアウト図を示している。図７（ｂ１）〜（ｂ４）は、図７（ａ１）〜（ａ４）のカットラインＥ１−Ｅ２での断面構造をそれぞれ示している。

図７（ａ１）は、ウエルＷＬに不純物領域Ｒ３を形成した後の状態の単位画素ＰＸ１のレイアウト図を示している。図７（ａ１）及び（ｂ１）の工程では、半導体基板上に、不純物領域Ｒ５を形成するべき領域の上に開口ＯＰ１を有するレジストパターンＰＲ１を形成する。次に、図７（ａ２）及び（ｂ２）の工程では、開口ＯＰ１を介してウエルＷＬに不純物を注入し、不純物領域Ｒ５を形成する。その後、レジストパターンＰＲ１を除去し、図７（ａ３）及び（ｂ３）の工程では、同様の手順で、他のレジストパターンを用いてウエルＷＬに不純物領域Ｒ１及びＲ２を形成する。最後に、図７（ａ４）及び（ｂ４）の工程では、半導体基板上にゲート電極Ｇ１及びＧ２を形成する。

なお、例えば、Ｐ型不純物にはボロン（Ｂ）が用いられ、Ｎ型不純物にはリン（Ｐ）やヒ素（Ａｓ）が用いられればよい。例えば、ウエルＷＬおよび不純物領域Ｒ５はボロンの注入により形成され、不純物領域Ｒ１及びＲ２はヒ素の注入により形成されうる。また、ゲート電極Ｇ１及びＧ２には、例えばポリシリコンが用いられればよい。その他、説明を省略したが、上述の各工程の間には、適宜、熱処理や洗浄処理等のウエハ処理工程が挿入されてもよい。

不純物領域Ｒ５の形成方法は、上述の例に限られるものではなく、例えば、ゲート電極Ｇ１及びＧ２を形成した後に不純物領域Ｒ５を形成してもよい。この方法によると、ゲート電極Ｇ１及びＧ２を形成する際の熱処理による不純物領域Ｒ５への影響（不純物が熱拡散してしまうこと等）を防ぐことができる。

（変形例）
上述のとおり、本実施形態では、電荷蓄積領域（不純物領域Ｒ１及びＲ２）は埋め込み型で構成されてもよい。以下、埋め込み型の構成を採用した場合について説明する。

図１２（ａ）は、平面視において、Ｘ方向で互いに隣り合う２つの画素ＰＸ１及びＰＸ２のレイアウト図を示したものである。図１２（ｂ）は、図１２（ａ）のカットラインＦ１−Ｆ２での断面構造を示している。

Ｎ型の第２不純物領域Ｒ２と、半導体基板の表面との間には、Ｐ型の第８不純物領域Ｒ８が設けられている。また、第８不純物領域Ｒ８は、Ｐ型の第３不純物領域Ｒ３と、半導体基板の表面との間にも設けられている。この第８不純物領域Ｒ８によって、埋め込み型の光電変換部が形成されている。前述のとおり、第５不純物領域Ｒ５の不純物の濃度は、第３不純物領域Ｒ３の不純物の濃度よりも高い。

図１２（ｂ）に示されるように、第８不純物領域Ｒ８は、Ｐ型の第５不純物領域Ｒ５と、半導体基板の表面との間には設けられなくてもよいが、他の例では、第５不純物領域Ｒ５と、半導体基板の表面との間に設けられてもよい。第５不純物領域Ｒ５の不純物の濃度は、第８不純物領域Ｒ８の不純物の濃度よりも低い。

上記各半導体領域Ｒ３、Ｒ５及びＲ８の位置（半導体基板の深さ方向における位置）は、半導体基板の深い方の側から表面側に向かって、第３不純物領域Ｒ３、第５不純物領域Ｒ５、第８不純物領域Ｒ８の順になっている。なお、各半導体領域Ｒ３、Ｒ５及びＲ８の位置は、例えば不純物濃度のピーク位置で決められてもよい。また、この例では、各半導体領域Ｒ３、Ｒ５及びＲ８のうち、第８不純物領域Ｒ８の不純物濃度が最も高く、次に第５不純物領域Ｒ５の不純物濃度が高く、第３不純物領域Ｒ３の不純物濃度が最も低く設定されうる。

（第２実施形態）
図８（ａ）及び（ｂ）を参照しながら第２実施形態を述べる。図８（ａ）は、平面視においてＸ方向で互いに隣り合う２つの画素ＰＸ（それぞれ「画素ＰＸ３」、「画素ＰＸ４」とする。）のレイアウト図を示している。図８（ｂ）は、図８（ａ）のカットラインＤ１−Ｄ２での断面構造を示している。

本実施形態は、主に、図８（ａ）に例示されるように、平面視において活性領域の外縁に沿ってＰ型の第７不純物領域Ｒ７が形成されているという点で前述の第１実施形態と異なる。不純物領域Ｒ７は、活性領域と素子分離部ＦＬＤとの境界およびその近傍に形成されているとよい。これにより、図８（ｂ）に例示されるように、該境界における界面トラップに起因する暗電流の不純物領域Ｒ２への影響を抑制することができる。よって、光電変換部ＰＤ２での光電変換によって生じた電荷は適切に不純物領域Ｒ２に蓄積されうる。このことは、光電変換部ＰＤ１ないし不純物領域Ｒ１についても同様である。

不純物領域Ｒ７は、不純物領域Ｒ５を形成するための注入工程において、不純物領域Ｒ５と共に形成されてもよい。この場合、半導体基板の表面からの深さ方向において、不純物領域Ｒ５の不純物濃度プロファイルと不純物領域Ｒ７の不純物濃度プロファイルとは、互いに等しいとも言える。

図９（ａ）は、応用例として、平面視においてＸ方向で互いに隣り合う２つの画素ＰＸ（それぞれ「画素ＰＸ５」、「画素ＰＸ６」とする。）のレイアウト図を示している。図９（ｂ）は、図９（ａ）のカットラインＤ１−Ｄ２での断面構造を示している。この例では、不純物領域Ｒ５より深い位置に不純物領域Ｒ５と接するようにＰ型の不純物領域Ｒ５ｄが形成され、不純物領域Ｒ７より深い位置に不純物領域Ｒ７と接するようにＰ型の不純物領域Ｒ７ｄが形成される。不純物領域Ｒ５ｄと不純物領域Ｒ７ｄとは、一回の不純物注入工程によって共に形成されてもよい。

他の観点では、不純物領域Ｒ５及びＲ７は、それらの底面が不純物領域Ｒ２の底面と同じ深さ又はそれよりも深くなるように、注入エネルギーが互いに異なる２回以上の不純物注入を行うことによって形成されてもよい。

この例では、半導体基板の表面からの深さ方向において、不純物領域Ｒ２の不純物濃度のピーク位置が、不純物領域Ｒ７の不純物濃度のピーク位置と、不純物領域Ｒ７ｄの不純物濃度のピーク位置との間に位置するとよい。これにより、活性領域と素子分離部ＦＬＤとの境界における界面トラップに起因する暗電流の不純物領域Ｒ２への影響をより効果的に抑制することができる。また、不純物領域Ｒ５ｄが形成されたことにより、不純物領域Ｒ２のうちの比較的深い部分から不純物領域Ｒ４への過剰電荷の漏れを防ぐことも可能である。

（第３実施形態）
図１０（ａ１）〜（ａ４）及び（ｂ１）〜（ｂ４）は、第３実施形態に係る固体撮像装置の製造方法のうち、不純物領域Ｒ５を形成する工程の一例を示している。図１０（ａ１）〜（ａ４）のそれぞれは、各工程における単位画素ＰＸのレイアウト図を示している。図１０（ｂ１）〜（ｂ４）は、図１０（ａ１）〜（ａ４）のカットラインＥ１−Ｅ２での断面構造をそれぞれ示している。

図１０（ａ１）は、ウエルＷＬに不純物領域Ｒ１及びＲ２を形成した後の状態の単位画素ＰＸのレイアウト図を示している。図１０（ａ１）及び（ｂ１）の工程では、所望のレジストパターンを半導体基板上に形成し、該レジストパターンを用いてウエルＷＬに不純物を注入して不純物領域Ｒ１及びＲ２を形成する。次に、図１０（ａ２）及び（ｂ２）の工程では、半導体基板上にゲート電極Ｇ１及びＧ２を形成する。

その後、図１０（ａ３）及び（ｂ３）の工程では、半導体基板上に、ゲート電極Ｇ１とゲート電極Ｇ２との間の領域の上に開口ＯＰ２を有するレジストパターンＰＲ２を形成する。開口ＯＰ２は、図１０（ｂ３）に示されるように、ゲート電極Ｇ１とゲート電極Ｇ２との間の幅よりも大きくてもよい。即ち、開口ＯＰ２の外縁は、ゲート電極Ｇ１のゲート電極Ｇ２側の縁よりも外側に位置し、且つ、ゲート電極Ｇ２のゲート電極Ｇ１側の縁よりも外側に位置してもよい。

最後に、図１０（ａ４）及び（ｂ４）の工程では、開口ＯＰ２を介してウエルＷＬに不純物を注入して不純物領域Ｒ５を形成する。このとき、ゲート電極Ｇ１及びＧ２はマスクとして作用し、不純物領域Ｒ５は、平面視において、ゲート電極Ｇ１とゲート電極Ｇ２との間に形成される。

本実施形態によると、不純物領域Ｒ５を形成するための不純物注入は、ゲート電極Ｇ１及びＧ２を用いたセルフアラインで為される。そのため、図１０（ａ３）及び（ｂ３）の工程で形成されるレジストパターンＰＲ２の位置合わせ誤差による画素ＰＸの特性への影響が低減されうる。

（その他）
以上、いくつかの好適な実施形態を例示したが、本発明はこれらに限られるものではなく、本発明の趣旨を逸脱しない範囲で、その一部が変更されてもよいし、各実施形態の各特徴が組み合わされてもよい。

（撮像システム）
図１１は、以上の各実施形態で例示された画素ＰＸを備える固体撮像装置１００が適用されたカメラの構成例を説明するための図である。カメラは、固体撮像装置１００の他、例えば、処理部２００、ＣＰＵ３００（又はプロセッサ）、操作部４００、光学系５００を具備する。また、カメラは、静止画や動画をユーザに表示するための表示部６００、それらのデータを記憶するためのメモリ７００をさらに具備しうる。固体撮像装置１００は、光学系５００を通過した光に基づいて画像データを生成する。該画像データは、処理部２００により所定の補正処理が為され、表示部６００やメモリ７００に出力される。また、ユーザにより操作部４００を介して入力された撮影条件に応じて、ＣＰＵ３００によって、各ユニットの設定情報が変更され、又は、各ユニットの制御方法が変更されうる。なお、カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。

１００：固体撮像装置、ＰＸ：画素、Ｒ１：Ｎ型の第１不純物領域（電荷蓄積領域）、Ｒ２：Ｎ型の第２不純物領域（電荷蓄積領域）、Ｒ３：Ｐ型の分離領域、Ｒ４：Ｎ型の第４不純物領域（フローティングディフュージョン）、Ｇ１：第１転送トランジスタの第１ゲート電極、Ｇ２：第２転送トランジスタの第２ゲート電極、Ｒ５：Ｐ型の分離領域。

Claims (12)

1. 半導体基板上に配された複数の画素を備える固体撮像装置であって、
   各画素は、前記半導体基板の上面に対する平面視において、
   光電変換により生じた電荷を蓄積するための第１導電型の第１不純物領域と、
   前記第１不純物領域から第１方向にずれた位置に形成され、光電変換により生じた電荷を蓄積するための前記第１導電型の第２不純物領域と、
   前記第１不純物領域と前記第２不純物領域との間に形成された第２導電型の第３不純物領域と、
   前記第３不純物領域から前記第１方向と交差する第２方向にずれた位置に形成された前記第１導電型の第４不純物領域と、
   前記第１不純物領域と前記第４不純物領域との間に配され、前記第１不純物領域から前記第４不純物領域に電荷を転送するためのトランジスタの第１ゲート電極と、
   前記第２不純物領域と前記第４不純物領域との間に配され、前記第２不純物領域から前記第４不純物領域に電荷を転送するためのトランジスタの第２ゲート電極と、
   前記第１ゲート電極と前記第２ゲート電極との間かつ前記第３不純物領域と前記第４不純物領域との間に形成された前記第２導電型の第５不純物領域と、
   を含み、
   前記第５不純物領域の前記第２導電型の不純物の濃度は、前記第３不純物領域の前記第２導電型の不純物の濃度よりも高く、
   平面視で、前記第５不純物領域の一部は、前記第１不純物領域の前記第４不純物領域側の端および前記第２不純物領域の前記第４不純物領域側の端よりも前記第４不純物領域側に位置している
   ことを特徴とする固体撮像装置。
2. 前記第４不純物領域は、前記第２方向において、前記第１不純物領域および前記第２不純物領域の双方と重なるように形成されている
   ことを特徴とする請求項１に記載の固体撮像装置。
3. 各画素は、前記平面視において、前記第１不純物領域の前記第２不純物領域に対して反対側に形成された第１部分と前記第２不純物領域の前記第１不純物領域に対して反対側に形成された第２部分とを含む第６不純物領域をさらに含み、
   前記第３不純物領域の前記第２導電型の不純物の濃度は、前記第６不純物領域の前記第２導電型の不純物の濃度よりも低い
   ことを特徴とする請求項１または請求項２に記載の固体撮像装置。
4. 各画素は、前記平面視において、
   前記第１不純物領域、前記第２不純物領域および前記第３不純物領域のそれぞれの前記第４不純物領域に対して反対側に形成された絶縁性の素子分離部と、
   前記素子分離部と、前記第１不純物領域、前記第２不純物領域および前記第３不純物領域のそれぞれとの間に形成された前記第２導電型の第７不純物領域と、
   をさらに含む
   ことを特徴とする請求項１から請求項３のいずれか１項に記載の固体撮像装置。
5. 前記半導体基板の表面からの深さ方向における前記第５不純物領域の不純物濃度プロファイルと、前記深さ方向における前記第７不純物領域の不純物濃度プロファイルとは、互いに等しい
   ことを特徴とする請求項４に記載の固体撮像装置。
6. 前記第５不純物領域は、その底面が、前記第４不純物領域の底面よりも深く且つ前記第１不純物領域および前記第２不純物領域の双方の底面よりも浅くなるように形成されている
   ことを特徴とする請求項１から請求項５のいずれか１項に記載の固体撮像装置。
7. 前記半導体基板の表面からの深さ方向において、前記第５不純物領域の不純物濃度のピーク位置は、前記第１不純物領域の不純物濃度のピーク位置および前記第２不純物領域の不純物濃度のピーク位置の少なくとも一方と、前記第４不純物領域の不純物濃度のピーク位置との間に位置している
   ことを特徴とする請求項６に記載の固体撮像装置。
8. 前記第５不純物領域は、その底面が、前記第１不純物領域および前記第２不純物領域の双方の底面と同じ深さ又はそれよりも深くなるように形成されている
   ことを特徴とする請求項１から請求項５のいずれか１項に記載の固体撮像装置。
9. 前記第５不純物領域は、前記半導体基板の表面からの深さ方向において、少なくとも前記第４不純物領域と同じ深さには設けられている
   ことを特徴とする請求項１から請求項５のいずれか１項に記載の固体撮像装置。
10. 前記第１不純物領域、前記第２不純物領域および前記第３不純物領域と、前記半導体基板の表面との間には、前記第２導電型の第８不純物領域が設けられており、
    前記第８不純物領域の前記第２導電型の不純物の濃度は、前記第５不純物領域の前記第２導電型の不純物の濃度よりも高い
    ことを特徴とする請求項１から請求項９のいずれか１項に記載の固体撮像装置。
11. 半導体基板上に配された複数の画素を備える固体撮像装置であって、
    各画素は、前記半導体基板の上面に対する平面視において、
    光電変換により生じた電荷を蓄積するための第１導電型の第１不純物領域と、
    前記第１不純物領域から第１方向にずれた位置に形成され、光電変換により生じた電荷を蓄積するための前記第１導電型の第２不純物領域と、
    前記第１不純物領域と前記第２不純物領域との間に形成された第２導電型の第３不純物領域と、
    前記第３不純物領域から前記第１方向と交差する第２方向にずれた位置に形成された前記第１導電型の第４不純物領域と、
    前記第１不純物領域と前記第４不純物領域との間に配され、前記第１不純物領域から前記第４不純物領域に電荷を転送するためのトランジスタの第１ゲート電極と、
    前記第２不純物領域と前記第４不純物領域との間に配され、前記第２不純物領域から前記第４不純物領域に電荷を転送するためのトランジスタの第２ゲート電極と、
    前記第１ゲート電極と前記第２ゲート電極との間かつ前記第３不純物領域と前記第４不純物領域との間に形成された前記第２導電型の第５不純物領域と、
    を含み、
    前記第１不純物領域および前記第２不純物領域の双方に蓄積された電荷に対する前記第５不純物領域のポテンシャル障壁は、該電荷に対する前記第３不純物領域のポテンシャル障壁よりも高く、
    平面視で、前記第５不純物領域の一部は、前記第１不純物領域の前記第４不純物領域側の端および前記第２不純物領域の前記第４不純物領域側の端よりも前記第４不純物領域側に位置している
    ことを特徴とする固体撮像装置。
12. 請求項１から請求項１１のいずれか１項に記載の固体撮像装置と、
    前記固体撮像装置から出力される信号を処理する処理部と、を備える
    ことを特徴とするカメラ。
    

Images