JP4282049B2 - 半導体装置、光電変換装置及びカメラ - Google Patents
半導体装置、光電変換装置及びカメラ Download PDFInfo
- Publication number
- JP4282049B2 JP4282049B2 JP2002053945A JP2002053945A JP4282049B2 JP 4282049 B2 JP4282049 B2 JP 4282049B2 JP 2002053945 A JP2002053945 A JP 2002053945A JP 2002053945 A JP2002053945 A JP 2002053945A JP 4282049 B2 JP4282049 B2 JP 4282049B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- photoelectric conversion
- conversion device
- region
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 144
- 238000006243 chemical reaction Methods 0.000 title claims description 88
- 238000002955 isolation Methods 0.000 claims description 59
- 239000012535 impurity Substances 0.000 claims description 40
- 238000009792 diffusion process Methods 0.000 claims description 16
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 claims description 2
- 239000012528 membrane Substances 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000003384 imaging method Methods 0.000 description 28
- 230000009467 reduction Effects 0.000 description 27
- 238000012545 processing Methods 0.000 description 13
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 9
- 238000012546 transfer Methods 0.000 description 7
- 108091006146 Channels Proteins 0.000 description 6
- 239000000969 carrier Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005375 photometry Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置、光電変換装置、およびそれを用いた増幅型固体撮像装置、システムに関するものでありディジタルカメラ、ビデオカメラ、複写機、ファクシミリなどの撮像装置およびシステムに関する。
【０００２】
【従来の技術】
光電変換素子を含む固体撮像素子を１次元あるいは２次元に配列したイメージセンサはディジタルカメラ、ビデオカメラ、複写機、ファクシミリなどに数多く搭載されている。固体撮像素子には例えばＣＣＤ撮像素子や増幅型固体撮像素子がある。
【０００３】
これらの撮像素子は多画素化の傾向に有り、１画素の面積の縮小にともないフォトダイオード面積もまた減少していく傾向にある。したがってより小さな信号電荷量を扱う必要が生じると共にノイズ成分となるフォトダイオードのリーク電流をより小さくしていく必要性が生じてきている。
【０００４】
増幅型固体撮像素子の回路構成例を図１５に示す。増幅型固体撮像素子では、単位画素内に少なくともフォトダイオードＰＤとフォトダイオードに蓄積された光信号を増幅するトランジスタＴｒを有している。画素構成は後述する図３の画素構成と同じであり、垂直走査回路（ＶＳＲ）により画素行に各画素の信号読み出し、リセット動作が制御され、読み出された信号は容量Ｃに保持され、水平走査回路（ＨＳＲ）によって画素列ごとに水平出力線から順次出力される。
【０００５】
図１６は従来の増幅型MOSセンサにおける単位セル内のフォトダイオードの断面構造を示したものである。図１６に示されるように、ｎ型基板101上のｐ型半導体層102とともにフォトダイオードを構成するｎ型領域103は素子分離の選択酸化膜104に対して自己整合的に作られており、フォトダイオードの面積に相当するｎ型領域103の面積を限界まで大きくする構造になっている。素子分離の選択酸化膜104の下には隣接するMOSトランジスタのソースドレイン領域107とフォトダイオードのｎ型領域103とのパンチスルー耐圧を向上するためのチャネルストップ領域106が形成されている。また、素子分離の選択酸化膜104の上にはトランジスタの配線層105が形成されている。
【０００６】
【発明が解決しようとする課題】
ところが、図１６において、トランジスタの配線層105の電位がHIGHレベル（例えば+５V）に印加された場合、その下のＰ型チャネルストップ領域106の実効的な濃度が低下してしまい、配線層105の下部において少数キャリア濃度が増加してしまう。この少数キャリア（電子）がフォトダイオード中に拡散することによりフォトダイオードの暗電流が増大するという問題が発生する。
【０００７】
その対策としてＰ型のチャネルストップ領域106の濃度を上げることが考えられるが、その際に隣接するソースドレイン領域107のＮ++領域に対して接合耐圧が低下する、あるいは接合間のリーク電流が増大してしまうという問題がある。
【０００８】
また、選択酸化により形成された素子分離の選択酸化膜104の膜厚を増やすことも考えられるがその際に配線層105の段差が増え、微細配線の形成に不向きになり、断線や短絡しやすくなるという問題が生じる。
【０００９】
従って、暗電流の増加によりノイズが増大しS/Nの劣化が生じるという課題があった。
【００１０】
【課題を解決するための手段】
本発明の光電変換装置は、第１導電型の第１の半導体領域と、該第１の半導体領域とＰＮ接合を構成する第２導電型の第２の半導体領域と、を有する光電変換素子と、
前記第１の半導体領域内に配され、前記光電変換素子からの信号電荷が転送される第２導電型のフローティングディフュージョン領域と、を含む画素の複数と、
第１の画素に含まれる前記光電変換素子の前記第２の半導体領域と、該第１の画素に隣接する第２の画素に含まれる前記フローティングディフュージョン領域と、の間に形成され、該第２の半導体領域と前記フローティングディフュージョン領域とを電気的に分離する素子分離絶縁膜と、
前記素子分離絶縁膜上の一部に形成された配線層と、
前記素子分離絶縁膜の前記配線層とは反対側の、前記第１の半導体領域内に配された、前記第１の半導体領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第３の半導体領域と、を有する光電変換装置において、
前記第３の半導体領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第４の半導体領域を有し、該第４の半導体領域は、前記配線層との間に前記素子分離絶縁膜の一部が位置するように配され、
前記フローティングディフュージョン領域の不純物濃度が前記第２の半導体領域よりも高く、
該フローティングディフュージョン領域と前記第４の半導体領域との間に、少なくとも前記第３の半導体領域の一部が配され、
前記第４の半導体領域が、前記配線層が前記素子分離絶縁膜を挟んで対向する、前記配線層直下の範囲を内包する形状であることを特徴とする。
【００１１】
また本発明の光電変換装置は、第１導電型の第１の半導体領域と、該第１の半導体領域とＰＮ接合を構成する第２導電型の第２の半導体領域と、を有する光電変換素子と、
第２導電型のソース、ドレイン領域を有する複数のトランジスタと、を含む複数の画素と、
前記光電変換素子の前記第２の半導体領域に隣接する、該光電変換素子の前記第２の半導体領域の不純物濃度よりも高い不純物濃度を有し、前記トランジスタのソースもしくはドレイン領域として機能する第３の半導体領域と、
前記光電変換素子の前記第２の半導体領域と前記第３の半導体領域との間に形成され、該第２の半導体領域と前記第３の半導体領域とを電気的に分離する素子分離絶縁膜と、
前記素子分離絶縁膜上の一部に形成された配線層と、
前記素子分離絶縁膜の前記配線層とは反対側の、前記第１の半導体領域内に配された、前記第１の半導体領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第４の半導体領域と、を有する光電変換装置において、
前記第４の半導体領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第５の半導体領域を有し、該第５の半導体領域は、前記配線層との間に前記素子分離絶縁膜の一部が位置するように配され、
前記第３の半導体領域と前記第５の半導体領域との間に、少なくとも前記第４の半導体領域の一部が配され、
前記複数のトランジスタは、前記光電変換素子で発生した電荷を電圧に変換するための増幅トランジスタを含んでおり、
前記配線層は、前記光電変換素子で発生した電荷を電圧に変換するための増幅トランジスタのゲートであり、
前記第５の半導体領域が、前記配線層が前記素子分離絶縁膜を挟んで対向する、前記配線層直下の範囲を内包する形状であることを特徴とする。
また本発明の光電変換装置は、第１導電型の第１の半導体領域と、該第１の半導体領域とＰＮ接合を構成する第２導電型の第２の半導体領域と、を有する光電変換素子と、
第２導電型のソース、ドレイン領域を有するトランジスタと、
前記光電変換素子の前記第２の半導体領域に隣接する、前記第２の半導体領域の不純物濃度よりも高い不純物濃度を有し、前記トランジスタのソースもしくはドレイン領域として機能する第３の半導体領域と、
前記光電変換素子の前記第２の半導体領域と前記第３の半導体領域との間に形成され、該第２の半導体領域と前記第３の半導体領域とを電気的に分離する素子分離絶縁膜と、
前記素子分離絶縁膜上の一部に形成された前記トランジスタのゲート配線層と、
前記素子分離絶縁膜の前記ゲート配線層とは反対側の、前記第１の半導体領域内に配された、前記第１の半導体領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第４の半導体領域と、を有する光電変換装置において、
前記第４の半導体領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第５の半導体領域を有し、該第５の半導体領域は、前記ゲート配線層との間に前記素子分離絶縁膜の一部が位置するように配され、
前記第３の半導体領域と前記第５の半導体領域との間に、少なくとも前記第４の半導体領域の一部が配され、
前記ゲート配線層が、前記光電変換素子が電荷を蓄積している期間の少なくとも一部で、前記第４の半導体領域中の少数キャリア濃度を高める方向の電気力線が生じる電圧印加動作を行っており、
前記第５の半導体領域が、前記配線層が前記素子分離絶縁膜を挟んで対向する、前記配線層直下の範囲を内包する形状であることを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。なお、本発明は半導体装置一般に適用可能であるが、以下の説明では一例として光電変換装置及び撮像装置を取りあげて説明を行う。
【００１３】
（実施形態１）
図１、図２及び図３に本発明の光電変換装置の第１の実施形態の断面図、平面図およびその一画素の等価回路図を示す。
【００１４】
図１中、101は例えばｎ型の半導体基板、102はP型の半導体層であり、103のN型の半導体領域と共に光電変換素子となるフォトダイオードを形成している。104は素子分離絶縁膜、105は配線層であり、106はＰ型のチャネルストップ領域であり、素子分離絶縁膜104の下に設けられている。107は隣接するMOSトランジスタのソースドレイン領域である。108はＰ+の暗電流低減領域でありこの部分の濃度はチャネルストップ領域106の濃度よりも高い濃度になっている。
【００１５】
次に図２及び図３を用いて回路構成を説明する。図２のA-A'線の断面は図１の断面に対応するものである。図２及び図３において、201は光電変換をするためのフォトダイオード（図２に示す201は図１のN型の半導体領域103に対応する）、202はフォトダイオード201およびフローティングディフュージョン（FD）領域206をリセットするためのリセットトランジスタ、203はフォトダイオード201の信号電荷を読み出すための転送MOSトランジスタである。また、204は読み出した電荷を電圧変換するためのソースフォロアアンプ（MOSトランジスタ）であり、FD領域206と接続されている。また、205は行選択MOSトランジスタであり、ソースフォロアアンプの出力を信号線に接続している。フォトダイオード201からの信号電荷は転送MOSトランジスタ203を介して、フローティングディフュージョン（FD）領域206に転送され、このFD領域206と接続されるソースフォロアアンプ（MOSトランジスタ）204のゲートに入力される。そして、行選択MOSトランジスタ205を介してソースフォロアアンプ（MOSトランジスタ）204により電圧変換された信号が出力される。図２中「□」はコンタクトホールを示す。
【００１６】
次に図３および図４を用いて回路動作を説明する。図３及び図４において、φtx、φres、φselは転送MOSトランジスタ203、リセットトランジスタ202、行選択MOSトランジスタ205をオンオフ制御する制御信号である。
【００１７】
図３のフォトダイオード201をリセットするためにリセットMOSトランジスタ202および転送MOSトランジスタ203をON状態にし、フォトダイオード201をリセットする。その後転送MOSトランジスタ203をOFF状態とする。この状態からフォトダイオード201は蓄積状態に入る。蓄積時間ｔｓだけ経過した後にリセットMOSトランジスタ202をOFF状態とし、選択MOSトランジスタ205をON状態とすることによりソースフォロアアンプ204を活性化させた状態で転送MOSトランジスタ203をON状態とすることによりフォトダイオード201の信号電荷を読み出す。
【００１８】
蓄積状態では、FD領域206はVdd、例えば+５Vの電圧が印加されたHIGHレベルの状態になっており図２のMOSトランジスタ204およびリセットMOSトランジスタ202のゲート電位はHIGHレベルの状態であり、図１の配線層105の電位はHIGHレベルになっている。なお、ここでは配線層105はFD領域206とMOSトランジスタ204とを接続する配線層である。このとき配線層105の下部ではP型チャネルストップ領域106の濃度が実効的に下がり、配線層105が上部にない領域106’に比べ少数キャリアの濃度が高くなる効果が生まれる。仮に、暗電流低減領域108がなかった場合、発生したより多く発生した少数キャリアはフォトダイオード201中に拡散しS/Nを劣化させてしまう。
【００１９】
本実施形態では、この配線層105の下部に暗電流低減領域108を設け、配線層105の下に少数キャリアが発生される状態においても少数キャリアの濃度を抑える効果がある。したがってP型チャネルストップ領域106から拡散によりフォトダイオード201中に蓄積される暗電流を減少させることができ、高いS/Nをもつセンサを実現することができる。
【００２０】
暗電流低減領域108の濃度としては素子分離絶縁膜104の厚さ、その比誘電率、配線層105の材料の仕事関数などに依存するがPチャネルストップ領域106よりも高い濃度であれば効果がある。好ましくはPチャネルストップ領域106’の少数キャリア密度をNp1としたとき、配線層105の電位がHIGHレベルになった際の暗電流低減領域108の少数キャリア密度Np2との関係がNp1≧Np2であることがのぞましい。例えば、基板がSi（珪素）であり、Pチャネルストップ領域106’の多数キャリア濃度が１×１０17ｃｍ-3で素子分離絶縁膜がＳｉＯ2（二酸化珪素）で形成されその厚さが0.35μmの場合、暗電流低減領域108のP型層の多数キャリア濃度は３×１０17ｃｍ-3程度が好ましい。
【００２１】
また、図１に示したように108の領域は配線層105の直下に部分的に配置するだけでも効果はある。
【００２２】
さらに図５に示すように暗電流低減領域108が配線層105の直下の領域を内包する、あるいは図６のようにフォトダイオード側にのみはみ出した形状でも良い。このことにより配線層105の電位がHIGHレベルの際に基板側に向かって発生した電気力線の内、配線層105の両端部で生じる水平方向に広がった電気力線がPチャネルストップ領域108に終端することによる少数キャリアの増加を抑制することができるからである。また、図６で示したように配線層105が上部に形成されていない領域に暗電流低減領域108を形成しても何ら問題はないし、蓄積時間中に配線層105の電位がLOWレベルである領域に形成しても良い。しかしながらいずれの図においても示したように、高濃度のＮ++領域であるソースドレイン領域107と暗電流低減領域108の領域の間にはPチャネルストップ領域106を介在させるかあるいは暗電流低減領域108よりも低濃度なＰ層を形成することにより、Ｎ++とＰ+の接合間の電界を緩和する層を形成し接合耐圧の向上、あるいはリーク電流の低減をはかることが望ましい。このことはフォトダイオードから発生した光電荷を保持するフローティングディフュージョン領域206の一部を形成するＮ++領域との間では特に重要であり、暗電流低減領域108とソースドレイン領域107の間にはPチャネルストップ領域106の領域をはさむ、あるいは暗電流低減領域108よりも低濃度なＰ層を形成することがより望ましい。ソースドレイン領域107と暗電流低減領域108の間の距離としては望ましくは0.2μm以上、より望ましくは0.3μm〜0.4μm離すのが好ましい。
【００２３】
また、これらの構造はフォトダイオードのN型の半導体領域103の表面にP+層を形成した埋め込み型のフォトダイオードに適用しても良い。
【００２４】
また、これらの光電変換装置を図１５に示すごとく２次元のアレイ状に配置することができる。また、図１５では、単位画素が３×４個配列された回路を示しているが、本発明はその画素数、及び単位画素の回路構成はこれに限定されず、この発明の要旨を変えない範囲において、種々変形実施可能なことは勿論である。
【００２５】
（実施形態２）
図７に本発明の光電変換装置の第２の実施形態を示す。本実施形態の特徴は暗電流低減領域701が領域702で示したように、フォトダイオードの一部まで拡張されていることにある。図１と同一構成部材については同一符号を付する。
【００２６】
第１の実施形態を示す図５を用いて述べたように、ソースドレイン107の形状は配線層105の直下の領域を内包するように形成することが望ましいが、図７に示すように配線層105が素子分離絶縁膜104上でフォトダイオードに近接して形成されている際には領域702のように一部、素子分離絶縁膜104の直下にとどまらず、フォトダイオード側にはみ出すことが望ましい。
【００２７】
また、これらの構造をフォトダイオードの表面にP+層801を形成した埋め込み型のフォトダイオードに適用した例を図８に示す。図８に示すように、P+層801の端部ではその上に暗電流低減領域701が延びて形成されている。
【００２８】
また、図９に示すように暗電流低減領域901の形状をフォトダイオード側で深く形成しても良い、その際には図中aで示すP型のチャネルストップ領域106の深さ（表面からの距離）よりも、フォトダイオードに接する暗電流低減領域901部分の深さｂが深いほうが好ましい。このことにより、配線層105の直下で発生したわずかな少数キャリアに対しポテンシャルバリアを形成することができ、フォトダイオード内にこれらのキャリアが拡散してくる量をさらに減らすことができる。
【００２９】
図７および図９ではフォトダイオードのＮ型領域103と暗電流低減領域701，901が直接接している例を示したが近接すればよく、必ずしも接している必要はない。
【００３０】
図８および図９の暗電流低減領域の形状は以下のようにして形成できる。
【００３１】
図１０(a)、(b)は図８の暗電流低減領域を形成する工程を示した断面図である。ｎ型の半導体基板101の表面にP型の半導体層102を形成し、その表面に犠牲酸化膜1001をたとえば200Å成長させる。その後、窒化シリコン（Ｓｉ3Ｎ4）膜1002を1500Å堆積後、素子分離用のマスクを用いて窒化シリコン膜1002を通常のフォトリソグラフィ技術でパタンニングし、そのパタンに対して自己整合的にP型のチャネルストップ領域106になる不純物、例えばホウ素イオン（B+）を１．５×１０13ｃｍ-2、60 ｋeVで領域1003に注入し図１０(a)に至る。さらにレジスト塗布後、パタンニングしてレジスト領域1004を形成する。この状態で犠牲酸化膜1001と窒化シリコン1002の膜を突き抜ける条件、たとえばホウ素（Ｂ+）イオンを135ｋeVで３×１０13ｃｍ-2注入すると犠牲酸化膜1001のみがある部分は領域1005aに示す様に深く、犠牲酸化膜1001と窒化シリコン膜1002の両方の膜がある部分に関しては領域1005bのごとく浅く形成され図１０(b)が形成される。この注入後、レジスト領域1004を剥離し選択酸化膜を形成することにより図８の形状の暗電流低減領域701が形成される。
【００３２】
図１１は図９の暗電流低減領域を形成する工程を示した断面図である。まず、図８の暗電流低減領域の形成工程と同様に、領域1003にP型のチャネルストップ領域106を形成し図１０(a)に至る。その後、選択酸化膜を例えば4000Å形成し、必要箇所をレジストでパタンニングし選択酸化膜の素子分離絶縁膜を突き抜ける条件、たとえばホウ素（Ｂ+）イオンを135keVで注入し図１１に至り、暗電流低減領域901の形状がフォトダイオード側で深い1101aの部分と、素子分離絶縁膜側で浅い1101bの部分をもつ構造を同時に形成することができる。さらにN型の半導体領域103、ソースドレイン107のＮ++層等を形成し、図９に示す形状が形成される。
【００３３】
（実施形態３）
図１２は本発明の光電変換装置の第３の実施形態を示したものである。図１２において、1201は所謂メサ分離により形成された素子分離絶縁膜である。その他の構成は図１に示した第１実施形態と同じである。なお、第２実施形態で説明した各形状の暗電流低減領域としてもよい。本実施形態においても、本発明の第１及び第２の実施形態と同様の効果が得られる。
【００３４】
（実施形態４）
図１３は本発明の光電変換装置の第４の実施例を示したものである。
【００３５】
図１３において、1301は所謂トレンチ分離により形成された素子分離絶縁膜である。その他の構成は図１に示した第１実施形態と同じである。なお、第２実施形態で説明した各形状の暗電流低減領域としてもよい。
【００３６】
本実施形態においても、本発明の第１及び第２の実施形態と同様の効果が得られる。
【００３７】
（実施形態５）
以下、本発明の撮像装置の実施形態について説明する。
【００３８】
図１４は、本発明の撮像装置として、前述した各実施形態の光電変換装置を用いた撮像装置のシステムの構成図である。撮像装置は、レンズのプロテクトとメインスイッチを兼ねるバリア１、被写体の光学像を固体撮像素子４に結像させるレンズ２、レンズ２を通った光量を可変するための絞り３、レンズ２で結像された被写体を画像信号として取り込むための固体撮像素子４（上記の各実施形態で説明した光電変換装置が１次元あるいは２次元のマトリックス状に配置されて構成される）、固体撮像素子４から出力される画像信号に各種の補正、クランプ等の処理を行う撮像信号処理回路５、固体撮像素子４より出力される画像信号のアナログ−ディジタル変換を行うＡ／Ｄ変換器６、Ａ／Ｄ変換器６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部７、固体撮像素子４及び撮像信号処理回路５及びＡ／Ｄ変換器６及び信号処理部７に各種タイミング信号を出力するタイミング発生部８で構成される。なお、撮像信号処理回路５、Ａ／Ｄ変換器６、信号処理部７、タイミング発生部８の各回路は固体撮像素子４と同一チップ上に形成しても良い。また、各種演算とスチルビデオカメラ全体を制御する全体制御・演算部９、画像データを一時的に記憶するためのメモリ部１０、記録媒体に記録又は読み出しを行うための記録媒体制御インターフェース部１１、画像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体１２、外部コンピュータ等と通信するための外部インターフェース（Ｉ／Ｆ）部１３で固体撮像システムは構成される。
【００３９】
次に、図１４の動作について説明する。バリア１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、さらに、Ａ／Ｄ変換器６などの撮像系回路の電源がオンされる。それから、露光量を制御するために、全体制御・演算部９は絞り３を開放にし、固体撮像素子４から出力された信号は、撮像信号処理回路５をスルーしてＡ／Ｄ変換器６へ出力される。Ａ／Ｄ変換器６は、その信号をＡ／Ｄ変換して、信号処理部７に出力する。信号処理部７は、そのデータを基に露出の演算を全体制御・演算部９で行う。
【００４０】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部９は絞り３を制御する。次に、固体撮像素子４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部９で行う。その後、レンズ２を駆動して合焦か否かを判断し、合焦していないと判断したときは、再びレンズ２を駆動し測距を行う。
【００４１】
そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子４から出力された画像信号は、撮像信号処理回路５において補正等がされ、さらにＡ／Ｄ変換器６でＡ／Ｄ変換され、信号処理部７を通り全体制御・演算部９によりメモリ部１０に蓄積される。その後、メモリ部１０に蓄積されたデータは、全体制御・演算部９の制御により記録媒体制御Ｉ／Ｆ部１１を通り半導体メモリ等の着脱可能な記録媒体１２に記録される。また外部Ｉ／Ｆ部１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【００４２】
【発明の効果】
以上述べたように、本発明によれば、光電変換素子のリーク電流を低減でき高いS/Nを有する光電変換装置および固体撮像装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の光電変換装置の第１の実施形態の断面図である。
【図２】本発明の光電変換装置の第１の実施形態の平面図である。
【図３】本発明の光電変換装置の第１の実施形態の１画素の回路図である。
【図４】本発明の光電変換装置のタイミング図である。
【図５】本発明の光電変換装置の第１の実施形態の変形例の断面図である。
【図６】本発明の光電変換装置の第１の実施形態の他の変形例の断面図である。
【図７】本発明の光電変換装置の第２の実施形態の断面図である。
【図８】本発明の光電変換装置の第２の実施形態の変形例の断面図である。
【図９】本発明の光電変換装置の第２の実施形態の他の変形例の断面図である。
【図１０】本発明の光電変換装置のプロセスフロー図である。
【図１１】本発明の光電変換装置のプロセスフロー図である。
【図１２】本発明の光電変換装置の第３の実施形態の断面図である。
【図１３】本発明の光電変換装置の第４の実施形態の断面図である。
【図１４】本発明の撮像装置のシステム図である。
【図１５】増幅型固体撮像素子の回路構成例である。
【図１６】従来の光電変換装置の断面図である。
【符号の説明】
１ バリア
２ レンズ
３ 絞り
４ 固体撮像素子
５ 撮像信号処理回路
６ Ａ／Ｄ変換器
７ 信号処理部
８ タイミング発生部
９ 全体制御・演算部
１０ メモリ部
１１ 記録媒体制御インターフェース（Ｉ／Ｆ）部
１２ 記録媒体
１３ 外部インターフェース（Ｉ／Ｆ）部
２０ 欠陥領域
101 ｎ型基板
02 ｐ型半導体層
103 ｎ型半導体領域
104 素子分離絶縁膜
105 配線層
106 ｐ型のチャネルストップ領域
106’ 上部に配線層のないｐ型のチャネルストップ領域
107 高濃度N領域
108 ｐ+暗電流低減領域
201 フォトダイオード
202 リセットトランジスタ
203 転送MOSトランジスタ
204 ソースフォロアアンプ
205 行選択MOSトランジスタ
206 フローティングディフュージョン（FD）領域
701 暗電流低減領域
702 フォトダイオード側に拡張された暗電流低減領域
801 ｐ+層
901 暗電流低減領域
1001 犠牲酸化膜
1002 窒化シリコン膜
1003 不純物イオン注入領域
1004 レジスト層
1005a 深くイオン注入された不純物イオン
1005b 浅くイオン注入された不純物イオン
1101a 深くイオン注入された不純物イオン
1101b 浅くイオン注入された不純物イオン
1201 メサ形状の素子分離絶縁膜
1301 トレンチ形状の素子分離絶縁膜
【発明の属する技術分野】
本発明は半導体装置、光電変換装置、およびそれを用いた増幅型固体撮像装置、システムに関するものでありディジタルカメラ、ビデオカメラ、複写機、ファクシミリなどの撮像装置およびシステムに関する。
【０００２】
【従来の技術】
光電変換素子を含む固体撮像素子を１次元あるいは２次元に配列したイメージセンサはディジタルカメラ、ビデオカメラ、複写機、ファクシミリなどに数多く搭載されている。固体撮像素子には例えばＣＣＤ撮像素子や増幅型固体撮像素子がある。
【０００３】
これらの撮像素子は多画素化の傾向に有り、１画素の面積の縮小にともないフォトダイオード面積もまた減少していく傾向にある。したがってより小さな信号電荷量を扱う必要が生じると共にノイズ成分となるフォトダイオードのリーク電流をより小さくしていく必要性が生じてきている。
【０００４】
増幅型固体撮像素子の回路構成例を図１５に示す。増幅型固体撮像素子では、単位画素内に少なくともフォトダイオードＰＤとフォトダイオードに蓄積された光信号を増幅するトランジスタＴｒを有している。画素構成は後述する図３の画素構成と同じであり、垂直走査回路（ＶＳＲ）により画素行に各画素の信号読み出し、リセット動作が制御され、読み出された信号は容量Ｃに保持され、水平走査回路（ＨＳＲ）によって画素列ごとに水平出力線から順次出力される。
【０００５】
図１６は従来の増幅型MOSセンサにおける単位セル内のフォトダイオードの断面構造を示したものである。図１６に示されるように、ｎ型基板101上のｐ型半導体層102とともにフォトダイオードを構成するｎ型領域103は素子分離の選択酸化膜104に対して自己整合的に作られており、フォトダイオードの面積に相当するｎ型領域103の面積を限界まで大きくする構造になっている。素子分離の選択酸化膜104の下には隣接するMOSトランジスタのソースドレイン領域107とフォトダイオードのｎ型領域103とのパンチスルー耐圧を向上するためのチャネルストップ領域106が形成されている。また、素子分離の選択酸化膜104の上にはトランジスタの配線層105が形成されている。
【０００６】
【発明が解決しようとする課題】
ところが、図１６において、トランジスタの配線層105の電位がHIGHレベル（例えば+５V）に印加された場合、その下のＰ型チャネルストップ領域106の実効的な濃度が低下してしまい、配線層105の下部において少数キャリア濃度が増加してしまう。この少数キャリア（電子）がフォトダイオード中に拡散することによりフォトダイオードの暗電流が増大するという問題が発生する。
【０００７】
その対策としてＰ型のチャネルストップ領域106の濃度を上げることが考えられるが、その際に隣接するソースドレイン領域107のＮ++領域に対して接合耐圧が低下する、あるいは接合間のリーク電流が増大してしまうという問題がある。
【０００８】
また、選択酸化により形成された素子分離の選択酸化膜104の膜厚を増やすことも考えられるがその際に配線層105の段差が増え、微細配線の形成に不向きになり、断線や短絡しやすくなるという問題が生じる。
【０００９】
従って、暗電流の増加によりノイズが増大しS/Nの劣化が生じるという課題があった。
【００１０】
【課題を解決するための手段】
本発明の光電変換装置は、第１導電型の第１の半導体領域と、該第１の半導体領域とＰＮ接合を構成する第２導電型の第２の半導体領域と、を有する光電変換素子と、
前記第１の半導体領域内に配され、前記光電変換素子からの信号電荷が転送される第２導電型のフローティングディフュージョン領域と、を含む画素の複数と、
第１の画素に含まれる前記光電変換素子の前記第２の半導体領域と、該第１の画素に隣接する第２の画素に含まれる前記フローティングディフュージョン領域と、の間に形成され、該第２の半導体領域と前記フローティングディフュージョン領域とを電気的に分離する素子分離絶縁膜と、
前記素子分離絶縁膜上の一部に形成された配線層と、
前記素子分離絶縁膜の前記配線層とは反対側の、前記第１の半導体領域内に配された、前記第１の半導体領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第３の半導体領域と、を有する光電変換装置において、
前記第３の半導体領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第４の半導体領域を有し、該第４の半導体領域は、前記配線層との間に前記素子分離絶縁膜の一部が位置するように配され、
前記フローティングディフュージョン領域の不純物濃度が前記第２の半導体領域よりも高く、
該フローティングディフュージョン領域と前記第４の半導体領域との間に、少なくとも前記第３の半導体領域の一部が配され、
前記第４の半導体領域が、前記配線層が前記素子分離絶縁膜を挟んで対向する、前記配線層直下の範囲を内包する形状であることを特徴とする。
【００１１】
また本発明の光電変換装置は、第１導電型の第１の半導体領域と、該第１の半導体領域とＰＮ接合を構成する第２導電型の第２の半導体領域と、を有する光電変換素子と、
第２導電型のソース、ドレイン領域を有する複数のトランジスタと、を含む複数の画素と、
前記光電変換素子の前記第２の半導体領域に隣接する、該光電変換素子の前記第２の半導体領域の不純物濃度よりも高い不純物濃度を有し、前記トランジスタのソースもしくはドレイン領域として機能する第３の半導体領域と、
前記光電変換素子の前記第２の半導体領域と前記第３の半導体領域との間に形成され、該第２の半導体領域と前記第３の半導体領域とを電気的に分離する素子分離絶縁膜と、
前記素子分離絶縁膜上の一部に形成された配線層と、
前記素子分離絶縁膜の前記配線層とは反対側の、前記第１の半導体領域内に配された、前記第１の半導体領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第４の半導体領域と、を有する光電変換装置において、
前記第４の半導体領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第５の半導体領域を有し、該第５の半導体領域は、前記配線層との間に前記素子分離絶縁膜の一部が位置するように配され、
前記第３の半導体領域と前記第５の半導体領域との間に、少なくとも前記第４の半導体領域の一部が配され、
前記複数のトランジスタは、前記光電変換素子で発生した電荷を電圧に変換するための増幅トランジスタを含んでおり、
前記配線層は、前記光電変換素子で発生した電荷を電圧に変換するための増幅トランジスタのゲートであり、
前記第５の半導体領域が、前記配線層が前記素子分離絶縁膜を挟んで対向する、前記配線層直下の範囲を内包する形状であることを特徴とする。
また本発明の光電変換装置は、第１導電型の第１の半導体領域と、該第１の半導体領域とＰＮ接合を構成する第２導電型の第２の半導体領域と、を有する光電変換素子と、
第２導電型のソース、ドレイン領域を有するトランジスタと、
前記光電変換素子の前記第２の半導体領域に隣接する、前記第２の半導体領域の不純物濃度よりも高い不純物濃度を有し、前記トランジスタのソースもしくはドレイン領域として機能する第３の半導体領域と、
前記光電変換素子の前記第２の半導体領域と前記第３の半導体領域との間に形成され、該第２の半導体領域と前記第３の半導体領域とを電気的に分離する素子分離絶縁膜と、
前記素子分離絶縁膜上の一部に形成された前記トランジスタのゲート配線層と、
前記素子分離絶縁膜の前記ゲート配線層とは反対側の、前記第１の半導体領域内に配された、前記第１の半導体領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第４の半導体領域と、を有する光電変換装置において、
前記第４の半導体領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第５の半導体領域を有し、該第５の半導体領域は、前記ゲート配線層との間に前記素子分離絶縁膜の一部が位置するように配され、
前記第３の半導体領域と前記第５の半導体領域との間に、少なくとも前記第４の半導体領域の一部が配され、
前記ゲート配線層が、前記光電変換素子が電荷を蓄積している期間の少なくとも一部で、前記第４の半導体領域中の少数キャリア濃度を高める方向の電気力線が生じる電圧印加動作を行っており、
前記第５の半導体領域が、前記配線層が前記素子分離絶縁膜を挟んで対向する、前記配線層直下の範囲を内包する形状であることを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。なお、本発明は半導体装置一般に適用可能であるが、以下の説明では一例として光電変換装置及び撮像装置を取りあげて説明を行う。
【００１３】
（実施形態１）
図１、図２及び図３に本発明の光電変換装置の第１の実施形態の断面図、平面図およびその一画素の等価回路図を示す。
【００１４】
図１中、101は例えばｎ型の半導体基板、102はP型の半導体層であり、103のN型の半導体領域と共に光電変換素子となるフォトダイオードを形成している。104は素子分離絶縁膜、105は配線層であり、106はＰ型のチャネルストップ領域であり、素子分離絶縁膜104の下に設けられている。107は隣接するMOSトランジスタのソースドレイン領域である。108はＰ+の暗電流低減領域でありこの部分の濃度はチャネルストップ領域106の濃度よりも高い濃度になっている。
【００１５】
次に図２及び図３を用いて回路構成を説明する。図２のA-A'線の断面は図１の断面に対応するものである。図２及び図３において、201は光電変換をするためのフォトダイオード（図２に示す201は図１のN型の半導体領域103に対応する）、202はフォトダイオード201およびフローティングディフュージョン（FD）領域206をリセットするためのリセットトランジスタ、203はフォトダイオード201の信号電荷を読み出すための転送MOSトランジスタである。また、204は読み出した電荷を電圧変換するためのソースフォロアアンプ（MOSトランジスタ）であり、FD領域206と接続されている。また、205は行選択MOSトランジスタであり、ソースフォロアアンプの出力を信号線に接続している。フォトダイオード201からの信号電荷は転送MOSトランジスタ203を介して、フローティングディフュージョン（FD）領域206に転送され、このFD領域206と接続されるソースフォロアアンプ（MOSトランジスタ）204のゲートに入力される。そして、行選択MOSトランジスタ205を介してソースフォロアアンプ（MOSトランジスタ）204により電圧変換された信号が出力される。図２中「□」はコンタクトホールを示す。
【００１６】
次に図３および図４を用いて回路動作を説明する。図３及び図４において、φtx、φres、φselは転送MOSトランジスタ203、リセットトランジスタ202、行選択MOSトランジスタ205をオンオフ制御する制御信号である。
【００１７】
図３のフォトダイオード201をリセットするためにリセットMOSトランジスタ202および転送MOSトランジスタ203をON状態にし、フォトダイオード201をリセットする。その後転送MOSトランジスタ203をOFF状態とする。この状態からフォトダイオード201は蓄積状態に入る。蓄積時間ｔｓだけ経過した後にリセットMOSトランジスタ202をOFF状態とし、選択MOSトランジスタ205をON状態とすることによりソースフォロアアンプ204を活性化させた状態で転送MOSトランジスタ203をON状態とすることによりフォトダイオード201の信号電荷を読み出す。
【００１８】
蓄積状態では、FD領域206はVdd、例えば+５Vの電圧が印加されたHIGHレベルの状態になっており図２のMOSトランジスタ204およびリセットMOSトランジスタ202のゲート電位はHIGHレベルの状態であり、図１の配線層105の電位はHIGHレベルになっている。なお、ここでは配線層105はFD領域206とMOSトランジスタ204とを接続する配線層である。このとき配線層105の下部ではP型チャネルストップ領域106の濃度が実効的に下がり、配線層105が上部にない領域106’に比べ少数キャリアの濃度が高くなる効果が生まれる。仮に、暗電流低減領域108がなかった場合、発生したより多く発生した少数キャリアはフォトダイオード201中に拡散しS/Nを劣化させてしまう。
【００１９】
本実施形態では、この配線層105の下部に暗電流低減領域108を設け、配線層105の下に少数キャリアが発生される状態においても少数キャリアの濃度を抑える効果がある。したがってP型チャネルストップ領域106から拡散によりフォトダイオード201中に蓄積される暗電流を減少させることができ、高いS/Nをもつセンサを実現することができる。
【００２０】
暗電流低減領域108の濃度としては素子分離絶縁膜104の厚さ、その比誘電率、配線層105の材料の仕事関数などに依存するがPチャネルストップ領域106よりも高い濃度であれば効果がある。好ましくはPチャネルストップ領域106’の少数キャリア密度をNp1としたとき、配線層105の電位がHIGHレベルになった際の暗電流低減領域108の少数キャリア密度Np2との関係がNp1≧Np2であることがのぞましい。例えば、基板がSi（珪素）であり、Pチャネルストップ領域106’の多数キャリア濃度が１×１０17ｃｍ-3で素子分離絶縁膜がＳｉＯ2（二酸化珪素）で形成されその厚さが0.35μmの場合、暗電流低減領域108のP型層の多数キャリア濃度は３×１０17ｃｍ-3程度が好ましい。
【００２１】
また、図１に示したように108の領域は配線層105の直下に部分的に配置するだけでも効果はある。
【００２２】
さらに図５に示すように暗電流低減領域108が配線層105の直下の領域を内包する、あるいは図６のようにフォトダイオード側にのみはみ出した形状でも良い。このことにより配線層105の電位がHIGHレベルの際に基板側に向かって発生した電気力線の内、配線層105の両端部で生じる水平方向に広がった電気力線がPチャネルストップ領域108に終端することによる少数キャリアの増加を抑制することができるからである。また、図６で示したように配線層105が上部に形成されていない領域に暗電流低減領域108を形成しても何ら問題はないし、蓄積時間中に配線層105の電位がLOWレベルである領域に形成しても良い。しかしながらいずれの図においても示したように、高濃度のＮ++領域であるソースドレイン領域107と暗電流低減領域108の領域の間にはPチャネルストップ領域106を介在させるかあるいは暗電流低減領域108よりも低濃度なＰ層を形成することにより、Ｎ++とＰ+の接合間の電界を緩和する層を形成し接合耐圧の向上、あるいはリーク電流の低減をはかることが望ましい。このことはフォトダイオードから発生した光電荷を保持するフローティングディフュージョン領域206の一部を形成するＮ++領域との間では特に重要であり、暗電流低減領域108とソースドレイン領域107の間にはPチャネルストップ領域106の領域をはさむ、あるいは暗電流低減領域108よりも低濃度なＰ層を形成することがより望ましい。ソースドレイン領域107と暗電流低減領域108の間の距離としては望ましくは0.2μm以上、より望ましくは0.3μm〜0.4μm離すのが好ましい。
【００２３】
また、これらの構造はフォトダイオードのN型の半導体領域103の表面にP+層を形成した埋め込み型のフォトダイオードに適用しても良い。
【００２４】
また、これらの光電変換装置を図１５に示すごとく２次元のアレイ状に配置することができる。また、図１５では、単位画素が３×４個配列された回路を示しているが、本発明はその画素数、及び単位画素の回路構成はこれに限定されず、この発明の要旨を変えない範囲において、種々変形実施可能なことは勿論である。
【００２５】
（実施形態２）
図７に本発明の光電変換装置の第２の実施形態を示す。本実施形態の特徴は暗電流低減領域701が領域702で示したように、フォトダイオードの一部まで拡張されていることにある。図１と同一構成部材については同一符号を付する。
【００２６】
第１の実施形態を示す図５を用いて述べたように、ソースドレイン107の形状は配線層105の直下の領域を内包するように形成することが望ましいが、図７に示すように配線層105が素子分離絶縁膜104上でフォトダイオードに近接して形成されている際には領域702のように一部、素子分離絶縁膜104の直下にとどまらず、フォトダイオード側にはみ出すことが望ましい。
【００２７】
また、これらの構造をフォトダイオードの表面にP+層801を形成した埋め込み型のフォトダイオードに適用した例を図８に示す。図８に示すように、P+層801の端部ではその上に暗電流低減領域701が延びて形成されている。
【００２８】
また、図９に示すように暗電流低減領域901の形状をフォトダイオード側で深く形成しても良い、その際には図中aで示すP型のチャネルストップ領域106の深さ（表面からの距離）よりも、フォトダイオードに接する暗電流低減領域901部分の深さｂが深いほうが好ましい。このことにより、配線層105の直下で発生したわずかな少数キャリアに対しポテンシャルバリアを形成することができ、フォトダイオード内にこれらのキャリアが拡散してくる量をさらに減らすことができる。
【００２９】
図７および図９ではフォトダイオードのＮ型領域103と暗電流低減領域701，901が直接接している例を示したが近接すればよく、必ずしも接している必要はない。
【００３０】
図８および図９の暗電流低減領域の形状は以下のようにして形成できる。
【００３１】
図１０(a)、(b)は図８の暗電流低減領域を形成する工程を示した断面図である。ｎ型の半導体基板101の表面にP型の半導体層102を形成し、その表面に犠牲酸化膜1001をたとえば200Å成長させる。その後、窒化シリコン（Ｓｉ3Ｎ4）膜1002を1500Å堆積後、素子分離用のマスクを用いて窒化シリコン膜1002を通常のフォトリソグラフィ技術でパタンニングし、そのパタンに対して自己整合的にP型のチャネルストップ領域106になる不純物、例えばホウ素イオン（B+）を１．５×１０13ｃｍ-2、60 ｋeVで領域1003に注入し図１０(a)に至る。さらにレジスト塗布後、パタンニングしてレジスト領域1004を形成する。この状態で犠牲酸化膜1001と窒化シリコン1002の膜を突き抜ける条件、たとえばホウ素（Ｂ+）イオンを135ｋeVで３×１０13ｃｍ-2注入すると犠牲酸化膜1001のみがある部分は領域1005aに示す様に深く、犠牲酸化膜1001と窒化シリコン膜1002の両方の膜がある部分に関しては領域1005bのごとく浅く形成され図１０(b)が形成される。この注入後、レジスト領域1004を剥離し選択酸化膜を形成することにより図８の形状の暗電流低減領域701が形成される。
【００３２】
図１１は図９の暗電流低減領域を形成する工程を示した断面図である。まず、図８の暗電流低減領域の形成工程と同様に、領域1003にP型のチャネルストップ領域106を形成し図１０(a)に至る。その後、選択酸化膜を例えば4000Å形成し、必要箇所をレジストでパタンニングし選択酸化膜の素子分離絶縁膜を突き抜ける条件、たとえばホウ素（Ｂ+）イオンを135keVで注入し図１１に至り、暗電流低減領域901の形状がフォトダイオード側で深い1101aの部分と、素子分離絶縁膜側で浅い1101bの部分をもつ構造を同時に形成することができる。さらにN型の半導体領域103、ソースドレイン107のＮ++層等を形成し、図９に示す形状が形成される。
【００３３】
（実施形態３）
図１２は本発明の光電変換装置の第３の実施形態を示したものである。図１２において、1201は所謂メサ分離により形成された素子分離絶縁膜である。その他の構成は図１に示した第１実施形態と同じである。なお、第２実施形態で説明した各形状の暗電流低減領域としてもよい。本実施形態においても、本発明の第１及び第２の実施形態と同様の効果が得られる。
【００３４】
（実施形態４）
図１３は本発明の光電変換装置の第４の実施例を示したものである。
【００３５】
図１３において、1301は所謂トレンチ分離により形成された素子分離絶縁膜である。その他の構成は図１に示した第１実施形態と同じである。なお、第２実施形態で説明した各形状の暗電流低減領域としてもよい。
【００３６】
本実施形態においても、本発明の第１及び第２の実施形態と同様の効果が得られる。
【００３７】
（実施形態５）
以下、本発明の撮像装置の実施形態について説明する。
【００３８】
図１４は、本発明の撮像装置として、前述した各実施形態の光電変換装置を用いた撮像装置のシステムの構成図である。撮像装置は、レンズのプロテクトとメインスイッチを兼ねるバリア１、被写体の光学像を固体撮像素子４に結像させるレンズ２、レンズ２を通った光量を可変するための絞り３、レンズ２で結像された被写体を画像信号として取り込むための固体撮像素子４（上記の各実施形態で説明した光電変換装置が１次元あるいは２次元のマトリックス状に配置されて構成される）、固体撮像素子４から出力される画像信号に各種の補正、クランプ等の処理を行う撮像信号処理回路５、固体撮像素子４より出力される画像信号のアナログ−ディジタル変換を行うＡ／Ｄ変換器６、Ａ／Ｄ変換器６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部７、固体撮像素子４及び撮像信号処理回路５及びＡ／Ｄ変換器６及び信号処理部７に各種タイミング信号を出力するタイミング発生部８で構成される。なお、撮像信号処理回路５、Ａ／Ｄ変換器６、信号処理部７、タイミング発生部８の各回路は固体撮像素子４と同一チップ上に形成しても良い。また、各種演算とスチルビデオカメラ全体を制御する全体制御・演算部９、画像データを一時的に記憶するためのメモリ部１０、記録媒体に記録又は読み出しを行うための記録媒体制御インターフェース部１１、画像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体１２、外部コンピュータ等と通信するための外部インターフェース（Ｉ／Ｆ）部１３で固体撮像システムは構成される。
【００３９】
次に、図１４の動作について説明する。バリア１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、さらに、Ａ／Ｄ変換器６などの撮像系回路の電源がオンされる。それから、露光量を制御するために、全体制御・演算部９は絞り３を開放にし、固体撮像素子４から出力された信号は、撮像信号処理回路５をスルーしてＡ／Ｄ変換器６へ出力される。Ａ／Ｄ変換器６は、その信号をＡ／Ｄ変換して、信号処理部７に出力する。信号処理部７は、そのデータを基に露出の演算を全体制御・演算部９で行う。
【００４０】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部９は絞り３を制御する。次に、固体撮像素子４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部９で行う。その後、レンズ２を駆動して合焦か否かを判断し、合焦していないと判断したときは、再びレンズ２を駆動し測距を行う。
【００４１】
そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子４から出力された画像信号は、撮像信号処理回路５において補正等がされ、さらにＡ／Ｄ変換器６でＡ／Ｄ変換され、信号処理部７を通り全体制御・演算部９によりメモリ部１０に蓄積される。その後、メモリ部１０に蓄積されたデータは、全体制御・演算部９の制御により記録媒体制御Ｉ／Ｆ部１１を通り半導体メモリ等の着脱可能な記録媒体１２に記録される。また外部Ｉ／Ｆ部１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【００４２】
【発明の効果】
以上述べたように、本発明によれば、光電変換素子のリーク電流を低減でき高いS/Nを有する光電変換装置および固体撮像装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の光電変換装置の第１の実施形態の断面図である。
【図２】本発明の光電変換装置の第１の実施形態の平面図である。
【図３】本発明の光電変換装置の第１の実施形態の１画素の回路図である。
【図４】本発明の光電変換装置のタイミング図である。
【図５】本発明の光電変換装置の第１の実施形態の変形例の断面図である。
【図６】本発明の光電変換装置の第１の実施形態の他の変形例の断面図である。
【図７】本発明の光電変換装置の第２の実施形態の断面図である。
【図８】本発明の光電変換装置の第２の実施形態の変形例の断面図である。
【図９】本発明の光電変換装置の第２の実施形態の他の変形例の断面図である。
【図１０】本発明の光電変換装置のプロセスフロー図である。
【図１１】本発明の光電変換装置のプロセスフロー図である。
【図１２】本発明の光電変換装置の第３の実施形態の断面図である。
【図１３】本発明の光電変換装置の第４の実施形態の断面図である。
【図１４】本発明の撮像装置のシステム図である。
【図１５】増幅型固体撮像素子の回路構成例である。
【図１６】従来の光電変換装置の断面図である。
【符号の説明】
１ バリア
２ レンズ
３ 絞り
４ 固体撮像素子
５ 撮像信号処理回路
６ Ａ／Ｄ変換器
７ 信号処理部
８ タイミング発生部
９ 全体制御・演算部
１０ メモリ部
１１ 記録媒体制御インターフェース（Ｉ／Ｆ）部
１２ 記録媒体
１３ 外部インターフェース（Ｉ／Ｆ）部
２０ 欠陥領域
101 ｎ型基板
02 ｐ型半導体層
103 ｎ型半導体領域
104 素子分離絶縁膜
105 配線層
106 ｐ型のチャネルストップ領域
106’ 上部に配線層のないｐ型のチャネルストップ領域
107 高濃度N領域
108 ｐ+暗電流低減領域
201 フォトダイオード
202 リセットトランジスタ
203 転送MOSトランジスタ
204 ソースフォロアアンプ
205 行選択MOSトランジスタ
206 フローティングディフュージョン（FD）領域
701 暗電流低減領域
702 フォトダイオード側に拡張された暗電流低減領域
801 ｐ+層
901 暗電流低減領域
1001 犠牲酸化膜
1002 窒化シリコン膜
1003 不純物イオン注入領域
1004 レジスト層
1005a 深くイオン注入された不純物イオン
1005b 浅くイオン注入された不純物イオン
1101a 深くイオン注入された不純物イオン
1101b 浅くイオン注入された不純物イオン
1201 メサ形状の素子分離絶縁膜
1301 トレンチ形状の素子分離絶縁膜
Claims (13)
- 第１導電型の第１の半導体領域と、該第１の半導体領域とＰＮ接合を構成する第２導電型の第２の半導体領域と、を有する光電変換素子と、
前記第１の半導体領域内に配され、前記光電変換素子からの信号電荷が転送される第２導電型のフローティングディフュージョン領域と、を含む画素の複数と、
第１の画素に含まれる前記光電変換素子の前記第２の半導体領域と、該第１の画素に隣接する第２の画素に含まれる前記フローティングディフュージョン領域と、の間に形成され、該第２の半導体領域と前記フローティングディフュージョン領域とを電気的に分離する素子分離絶縁膜と、
前記素子分離絶縁膜上の一部に形成された配線層と、
前記素子分離絶縁膜の前記配線層とは反対側の、前記第１の半導体領域内に配された、前記第１の半導体領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第３の半導体領域と、を有する光電変換装置において、
前記第３の半導体領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第４の半導体領域を有し、該第４の半導体領域は、前記配線層との間に前記素子分離絶縁膜の一部が位置するように配され、
前記フローティングディフュージョン領域の不純物濃度が前記第２の半導体領域よりも高く、
該フローティングディフュージョン領域と前記第４の半導体領域との間に、少なくとも前記第３の半導体領域の一部が配され、
前記第４の半導体領域が、前記配線層が前記素子分離絶縁膜を挟んで対向する、前記配線層直下の範囲を内包する形状であることを特徴とする光電変換装置。 - 請求項１に記載の光電変換装置において、前記第４の半導体領域の一部が、前記第２の半導体領域に接して形成されている光電変換装置。
- 請求項２に記載の光電変換装置において、前記第４の半導体領域のうち前記第２の半導体領域に接した部分の表面からの深さが、前記素子分離絶縁膜の下に位置する、前記第３の半導体領域よりも深く、もしくは前記第４の半導体領域の前記接した部分以外の領域よりも深く形成されている光電変換装置。
- 第１導電型の第１の半導体領域と、該第１の半導体領域とＰＮ接合を構成する第２導電型の第２の半導体領域と、を有する光電変換素子と、
第２導電型のソース、ドレイン領域を有する複数のトランジスタと、を含む複数の画素と、
前記光電変換素子の前記第２の半導体領域に隣接する、該光電変換素子の前記第２の半導体領域の不純物濃度よりも高い不純物濃度を有し、前記トランジスタのソースもしくはドレイン領域として機能する第３の半導体領域と、
前記光電変換素子の前記第２の半導体領域と前記第３の半導体領域との間に形成され、該第２の半導体領域と前記第３の半導体領域とを電気的に分離する素子分離絶縁膜と、
前記素子分離絶縁膜上の一部に形成された配線層と、
前記素子分離絶縁膜の前記配線層とは反対側の、前記第１の半導体領域内に配された、前記第１の半導体領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第４の半導体領域と、を有する光電変換装置において、
前記第４の半導体領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第５の半導体領域を有し、該第５の半導体領域は、前記配線層との間に前記素子分離絶縁膜の一部が位置するように配され、
前記第３の半導体領域と前記第５の半導体領域との間に、少なくとも前記第４の半導体領域の一部が配され、
前記複数のトランジスタは、前記光電変換素子で発生した電荷を電圧に変換するための増幅トランジスタを含んでおり、
前記配線層は、前記光電変換素子で発生した電荷を電圧に変換するための増幅トランジスタのゲートであり、
前記第５の半導体領域が、前記配線層が前記素子分離絶縁膜を挟んで対向する、前記配線層直下の範囲を内包する形状であることを特徴とする光電変換装置。 - 第１導電型の第１の半導体領域と、該第１の半導体領域とＰＮ接合を構成する第２導電型の第２の半導体領域と、を有する光電変換素子と、
第２導電型のソース、ドレイン領域を有するトランジスタと、
前記光電変換素子の前記第２の半導体領域に隣接する、前記第２の半導体領域の不純物濃度よりも高い不純物濃度を有し、前記トランジスタのソースもしくはドレイン領域として機能する第３の半導体領域と、
前記光電変換素子の前記第２の半導体領域と前記第３の半導体領域との間に形成され、該第２の半導体領域と前記第３の半導体領域とを電気的に分離する素子分離絶縁膜と、
前記素子分離絶縁膜上の一部に形成された前記トランジスタのゲート配線層と、
前記素子分離絶縁膜の前記ゲート配線層とは反対側の、前記第１の半導体領域内に配された、前記第１の半導体領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第４の半導体領域と、を有する光電変換装置において、
前記第４の半導体領域の不純物濃度よりも高い不純物濃度を有する第１導電型の第５の半導体領域を有し、該第５の半導体領域は、前記ゲート配線層との間に前記素子分離絶縁膜の一部が位置するように配され、
前記第３の半導体領域と前記第５の半導体領域との間に、少なくとも前記第４の半導体領域の一部が配され、
前記ゲート配線層が、前記光電変換素子が電荷を蓄積している期間の少なくとも一部で、前記第４の半導体領域中の少数キャリア濃度を高める方向の電気力線が生じる電圧印加動作を行っており、
前記第５の半導体領域が、前記配線層が前記素子分離絶縁膜を挟んで対向する、前記配線層直下の範囲を内包する形状であることを特徴とする光電変換装置。 - 請求項４又は５に記載の光電変換装置において、前記第５の半導体領域の一部が、前記第２の半導体領域に接して形成されている光電変換装置。
- 請求項６に記載の光電変換装置において、前記第５の半導体領域のうち前記第２の半導体領域に接した部分の表面からの深さが、前記素子分離絶縁膜の下に位置する、前記第４の半導体領域よりも深く、もしくは前記第５の半導体領域の前記接した部分以外の領域よりも深く形成されている光電変換装置。
- 請求項１から７のいずれか１項に記載の光電変換装置において、前記光電変換素子が、前記第２の半導体領域の表面に第１導電型の半導体領域を形成した埋め込み型フォトダイオードである光電変換装置。
- 請求項１から８のいずれか１項に記載の光電変換装置において、前記素子分離絶縁膜は選択酸化分離により形成されている光電変換装置。
- 請求項１から８のいずれか１項に記載の光電変換装置において、前記素子分離絶縁膜はメサ分離により形成されている光電変換装置。
- 請求項１から８のいずれか１項に記載の光電変換装置において、前記素子分離絶縁膜はトレンチ分離により形成されている光電変換装置。
- 請求項１から１１のいずれか１項に記載の光電変換装置において、前記光電変換装置が１次元、あるいは２次元のマトリックス状に配置されている光電変換装置。
- 請求項１から１２のいずれか１項に記載の光電変換装置と、前記光電変換装置に画像を結像する光学系と、前記光電変換装置からの画像信号を記憶する手段とを有することを特徴とするカメラ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002053945A JP4282049B2 (ja) | 2002-02-28 | 2002-02-28 | 半導体装置、光電変換装置及びカメラ |
| US10/369,551 US6774453B2 (en) | 2002-02-28 | 2003-02-21 | Semiconductor device, image pickup device using the same, and photoelectric conversion device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002053945A JP4282049B2 (ja) | 2002-02-28 | 2002-02-28 | 半導体装置、光電変換装置及びカメラ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008005842A Division JP4863517B2 (ja) | 2008-01-15 | 2008-01-15 | 光電変換装置及びカメラ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003258229A JP2003258229A (ja) | 2003-09-12 |
| JP2003258229A5 JP2003258229A5 (ja) | 2005-06-30 |
| JP4282049B2 true JP4282049B2 (ja) | 2009-06-17 |
Family
ID=27750938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002053945A Expired - Fee Related JP4282049B2 (ja) | 2002-02-28 | 2002-02-28 | 半導体装置、光電変換装置及びカメラ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6774453B2 (ja) |
| JP (1) | JP4282049B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4514188B2 (ja) * | 2003-11-10 | 2010-07-28 | キヤノン株式会社 | 光電変換装置及び撮像装置 |
| JP4075797B2 (ja) | 2003-12-25 | 2008-04-16 | ソニー株式会社 | 固体撮像素子 |
| JPWO2005069377A1 (ja) * | 2004-01-19 | 2007-07-26 | 松下電器産業株式会社 | 固体撮像装置およびその製造方法 |
| JP4067054B2 (ja) * | 2004-02-13 | 2008-03-26 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| US7605415B2 (en) | 2004-06-07 | 2009-10-20 | Canon Kabushiki Kaisha | Image pickup device comprising photoelectric conversation unit, floating diffusion region and guard ring |
| JP4455435B2 (ja) | 2004-08-04 | 2010-04-21 | キヤノン株式会社 | 固体撮像装置及び同固体撮像装置を用いたカメラ |
| JP2006073736A (ja) * | 2004-09-01 | 2006-03-16 | Canon Inc | 光電変換装置、固体撮像装置及び固体撮像システム |
| JP4916101B2 (ja) * | 2004-09-01 | 2012-04-11 | キヤノン株式会社 | 光電変換装置、固体撮像装置及び固体撮像システム |
| JP4595464B2 (ja) * | 2004-09-22 | 2010-12-08 | ソニー株式会社 | Ｃｍｏｓ固体撮像素子の製造方法 |
| JP4691990B2 (ja) * | 2005-01-05 | 2011-06-01 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| US7141836B1 (en) * | 2005-05-31 | 2006-11-28 | International Business Machines Corporation | Pixel sensor having doped isolation structure sidewall |
| KR100699844B1 (ko) * | 2005-06-10 | 2007-03-27 | 삼성전자주식회사 | 이미지 센서의 제조 방법 |
| JP5116264B2 (ja) | 2006-07-10 | 2013-01-09 | キヤノン株式会社 | 光電変換装置、光電変換装置の製造方法および光電変換装置を用いた撮像システム |
| US8072015B2 (en) | 2007-06-04 | 2011-12-06 | Sony Corporation | Solid-state imaging device and manufacturing method thereof |
| JP5180537B2 (ja) * | 2007-08-24 | 2013-04-10 | キヤノン株式会社 | 光電変換装置及びマルチチップイメージセンサ |
| US8772891B2 (en) * | 2008-12-10 | 2014-07-08 | Truesense Imaging, Inc. | Lateral overflow drain and channel stop regions in image sensors |
| JP5489570B2 (ja) | 2009-07-27 | 2014-05-14 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| JP5538976B2 (ja) | 2010-03-29 | 2014-07-02 | ソニー株式会社 | 固体撮像素子、撮像装置 |
| JP6175970B2 (ja) * | 2013-08-12 | 2017-08-09 | 株式会社ニコン | 固体撮像素子および撮像装置 |
| JP5874778B2 (ja) * | 2014-04-30 | 2016-03-02 | ソニー株式会社 | 撮像素子、撮像装置 |
| JP6764234B2 (ja) * | 2015-06-03 | 2020-09-30 | キヤノン株式会社 | 固体撮像装置及びカメラ |
| KR102356913B1 (ko) * | 2017-07-03 | 2022-02-03 | 에스케이하이닉스 주식회사 | 이미지 센서 |
| JP6481718B2 (ja) * | 2017-07-13 | 2019-03-13 | 株式会社ニコン | 固体撮像素子および撮像装置 |
| JP7361452B2 (ja) | 2018-02-19 | 2023-10-16 | キヤノン株式会社 | 撮像装置およびカメラ |
| JP7097773B2 (ja) * | 2018-07-26 | 2022-07-08 | キヤノン株式会社 | 固体撮像装置、基板および撮像システム |
| JP2019080081A (ja) * | 2019-02-14 | 2019-05-23 | 株式会社ニコン | 固体撮像素子および撮像装置 |
| JP7176483B2 (ja) * | 2019-06-24 | 2022-11-22 | 信越半導体株式会社 | 半導体基板の評価方法および評価用半導体基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1098176A (ja) | 1996-09-19 | 1998-04-14 | Toshiba Corp | 固体撮像装置 |
| JP4604296B2 (ja) * | 1999-02-09 | 2011-01-05 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
-
2002
- 2002-02-28 JP JP2002053945A patent/JP4282049B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-21 US US10/369,551 patent/US6774453B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6774453B2 (en) | 2004-08-10 |
| US20030160295A1 (en) | 2003-08-28 |
| JP2003258229A (ja) | 2003-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4282049B2 (ja) | 半導体装置、光電変換装置及びカメラ | |
| JP3840203B2 (ja) | 固体撮像装置及び固体撮像装置を用いたカメラシステム | |
| JP5110831B2 (ja) | 光電変換装置及び撮像システム | |
| US9620545B2 (en) | Solid-state image pickup device and method for producing the same | |
| JP3702854B2 (ja) | 固体撮像素子 | |
| WO2021117523A1 (ja) | 固体撮像素子及び電子機器 | |
| JP2005268814A (ja) | 固体撮像装置及び固体撮像装置を用いたカメラシステム | |
| JP2004039832A (ja) | 光電変換装置及びその製造方法 | |
| JPH11274461A (ja) | 固体撮像装置とその製造方法 | |
| JP4435063B2 (ja) | 固体撮像装置及び固体撮像装置を用いたカメラシステム | |
| WO2021187422A1 (ja) | 固体撮像素子及び電子機器 | |
| JP4863517B2 (ja) | 光電変換装置及びカメラ | |
| JP5241759B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041021 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090312 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090316 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4282049 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |