JP4075797B2 - 固体撮像素子 - Google Patents
固体撮像素子 Download PDFInfo
- Publication number
- JP4075797B2 JP4075797B2 JP2003430505A JP2003430505A JP4075797B2 JP 4075797 B2 JP4075797 B2 JP 4075797B2 JP 2003430505 A JP2003430505 A JP 2003430505A JP 2003430505 A JP2003430505 A JP 2003430505A JP 4075797 B2 JP4075797 B2 JP 4075797B2
- Authority
- JP
- Japan
- Prior art keywords
- element isolation
- isolation layer
- type semiconductor
- semiconductor region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002955 isolation Methods 0.000 claims description 97
- 239000004065 semiconductor Substances 0.000 claims description 79
- 238000003384 imaging method Methods 0.000 claims description 25
- 238000003860 storage Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000009825 accumulation Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-NJFSPNSNSA-N silicon-30 atom Chemical compound [30Si] XUIMIQQOPSSXEZ-NJFSPNSNSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
Description
本発明は、固体撮像素子に係わる。
固体撮像素子の画素セルの小型化により、特にＣＭＯＳセンサ（ＣＭＯＳ型固体撮像素子）では、周辺回路部と同様に、画素部にもトレンチ素子分離構造（いわゆるＳＴＩ；Shallow Trench Isolation）を採用することがある。
また、受光センサ部においては、暗電流低減のための埋め込みフォトダイオード構造を採用する場合が一般的になってきている。
そして、上述のように画素部にトレンチ素子分離構造を採用した場合には、受光センサ部から延びる空乏層がトレンチ素子分離層の側面に達することにより、このトレンチ素子分離層の側面のＳｉＯ２／Ｓｉ界面で暗電流が発生するという問題が生じる。
このため、トレンチ素子分離層の側面における暗電流を抑制することが求められる。
このため、トレンチ素子分離層の側面における暗電流を抑制することが求められる。
また、トレンチ素子分離を行わない場合でも、高感度化を図るために、画素部における暗電流の発生を少しでも低減することが要望されている。
そこで、ＬＯＣＯＳ法により素子分離を行う構造において、画素部の暗電流を低減することが考えられている。
例えば、ＬＯＣＯＳ素子分離層の下や近傍にＰ＋領域を形成し、光電変換部のＮ層をＬＯＣＯＳ素子分離層よりも深く形成することにより、暗電流を低減する方法（特許文献１参照）が提案されている。
また例えば、周辺回路部にはＬＯＣＯＳ素子分離層を用い、画素部の画素部のトランジスタや受光部周りはＬＯＣＯＳ素子分離層ではなく、多結晶シリコンの酸化膜を分離領域のＰ＋領域上に形成することにより応力を減らし、暗電流の低減を図る方法（特許文献２参照）が提案されている。
特開平１０−３０８５０７号公報
特開平１１−３１２７３１号公報
そこで、ＬＯＣＯＳ法により素子分離を行う構造において、画素部の暗電流を低減することが考えられている。
例えば、ＬＯＣＯＳ素子分離層の下や近傍にＰ＋領域を形成し、光電変換部のＮ層をＬＯＣＯＳ素子分離層よりも深く形成することにより、暗電流を低減する方法（特許文献１参照）が提案されている。
また例えば、周辺回路部にはＬＯＣＯＳ素子分離層を用い、画素部の画素部のトランジスタや受光部周りはＬＯＣＯＳ素子分離層ではなく、多結晶シリコンの酸化膜を分離領域のＰ＋領域上に形成することにより応力を減らし、暗電流の低減を図る方法（特許文献２参照）が提案されている。
従って、画素部にトレンチ素子分離構造を採用した場合に、トレンチ素子分離層の側面における暗電流を抑制するためには、トレンチ素子分離層の周囲にＰ＋領域を形成すればよい。
ここで、トレンチ素子分離構造及び埋め込みフォトダイオード構造を採用した構成のＣＭＯＳ型固体撮像素子の概略断面図を図５に示す。
この固体撮像素子５０は、基板５１の上部にＰ型半導体ウエル領域５２が形成され、このＰ型半導体ウエル領域５２に、受光センサ部の電荷蓄積領域となるＮ型半導体領域５３やＮ＋のフローティングディフュージョン５６が形成されている。
また、Ｎ型半導体領域５３上の基板５１の表面付近には、Ｐ型（Ｐ＋）の正電荷蓄積領域５４が形成されている。
これらＰ型半導体ウエル領域５２、Ｎ型半導体領域５３、並びにＰ型の正電荷蓄積領域５４により、いわゆる埋め込みフォトダイオード構造が形成されている。
この固体撮像素子５０は、基板５１の上部にＰ型半導体ウエル領域５２が形成され、このＰ型半導体ウエル領域５２に、受光センサ部の電荷蓄積領域となるＮ型半導体領域５３やＮ＋のフローティングディフュージョン５６が形成されている。
また、Ｎ型半導体領域５３上の基板５１の表面付近には、Ｐ型（Ｐ＋）の正電荷蓄積領域５４が形成されている。
これらＰ型半導体ウエル領域５２、Ｎ型半導体領域５３、並びにＰ型の正電荷蓄積領域５４により、いわゆる埋め込みフォトダイオード構造が形成されている。
また、トランジスタや受光センサ部のフォトダイオードを電気的に分離する、絶縁層（例えば、酸化シリコン、窒化シリコン、もしくはこれらの多層）から成るトレンチ素子分離層６０が形成され、このトレンチ素子分離層６０間の基板５１の表面付近に受光センサ部のフォトダイオードやトランジスタのソース・ドレイン等の領域が形成されている。
正電荷蓄積領域５４は、このトレンチ素子分離層６０に接して形成され、Ｎ型半導体領域５３よりも広い面積に形成されている。
正電荷蓄積領域５４は、このトレンチ素子分離層６０に接して形成され、Ｎ型半導体領域５３よりも広い面積に形成されている。
基板５１の表面にはゲート絶縁膜５７が形成され、このゲート絶縁膜５７上に、読み出しゲート電極５８及びリセットゲート電極５９が形成されている。
読み出しゲート電極５８、ゲート絶縁膜５７、受光センサ部のＮ型半導体領域５３、フローティングディフュージョン５６により、読み出しトランジスタが構成される。この読み出しトランジスタのチャネル部、即ちフローティングディフュージョン５６とＮ型半導体領域５３との間は、読み出し領域５５となっている。
さらに、必要に応じて、上方に、カラーフィルターやオンチップレンズ等の部品が設けられて固体撮像素子５０が構成される。
読み出しゲート電極５８、ゲート絶縁膜５７、受光センサ部のＮ型半導体領域５３、フローティングディフュージョン５６により、読み出しトランジスタが構成される。この読み出しトランジスタのチャネル部、即ちフローティングディフュージョン５６とＮ型半導体領域５３との間は、読み出し領域５５となっている。
さらに、必要に応じて、上方に、カラーフィルターやオンチップレンズ等の部品が設けられて固体撮像素子５０が構成される。
そして、この固体撮像素子５０では、トレンチ素子分離層６０の周囲（側壁及び下）には、Ｐ型（Ｐ＋）の半導体領域６１が形成されている。このＰ型の半導体領域６１により、トレンチ素子分離層６０の周囲で発生する暗電流を低減することができる。
しかしながら、トレンチ素子分離層６０の周囲における暗電流の発生を充分に抑制するためには、Ｐ型半導体領域６１を厚く形成する、或いはＰ型半導体領域６１のＰ型不純物の濃度を濃くする必要がある。
Ｐ型半導体領域６１を厚く形成した場合には、受光センサ部のＮ型半導体領域５３がその分だけ小さくなり、蓄積できる信号電荷の量（取り扱い電荷量）が減ってしまうことから、所望のダイナミックレンジを確保することが難しくなる。
また、Ｐ型半導体領域６１のＰ型不純物の濃度を濃くした場合には、製造時にＰ型半導体領域６１のＰ型不純物が拡散しやすくなるため、受光センサ部側にＰ型不純物が拡散することにより、結果として受光センサ部のＮ型半導体領域５３に蓄積できる信号電荷の量（取り扱い電荷量）が減ってしまうことになる。
さらに、この固体撮像素子５０では、図５に示すように、トレンチ素子分離層６０の上方で配線のコンタクトホールを形成する構造が採られている。
即ち、トレンチ素子分離層６０の上方に、ゲート絶縁膜５７を介してコンタクト部ゲート電極６２が形成され、このゲート電極６２は、上下の金属配線６４を接続するビア配線６３を通じて、第１層及び第２層の金属配線６４に接続されている。
即ち、トレンチ素子分離層６０の上方に、ゲート絶縁膜５７を介してコンタクト部ゲート電極６２が形成され、このゲート電極６２は、上下の金属配線６４を接続するビア配線６３を通じて、第１層及び第２層の金属配線６４に接続されている。
このように、トレンチ素子分離層６０の上方で配線６４のコンタクトホールを形成する構造が採られているため、配線６４やコンタクトホールのパターンルール上の制約があり、また製造におけるマージンを考慮して、トレンチ素子分離層６０の幅をある程度以上確保する必要がある。
従って、トレンチ素子分離層６０の幅を狭めることができない場合が多く、素子の微細化が難しくなっている。
従って、トレンチ素子分離層６０の幅を狭めることができない場合が多く、素子の微細化が難しくなっている。
しかしながら、トレンチ素子分離層６０の幅を大きくすると、この場合も受光センサ部のＮ型半導体領域５３の面積が減少し、蓄積できる信号電荷の量（取り扱い電荷量）が減少してしまう。
最近、固体撮像素子の多画素化や小型化、或いは低消費電力化が進んできているが、そのためには、画素セルや周辺トランジスタの微細化が必要になることから、トランジスタ等の素子分離構造としてトレンチ素子分離層が採用される方向にある。
一方で、カメラとして必要なＳ／Ｎ比や感度特性を維持するためには、低暗電流化が求められている。
従って、受光センサ部の構造として、暗電流を抑制できる、埋め込みフォトダイオード構造を採用することになる。
一方で、カメラとして必要なＳ／Ｎ比や感度特性を維持するためには、低暗電流化が求められている。
従って、受光センサ部の構造として、暗電流を抑制できる、埋め込みフォトダイオード構造を採用することになる。
しかしながら、上述したように、埋め込みフォトダイオードとトレンチ素子分離部層とを組み合わせた場合には、トレンチ素子分離層の側壁における暗電流の抑制が課題であり、またその対策としてトレンチ素子分離層の側壁にＰ型半導体領域を形成した場合には、電荷蓄積領域の取り扱い電荷量を減少させてしまうという副作用があった。
上述した問題の解決のために、本発明においては、暗電流や白傷の発生を抑制し、画質が良好な画像が得られると共に、受光センサ部の取り扱い電荷量を充分に確保することを可能にする固体撮像素子を提供するものである。
本発明の固体撮像素子は、受光センサ部の第１導電型の電荷蓄積領域の表面に第２導電型の半導体領域が形成され、半導体基板に形成された溝内に絶縁層から成る素子分離層が埋め込まれて形成され、素子分離層が、上部の幅の広い部分と下部の幅の狭い部分とから成り、素子分離層の幅の狭い部分の周囲に、第２導電型の半導体領域が形成され、受光センサ部の第２導電型の半導体領域が、素子分離層の幅の広い部分に接しており、受光センサ部の第１導電型の電荷蓄積領域が、素子分離層の幅の狭い部分の周囲に形成された第２導電型の半導体領域に接しているものである。
上述の本発明の固体撮像素子の構成によれば、受光センサ部の第１導電型の電荷蓄積領域の表面に第２導電型の半導体領域が形成され、半導体基板に形成された溝内に絶縁層から成る素子分離層が埋め込まれて形成され、素子分離層が、上部の幅の広い部分と下部の幅の狭い部分とから成り、素子分離層の幅の狭い部分の周囲に、第２導電型の半導体領域が形成され、受光センサ部の第２導電型の半導体領域が、素子分離層の幅の広い部分に接しており、受光センサ部の第１導電型の電荷蓄積領域が、素子分離層の幅の狭い部分の周囲に形成された第２導電型の半導体領域に接している。
これにより、トレンチ素子分離層が下部の幅を狭くした構成となっており、従来のシングルトレンチ素子分離層構造と比較して、受光センサ部に対して後退しているため、その分受光センサ部の第１導電型の電荷蓄積領域の面積を広く採り、取り扱い電荷量を大きくすることが可能になる。
また、トレンチ素子分離層の下部の幅の狭い部分の周囲に形成された第２導電型の半導体領域により、トレンチ素子分離層の下部の側壁から発生する暗電流を低減することができる。特に、受光センサ部の第１導電型の電荷蓄積領域から横方向に伸びる空乏層が、第２導電型の半導体領域で阻止されることにより、トレンチ素子分離層の側壁に空乏層が到達するのが抑えられ、これにより暗電流や白傷の発生を抑制することができる。
これにより、トレンチ素子分離層が下部の幅を狭くした構成となっており、従来のシングルトレンチ素子分離層構造と比較して、受光センサ部に対して後退しているため、その分受光センサ部の第１導電型の電荷蓄積領域の面積を広く採り、取り扱い電荷量を大きくすることが可能になる。
また、トレンチ素子分離層の下部の幅の狭い部分の周囲に形成された第２導電型の半導体領域により、トレンチ素子分離層の下部の側壁から発生する暗電流を低減することができる。特に、受光センサ部の第１導電型の電荷蓄積領域から横方向に伸びる空乏層が、第２導電型の半導体領域で阻止されることにより、トレンチ素子分離層の側壁に空乏層が到達するのが抑えられ、これにより暗電流や白傷の発生を抑制することができる。
上述の本発明によれば、従来のシングルトレンチ素子分離層構造と比較して、受光センサ部のフォトダイオードの電荷蓄積領域の面積を広く採ることができるため、蓄積できる信号電荷の量（取り扱い電荷量）を大きくすることができる。
これにより、ダイナミックレンジの大きな固体撮像素子を得ることができる。
これにより、ダイナミックレンジの大きな固体撮像素子を得ることができる。
また、本発明によれば、取り扱い電荷量の特性を圧迫することなく、トレンチ素子分離層の下部の幅の狭い部分の周囲に形成された第２導電型の半導体領域により、暗電流や白傷の発生を抑制することができるため、高いＳ／Ｎ比を有し、良好な画質が得られる固体撮像素子を実現することができる。
従って、本発明により、暗電流や白傷の発生を抑制し、画質が良好な画像が得られると共に、受光センサ部の取り扱い電荷量を充分に確保することができる固体撮像素子を実現することが可能になる。
本発明の固体撮像素子の一実施の形態の概略構成図（断面図）を図１に示す。この図１は、１つの画素セル分の断面図を示している。
本実施の形態は、本発明をＣＭＯＳセンサ（ＣＭＯＳ型固体撮像素子）に適用したものである。
本実施の形態は、本発明をＣＭＯＳセンサ（ＣＭＯＳ型固体撮像素子）に適用したものである。
基板１１の上部にＰ型半導体ウエル領域１２が形成され、このＰ型半導体ウエル領域１２に、受光センサ部の電荷蓄積領域となるＮ型半導体領域１３やＮ＋のフローティングディフュージョン１６が形成されている。
また、Ｎ型半導体領域１３上の基板１１の表面付近には、Ｐ型（Ｐ＋）の正電荷蓄積領域１４が形成されている。
これらＰ型半導体ウエル領域１２、Ｎ型半導体領域１３、並びにＰ型の正電荷蓄積領域１４により、いわゆる埋め込みフォトダイオード構造が形成されている。
また、Ｎ型半導体領域１３上の基板１１の表面付近には、Ｐ型（Ｐ＋）の正電荷蓄積領域１４が形成されている。
これらＰ型半導体ウエル領域１２、Ｎ型半導体領域１３、並びにＰ型の正電荷蓄積領域１４により、いわゆる埋め込みフォトダイオード構造が形成されている。
また、トランジスタや受光センサ部のフォトダイオードを電気的に分離する、絶縁層（例えば、酸化シリコン、窒化シリコン、もしくはこれらの多層）から成るトレンチ素子分離層２０が形成され、このトレンチ素子分離層２０間の基板１１の表面付近に受光センサ部のフォトダイオードやトランジスタのソース・ドレイン等の領域が形成されている。
トレンチ素子分離層２０は、基板１１に形成された溝内を絶縁層で埋めることにより、形成されている。
トレンチ素子分離層２０は、基板１１に形成された溝内を絶縁層で埋めることにより、形成されている。
基板１１の表面にはゲート絶縁膜１７が形成され、このゲート絶縁膜１７上に、読み出しゲート電極１８及びリセットゲート電極１９が形成されている。
読み出しゲート電極１８、ゲート絶縁膜１７、受光センサ部のＮ型半導体領域１３、フローティングディフュージョン１６により、読み出しトランジスタが構成される。この読み出しトランジスタのチャネル部、即ちフローティングディフュージョン１６とＮ型半導体領域１３との間は、読み出し領域となっている。
読み出しゲート電極１８、ゲート絶縁膜１７、受光センサ部のＮ型半導体領域１３、フローティングディフュージョン１６により、読み出しトランジスタが構成される。この読み出しトランジスタのチャネル部、即ちフローティングディフュージョン１６とＮ型半導体領域１３との間は、読み出し領域となっている。
また、トレンチ素子分離層２０の上方で配線のコンタクトホールを形成する構造が採られている。
即ち、トレンチ素子分離層２０の上方に、ゲート絶縁膜１７を介してコンタクト部ゲート電極２４が形成され、このゲート電極２４は、上下の金属配線２６を接続するビア配線２５を通じて、第１層及び第２層の金属配線２６に接続されている。
さらに、必要に応じて、上方に、カラーフィルターやオンチップレンズ等の部品が設けられて固体撮像素子１０が構成される。
即ち、トレンチ素子分離層２０の上方に、ゲート絶縁膜１７を介してコンタクト部ゲート電極２４が形成され、このゲート電極２４は、上下の金属配線２６を接続するビア配線２５を通じて、第１層及び第２層の金属配線２６に接続されている。
さらに、必要に応じて、上方に、カラーフィルターやオンチップレンズ等の部品が設けられて固体撮像素子１０が構成される。
本実施の形態においては、特に、絶縁層から成るトレンチ素子分離層２０が、上部（表面付近）の幅の広い部分２１と下部の幅の狭い部分２２とから構成されている。これらの部分２１，２２を有することにより、断面Ｔ字形状のトレンチ素子分離層２０となっている。
また、トレンチ素子分離層２０の周囲（側壁及び下）には、Ｐ型（Ｐ＋）半導体領域２３が形成されている。
また、トレンチ素子分離層２０の周囲（側壁及び下）には、Ｐ型（Ｐ＋）半導体領域２３が形成されている。
そして、受光センサ部の正電荷蓄積領域１４を、トレンチ素子分離層２０の上部の幅の広い部分２１に接するように形成し、電荷蓄積領域であるＮ型半導体領域１３を、トレンチ素子分離層２０の上部の幅の広い部分２１よりも、深い位置に形成する。
このようにトレンチ素子分離層２０を構成したことにより、表面の幅の広い部分２１で、コンタクトゲート電極２４や金属配線２６、コンタクトホールについて、パターンルールを満足すると共に、製造における位置ずれに対するマージンを確保することができる。
具体的には、例えば、コンタクト部ゲート電極２４に多結晶シリコン電極層ないしはタングステン系電極層ないしはモリブデン系電極層が用いられ、このゲート電極２４と金属配線２６とのコンタクトがトレンチ素子分離層２０上で行われるため、上層の金属配線２４まで含めたレイアウト上の制約から、トレンチ素子分離層２０の上部２１の幅が決定される。例えば、０．１８μｍ世代のＭＯＳトランジスタを用いる場合、０．４μｍ程度必要になる。
具体的には、例えば、コンタクト部ゲート電極２４に多結晶シリコン電極層ないしはタングステン系電極層ないしはモリブデン系電極層が用いられ、このゲート電極２４と金属配線２６とのコンタクトがトレンチ素子分離層２０上で行われるため、上層の金属配線２４まで含めたレイアウト上の制約から、トレンチ素子分離層２０の上部２１の幅が決定される。例えば、０．１８μｍ世代のＭＯＳトランジスタを用いる場合、０．４μｍ程度必要になる。
また、トレンチ素子分離層２０の周囲に形成されたＰ型半導体領域２３により、フォトダイオードのＮ型半導体領域１３からの空乏層がトレンチ素子分離層２０の側壁に接するのを防ぎ、トレンチ素子分離層２０の側壁の界面（絶縁層／シリコン界面）からの暗電流発生を抑制することができる。
従って、Ｐ型半導体領域２３は、Ｎ型半導体領域１３から伸びる空乏層をこの領域２３内で止めることができるように、その不純物濃度と幅を設定する。
従って、Ｐ型半導体領域２３は、Ｎ型半導体領域１３から伸びる空乏層をこの領域２３内で止めることができるように、その不純物濃度と幅を設定する。
そして、図５に示した構造と比較して、本実施の形態の場合には、トレンチ素子分離層２０の下部の幅の狭い部分２２の幅を狭くした分、Ｐ型半導体領域２３の幅も狭くして、その分Ｎ型半導体領域１３を広げることが可能になる。このようにＮ型半導体領域１３を広くすると、受光部の蓄積電荷量を大きくすることができる。
なお、トレンチ素子分離層２０の上部の幅の広い部分２１の深さについては、加工上の制約はないが、暗電流と取り扱い電荷量とを考慮して、受光センサ部の埋め込みフォトダイオードのＮ型半導体領域１３よりも浅い位置に形成する。
また、トレンチ素子分離層２０の上部の幅の広い部分２１と下部の幅の狭い部分２２との膜面方向の位置関係は、下部の幅の狭い部分２２が上部の幅の広い部分２１の中心位置にある必要はなく、むしろトレンチ素子分離層２０を囲むＰ型半導体領域２３の暗電流と受光センサ部の取り扱い電荷量の観点で、Ｎ型半導体領域１３とトレンチ素子分離層２０の下部の幅の狭い部分２２との距離を空ける方向が好ましい。図１では、下部の幅の狭い部分２２が少し受光センサ部とは反対側に寄って形成されている。
従って、例えば、下部の幅の狭い部分を、上部の幅の広い部分の受光センサ部とは反対側の端縁の下に形成して、トレンチ素子分離層を断面Ｌ字形状としてもよい。
従って、例えば、下部の幅の狭い部分を、上部の幅の広い部分の受光センサ部とは反対側の端縁の下に形成して、トレンチ素子分離層を断面Ｌ字形状としてもよい。
ただし、トレンチ素子分離層の上部の幅の広い部分から下部の幅の狭い部分が横にはみ出ることは、トレンチ素子分離層を形成する際の絶縁層（酸化膜等）への埋め込みプロセス上好ましくない。
なお、読み出し電圧の低電圧化のために、埋め込みフォトダイオードのＮ型半導体領域１３が正電荷蓄積領域１４に対して、読み出しゲート電極１８側にはみだして形成されていてもよい。
また、Ｎ型半導体領域１３のトレンチ素子分離層２０側においては、取り扱い電荷量を向上させる観点から可能な限りＮ型半導体領域１３の面積を大きくすることが望ましいため、トレンチ素子分離層２０の下部２２を囲むＰ型半導体領域２３に接するように形成する。
従って、受光センサ部の埋め込みフォトダイオードにおいて、Ｎ型半導体領域１３と正電荷蓄積領域１４との位置は、図１のように同一にしなくても構わない。
また、Ｎ型半導体領域１３のトレンチ素子分離層２０側においては、取り扱い電荷量を向上させる観点から可能な限りＮ型半導体領域１３の面積を大きくすることが望ましいため、トレンチ素子分離層２０の下部２２を囲むＰ型半導体領域２３に接するように形成する。
従って、受光センサ部の埋め込みフォトダイオードにおいて、Ｎ型半導体領域１３と正電荷蓄積領域１４との位置は、図１のように同一にしなくても構わない。
上述の本実施の形態の固体撮像素子１０の構成によれば、基板に形成された溝内に絶縁層（酸化膜等）を埋め込んで形成されたトレンチ素子分離層２０を、上部の幅の広い部分２１と下部の幅の狭い部分２２とから構成している。そして、下部の幅の狭い部分２２の周囲にＰ型半導体領域２３を形成している。
即ち、従来のシングルトレンチ素子分離層構造と比較して、トレンチ素子分離層２０が下部２２の幅を狭くした構成となっているため、受光センサ部の埋め込みフォトダイオード１３，１４に対してトレンチ素子分離層２０の下部２２を取り囲むＰ型半導体領域２３が後退した構造になっている。
このため、従来のシングルトレンチ素子分離層構造に比較して、埋め込みフォトダイオードのＮ型半導体領域１３の面積を広く採ることができるため、取り扱い電荷量を大きくすることができる。
従って、ダイナミックレンジの大きな固体撮像素子１０を構成することができる。
このため、従来のシングルトレンチ素子分離層構造に比較して、埋め込みフォトダイオードのＮ型半導体領域１３の面積を広く採ることができるため、取り扱い電荷量を大きくすることができる。
従って、ダイナミックレンジの大きな固体撮像素子１０を構成することができる。
また、トレンチ素子分離層２０が下部２２の幅を狭くした構成となっているため、トレンチ素子分離層２０の下部の幅の狭い部分２２の周囲を、充分な厚さと濃度のＰ型半導体領域２３で覆うことができ、これによりトレンチ素子分離層２０の下部２２の側壁から発生する暗電流を低減することができる。
特に、受光センサ部のＮ型半導体領域１３から横方向に伸びる空乏層が、このＰ型半導体領域２３で阻止されることにより、トレンチ素子分離層２０の側壁に空乏層が到達するのが抑えられ、これにより暗電流や白傷の発生を抑制することができる。
従って、高いＳ／Ｎ比を有し、良好な画質が得られる固体撮像素子１０を実現することができる。
特に、受光センサ部のＮ型半導体領域１３から横方向に伸びる空乏層が、このＰ型半導体領域２３で阻止されることにより、トレンチ素子分離層２０の側壁に空乏層が到達するのが抑えられ、これにより暗電流や白傷の発生を抑制することができる。
従って、高いＳ／Ｎ比を有し、良好な画質が得られる固体撮像素子１０を実現することができる。
上述の実施の形態の固体撮像素子１０は、例えば次のようにして製造することができる。
なお、素子分離部以外の部分は、従来公知の方法により形成することができるため、素子分離部付近の形成方法について説明する。
なお、素子分離部以外の部分は、従来公知の方法により形成することができるため、素子分離部付近の形成方法について説明する。
まず、図２Ａに示すように、シリコンウエハから成る基板３０の表面（図１のＰ型領域１２の表面）にＳｉＯ２膜３１と、シリコン窒化膜３２とを順次形成する。シリコン窒化膜３２は、基板３０のシリコンに対するエッチングのマスクとして用いると共に、ＣＭＰ法等で表面を研摩する工程でアクティブ領域を保護するために形成している。ＳｉＯ２膜３１は、シリコン窒化膜３２を剥離する工程で下地を保護するために形成している。ＳｉＯ２膜３１の膜厚は、例えば１０ｎｍとする。シリコン窒化膜３２の膜厚は、例えば１００〜２００ｎｍとする。
次に、表面を覆ってレジストを形成し、露光及び現像を行って、素子分離部以外を覆うレジストマスク３３を形成し、図２Ｂに示すように、このレジストマスク３３を用いて、シリコン窒化膜３２とＳｉＯ２膜３１とを順次エッチングする。
次に、表面を覆ってレジストを形成し、露光及び現像を行って、素子分離部以外を覆うレジストマスク３３を形成し、図２Ｂに示すように、このレジストマスク３３を用いて、シリコン窒化膜３２とＳｉＯ２膜３１とを順次エッチングする。
次に、レジストマスク３３を剥離し、図２Ｃに示すように、シリコン窒化膜３２をマスクとして用いて、トレンチ素子分離層２０の幅の広い部分２１を形成する領域の基板（シリコン）３０に対してエッチングを行う。このとき、エッチングの深さは、埋め込みフォトダイオードの正電荷蓄積領域の厚さと同程度とし、例えば１００ｎｍ程度の深さとする。
次に、表面を覆ってレジストを形成し、露光及び現像を行って、図２Ｄに示すように、トレンチ素子分離層２０の幅の狭い部分２２用のレジストマスク３４を形成する。
続いて、図３Ｅに示すように、レジストマスク３４を用いて、トレンチ素子分離層２０の幅の狭い部分２２を形成する領域の基板（シリコン）３０に対してエッチングを行う。このときのエッチングは、例えば２０〜３０ｎｍとする。これにより、トレンチ素子分離層用の断面Ｔ字状の溝（トレンチ）が形成される。その後、レジストマスク３４を除去する。
次に、図３Ｆに示すように、溝（トレンチ）の側壁面及び底面に、熱酸化により厚さ１０ｎｍ程度のシリコン酸化膜３５を形成する。
次に、図３Ｇに示すように、高密度プラズマＣＶＤ法等により、表面に厚いシリコン酸化膜３６を堆積させる。
次に、図３Ｈに示すように、ＣＭＰ（化学的機械的研磨）法により表面の平坦化を行い、シリコン窒化膜３２上のシリコン酸化膜３６を除去して、溝（トレンチ）内のシリコン酸化膜３６を残す。
次に、図４Ｉに示すように、熱リン酸等を用いたウエットエッチングにより、シリコン窒化膜３２を除去する。
次に、図４Ｊに示すように、ＳｉＯ２膜３１を除去して、アクティブ領域のシリコン３０を露出させる。
次に、図４Ｋに示すように、ゲート絶縁膜１７及び犠牲酸化膜となるシリコン酸化膜３７を形成する。例えば露出したシリコン３０の熱酸化により形成する。なお、厚いシリコン酸化膜３６により断面Ｔ字形状のトレンチ素子分離層２０が形成される。
次に、Ｐ型不純物のイオン注入を行って、図４Ｌに示すように、トレンチ素子分離層２０の下部の幅の狭い部分を覆うように、Ｐ型半導体領域２３を形成する。
次に、図示しないゲート電極形成工程等を行った後、イオン注入により、図４Ｍに示すように、埋め込みフォトダイオードのＮ型半導体領域（電荷蓄積領域）１３とＰ型の正電荷蓄積領域１４とを順次形成する。
次に、図３Ｇに示すように、高密度プラズマＣＶＤ法等により、表面に厚いシリコン酸化膜３６を堆積させる。
次に、図３Ｈに示すように、ＣＭＰ（化学的機械的研磨）法により表面の平坦化を行い、シリコン窒化膜３２上のシリコン酸化膜３６を除去して、溝（トレンチ）内のシリコン酸化膜３６を残す。
次に、図４Ｉに示すように、熱リン酸等を用いたウエットエッチングにより、シリコン窒化膜３２を除去する。
次に、図４Ｊに示すように、ＳｉＯ２膜３１を除去して、アクティブ領域のシリコン３０を露出させる。
次に、図４Ｋに示すように、ゲート絶縁膜１７及び犠牲酸化膜となるシリコン酸化膜３７を形成する。例えば露出したシリコン３０の熱酸化により形成する。なお、厚いシリコン酸化膜３６により断面Ｔ字形状のトレンチ素子分離層２０が形成される。
次に、Ｐ型不純物のイオン注入を行って、図４Ｌに示すように、トレンチ素子分離層２０の下部の幅の狭い部分を覆うように、Ｐ型半導体領域２３を形成する。
次に、図示しないゲート電極形成工程等を行った後、イオン注入により、図４Ｍに示すように、埋め込みフォトダイオードのＮ型半導体領域（電荷蓄積領域）１３とＰ型の正電荷蓄積領域１４とを順次形成する。
上述の実施の形態では、受光センサ部の電荷蓄積領域がＮ型の半導体領域であり、このＮ型の半導体領域の表面にＰ型の正電荷蓄積領域が形成されて、いわゆる埋め込みフォトダイオード構造が形成された構成であったが、本発明は逆導電型の場合にも同様に適用することができる。
逆導電型の場合には、Ｐ型の電荷蓄積領域の表面にＮ型の半導体領域（負電荷蓄積領域）が形成されて、埋め込みフォトダイオード構造が構成される。また、トレンチ素子分離層の周囲には、暗電流低減のためにＮ型の半導体領域が形成される。
逆導電型の場合には、Ｐ型の電荷蓄積領域の表面にＮ型の半導体領域（負電荷蓄積領域）が形成されて、埋め込みフォトダイオード構造が構成される。また、トレンチ素子分離層の周囲には、暗電流低減のためにＮ型の半導体領域が形成される。
上述の実施の形態では、本発明をＣＭＯＳ型固体撮像素子に適用した場合であったが、本発明は、その他の構成の固体撮像素子、例えばＣＣＤ固体撮像素子にも適用することが可能である。
本発明をＣＣＤ固体撮像素子に適用する場合には、例えば、いわゆるチャネルストップ領域となる部分に、浅く幅の広い部分と深く幅の狭い部分とを有する構成のトレンチ素子分離層を形成し、少なくとも深く幅の狭い部分の周囲に暗電流防止用の第２導電型の半導体領域を形成する。
本発明をＣＣＤ固体撮像素子に適用する場合には、例えば、いわゆるチャネルストップ領域となる部分に、浅く幅の広い部分と深く幅の狭い部分とを有する構成のトレンチ素子分離層を形成し、少なくとも深く幅の狭い部分の周囲に暗電流防止用の第２導電型の半導体領域を形成する。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
１０ 固体撮像素子、１１ 基板、１２ Ｐ型の半導体ウエル領域、１３ Ｎ型半導体領域、１４ 正電荷蓄積領域、１６ フローティングディフュージョン、１７ ゲート絶縁膜、１８ 読み出しゲート電極、１９ リセットゲート電極、２０ トレンチ素子分離層、２３ Ｐ型半導体領域、２５ ビア配線、２６ 金属配線
Claims (1)
- 受光センサ部の第１導電型の電荷蓄積領域の表面に、第２導電型の半導体領域が形成され、
半導体基板に形成された溝内に、絶縁層から成る素子分離層が埋め込まれて形成され、
前記素子分離層が、上部の幅の広い部分と、下部の幅の狭い部分とから成り、
前記素子分離層の前記幅の狭い部分の周囲に、第２導電型の半導体領域が形成され、
前記受光センサ部の第２導電型の半導体領域が、前記素子分離層の幅の広い部分に接しており、
前記受光センサ部の第１導電型の電荷蓄積領域が、前記素子分離層の幅の狭い部分の周囲に形成された前記第２導電型の半導体領域に接している
ことを特徴とする固体撮像素子。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003430505A JP4075797B2 (ja) | 2003-12-25 | 2003-12-25 | 固体撮像素子 |
| US11/015,140 US7256469B2 (en) | 2003-12-25 | 2004-12-17 | Solid-state image pickup device |
| CN2004100820168A CN1638134B (zh) | 2003-12-25 | 2004-12-22 | 固态图像拾取装置 |
| KR1020040111075A KR101103179B1 (ko) | 2003-12-25 | 2004-12-23 | 고체 촬상 소자 |
| TW093140552A TWI255549B (en) | 2003-12-25 | 2004-12-24 | Solid-state image pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003430505A JP4075797B2 (ja) | 2003-12-25 | 2003-12-25 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005191262A JP2005191262A (ja) | 2005-07-14 |
| JP4075797B2 true JP4075797B2 (ja) | 2008-04-16 |
Family
ID=34697614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003430505A Expired - Fee Related JP4075797B2 (ja) | 2003-12-25 | 2003-12-25 | 固体撮像素子 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7256469B2 (ja) |
| JP (1) | JP4075797B2 (ja) |
| KR (1) | KR101103179B1 (ja) |
| CN (1) | CN1638134B (ja) |
| TW (1) | TWI255549B (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7808022B1 (en) * | 2005-03-28 | 2010-10-05 | Cypress Semiconductor Corporation | Cross talk reduction |
| JP2006344644A (ja) * | 2005-06-07 | 2006-12-21 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびカメラならびに固体撮像装置の製造方法 |
| KR100748342B1 (ko) * | 2005-09-14 | 2007-08-09 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서의 제조방법 |
| JP2007227474A (ja) * | 2006-02-21 | 2007-09-06 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP2008034772A (ja) | 2006-08-01 | 2008-02-14 | Matsushita Electric Ind Co Ltd | 固体撮像装置及び固体撮像装置の製造方法およびカメラ |
| KR100780545B1 (ko) * | 2006-10-17 | 2007-11-30 | 동부일렉트로닉스 주식회사 | 씨모스 이미지센서 및 그 제조방법 |
| JP2009076637A (ja) * | 2007-09-20 | 2009-04-09 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| KR100856949B1 (ko) * | 2007-12-27 | 2008-09-04 | 주식회사 동부하이텍 | 이미지센서의 제조방법 |
| EP2109143B1 (en) * | 2008-04-09 | 2013-05-29 | Sony Corporation | Solid-state imaging device, production method thereof, and electronic device |
| JP5374941B2 (ja) | 2008-07-02 | 2013-12-25 | ソニー株式会社 | 固体撮像装置及び電子機器 |
| JP5453968B2 (ja) * | 2009-07-09 | 2014-03-26 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| WO2011030413A1 (ja) * | 2009-09-09 | 2011-03-17 | 株式会社 東芝 | 固体撮像装置およびその製造方法 |
| JP5648922B2 (ja) * | 2009-10-05 | 2015-01-07 | 国立大学法人静岡大学 | 半導体素子及び固体撮像装置 |
| KR20110055980A (ko) | 2009-11-20 | 2011-05-26 | 주식회사 하이닉스반도체 | 리버스 이미지 센서 모듈 및 이의 제조 방법 |
| JP5810551B2 (ja) | 2011-02-25 | 2015-11-11 | ソニー株式会社 | 固体撮像装置、および、その製造方法、電子機器 |
| US8816462B2 (en) * | 2012-10-25 | 2014-08-26 | Omnivision Technologies, Inc. | Negatively charged layer to reduce image memory effect |
| CN104051487B (zh) * | 2013-03-15 | 2017-04-12 | 台湾积体电路制造股份有限公司 | 成像传感器结构和方法 |
| CN103872064B (zh) * | 2014-03-06 | 2016-08-24 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种抗辐照的4t有源像素及制备方法 |
| CN104201185B (zh) * | 2014-09-24 | 2017-07-18 | 格科微电子（上海）有限公司 | 图像传感器及其形成方法 |
| JPWO2018083990A1 (ja) * | 2016-11-02 | 2019-09-19 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、撮像装置、並びに電子機器 |
| CN108257997A (zh) * | 2017-12-07 | 2018-07-06 | 德淮半导体有限公司 | 像素单元及其制造方法以及成像装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6329233B1 (en) * | 2000-06-23 | 2001-12-11 | United Microelectronics Corp. | Method of manufacturing photodiode CMOS image sensor |
| US6607951B2 (en) * | 2001-06-26 | 2003-08-19 | United Microelectronics Corp. | Method for fabricating a CMOS image sensor |
| KR100562668B1 (ko) * | 2001-12-28 | 2006-03-20 | 매그나칩 반도체 유한회사 | 암신호 감소를 위한 이미지센서 제조 방법 |
| JP4282049B2 (ja) | 2002-02-28 | 2009-06-17 | キヤノン株式会社 | 半導体装置、光電変換装置及びカメラ |
| JP3840203B2 (ja) * | 2002-06-27 | 2006-11-01 | キヤノン株式会社 | 固体撮像装置及び固体撮像装置を用いたカメラシステム |
-
2003
- 2003-12-25 JP JP2003430505A patent/JP4075797B2/ja not_active Expired - Fee Related
-
2004
- 2004-12-17 US US11/015,140 patent/US7256469B2/en not_active Expired - Fee Related
- 2004-12-22 CN CN2004100820168A patent/CN1638134B/zh not_active Expired - Fee Related
- 2004-12-23 KR KR1020040111075A patent/KR101103179B1/ko not_active IP Right Cessation
- 2004-12-24 TW TW093140552A patent/TWI255549B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005191262A (ja) | 2005-07-14 |
| CN1638134B (zh) | 2010-06-16 |
| TW200527659A (en) | 2005-08-16 |
| US7256469B2 (en) | 2007-08-14 |
| TWI255549B (en) | 2006-05-21 |
| KR101103179B1 (ko) | 2012-01-04 |
| CN1638134A (zh) | 2005-07-13 |
| US20050139943A1 (en) | 2005-06-30 |
| KR20050065385A (ko) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4075797B2 (ja) | 固体撮像素子 | |
| JP5306294B2 (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP4539176B2 (ja) | 固体撮像素子及びその製造方法 | |
| US20130299887A1 (en) | Solid-state imaging device | |
| US7378695B2 (en) | Solid-state image pickup device and manufacturing method thereof | |
| JP2006344644A (ja) | 固体撮像装置およびカメラならびに固体撮像装置の製造方法 | |
| JP2009200353A (ja) | 半導体デバイス | |
| JP2007036118A (ja) | 固体撮像デバイスおよびその製造方法 | |
| JP2009088447A (ja) | 固体撮像素子およびその製造方法 | |
| JP2007329336A (ja) | 固体撮像素子及びその製造方法 | |
| US9029182B2 (en) | Method of manufacturing solid-state image sensor | |
| JP2006059842A (ja) | 半導体装置及びその製造方法 | |
| JP5240146B2 (ja) | 固体撮像素子 | |
| JP2010098192A (ja) | 光電変換装置、撮像システム、及び光電変換装置の製造方法 | |
| US8823853B2 (en) | Solid-state image sensor, method of manufacturing the same and camera |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |