KR100856949B1 - 이미지센서의 제조방법 - Google Patents

이미지센서의 제조방법 Download PDF

Info

Publication number
KR100856949B1
KR100856949B1 KR1020070139393A KR20070139393A KR100856949B1 KR 100856949 B1 KR100856949 B1 KR 100856949B1 KR 1020070139393 A KR1020070139393 A KR 1020070139393A KR 20070139393 A KR20070139393 A KR 20070139393A KR 100856949 B1 KR100856949 B1 KR 100856949B1
Authority
KR
South Korea
Prior art keywords
substrate
image sensor
photodiode
key
photo
Prior art date
Application number
KR1020070139393A
Other languages
English (en)
Inventor
윤영제
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070139393A priority Critical patent/KR100856949B1/ko
Application granted granted Critical
Publication of KR100856949B1 publication Critical patent/KR100856949B1/ko
Priority to US12/340,221 priority patent/US7977148B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

실시예에 따른 이미지센서의 제조방법은 제1 기판의 스크라이브레인(scribe lane)에 포토 키(photo key)를 형성하는 단계; 상기 제1 기판의 액티브 영역에 회로(circuitry)가 형성된 제1 기판을 준비하는 단계; 제2 기판의 액티브 영역에 포토다이오드를 형성하는 단계; 상기 포토다이오드와 상기 회로가 전기적으로 연결하도록 상기 제2 기판과 상기 제1 기판을 본딩(bonding)하는 단계; 상기 제1 기판의 스크라이브레인의 포토 키(photo key)를 오픈시키는 단계; 및 상기 오픈된 제1 기판의 포토 키(photo key)를 이용하여 본딩된 제2 기판의 액티브 영역에 패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.
이미지센서, 포토다이오드

Description

이미지센서의 제조방법{Method for Manufacturing an Image Sensor}
실시예는 이미지센서에 관한 것이다.
일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게 전하결합소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Silicon) 이미지 센서(Image Sensor)(CIS)로 구분된다.
씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
한편, 종래기술에 따른 씨모스 이미지센서는 포토다이오드가 트랜지스터와 수평으로 배치되는 구조이다.
물론, 종래기술에 의한 수평형의 씨모스 이미지센서에 의해 CCD 이미지센서의 단점이 해결되기는 하였으나, 종래기술에 의한 수평형의 씨모스 이미지센서에는 여전히 문제점들이 있다.
즉, 종래기술에 의한 수평형의 씨모스 이미지센서에 의하면 포토다이오드와 트랜지스터가 기판상에 상호 수평으로 인접하여 제조된다. 이에 따라, 포토다이오드를 위한 추가적인 영역이 요구되며, 이에 의해 필팩터(fill factor) 영역을 감소시키고 또한 레졀류션(Resolution)의 가능성을 제한하는 문제가 있다.
또한, 종래기술에 의한 수평형의 씨모스 이미지센서에 의하면 포토다이오드와 트랜지스터를 동시에 제조하는 공정에 대한 최적화를 달성하는 점이 매우 어려운 문제가 있다. 즉, 신속한 트랜지스터 공정에서는 작은 면저항(low sheet resistance)을 위해 샐로우 졍션(shallow junction)이 요구되나, 포토다이오드에는 이러한 샐로우 졍션(shallow junction)이 적절하지 않을 수 있다.
또한, 종래기술에 의한 수평형의 씨모스 이미지센서에 의하면 추가적인 온칩(on-chip) 기능들이 이미지센서에 부가되면서 단위화소의 크기가 이미지센서의 센서티버티(sensitivity)를 유지하기 위해 증가되거나 또는 포토다이오드를 위한 면적이 픽셀사이즈를 유지하기 위해 감소되야한다. 그런데, 픽셀사이즈가 증가되면 이미지센서의 레졀류션(Resolution)이 감소하게되며, 또한, 포토다이오드의 면적이 감소되면 이미지센서의 센서티버티(sensitivity)가 감소하는 문제가 발생한다.
실시예는 회로(circuitry)와 포토다이오드의 수직형 집적을 제공할 수 있는 이미지센서의 제조방법을 제공하고자 한다.
이에 따라 실시예는 수직형 이미지센서를 제조함에 있어서 소정의 패턴(pattern)이 형성된 제1 기판에 또 다른 추가의 제2 기판을 접착하여 이미지센서(image sensor)을 제작하는 경우 접착 전 제1 기판에 형성된 포토 얼라인키(photo align key)를 사용하여 그 상부에 컬러필터(color filter) 및 프로브 패드(probe pad) 등을 정확하게 얼라인(align)하여 형성할 수 있는 이미지센서의 제조방법을 제공하고자 한다.
실시예에 따른 이미지센서의 제조방법은 제1 기판의 스크라이브레인(scribe lane)에 포토 키(photo key)를 형성하는 단계; 상기 제1 기판의 액티브 영역에 회로(circuitry)가 형성된 제1 기판을 준비하는 단계; 제2 기판의 액티브 영역에 포토다이오드를 형성하는 단계; 상기 포토다이오드와 상기 회로가 전기적으로 연결하도록 상기 제2 기판과 상기 제1 기판을 본딩(bonding)하는 단계; 상기 제1 기판의 스크라이브레인의 포토 키(photo key)를 오픈시키는 단계; 및 상기 오픈된 제1 기판의 포토 키(photo key)를 이용하여 본딩된 제2 기판의 액티브 영역에 패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.
실시예에 따른 이미지센서의 제조방법에 의하면 회로(circuitry)와 포토다이오드의 수직형 집적을 정확하게 제공할 수 있다.
실시예에 의하면 수직형 이미지센서를 제조함에 있어서 소정의 패턴(pattern)이 형성된 제1 기판에 또 다른 추가의 제2 기판을 접착하여 이미지센서(image sensor)을 제작하는 경우, 접착 후 제1 기판에 형성된 포토 얼라인키(photo align key)를 키오픈(key open)하여 상기 제1 기판에 형성된 포토 얼라인키(photo align key)를 통해 패턴 형성 후 접착된 두 개 이상의 기판에 서로 얼라인 된 컬러필터(color filter) 또는 프로브 패드(probe pad) 등을 정확하게 얼라인(align)하여 형성할 수 있다.
이하, 실시예에 따른 이미지센서의 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
본 발명은 CMOS 이미지센서에 한정되는 것이 아니며, CCD 이미지센서 등 포토다이오드가 필요한 모든 이미지센서에 적용이 가능하다.
(실시예)
도 1은 실시예에 따른 이미지센서의 픽셀영역의 단면도이다.
실시예에 따른 이미지센서는 배선(110)을 포함하는 회로(circuitry)(미도시) 가 형성된 제1 기판(100); 상기 회로 상측에 형성된 절연층(120); 상기 절연층(120)과 접촉하면서 상기 제1 기판(100)과 본딩되고 상기 회로와 전기적으로 연결되도록 형성된 포토다이오드(210);를 포함할 수 있다.
상기 포토다이오드(210)는 컨택홀(H1)을 형성하여, 상기 포토다이오드(210)와 전기적으로 연결되는 컨택(미도시)을 형성할 수 있다.
실시예는 이와 같이 제1 기판(100)과 제2 기판의 본딩 후 제2 기판의 액티브 영역의 패턴을 위해 상기 제1 기판에 형성된 포토 키(photo key)를 이용하여 정확한 얼라인 패턴을 얻기 위함이다.
즉, 실시예에 의하면 수직형 이미지센서를 제조함에 있어서 소정의 패턴(pattern)이 형성된 제1 기판에 또 다른 추가의 제2 기판을 접착하여 이미지센서(image sensor)을 제작하는 경우, 접착 후 제1 기판에 형성된 포토 얼라인키(photo align key)를 키오픈(key open)하여 상기 제1 기판에 형성된 포토 얼라인키(photo align key)를 통해 패턴 형성 후 접착된 두 개 이상의 기판에 서로 얼라인 된 컬러필터(color filter) 또는 프로브 패드(probe pad) 등을 정확하게 얼라인(align)하여 형성할 수 있다.
우선, 도 1을 참조하여 실시예에 따른 이미지센서의 액티브 영역의 제조방법을 설명한다.
먼저, 도 1과 같이 배선(110)을 포함하는 회로(circuitry)(미도시)가 형성된 제1 기판(100)을 준비한다. 상기 제1 기판(100)의 회로(circuitry)는 미도시 되어 있으나, CIS의 경우 회로(circuitry)가 4개의 트랜지스터(4 Tr CIS)의 경우에 한정 되는 것이 아니다. 또한, 제1 기판(100)에 형성된 배선(110)은 메탈(미도시)과 플러그(미도시)를 포함할 수 있다.
다음으로, 상기 제1 기판(100) 상에 상기 배선(110)과 선택적으로 접촉하도록 절연층(120)을 형성한다. 상기 절연층(120)은 SiO2 등 산화막일 수 있으나 이에 한정되는 것은 아니다. 이후, 상기 절연층(120)에 대해 CMP 등에 의한 평탄화작업이 진행될 수 있다.
실시예에 의하면 수직형의 포토다이오드를 채용하면서 포토다이오드와 회로 사이에 절연층을 삽입함으로써 포토다이오드와 회로 간의 접촉력을 향상시킬 수 있다. 또한, 실시예에 의하면 회로가 형성된 기판에 절연층을 형성한 후 CMP 등으로 평탄화를 진행 후 본딩을 진행하여 단차를 최소화함으로써, 본딩(Bonding) 및 클리빙(Cleaving) 상태를 더욱 개선할 수 있다.
다음으로, 제2 기판(미도시) 상에 결정형 반도체층(crystalline semiconductor layer)(미도시)을 형성한다. 이러한 결정형 반도체층에 포토다이오드가 형성됨으로써 포토다이오드 내의 디펙트를 방지할 수 있다.
예를 들어, 상기 제2 기판상에 에피택시얼에 의해 결정형 반도체층을 형성한다. 이후, 제2 기판과 결정형 반도체층의 경계에 수소이온을 주입하여 수소이온 주입층을 형성한다.
다음으로, 결정형 반도체층에 이온주입에 의해 포토다이오드(210)를 형성한다.
예를 들어, 상기 결정형 반도체층 상부에 제2 도전형 전도층(216)을 형성한 다. 예를 들어, 상기 결정형 반도체층 상부에 마스크 없이 블랭킷으로 제2 기판 전면에 이온주입하여 고농도 P형 전도층(216)을 형성할 수 있다. 예를 들어, 상기 제2 도전형 전도층(216)은 약 0.5 ㎛ 이내의 졍션뎁스(junction depth)로 형성될 수 있다.
이후, 상기 제2 도전형 전도층(216) 하부에 제1 도전형 전도층(214)을 형성한다. 예를 들어, 상기 2 도전형 전도층(216)의 하부에 마스크 없이 블랭킷으로 제2 기판 전면에 이온주입하여 저농도 N형 전도층(214)을 형성할 수 있다. 예를 들어, 상기 저농도 제1 도전형 전도층(214)은 약 1.0~2.0 ㎛의 졍션뎁스(junction depth)로 형성될 수 있다.
또한, 실시예는 상기 제1 도전형 전도층(214) 하측에 고농도 제1 도전형 전도층(212)을 더 형성할 수 있다. 예를 들어, 상기 고농도 제1 도전형 전도층(212)은 N+층으로 형성함으로써 오믹컨택에 기여할 수 있다.
그 다음으로, 상기 포토다이오드(210)와 상기 제1 절연층(120)이 접촉하도록 상기 제1 기판(100)과 상기 제2 기판 본딩(bonding)한다. 예를 들어, 상기 제1 기판(100)과 제2 기판을 본딩하기 전에 플라즈마에 의한 액티베이션에 의해 본딩되는 면의 표면에너지를 높임으로써 본딩을 진행할 수 있다.
다음으로, 제2 기판에 열처리를 통해 수소이온 주입층이 수소기체층으로 변하게 할 수 있다.
다음으로, 수소기체층을 기준으로 제2 기판을 하측을 용이하게 제거하여 포토다이오드(210)가 노출되도록 할 수 있다.
다음으로, 포토다이오드(210)를 픽셀별로 분리하는 식각을 진행한다. 예를 들어, 상기 소자분리영역인 픽셀경계의 상기 포토다이오드(210)와 절연층(120)을 제거하여 상기 배선(110)을 선택적으로 노출시키는 콘택 홀(H1)을 형성할 수 있다.
이후, 상기 콘택 홀(H1)에 콘택 플러그를 형성하고, 이후, 상부전극(미도시), 컬러필터(미도시) 등의 공정을 진행할 수 있다.
실시예는 이와 같이 제1 기판(100)과 제2 기판의 본딩 후 제2 기판의 액티브 영역의 패턴을 위해 상기 제1 기판에 형성된 포토 키(photo key)를 이용하여 정확한 얼라인 패턴을 얻기 위함이다.
즉, 실시예에 의하면 수직형 이미지센서를 제조함에 있어서 소정의 패턴(pattern)이 형성된 제1 기판에 또 다른 추가의 제2 기판을 접착하여 이미지센서(image sensor)을 제작하는 경우, 접착 후 제1 기판에 형성된 포토 얼라인키(photo align key)를 키오픈(key open)하여 상기 제1 기판에 형성된 포토 얼라인키(photo align key)를 통해 패턴 형성 후 접착된 두 개 이상의 기판에 서로 얼라인 된 컬러필터(color filter) 또는 프로브 패드(probe pad) 등을 정확하게 얼라인(align)하여 형성할 수 있다.
이하, 도 2 내지 도 3을 참조하여 실시예에 따른 이미지센서의 스크라이브레인에서 포토 키(photo key) 오픈 하는 공정을 설명한다.
우선, 제1 기판(100)의 스크라이브레인(scribe lane)에 포토 키(photo key)(110p)를 형성한다. 상기 제1 기판(100)의 액티브 영역에서 회로가 형성됨에 대응된다.
이후, 상기 설명과 같이 상기 제2 기판의 포토다이오드(210)와 상기 제1 기판(100)의 회로가 전기적으로 연결하도록 상기 제2 기판과 상기 제1 기판을 본딩(bonding)한다.
이후, 도 2와 같이 상기 제1 기판(100)의 스크라이브레인의 포토 키(photo key)(110p)을 오픈시키는 키 오픈패턴(key open pattern)(310)을 상기 제2 기판상에 형성한다.
다음으로, 도 3과 같이 상기 키 오픈패턴(key open pattern)(310)을 식각마스크로 하여 상기 제2 기판의 스크라이브레인을 선택적으로 제거하여 상기 제1 기판(100)의 포토 키(photo key)(110p)를 오픈시킨다. 이때, 상기 제1 기판과 제2 기판 사이에 절연층(120)이 개재된 경우 절연층(120)도 선태적으로 제거한다.
이후, 상기 오픈된 제1 기판의 포토 키(photo key)(110p)를 이용하여 본딩된 제2 기판의 액티브 영역에 소정의 패턴을 형성할 수 있다. 예를 들어, 도 1과 같이 배선(110)이 형성된 위치를 정확히 노출시킬 수 있도록 상기 포토다이오드(210)와 절연층(120)을 선택적으로 제가하여 콘택 홀(H1)을 정확하게 형성할 수 있다.
상기 제2 기판의 스크라이브레인을 선택적으로 제거하여 상기 제1 기판의 포토 키(photo key)(110p)를 오픈시키는 단계는 상기 제2 기판의 스크라이브레인을 약 100㎛~400㎛ 폭으로 제거할 수 있다. 예를 들어 약 300㎛ 폭으로 제거할 수 있으으나 이에 한정되는 것은 아니다.
실시예에 따른 이미지센서의 제조방법에 의하면 제1 기판에 형성된 photo key를 RIE 등의 공정을 이용하여 open시킬 수 있다.
이때, 기판(wafer)간의 노치(notch) 만으로 프리얼라인(pre-align) 할 경우 최신 장비의 정교도는 약 200um 이내이다.
이때 상부에 추가로 접착한 제2 기판은 후속공정을 통해 포토다이오드(photo diode)가 될 스택(stack) 이므로 pixel 지역에만 필요한 stack이다.
따라서 약 100um 폭의 스크라이브 레인(scribe lane)에 형성되어 있는 포토키(photo key) 위치에 노치 프리얼라인(notch pre-align)으로 약 100~400um 폭을 갖는 키 오픈패턴(key open pattern)을 형성하면 프리얼라인(pre-alignment) 정교도 내에서는 항상 포토 키(photo key) 위치가 열리게 되고, 픽셀(pixel) 지역은 열지 않을 수 있다.
즉, 상기 키 오픈패턴(key open pattern)의 오픈 폭은 장비의 정교도에 포토키(photo key)의 폭을 합한 값의 레인지에 의해서 정해질 수 있다.
이와 같은 키 오픈 패턴(key open pattern) 형성 후 식각을 진행하며 도 3과 같이 photo key 위치만 접착된 기판이 오픈(open)되어 하부에 있는 포토 키(photo key)를 손쉽게 얼라인(align) 할 수 있게 된다.
실시예에 의하면 수직형 이미지센서를 제조함에 있어서 소정의 패턴(pattern)이 형성된 제1 기판에 또 다른 추가의 제2 기판을 접착하여 이미지센서(image sensor)을 제작하는 경우, 접착 후 제1 기판에 형성된 포토 얼라인키(photo align key)를 키오픈(key open)하여 상기 제1 기판에 형성된 포토 얼라인키(photo align key)를 통해 패턴 형성 후 접착된 두 개 이상의 기판에 서로 얼라인 된 컬러필터(color filter) 또는 프로브 패드(probe pad) 등을 정확하게 얼라 인(align)하여 형성할 수 있다.
본 발명은 기재된 실시예 및 도면에 의해 한정되는 것이 아니고, 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.
도 1은 실시예에 따른 이미지센서의 픽셀영역의 단면도.
도 2 내지 도 3은 실시예에 따른 이미지센서의 스크라이브레인의 단면도.

Claims (4)

  1. 제1 기판의 스크라이브레인(scribe lane)에 포토 키(photo key)를 형성하는 단계;
    스크라이브레인(scribe lane)에 포토 키(photo key)가 형성된 상기 제1 기판의 액티브 영역에 회로(circuitry)를 형성하는 단계;
    제2 기판의 액티브 영역에 포토다이오드를 형성하는 단계;
    상기 포토다이오드와 상기 회로가 전기적으로 연결하도록 상기 제2 기판과 상기 제1 기판을 본딩(bonding)하는 단계;
    상기 제1 기판의 스크라이브레인의 포토 키(photo key)를 오픈시키는 단계;
    및
    상기 오픈된 제1 기판의 포토 키(photo key)를 이용하여 본딩된 제2 기판의 액티브 영역에 액티브 패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 이미지센서의 제조방법.
  2. 제1 항에 있어서,
    상기 제1 기판의 스크라이브레인의 포토 키(photo key)를 오픈시키는 단계는,
    상기 제1 기판의 스크라이브레인의 포토 키(photo key)을 오픈시키기 위한 키 오픈패턴(key open pattern)을 상기 제2 기판상에 형성하는 단계; 및
    상기 키 오픈패턴(key open pattern)을 식각마스크로 하여 상기 제2 기판의 스크라이브레인을 선택적으로 제거하여 상기 제1 기판의 포토 키(photo key)를 오픈시키는 단계;를 포함하는 것을 특징으로 하는 이미지센서의 제조방법.
  3. 제2 항에 있어서,
    상기 키 오픈패턴(key open pattern)을 상기 제2 기판상에 형성하는 단계는 상기 제1 기판과 제2 기판의 노치 프리얼라인(notch pre-align)으로 진행되는 것을 특징으로 하는 이미지센서의 제조방법.
  4. 제3 항에 있어서,
    상기 제2 기판의 스크라이브레인을 선택적으로 제거하여 상기 제1 기판의 포토 키(photo key)를 오픈시키는 단계는,
    상기 제2 기판의 스크라이브레인을 100㎛ 내지 400㎛ 폭으로 제거하는 것을 특징으로 하는 이미지센서의 제조방법.
KR1020070139393A 2007-12-27 2007-12-27 이미지센서의 제조방법 KR100856949B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070139393A KR100856949B1 (ko) 2007-12-27 2007-12-27 이미지센서의 제조방법
US12/340,221 US7977148B2 (en) 2007-12-27 2008-12-19 Method for manufacturing image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070139393A KR100856949B1 (ko) 2007-12-27 2007-12-27 이미지센서의 제조방법

Publications (1)

Publication Number Publication Date
KR100856949B1 true KR100856949B1 (ko) 2008-09-04

Family

ID=40022546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070139393A KR100856949B1 (ko) 2007-12-27 2007-12-27 이미지센서의 제조방법

Country Status (2)

Country Link
US (1) US7977148B2 (ko)
KR (1) KR100856949B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000236416A (ja) * 1999-02-02 2000-08-29 Agilent Technol Inc 六角格子状にレイアウトされた方形読出し層を有するアモルファスシリコン能動画素センサ
JP2005191262A (ja) * 2003-12-25 2005-07-14 Sony Corp 固体撮像素子
KR20060120260A (ko) * 2006-08-25 2006-11-24 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 광검출장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090056098A1 (en) * 2007-08-29 2009-03-05 Jonathan Payne Planar Construction Methods for Assembly of Optical Systems
US7648851B2 (en) * 2006-03-06 2010-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside illuminated image sensor
US7541256B2 (en) * 2007-03-28 2009-06-02 Sarnoff Corporation Method of fabricating back-illuminated imaging sensors using a bump bonding technique
JP5055026B2 (ja) * 2007-05-31 2012-10-24 富士フイルム株式会社 撮像素子、撮像素子の製造方法、及び、撮像素子用の半導体基板
US20090003763A1 (en) * 2007-06-29 2009-01-01 Mohammed Edris M Forming a surface-mount opto-electrical subassembly (SMOSA)

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000236416A (ja) * 1999-02-02 2000-08-29 Agilent Technol Inc 六角格子状にレイアウトされた方形読出し層を有するアモルファスシリコン能動画素センサ
JP2005191262A (ja) * 2003-12-25 2005-07-14 Sony Corp 固体撮像素子
KR20060120260A (ko) * 2006-08-25 2006-11-24 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 광검출장치

Also Published As

Publication number Publication date
US20090170235A1 (en) 2009-07-02
US7977148B2 (en) 2011-07-12

Similar Documents

Publication Publication Date Title
KR100883026B1 (ko) 이미지센서 및 그 제조방법
US7588993B2 (en) Alignment for backside illumination sensor
US7956434B2 (en) Image sensor and method for manufacturing the same
KR20050117674A (ko) 3차원 구조의 영상센서와 그 제작방법
CN107546237A (zh) 半导体装置及其制造方法
KR100856942B1 (ko) 이미지센서 및 그 제조방법
US20080157139A1 (en) Image sensor and method of manufacturing the same
KR100856941B1 (ko) 이미지센서 및 그 제조방법
KR100855404B1 (ko) 이미지센서 및 그 제조방법
KR100855403B1 (ko) 이미지센서 및 그 제조방법
US8178381B2 (en) Back side illumination image sensor and method for manufacturing the same
KR20090072923A (ko) 이미지센서 및 그 제조방법
CN101740594A (zh) 图像传感器的制造方法
KR100855405B1 (ko) 이미지 센서의 제조 방법
KR100856949B1 (ko) 이미지센서의 제조방법
JP2005109049A (ja) 光半導体集積回路装置の製造方法
KR100863361B1 (ko) 이미지센서 및 그 제조방법
KR100936105B1 (ko) 이미지센서 및 그 제조방법
KR100856948B1 (ko) 이미지 센서 제조방법
KR100849238B1 (ko) 이미지센서 및 그 제조방법
JP2010098314A (ja) イメージセンサ及びその製造方法
US20090114964A1 (en) Image sensor and method for manufacturing the same
KR20100080224A (ko) 후면 수광 이미지센서의 제조방법
US8258595B2 (en) Image sensor and method for manufacturing the same
JP2010098312A (ja) イメージセンサの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120726

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee