KR20050117674A

KR20050117674A - 3차원 구조의 영상센서와 그 제작방법

Info

Publication number: KR20050117674A
Application number: KR1020040042830A
Authority: KR
Inventors: 이상윤
Original assignee: 이상윤
Priority date: 2004-06-11
Filing date: 2004-06-11
Publication date: 2005-12-15
Also published as: KR100889365B1

Abstract

본 발명은 반도체기판, 반도체기판에 형성된 하나 또는 복수의 전압감지부(PSD), 상기 전압감지부(PSD) 위에 형성되며 복수의 연결선을 포함하는, 하나 또는 복수의 층간절연층, 상기 층간절연층 위에 형성되며, 상기 연결선중 하나를 통해 상기 전압감지부(PSD)와 전기적으로 연결되고 상기 연결선중 다른 하나를 통해 기준전압이 인가되는, 하나 또는 복수의 영상감지부(ISD)로 구성되는 영상센서이다. 위의 구성에서, 상기 전압감지부(PSD)와 상기 영상감지부(ISD)는 공핍영역을 가지며, 이 공핍영역이 리셋작용과 빛의 노출량에 따라 조절되면서 그 폭이 변화하고 이 공핍영역폭의 변화가 전기적인 신호로 변환되어 영상센서로서의 작용을 하게 된다.

Description

3차원 구조의 영상센서와 그 제작방법 {3-dimensional solid-state image sensor and method of making the same}

본 발명은 3차원 구조를 가진 반도체 영상센서의 구조와 제작 방법에 관한 것으로서, 특히 SOI(silicon-on-insulator)를 이용한 영상센서에 관한 것이다.

가장 흔한 반도체 영상센서로서 CCD(charge-coupled device)가 있다. CCD는 지난 30년 동안 발전과 진보를 해 왔다. 오늘날 디지털카메라와 캠코더에서는 CCD를 가장 흔히 사용한다. 통상, CCD의 화질은 CMOS 기술로 제작된 IPS(image pixel sensor)보다 좋다. 왜냐하면 CCD의 FF(fill factor)가 더 크기 때문이다. 그러나, IPS와 비교하여 CCD 소자는 상대적으로 비싸고 동작속도가 느린 단점이 있다.

일반적으로, IPS는 CCD와 비교하여 다음과 같은 장점을 갖고 있다. 1) IPS는 CMOS 기술로 제작가능하기 때문에 CMOS 로직 공정으로 쉽게 만들 수 있다. 2) 또한, IPS의 가장 흔한 종류의 하나인 APS(active pixel sensor)에 있어서는 소자 내에 증폭기가 포함되어 있기 때문에 반응속도가 매우 빠르다. 3) 또한, IPS는 소비전력이 작다. 왜냐하면 IPS는 낮은 전압과 단일 클록만을 사용하기 때문이다. 4) IPS는 또한 저렴하다. IPS의 화소(pixel) 면적이 CCD의 것에 비해 작기 때문이다.

이렇게 CMOS 기술에 의해 제작되는 IPS는 부착된 회로에 따라 두 가지로 분류된다. 하나는 피동형 IPS(PPS, passive pixel sensor)이고, 다른 하나는 능동형 IPS(APS, active pixel sensor)이다. 이 두 가지의 가장 큰 차이점은 증폭기의 포함 여부이다. APS에는 한 개의 증폭기가 포함되어 있지만, PPS에는 증폭기가 없다. 또한, PPS는 전하를 전달하기 위해서 하나의 트랜지스터를 사용하는 반면에, APS는 보통 3, 4개의 트랜지스터를 갖는다.

한편, IPS는 센서의 종류에 따라서도 분류할 수 있다. 하나는 PD(photodiode) 형태이고 다른 하나는 PG(photogate) 형태이다. IPS에서 가장 중요한 요소는 영상감지 부분인데, PD 또는 PG는 입사된 빛에 따라 전자 또는 정공을 형성한다. 형성된 전자와 정공은 IPS 내의 전달트랜지스터(TX)의 쏘스의 전압을 변화시키고, TX의 게이트가 열려 있을 때, TX의 드레인은 쏘스의 전압차이를 감지하게 된다. 그래서, 그 전압차이는 전기신호로 바뀐다. APS는 PD나 PG의 전압차이를 쏘스폴로워(source follower)로 전달하고 그 차이가 쏘스폴로워 회로를 통해서 증폭된다.

그런데, 비록 IPS가 CCD에 비해 몇가지 장점을 갖고는 있지만, IPS는 널리 사용되고 있지 않다. 왜냐하면, IPS의 화질이 20%~30% 정도의 낮은 FF 때문에 CCD의 화질과 견줄 수 없기 때문이다. 낮은 FF 때문에 IPS는 상대적으로 긴 노광시간을 요구하게 되고 이 때문에 잡음이 증가하게 된다.

이러한 문제를 해결하기 위하여 비결정 실리콘층(amorphous silicon layer)을 이용한 3차원 영상센서가 선을 보였다. 비결정 실리콘은 저렴하며, 낮은 온도에서 쉽게 구현될 수 있다. 빛을 받아들이는 영역이 영상감지부의 위에 놓이기 때문에, FF가 커지는 장점이 있다. 그러나, 비결정 실리콘 자체의 전기적 성능이 단결정 실리콘(single crystal silicon)에 비해 떨어지는 문제가 있다.

도1a,b는 종래의 일반적인 CMOS식 APS 소자의 대략적인 구조와 회로를 나타내고 있다. 도1a는 PD 형태를 나타내고 도1b는 PG 형태의 것을 나타내고 있다. 도1b에서 보는 것과 같이, 4개의 트랜지스터를 갖는 APS 회로는 리셋단자(Reset, RST), 전달게이트(transfer gate, TX)(11), 쏘스폴로워(source follower)(13), 열선택단자(row select)를 포함하고 있다. 도1b에서, 빛(L)이 입사되기 전에, 우선 RST와 TX(11)가 열리면서 TX(11)의 쏘스에 역전압이 걸린다. 그리고 또 다른 RST가 포토게이트 PG(15)에 연결되어 영상감지 영역인 PG(15) 아래에서 공핍영역(depletion region)이 확장된다. 다음에, RST와 TX(11)가 닫히고 PG(15) 아래의 공핍영역은 영상정보를 모을 준비를 한다. 입사된 빛이 전자정공쌍(e-h pair)을 만들고 이 형성된 e-h쌍은 상기 PG(15) 아래의 공핍층 크기를 바꾼다. 따라서 상기 PG(15) 아래의 반도체 (p-sub) 표면전압이 낮아지게 된다. 신호를 읽기 위해서는, RST가 닫힌 상태에서 TX(11)가 열리고 PG(15)에 연결되어 있는 또 다른 RST가 낮은 전압으로 바뀌면서 변화된 영상감지 영역의 표면전압(이 표면 전압의 변화는 빛으로 인해 형성된 공핍영역내의 전하의 변화이다)이 도1b에서 보여진 것처럼 쏘스폴로워(13)의 게이트로 전달된다. 그리고 열선택단자(Row select)가 열리면, 신호는 출력 전압(V_out)으로 바뀌어 나간다.

도1a,b에 도시된 기술의 문제점은 일반적으로 FF가 대략 0.2 정도라는 것이다. 왜냐하면 여러 개의 금속선들이 영상감지 영역인 PD 나 PG 위를 지나가고 영상감지 영역이 기판(p-sub)을 APS 회로와 공유하고 있기 때문이다. 이러한 낮은 FF로 인하여 APS에서는 잡음이 크다. 이러한 기술들에 있어서는, PG형태이든 PD형태이든 영상감지와 전압감지가 하나의 감지영역에서 일어난다.

도2는 비결정 반도체(또는 다결정 반도체)를 이용한 3차원 영상센서를 나타낸다. 도2에서 보면, 수광부(21)가 영상/전압감지부(22)의 위에 있음을 알 수 있다. 수광부(21)는 투명전극(23), 비결정반도체층(24), 전극(25)으로 구성되고, 영상/전압감지부(22)는 n형 기판(n-sub)에 MOS 커패시터와 전달게이트(26)가 형성된다. 빛(L)이 수광부(21)에 조사되면, e-h쌍이 형성되고 전자(e)가 영상/전압감지부(22)쪽으로 흘러들어간다. 그러므로, 도2에서 수광부(21)는 영상/전압감지부(22)인 접합 다이오드의 한쪽면 (여기서는 n)이 연장이된 형태이다. 이와는 달리, 비결정 반도체를 사용한 수광부가 다이오드나 커패시터의 형태로 기판 위에 형성된 선행기술도 있다.

도3은 다중접합 다이오드를 이용한 컬러 영상센서를 나타낸다. 본 컬러 영상센서에서 컬러필터는 필요치 않다. 일반적으로 컬러 영상센서는 3, 4개의 컬러필터를 요구하고 각각의 화소가 오직 하나의 컬러필터와 함께 사용되지만, 도3의 선행기술은 p-n 접합의 깊이(31, 32, 33)를 조절하여 각각의 접합이 다른 빛의 파장에 반응하도록 한 것이다 (도3에서 전류미터 34는 도2에서 보여준 APS회로와 유사한 것이다). 따라서, 이 다중접합 다이오드 구조로서 영상센서의 압축도를 증가시킬 수 있다. 그러나, 각 접합(31, 32, 33)에 연결된 APS회로는 감축할 수 없다. 왜냐하면 각 접합층이 기존의 선행기술과 같은 양의 APS 회로를 요구하기 때문이다.

이상의 문제점을 해결하기 위하여, 본 발명은, PG, PD, PD+PG 혹은 PG+PD+PG 형태를 갖는 ISD(Image Sensing Device, 영상감지부)와, MOS 커패시터, 다이오드, 혹은 트랜지스터(MOSFET 혹은 바이폴라) 형태를 갖는 PSD(Potential Sensing Device, 전압감지부)로 구성되어, ISD가 빛에 노출될 때에 일어나는 공핍(depletion) 폭의 변화에 따라 ISD 및 PSD에서 동시에 일어나는 표면전압의 변화로써 영상을 감지하는 소자를 제공한다. 본 발명은 반도체기판, 반도체기판에 형성된 하나 또는 복수의 전압감지부, 상기 전압감지부 위에 형성되며 복수의 연결선을 포함하는, 하나 또는 복수의 층간절연층, 상기 층간절연층 위에 형성되며, 상기 연결선중 하나를 통해 상기 전압감지부와 전기적으로 연결되고 상기 연결선중 다른 하나를 통해 기준전압이 인가되는, 하나 또는 복수의 영상감지부로 구성된다.

위의 구성에서, 상기 전압감지부와 상기 영상감지부는 공핍영역을 가지며, 이 공핍영역이 리셋작용과 빛의 노출량에 따라 조절되면서 그 폭이 변화하고 이 공핍영역폭의 변화가 전기적인 신호로 변환되어 영상센서로서의 작용을 하게 된다.

<발명의 개요>

본 발명은 3차원 구조의 영상센서에 관한 것이다. 도4a에서처럼, 본 발명은 영상감지부(image sensing device, ISD)(110)가 위에 있는 구조를 갖는데, 영상감지부(110)는 반도체기판(115)에 다이오드 형태로 형성된 전압감지부(potential sensing device, PSD)(121)에 연결되어 있다. 등가회로인 도4b와 함께 설명한다. 영상감지부(110)에는 기준전압이 인가된다. 기준전압은 그라운드 같은 고정된 직류전압이나 리셋 같은 펄스전압이 될 수 있다. ISD(110)가 빛(L)에 노출되면 전자-정공쌍이 형성되고 이 전자-정공쌍들이 동시에 ISD(110)와 PSD(121)의 표면전압을 변화시킨다. 변화된 표면전압은 본 발명이 APS로 쓰일 경우에는 PSD(121)에 연결된 일반적인 APS회로에 의해 읽혀진다.

본 발명의 영상센서에서, 상기 영상감지부의 전부나 혹은 일부는 본 발명을 구현하기 위해서 일반적으로 접합에 의한 단결정 SOI기술로 형성되고, 상기 영상센서를 제외한 소자의 동작에 필요한 다른 요소는 반도체기판 위에 형성된다. 예를 들어, 타이밍회로, A-D컨버터, 디지털인터페이스, 신호처리부 등이 반도체기판 위에 APS회로와 함께 형성될 수 있다. APS회로용 트랜지스터는, TX(전달게이트), RST(리셋단자)와 쏘스폴로워를 포함할 수 있다.

한편, 상기와 같이 구성되는 3차원 구조의 영상센서를 제조하는 방법은, 전압감지부, 층간절연층, 그리고 층간절연층 내의 연결선들을 포함하는 제1반도체기판을 형성하는 단계; 영상감지부를 갖는 제2반도체기판을 형성하는 단계; 제1반도체기판과 제2반도체기판을 접합하되, 접합이 되는 면은 전압감지부가 있는 제1반도체기판의 윗면과 영상감지부가 있는 제2반도체기판의 윗면이 되도록 접합하는 단계; 제1반도체기판에 영상감지부만을 남기고 제2반도체기판의 나머지를 제거하는 단계로 구성된다.

여기서, 상기 제2반도체기판은 상기 제1반도체기판과 접합되기 이전에는 복수의 개별 소자들이 형성되지 않는 것을 특징으로 하는 3차원 구조의 영상센서를 제작하는 방법.

한편, 상기 제1반도체기판과 제2반도체기판의 접합면은 금속층으로 이루어질 수 있으며, 이 금속층 사이에는 또 다른, 접합되는 면의 금속층 보다 낮은 온도에서 녹는 금속으로 된 중간층을 사용하는 것이 가능하다.그리고, 제1반도체기판과 제2반도체기판의 접합시에는 열을 가하는데, 이때 가해지는 열의 온도는 650℃ 이하를 사용하는 것이 바람직하다. 한편, 제1반도체기판과 제2반도체기판의 접합면은 절연층으로 되어 있어 절연층간의 접합인 것이 가능하며, 상기 제1반도체기판은 전압감지부와는 별도로 연속적으로 쌓아올린 금속층과 그 금속층을 연결하는 다수의 연결선들로 구성된 기둥 형태의 구조로 형성되는 것을 특징으로 한다.

상기 제2반도체기판은 ELTRAN^TM 기술에 의한 다공층(Porous layer)을 가질 수도 있다.

본 발명의 FF는 영상 감지 센서 칩으로 단독 사용시에 약 100% 정도가 될 수 있으며, 혼합신호처리(mixed signal processing)나 디지털영상 처리회로(digital image processing circuit)가 본 발명과 함께 하나의 칩에 있을 경우에는 100% 이상의 FF를 구현할 수 있다. 이것이 뜻하는 것은 본 발명의 화질이 선행기술에 비해서 뛰어나다는 것이다. 왜냐하면 높은 FF 때문에 잡음이 적어지기 때문이다.

본 발명을 선행기술인, 비결정 반도체를 사용한 3차원 영상센서와 비교하면 다음과 같은 차이들이 있다. 구조적인 면에서 본 발명에서의 ISD는 MOS 커패시터를 사용한 PG, 다이오드를 이용한 PD, PD+PG, 혹은 PG+ PD+PG 형태를 갖고, PSD 역시 MOS 커패시터, 다이오드, 혹은 트랜지스터(MOSFET이나 바이폴라) 형태를 갖는다. ISD가 빛에 노출될 때, ISD의 표면전압이 변화하고 동시에 PSD의 표면전압도 변한다. 그러므로 ISD는 실제로 빛의 노출 전후의 표면전압 차이로 빛을 감지할 수 있다. 그리고 그 표면전압의 차이는 PSD로 전달된다. 이러한 표면전압의 변화는 본 발명에 있어서 ISD와 PSD 내에 존재하는 공핍(depletion) 폭이 변화하면서 일어난다. 그러나 선행기술인 3차원 센서에 관한 선행기술은 빛에 노출되는 영역이 일반적으로 저항의 형태로 되어 있어서 빛을 감지하는 메카니즘에 공핍의 폭의 변화가 포함되지 않는다. 본 발명에서는 ISD와 PSD에서 동시에 일어나는 공핍의 폭의 변화가 기본 동작요소이다.

<실시예의 상세한 설명>

다시 도4a로 돌아가서 본 발명의 바람직한 실시예를 설명한다. 이 도면은 PG 형태의 ISD(110)의 단면을 다이오드 형태의 PSD(121)와 같이 보여주고 있다. PG 형태의 ISD(110)는 3개의 층으로 구성되어 있다 -- 영상감지층(111), ISD 제1게이트절연층(112), ISD 제1게이트층(113).

또한, 영상감지층(111)은 그 표면에 불순물(dopant)이 많이 도핑된(heavily doped) 얇은 층을 가질 수 있다 (p 영역 위의 p+). 이 고농도 도핑 영역은 표면에서의 소수캐리어 재결합을 줄인다. 그러므로 표면결함과 연관된 잡음을 줄일 수 있고 청색광에 대한 반응도를 증가시킬 수 있다. 이 고농도 도핑 영역은 또한 영상감지층(111) 위에서 기준전압에 대한 균일한 전압분포를 만들 수 있다. 왜냐하면 불순물이 많이 들어간 영역은 낮은 저항을 띠기 때문이다.

만약에 영상감지층(111) 위에서 좀더 균일한 전압분포를 요구하게 된다면, 전극(114)을 ITO(indium-tin-oxide)와 같은 투명한 금속을 사용할 수 있다.

한편, 제2의 ISD게이트층(105)이 제2의 게이트절연층(106)과 함께 영상감지층(111)의 위에 형성될 수 있다. 이것은 도5에 표시되어 있다. 또한, 청색광에 대한 감도를 증가시키기 위해서 ITO와 같은 투명한 금속이 제2의 ISD게이트 전극층(105)으로 사용될 수 있다. 이와 같이, ISD게이트들이 영상감지층(111)의 위(105로 표시된 것)와 아래(113으로 표시된 것)에 형성되어 있는 구조는 공핍영역을 영상감지층(111)의 위와 아래로 분산시켜서 궁극적으로 낮은 동작 전압에서도 넓은 파장영역의 빛에 대한 감도를 증가시킨다.

위와 아래의 제1, 제2게이트전극(113, 105)은 서로 연결이 될 수도 있고 분리될 수도 있다. 도5는 제1, 제2게이트전극(113, 105)이 연결선(107)에 의해 서로 연결된 경우를 나타낸다.

도4a와 도5의 ISD게이트절연층(112, 106)의 두께는 소자의 동작전압에 의존하며 수 nm에서 수백 nm 까지의 범위를 가질 수 있다. 그리고, 제1 ISD게이트층(113)은 연결선(118)에 의해 반도체기판(115) 위에 형성된 PSD(121)와 전기적으로 연결되어 있다. 따라서, 연결선(118)은 제1 ISD게이트전극(113)의 전압과 PSD(121)의 전압을 같게 만든다.

한편, PSD(121)가 그림4a에서는 p-n 접합 다이오드 형태였지만, 도 5에 보인 것처럼 PSD가 MOS 커패시터 형태가 될 수도 있다(또한 PSD는 바이폴라나 MOSFET같은 트랜지스터가 될 수도 있다(미도시)). 본 발명에서 MOS 커패시터 형태의 PSD는 도1b에서와 같은 APS 회로와 같이 쓰일 수도 있다. 혹은 CCD에서처럼 MOS 커패시터 형태의 PSD가 연속적으로 배열되어 있는 MOS 커패시터들 중의 하나로, 이웃하는 연속된 MOS 커패시터 형태의 PSD에 전하를 전달할 수도 있다. 이럴 경우에 본 발명은 APS가 아니라 CCD가 된다.

다시 앞으로 돌아가서, 도4c는 본 발명에 따른 3차원 영상센서의 여러 가능한 동작중의 한 예를 순차로 설명하고 있다. 도4b의 등가회로를 함께 참조하라. (a) ISD(110)가 빛에 노출되기 전에 셔터가 닫히고 리셋(RST)이열리면서전달게이트 TX(122)의 드레인(123)은 높은 전압으로 된다. (b) 일단 드레인(123)의 전압이 높아지면, TX(122)가 열렸다 닫힌다. 그러면 PSD(121)의 표면전압이 증가하고 동시에 ISD(110)는 공핍 상태가 된다. PSD(121)도 공핍 상태가 된다. 왜냐하면 두 소자가 연결선(118)을 통하여 같은 전압을 갖기 때문이다. (c) 이러한 프리챠지 상태 이후로, RST과 TX(122)는 닫히게 되고 ISD(110)는 빛(L)을 모을 준비가 된다. 셔터가 열리면 빛이 영상감지층(111)에 도달하여 전자-정공쌍을 형성한다. 이러한 전자-정공쌍은 영상감지층(111) 내의 공핍층의 두께를 줄이고 동시에 ISD(110)의 표면전압을 낮춘다. (d) ISD(110)의 표면전압이 낮아짐과 함께, 연결선(118)에 의해 연결되어 있는 PSD(121)의 표면전압도 동시에 낮아진다. 결과적으로, ISD(110), 연결선(118), PSD(121)는 동일한 전압레벨을 갖게 된다. 이것은 빛에 노출되기 전보다는 낮은 전압이다. (e) 셔터가 닫힌 후, TX가 열렸다가 닫힌다. 그리고 나면 쏘스(여기서는 PSD)와 드레인의 전압이 같아지게 된다. 즉, ISD(110)가 빛에 노출되기 전과 후의 PSD(121)의 표면전압 변화가 곧 빛의 정보가 된다. 그리고, APS의 경우라면 TX의 드레인(123)이 증폭기인 쏘스폴로워에 연결되어 있으므로 드레인(123)에 전달된 전압차이는 쏘스폴로워를 통하여 증폭된다.

도6a에서와 같이, ISD(210)는 다이오드의 형태로도 구현될 수 있다. 다이오드로 된 PD 형태의 ISD는 p-n 접합 다이오드나 쇼트키(Schottky) 다이오드 형태를 가질 수도 있다.

도6b에 있는 이 영상센서의 등가회로는 3개의 트랜지스터로 구성된 APS 회로와 함께 두 개의 다이오드가 병렬로 연결된 것을 보여준다. 하나는 ISD(210)이고 다른 하나는 PSD(221)이다. 여기서 PSD 다이오드(221) 없이 ISD(210)가 MOSFET(218)에 연결될 수도 있는데, 이 경우에는 MOSFET(218)가 PSD가 된다.

이러한 다이오드 형태의 ISD(210)에 있어서 게이트전극의 접촉부에는 고농도로 도핑된(heavily doped) 영역이 포함될 수 있다. 도6a에서는 이러한 고농도로 도핑된 영역이 영상 감지층(211) 내에서 n 영역안에 n+로 p 영역안에 p+로 표시되어 있다. 이러한 고농도 도핑영역은 옴접촉(ohmic contact)을 확실하게 하고 표면에서의 전압강하를 줄일 수 있다. 또한, 고농도 도핑영역은 표면에서 소수캐리어의 표면재결합을 최소화할 수 있다.

투명전극인 ITO(205)가 또한 영상감지층(211) 표면 위에서 전극으로 사용될 수 있다.

여러가지 다양한 다이오드 접합이 ISD(210) 내에서 사용가능하다. 예를 들어, 도6a의 ISD(210) 내의 적정농도로 도핑된(moderately doped) n영역 또는 p영역은 진성반도체층(intrinsic) 또는 저농도 도핑층(lightly doped layer)을 이용한 p-i-n 다이오드가 될 수 있다. 이럴 경우에는 공핍영역의 변화가 손쉽게 일어나고, 공핍 영역에서의 전압 기울기가 빛에 의해 생겨난 전자-정공들을 각각의 전극으로 잘 모여들게 하는 작용을 한다.

컬러필터가 필요없는 컬러센서나 넒은 영역의 파장에 잘 반응하는 ISD를 구현하기 위하여 여러가지 변형의 PD, PG, 혹은 PD와 PG를 결합한 형태의 ISD가 가능하다. 기본적으로 다양한 파장의 빛에 반응하기 위해서는 빛을 받아들이는 표면에서부터 일정 깊이에 공핍영역이 ISD에 형성되어야 한다. 실리콘의 경우는 0.2~0.5㎛ 깊이에서 청색광이, 0.5~1.5㎛ 깊이에서 녹색광이, 그리고 1.5~5.0㎛의 깊이에서 적색광이 잘 반응한다. 따라서 이러한 각각의 깊이에 공핍영역을 ISD에 형성하기 위한 다중접합 PD 형태의 ISD, 다중접합 PD + 쇼트키 다이오드 형태의 ISD, 다중접합 PD+ PG형태의 ISD, 혹은 PG+다중접합 PD + PG 형태의 ISD가 도6c에서 부터 8b까지 보여진다. 컬러필터가 필요없는 컬러센서로 사용하기 위해서는 각각의 공핍영역이 형성되는 곳에 따로 APS회로가 필요하다.

도6c는 다중접합 다이오드(310) 형태의 ISD이다. 도6c를 포함한 이후의 그림에서는 ISD 다이오드의 그림에서 편의상 전극을 생략하고, PSD와 리셋에의해 전달되는 전압(RST1, RST2, RST3)을 연결선으로 간략화 했다. 이러한 다중접합 다이오드 형태의 ISD(310)에 있어서 각각의 역바이어스가 걸리는 접합들은 그 접합깊이에 따라서 각각 다른 파장의 빛에 잘 반응한다. 도6c에서의 다중접합 다이오드 형태의 ISD가 만일 하나의 PSD만을 갖고 있다면(PSD1), 컬러필터가 필요한 컬러센서가 될 것이다. 하지만 컬러필터없이 컬러센서로 사용하기 위해서, 도6c 에서와 같이 다중접합 ISD(310) 내의 역바이어스된 각 접합들이 각각 다른 PSD와 APS 회로들을 가지면 된다. 도6c에서 보듯이 오중접합을 가진 다중접합 PD 형태의 ISD는 하나의 RST 전압만으로도 동작이 가능하다. 도6c에서의 ISD 다이오드(310)는 n-p-n-p-n-p 형태의 직렬연결 다이오드를 보여준다. ISD(310)의 맨 위의 역바이어스 p-n접합다이오드는 0.2~0.5㎛ 깊이(331)에서 청색광에, 그리고 맨 아래의 역바이어스 p-n접합다이오드는 1.5~5.0㎛의 깊이(333)에서 적색광에 잘 반응한다. 중간에 있는 역바이어스 p-n접합다이오드는 0.5~1.5㎛ 깊이(332)에서 녹색광에 잘 반응한다.

도6d에서의 다중접합 PD 형태의 ISD 다이오드(310)는 n-p-n-p 형태(삼중접합)를 가진 직렬연결 다이오드를 보여준다. 이는 도3에서 선행 기술로 보여진 3중 접합 다이오드와 같다. 동작원리도 도6d에서 보여진 것처럼 선행 기술과 같다. 도6d에 표시된 RST2에 걸리는 전압은 RST1이나 RST3에 걸리는 전압보다 낮아야 각각의 접합면에 공핍 영역을 형성할 수 있다

도6e에서의 PD 형태의 ISD 다이오드(330)는 쇼트키 다이오드와 n-p-n 형태의 직렬연결 다이오드를 보여준다. 쇼트키 다이오드의 전극(353) 물질로는 알루미늄이나 백금 실리사이드(PtSi)가 쓰일 수 있다. 쇼트키 다이오드는 도6d에서 보여진 3중 접합 다이오드를 이중 접합 다이오드로 줄일 수 있다. 도6e에 표시된 RST2에 걸리는 전압은 RST1에 걸리는 전압보다 낮아야 각각의 접합면에 공핍 영역을 형성할 수 있다

도7a, 7b, 와 7c는 컬러 필터가 필요없이 컬러센서로 사용이 가능한 PD+PG 직렬 연결 형태의 ISD를 설명하고 있다. 도7a는 n-p-n 형태의 이중 접합 다이오드와 MOS 커패시터(412)를 직렬연결한 형태의 ISD(410)이다. 도7a에 표시된 RST2에 걸리는 전압은 RST1에 걸리는 전압보다 낮아야 각각의 접합면에 공핍 영역을 형성할수 있다. 도7b는 p-n-p 형태의 이중 접합 다이오드와 MOS 커패시터(432)를 직렬연결한 형태의 ISD(430)이다. 도7b에 표시된 RST2에 걸리는 전압은 RST1이나 RST3에 걸리는 전압보다 낮아야 각각의 접합면에 공핍 영역을 형성할수 있다. 도7c는 p-n-p-n-p 형태의 다중 접합 다이오드와 MOS 커패시터(432)를 직렬 연결한 형태의 ISD(450)이다. 하나의 RST전압만으로도 동작이 가능하다.

도8a와 8b는 컬러 필터가 필요없이 컬러 센서로 사용이 가능한 PG+PD+PG 직렬 연결 형태의 ISD를 설명하고 있다. 도8a에 나와있는 ISD(510)는 위와 아래에 있는 PG 형태의 ISD 사이에 접합 다이오드 형태의 PD가 직렬로 연결된 형태이다. 도8a에 표시된 RST2에 걸리는 전압은 RST1이나 RST3에 걸리는 전압보다 낮아야 각각의 접합면에 공핍영역을 형성할 수 있다. 도8b에 나와있는 ISD(530)는 위와 아래에 있는 PG 형태의 ISD 사이에 다중접합 다이오드 형태의 PD가 직렬로 연결된 형태이다. 하나의 RST전압으로 각각의 접합면에 공핍영역을 형성할 수 있다.

본 발명에서, 영상감지층의 두께는 1.0㎛~10㎛ 정도의 SOI기술로 형성된 단결정 실리콘이 될 수 있다. PG형태의 ISD에서 ISD의 게이트나 PD형태의 ISD에서 전극은 일반적으로 금속이며, 이 금속은 구리나 혹은 알루미늄,혹은 실리사이드로 구현될 수 있다. 만약 ISD의 제1게이트나 영상 감지층 바닥에 형성된 전극이 알루미늄 같이 반사율이 높은 금속으로 되어 있으면 게이트나 전극에서의 빛의 반사로 인해 빛을 흡수하는 총 유효두께가 대략 영상감지층의 물리적 두께의 두 배가 된다. 그러므로 영상감지층이 비록 1.0㎛의 얇은 물리적 두께를 갖고 있어도 적색광에 대한 높은 감도를 나타낸다는 것이다.

단결정실리콘 영상감지층은 ELTRAN기술 (USP5,371,037) 또는 SmartCut기술 (USP5,882,987) 또는 본드&에치백 SOI 기술 (USP5,013,681)로 형성될 수 있다. 이 영상감지층은 트렌치격리(trench isolation)와 같은 아이솔레이션 기술로 다른 영상감지층과 분리될 수 있다. 혹은 얼룩(smear) 효과를 방지하기 위하여 화소와 화소 사이의 게이트나 전극간의 거리를 넓혀 격리없이 사용하는 것도 가능하다. 만약에 트렌치 식각과 같은 격리기술을 사용한 격리(Isolation)구조가 사용되면 얼룩(smear)이 없는 영상센서가 된다. 격리(Isolation)구조가 사용된 경우 격리(Isolation)구조 벽면을 얇게 고농도로 도핑하여 표면재결합을 줄여주는 것이 좋다.

영상감지층은 기준전압(그라운드 혹은 일정한 직류전압)에 연결된다. 또는, 펄스전압인 리셋전압이 영상감지층에 연결되어 영상 감지층을 리셋시킬 수 있다. 펄스전압은 층간절연층(120) 내에 있는 연결선(118)에 연결되어 영상감지부(ISD)와 전압감지부(PSD)를 리셋시킬 수도 있다. 이 경우에 전압감지부가 MOS 커패시터 형태일 경우에는 MOS 커패시터 밑에 형성된 전하의 변화를 효과적으로 전달할 수 있다. 예를 들어, 리셋일 경우에는 연결선(도5의 118)이 높은 전압으로 되고, 전압감지부의 전압의 변화를 전달할 경우에는 연결선(118)이 낮은 전압으로 바뀌어서 MOS 커패시터 형태의 전압 감지부 밑에 형성된 전하를 남김없이 전달한다.

본 발명은 3차원 SOI기술을 이용하며, 3차원 "하이브리드 집적회로 (hybrid integrated circuit)" 기술과 구분이 된다. 여기에서 3차원 "하이브리드 집적회로 (hybrid integrated circuit)" 기술이 뜻하는 것은 각각 독립적으로 동작이 가능한 복수의 소자를 포함한 반도체기판(혹은 개별 반도체칩)들이나 혹은 복수의 소자들을 구성하는 패턴들이 형성되어 있는 반도체기판(혹은 개별 반도체칩)들을 접합하고 각각의 반도체기판(혹은 개별 반도체칩)에 형성되어 있는 소자들을 서로 연결하여 고집적 패키지가 가능한 칩을 구성함을 의미한다. 또한 여기에서 "복수의 소자를 구성하는 패턴"의 의미는 복수의 금속 배선들이나 이웃한 소자들간에 서로 연결되는 것을 방지하기 위한 격리(Isolation)구조 등을 의미한다.

USP5,751,049와 USP5,563,084에서 쓰인 3차원 하이브리드 집적회로 형성 기술은 각기 다른 복수의 소자가 형성된 두개의 반도체기판을 접합하고 이 접합된 두개의 다른 반도체기판 사이의 소자를 연결시키기 위하여 "깊은 트렌치 관통공 (Deep trench via)"을 사용하였다. 이 "깊은 트렌치 관통공"의 깊이는 접합된 두개의 반도체기판들중 하나를 통과시켜야 하므로 일반적으로 반도체 형성에 쓰이는 층간 절연층 안에 형성되는 관통공(via)보다 크고 깊게 형성된다. 일반적으로 반도체 집적회로(Integrated Circuit)에서 층간절연층 사이에 형성되어 연결선을 연결하는 관통공(via)의 깊이는 10um 이하이다. 이 선행기술의 단점은 접합된 두개의 반도체기판중 최소한 하나의 반도체기판을 얇게 만들어야 되고, 두 반도체기판을 접합할때 아주 정교한 기판 정렬(align)이 필요하다는 점이다.

USP5,751,049에서 쓰인 3차원 하이브리드 집적회로 형성 기술은 깊은 관통공 식각 (deep via etching) 대신에 플립칩 (flip chip)기술과 유사하게 솔더범프 (solder bump)를 이용한 금속 접합을 사용하여 각기 다른 소자가 형성된 두 개의 반도체기판을 접합하고 이 접합된 두개의 다른 반도체기판 사이의 소자 연결을 이 solder bump를 이용한 금속 접합으로 하게 된다. 이 solder bump를 이용한 방법도 각각 두 개의 반도체기판에 따로 복수의 소자를 형성하여야 하고, 두 반도체기판을 접합할 때 아주 정교한 기판 정렬(align)이 필요하다는 점이다. 요철 형태의 정렬마크나 마이크로범프 (USP5,998,808)를 각각의 반도체기판에 만들어서 3차원 하이브리드 집적회로의 기판 정렬 문제를 해결하려는 선행기술들도 있다. 기본적으로 하이브리드 기술은 패키지 형태의 기술이다.

복수의 디바이스가 이미 형성된 반도체기판과, 복수의 디바이스가 형성되어 있지 않는 반도체기판의 접합을 통한 SOI를 이용하여 3차원 영상 센서를 구현하면 이러한 3차원 하이브리드 집적회로의 단점없이 본 발명을 구현할 수 있다. 이 경우에는 두 반도체기판의 접합은 이미 형성된 직접 회로들 간의 접합이되는 패키지 형태의 기술이 아니라 직접회로를 구성하는데 필요한 층(Layer)을 전달하는 반도체기판 형성 기술이 된다. 도9는 3차원 SOI를 이용한 본 발명의 제작예를 보여준다. 도9에서 보여주듯이 ISD를 제외한 PSD, APS 회로, 그리고 나머지 소자를 구성하는데 필요한 모든 소자는 반도체기판(115)에 있고 ISD만이 SOI 반도체기판(915)에 제작된다. 이 ISD가 형성된 SOI 반도체기판이 3차원 하이브리드 집적회로의 기판과 다른 점은 SOI 반도체기판에는 "복수의 소자를 구성하는 패턴"의 형성없이 오직 층(layer)만이 형성되어 있다는 것과, 이 ISD가 형성된 반도체기판은 반도체기판들 간의 접합이 있기 전 까지는 독립적으로 직접회로를 구성하거나 직접회로 동작을 하지 않는다는 것이다. 여기에서 층(layer)이 지칭하는 바는 불순물에 의한 반도체 도핑층 (p, n, 혹은 i)이나 혹은 절연층이나 금속층 등의 물질에 의해 형성되는 층들을 지칭한다. 따라서 PSD가 형성된 반도체기판과 ISD가 형성된 SOI 반도체기판의 접합에는 접합되는 기판들 간의 정교한 기판 정렬(align)이 필요하지 않다. 그리고 이러한 3차원 SOI를 이용한 영상센서의 제작은 "깊은 트렌치 관통공 (Deep trench via)"나 솔더범프 (solder bump)같은 복잡한 추가 공정들을 위한 추가 비용이 들어가지 않는다.

구조적으로 "하이브리드 집적회로 (hybrid integrated circuit)" 기술이 본 발명과 구별되는 특징은 "하이브리드 집적회로 (hybrid integrated circuit)"는 접합에 의한 집적회로 형성후에 디바이스 동작에 필요없는 부분인 접합된 반도체기판이 남아있다는 것이다.

3차원 SOI를 이용하여 본 발명을 제작하는데는 크게 다음과 같은 두 가지 방법이 있다.

첫번째는 BESOI (Bond and Etch-back SOI) 방법이다. 이 방법은 PSD가 형성된 반도체기판과 ISD가 형성된 SOI 반도체기판을 접합한 이후에 SOI 반도체기판을 갈거나(polishing) 식각(etching)하여 원하는 두께의 영상 감지층을 만들게 된다.

여기에서 "SOI 반도체기판"은 단결정 반도체기판으로 PSD가 형성된 반도체기판위에 ISD를 구성하는 단결정 영상 감지층을 전달하는 역할을 한다. 여기에서의 "SOI 반도체기판"은 실리콘(Si), 게르마늄(Ge) 등의 단일물질 반도체나 혹은 GaAs, GaP, GaN, InP등의 다양한 화합물 반도체가 될 수 있다.

여기에서 "PSD가 형성된 반도체기판"은 흔히 쓰이는 폴리시드(Polished), 에피(Epitaxial) 또는 일반적인 SOI 반도체기판이 될 수 있으며, 혹은 하이브리드 기술이나 본 발명에서 쓰인 것과 같은 접합에 의한 SOI층을 활용하여 또 다른 디바이스가 형성되어 있는, 즉 3차원 구조가 이미 형성된 반도체기판이 될 수 있다.

두번째는 도9의 (a)-(d)에서 보여주듯이 SOI 반도체기판 내에 원하는 SOI 두께 만큼의 깊이에 다공층 (porous layer)이나 변형층(Strained layer)을 형성후 PSD가 형성된 반도체기판과 ISD가 형성된 SOI 반도체기판을 접합하고 다공층(Porous layer)이나 변형층(Strained layer)을 경계(917)로 PSD가 형성된 반도체기판 위에 영상감지층을 포함하는 ISD만을 남기고 SOI 반도체기판을 떼어 낼 수 있다. ISD에 형성되는 p-n 접합은 일반적으로 반도체기판을 접합하기 이전에 SOI를 형성하는 기판에 에피(epitaxial)성장이나 고속이온 주입(Ion Implantation)등의 방법으로 형성하고 제1게이트 층은 열성장 산화막(thermal oxidation)이나 화학증착 방법(Chemical Vapor Deposition)등으로 형성한다. 여기에서 SOI 반도체기판의 분리에는 고속 워터젯(Water Jet)이 쓰일 수 있다. 이러한 다공층 (porous layer)을 이용한 SOI 기술에는 SmartCut^TM과 ELTRAN^TM이 있고, SiGen^TM는 변형층(Strained layer)을 이용한다.

다시 도9d에서 보여준 격리(Isolation) 구조는 ISD가 MOS 커패시터로 되어 있을 경우는 MOS 커패시터를 구성하는 게이트들 사이의 간격이 충분히 떨어져 있어서 이 ISD에 형성된 공핍영역이 인접한 ISD의 공핍영역과 만나지 않으면 격리(Isolation) 구조 없이도 사용이 가능하다. 이 경우에는 PSD가 설치된 반도체기판위에 연결선에 연결되어 있는 제1게이트전극들간의 분리가 기판들의 접합전에 이루어져야 하고, ISD가 존재하는 SOI 반도체기판에는 제1게이트 전극이 없어야한다. 이 격리(Isolation) 구조가 없으면 격리(Isolation) 구조 벽면에 존재하는 표면 결함에 의한 잡음을 줄일수있다. 일반적인 방법으로는 수소 분위기에서의 열처리로 격리구조 벽면의 표면 결함을 줄일수 있다. 또한 650℃이하의 낮은 온도에서 실시할 수 있는 저온 열 산화막을 격리벽면에 성장시켜서 표면 결함을 줄일 수 있다.

쇼트키 다이오드를 이용한 PD 형태의 ISD 역시 이러한 격리 구조가 없이 사용될 수 있다. 하지만 접합 다이오드를 이용한 PD형태의 ISD는 인접한 ISD와의 분리를 위하여 격리(Isolation) 구조가 반드시 필요하다.

본 발명에서는 이러한 격리 (Isolation) 구조를 PSD가 형성된 반도체기판에 SOI 반도체기판으로 부터 ISD의 전달이 완료된 다음에 도9d에서 보여지는 것과 같이 건식 식각(Dry Etching)으로 형성할 수 있다.

위에서 언급한 SOI 기술들을 이용한 3차원 영상센서 제작기술은 공통적으로 반도체기판의 접합을 요구한다. 이미 접합 이전에 PSD를 포함하는 반도체기판에는 일반적으로 금속으로된 연결선이 형성되어 있어서, 이 접합은 일반적으로 알루미늄이 녹는 온도보다 낮은 650℃ 이하의 낮은 온도에서 형성될 수 있다. 본 발명에 사용가능한 반도체기판 접합 형성 기술은 크게 직접 접합(Direct Bond)과 중간층을 이용한 접합(Intermediate-Layer Bond)이 있다. 직접 접합을 사용할 경우 PSD가 형성된 반도체기판과 ISD가 형성된 SOI 반도체기판의 접합되는 면이 게이트 절연층(112)이나 노출된 반도체 표면 (Bare Silicon Surface), 혹은 알루미늄 같은 금속표면(113)이 될 수 있다. 금속표면간의 접합은 PG형태의 ISD를 갖는 SOI 반도체기판에서 결함이 적은 열산화막을 게이트 절연층으로 가질 수 있다는 것이다. 도9는 표면에 절연층을 가진 반도체기판들을 직접 접합하는 것을 나타낸다. 도10은 표면에 금속막과 그 금속막위에 중간 접합층(947)을 가진 반도체기판들의 접합을 나타낸다.

이 접합면에서 형성될 수 있는 여러가지 결함들이 영상 센서의 동작에 중대한 장애를 발생시킬 수 있다. 대표적인 결함 중의 하나는 접합면의 불균일한 표면(Surface microroughness) 때문에 생기는 공간(void)문제이다. 이 공간(void)은 ISD의 전극(113 혹은 213) 접촉불량을 발생 시킬 수 있다. 금속층을 사용한 접합에서 중간 접합층 (Intermediate-Layer Bond)을 이용하면 불균일한 작은표면(Surface microroughness)으로 발생되는 접합면 사이의 공간(void)을 줄일 수 있다. 일반적으로 반도체에서 금속배선으로 사용되는 알루미늄의 녹는점 660℃ 보다 낮은 온도에서 녹을 수 있는 금속들을 중간 접합층으로 사용하여, 중간 접합층을 가진 PSD가 형성된 반도체기판과 중간 접합층을 가진 SOI 반도체기판에 있어서 접합 이전과 접합시에 열을 가하고, 이 가해진 열에 의하여 접합층의 금속이 흘러서(reflow) 접합 이전에 불균일한 작은 표면(Surface microroughness)을 줄이고, 접합시에 접합면 사이의 공간(void)을 채우면 ISD의 전극 접촉불량을 방지할 수 있다. 솔더(solder), 아연(Zinc), 혹은 실리콘 12%를 함유한 알루미늄 합금등이 접합층으로 쓰일 수 있다. 혹은 접합층(Intermediate-Layer Bond)으로 금(Au)을 사용한 유텍틱(eutectic) 접합이나 부드러운 금속층(soft metal thin film)을 이용한 열압착(thermocompress) 접합이 사용될 수도 있다.

한편, 이러한 접합에 의한 3차원 SOI형성에서는 반도체기판들의 접합시에 압력을 주어 밀착시켜야 하기 때문에, 이 압력에 의해 층간절연층(120)에 균열이 발생할 수 있다. 특히 SiLK^TM 같은 유전 상수가 낮은 물질이 층간절연층(120)으로 사용될 경우에는 층간절연층(120)에 균열과 붕괴가 발생할 가능성이 더욱 커진다. 이를 방지하기 위하여 도11에 보여진 것처럼 비교적 넒은 면적의 중간 금속층(938)과 많은 연결선(118)들을 이용하여 반도체기판 내에 기둥구조(988)를 형성하면 이러한 균열과 붕괴를 막을 수 있다. 이러한 기둥구조(988)들은 칩과 칩사이에 있는 절단선(Scribeline)상에 형성될 수 있다.

본 발명에서 가장 중요한 장점 중의 하나는 반도체기판에 PSD와 APS 회로의 여유분설계(redundancy)를 적용할 수 있다는 것이다. 이 리던던시는 추가로 포함되는 여분의 PSD와 APS 회로이며 금속휴즈의 사용으로 재연결하여 사용할 수 있게 되어 있다. 반도체기판 위에 결함물질이 존재할 수 있으므로 이 결함물질이 PSD와 APS 회로의 동작을 못하게 하면, 이 동작이 안되는 부분이 리던던시에 의하여 대체될 수 있다. 그래서, 이 리던던시는 수율을 증가시킨다. 일반적으로 이러한 리던던시는 종래의 CCD나 APS 소자에서는 사용이 불가능하다.

본 발명의 또다른 장점은 얼룩현상(smear)이 없다는 것이다. 본 발명은 금속배선 위의 SOI를 이용하고 각각의 영상감지층이 트렌치격리(trench isolation) 내의 절연체에 의해 분리될 수 있다. 이 경우에 영상감지층은 100% 얼룩제거가 된다.

본 발명은 일종의 모듈구조로서 기존에 존재하는 CMOS 공정이나 어떤 반도체 공정에도 공정의 변경을 최소화 하면서 적용이 가능하다. 그러므로, 본 발명은 공정 개발에 들어가는 비용을 줄일 수 있게 한다.

본 발명은 여러 개의 클록과 직렬연결된 MOS게이트로 전하를 전달할 필요가 없기 때문에 소비전력이 낮다. 하나나 두 개의 클록이면 본 발명은 충분하다.

무엇보다도 본 발명은 높은 FF와 컬러필터가 필요없는 컬러센서로 인하여 고화질의 영상을 낮은 제작 비용으로 얻을 수 있다 .

도1a,b는 종래의 반도체 영상센서의 개략적 구조도 및 APS 회로도.

도2는 종래의 비결정 반도체를 이용한 3차원 영상센서의 구조도.

도3은 종래의 다중접합 다이오드를 이용한 컬러 영상센서의 구조도.

도4a는 본 발명에 따른 3차원 영상센서의 구조도.

도4b는 도4a의 등가회로도.

도4c는 도4a의 영상센서의 동작 설명도.

도5는 본 발명에 따른 MOS 커패시터 형태의 PSD와 영상감지층의 상하에 두 개의 게이트를 갖는 PG 형태의 ISD 구조도.

도6a는 본 발명에 따른 PD 형태의 ISD와 다이오드 형태의 PSD 구조도.

도6b는 도6a의 등가회로와 APS 회로도.

도6c는 본 발명에 따른 오중 접합을 갖는 다중접합형 PD 형태의 ISD의 설명도.

도6d는 본 발명에 따른 삼중 접합을 갖는 다중접합형 PD 형태의 ISD의 설명도.

도6e는 본 발명에 따른 쇼트키 다이오드와 이중 접합을 갖는 다중접합형 PD의 직렬연결 다이오드를 이용한 PD 형태 ISD의 설명도.

도7a는 본 발명에 따른 이중접합을 갖는 다중접합형 PD + PG 직렬연결 형태의 ISD 설명도.

도7b는 본 발명에 따른 또 다른 이중접합을 갖는 다중접합형 PD + PG 직렬연결 형태의 ISD 설명도.

도7c는 본 발명에 따른 오중접합을 갖는 다중접합형 PD + PG 직렬연결 형태의 ISD 설명도.

도8a는 본 발명에 따른 PG + PD + PG직렬 연결 형태의 ISD 설명도.

도8b는 본 발명에 따른 PG + 다중 접합 PD + PG 직렬 연결 형태의 ISD 설명도.

도9는 본 발명에 따른 반도체기판 접합을 이용한 SOI 기술에 의한 본 발명의 제작 과정 설명도.

도10은 본 발명에 따른 반도체기판 접합을 이용한 SOI 기술에 의한 본 발명의 또 다른 제작 과정 설명도.

도11은 본 발명에 따른 반도체기판 접합을 이용한 SOI 기술을 사용시 층간절연층의 균열을 방지하기 위한 기둥 구조의 설명도.

<도면부호의 설명>

리셋단자(RST), 리셋에의해 전달되는 전압(RST1, RST2, RST3) 전달게이트(TX)(11, 26, 122), 빛(L), 수광부(21), 영상/전압감지부(22), 투명전극층 (23, 114, 205), 비결정반도체층(24), 전극(25, 213), p-n접합의 깊이(31, 32, 33), 공핍영역이 형성되는 깊이 (331, 332, 333), ISD 제2게이트전극(105, 505), ISD 제2게이트절연층(106, 506), PG형태의 ISD(110), PD형태의 ISD(210, 310, 330, 350), PD+PG형태의 ISD(410, 430, 450), PG+PD+PG형태의 ISD(510, 530), 영상감지층(111, 211), ISD 제1게이트절연층(112, 412, 432, 452, 512, 532), ISD 제1게이트전극(113, 413, 433, 453, 513, 533), 반도체기판(115), SOI 반도체기판(915, 935), 연결선(107, 118), 층간절연층(120), 다이오드형태의 PSD(121, 221), MOS 커패시터 형태의 PSD(151), TX게이트 드레인(123), SOI 반도체기판 내의 분리층(917), 트렌치 격리(937),중간접합층(947)

Claims

반도체기판,

반도체기판에 형성된 하나 또는 복수의 전압감지부,

상기 전압감지부 위에 형성되며 복수의 연결선을 포함하는, 하나 또는 복수의 층간절연층,

상기 층간절연층 위에 형성되며, 상기 연결선중 하나를 통해 상기 전압감지부와 전기적으로 연결되고 상기 연결선중 다른 하나를 통해 기준전압이 인가되는, 하나 또는 복수의 영상감지부로 구성되어,

상기 전압감지부와 상기 영상감지부는 공핍영역을 가지며, 이 공핍영역이 리셋작용과 빛의 노출량에 따라 조절되면서 그 폭이 변화하고 이 공핍영역폭의 변화가 전기적인 신호로 변환되는 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 1에 있어서, 상기 영상감지부는 단결정 반도체 영상감지층을 포함하는 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 1에 있어서, 상기 전압감지부는 APS와 연결되거나 APS의 한 부분인 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 1-3중 어느 한 항에 있어서, 상기 영상감지부는 다이오드 형태인 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 4에 있어서, 상기 다이오드 형태의 영상감지부는 각 전극의 연결 부분에 얇은 고농도 도핑영역을 포함하는 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 4에 있어서, 상기 다이오드 형태의 영상감지부는 쇼트키 다이오드 형태인 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 4에 있어서, 상기 다이오드 형태의 영상감지부는 접합 다이오드와 쇼트키 다이오드의 직렬 연결 형태인 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 4에 있어서, 상기 다이오드 형태의 영상감지부는 다중접합 다이오드의 형태를 갖는 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 8에 있어서, 다중 접합 다이오드의 형태를 갖는 상기 영상감지부에서, 전극은 여러 개의 접합을 가진 다이오드의 양끝에 각각 연결되며 하나의 전극은 기준 전압에, 다른 하나의 전극은 전압감지부에 연결되는 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 7에 있어서, 다이오드의 형태를 갖는 상기 영상감지부는, 컬러 영상센서를 구성하기 위하여 하나의 전극은 기준전압에, 나머지 각각의 역바이어스가 연결된 접합은 그 반도체기판 위에 있는 각기 다른 전압감지부와 연결되며, 각각의 역바이어스 전압이 연결된 접합은 접합의 깊이에 따라 특정한 파장의 빛에 반응하는 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 8에 있어서, 다이오드의 형태를 갖는 상기 영상감지부는, 컬러 영상센서를 구성하기 위하여 하나의 전극은 기준전압에, 나머지 각각의 역바이어스가 연결된 접합은 그 반도체기판 위에 있는 각기 다른 전압감지부와 연결되며, 각각의 역바이어스 전압이 연결된 접합은 접합의 깊이에 따라 특정한 파장의 빛에 반응하는 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 7에 있어서, 다이오드의 형태를 갖는 상기 영상감지부는, 역바이어스 전압이 연결된 접합의 깊이가 빛을 받아들이는 표면으로부터 각각 0.2~0.5㎛, 0.5~1.5㎛ 및 1.5~ 5..0㎛인 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 8에 있어서, 다이오드의 형태를 갖는 상기 영상감지부는, 역바이어스 전압이 연결된 접합의 깊이가 빛을 받아들이는 표면으로부터 각각 0.2~0.5㎛, 0.5~1.5㎛ 및 1.5~ 5..0㎛인 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 1-3중 어느 한 항에 있어서, 영상감지부는 MOS 커패시터 형태인 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 14에 있어서, MOS 커패시터 형태의 영상감지부는, 층간절연층 위에 형성된 하나 또는 복수의 게이트와, 이 게이트 위에 형성된 하나 또는 복수의 게이트 절연층과, 이 게이트 절연층 위에 형성된 하나 또는 복수의 반도체층으로 구성되는데,

여기서 상기 반도체층은 영상감지층이며 기준전압에 연결되는 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 14에 있어서, MOS 커패시터 형태의 영상감지부는, 층간절연층 위에 형성된 하나 또는 복수의 제1게이트와, 이 제1게이트 위에 형성된 하나 또는 복수의 제1게이트 절연층과, 이 제1게이트 절연층 위에 형성된 하나 또는 복수의 반도체층과, 이 반도체층 위에 형성된 하나 또는 복수의 제2게이트 절연층과, 제2게이트 절연층 위에 형성된 하나 또는 복수의 제2게이트로 구성되는데,

여기서 제2게이트는 제1게이트에 연결되어 상기 전압감지부에 연결되고, 반도체 영상감지층은 기준전압과 연결되는 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 1-3중 어느 한 항에 있어서, 상기 전압감지부는 다이오드 형태인 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 1-3중 어느 한 항에 있어서, 상기 전압감지부는 MOSFET 형태인 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 1 또는2에 있어서, 상기 전압감지부는 MOS 커패시터 형태인 것을 특징으로 하는 3차원 구조의 영상센서.
청구항19에 있어서, 상기 MOS 커패시터 형태의 전압감지부는 복수의 전하전달 MOS 커패시터 중 하나인 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 1-3중 어느 한 항에 있어서, 상기 기준전압은 리셋 전압원이며, 이 리셋 전압은 영상감지부와 전압감지부를 동시에 리셋시키는 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 1-3중 어느 한 항에 있어서, 상기 반도체기판에는 전압감지부의 리던던시(redundancy)가 형성되는 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 1-3중 어느 한 항에 있어서, 상기 영상감지부는 인접한 각각의 영상감지부 사이에 격리구조가 있는 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 23에 있어서, 상기 영상감지부는 격리 구조 벽면에 고농도 도핑된 영역을 포함하는 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 1-3중 어느 한 항에 있어서, 상기 영상감지부는 하나 또는 복수의 다이오드와 하나 또는 복수의 MOS 커패시터가 직렬연결되어 형성되는 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 25에 있어서, 상기 영상감지부를 구성하는 다이오드는 다중 접합 다이오드인 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 26에 있어서, 상기 영상감지부는, 컬러 영상센서를 구성하기 위하여 하나의 전극은 기준전압에, 나머지 각각의 역바이어스가 연결된 다이오드의 접합과MOS 커패시터의 게이트 전극은 그 반도체기판 위에 있는 각기 다른 전압감지부와 연결되며, 각각의 역바이어스 전압이 연결된 접합과 MOS 커패시터의 공핍영역은 깊이에 따라 특정한 파장의 빛에 반응하는 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 1-3중 어느 한 항에 있어서, 영상감지부는 MOS 커패시터 + 다이오드 + MOS 커패시터의 직렬연결로 형성되는데, 여기서 MOS 커패시터는 두 개의 전극의 양끝에 있고 그 다이오드는 MOS 커패시터 사이에 위치하며, 두 개의 전극 중 하나의 전극은 기준전압에, 다른 하나의 전극은 전압감지부에 연결되는 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 1-3중 어느 한 항에 있어서, 영상감지부는 MOS 커패시터 + 다이오드 + MOS 커패시터의 직렬연결로 형성되는데, 여기서 MOS 커패시터는 영상감지층의 위와 아래의 양끝에 위치하고 다이오드는 MOS 커패시터 사이에 위치하며, MOS 커패시터와 다이오드는 각기 다른 전극을 갖는데, 하나의 전극은 기준전압에 연결되고, 나머지 각각의 전극은 반도체기판 위에 있는 각기 다른 전압감지부와 연결되는 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 25에 있어서, 다이오드와 MOS 커패시터의 직렬연결 형태를 갖는 상기 영상감지부는, 역바이어스 전압이 연결된 각 접합의 깊이와 MOS 커패시터 아래에서 형성되는 공핍영역의 깊이가 빛을 받아들이는 표면으로부터 각각 0.2~0.5㎛, 0.5~1.5㎛ 및 1.5~ 5.0㎛인 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 26에 있어서, 다이오드와 MOS 커패시터의 직렬연결 형태를 갖는 상기 영상감지부는, 역바이어스 전압이 연결된 각 접합의 깊이와 MOS 커패시터 아래에서 형성되는 공핍영역의 깊이가 빛을 받아들이는 표면으로부터 각각 0.2~0.5㎛, 0.5~1.5㎛ 및 1.5~ 5.0㎛인 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 27에 있어서, 다이오드와 MOS 커패시터의 직렬연결 형태를 갖는 상기 영상감지부는, 역바이어스 전압이 연결된 각 접합의 깊이와 MOS 커패시터 아래에서 형성되는 공핍영역의 깊이가 빛을 받아들이는 표면으로부터 각각 0.2~0.5㎛, 0.5~1.5㎛ 및 1.5~ 5.0㎛인 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 28에 있어서, 다이오드와 MOS 커패시터의 직렬연결 형태를 갖는 상기 영상감지부는, 역바이어스 전압이 연결된 각 접합의 깊이와 MOS 커패시터 아래에서 형성되는 공핍영역의 깊이가 빛을 받아들이는 표면으로부터 각각 0.2~0.5㎛, 0.5~1.5㎛ 및 1.5~ 5.0㎛인 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 29에 있어서, 다이오드와 MOS 커패시터의 직렬연결 형태를 갖는 상기 영상감지부는, 역바이어스 전압이 연결된 각 접합의 깊이와 MOS 커패시터 아래에서 형성되는 공핍영역의 깊이가 빛을 받아들이는 표면으로부터 각각 0.2~0.5㎛, 0.5~1.5㎛ 및 1.5~ 5.0㎛인 것을 특징으로 하는 3차원 구조의 영상센서.
청구항 1~3중 어느 한 항에 있어서, 영상 감지부와 전압 감지부를 연결하는 연결선의 깊이가 10um이하인 것을 특징으로 하는 3차원 구조의 영상센서.
청구항1-3중 어느 한 항과 같이 구성되는 3차원 구조의 영상센서를 제조하는 방법으로서,

전압감지부, 층간절연층, 그리고 층간절연층 내의 연결선들을 포함하는 제1반도체기판을 형성하는 단계;

영상감지부를 포함하는 제2반도체기판을 형성하는 단계;

제1반도체기판과 제2반도체기판을 접합하되, 접합이 되는 면은 전압감지부가 있는 제1반도체기판의 윗면과 영상감지부가 있는 제2반도체기판의 윗면이 되도록 접합하는 단계;

제1반도체기판에 영상감지부만을 남기고 제2반도체기판의 나머지를 제거하는 단계를 포함하는 것을 특징으로 하는 3차원 구조의 영상센서를 제작하는 방법.
청구항 36에 있어서, 상기 제2반도체기판은 상기 제1반도체기판과 접합되기 이전에는 복수의 개별 소자들이 형성되지 않는 것을 특징으로 하는 3차원 구조의 영상센서를 제작하는 방법.
청구항 36에 있어서, 상기 제1반도체기판과 제2반도체기판의 접합면은 금속층으로 되어 있는 것을 특징으로 하는 3차원 구조의 영상센서를 제작하는 방법.
청구항 38에 있어서, 상기 제1반도체기판과 제2반도체기판의 접합면인 금속층 사이에 또 다른, 접합되는 면의 금속층 보다 낮은 온도에서 녹는 금속으로 된 중간층을 사용하는 것을 특징으로 하는 3차원 구조의 영상센서를 제작하는 방법.
청구항 36, 38, 39중의 어느 한 항에 있어서, 제1반도체기판과 제2반도체기판의 접합시에 열을 가하며 이때 가해지는 열의 온도는 650℃ 이하를 사용하는 것을 특징으로 하는 3차원 구조의 영상센서를 제작하는 방법.
청구항 36에 있어서, 제1반도체기판과 제2반도체기판의 접합면은 절연층으로 되어 있어 절연층간의 접합인 것을 특징으로 하는 3차원 구조의 영상센서를 제작하는 방법.
청구항 36에 있어서, 상기 제1반도체기판은 전압감지부와는 별도로 연속적으로 쌓아올린 금속층과 그 금속층을 연결하는 다수의 연결선들로 구성된 기둥 형태의 구조로 형성되는 것을 특징으로 하는 3차원 구조의 영상센서를 제작하는 방법.
청구항 36에 있어서, 제2반도체기판은 ELTRAN^TM 기술에 의한 다공층(Porous layer)을 갖는 것을 특징으로 하는 3차원 구조의 영상센서를 제작하는 방법.