KR101024735B1 - 이미지센서의 제조방법 - Google Patents

이미지센서의 제조방법 Download PDF

Info

Publication number
KR101024735B1
KR101024735B1 KR1020080099067A KR20080099067A KR101024735B1 KR 101024735 B1 KR101024735 B1 KR 101024735B1 KR 1020080099067 A KR1020080099067 A KR 1020080099067A KR 20080099067 A KR20080099067 A KR 20080099067A KR 101024735 B1 KR101024735 B1 KR 101024735B1
Authority
KR
South Korea
Prior art keywords
layer
image sensor
sensing unit
manufacturing
interlayer insulating
Prior art date
Application number
KR1020080099067A
Other languages
English (en)
Other versions
KR20100040034A (ko
Inventor
신종훈
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080099067A priority Critical patent/KR101024735B1/ko
Publication of KR20100040034A publication Critical patent/KR20100040034A/ko
Application granted granted Critical
Publication of KR101024735B1 publication Critical patent/KR101024735B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607Geometry of the photosensitive area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

실시예에 따른 이미지센서의 제조방법은, 반도체 기판 상에 배선 및 층간절연막을 형성하는 단계; 상기 층간절연막 상에 제1 도핑층 및 제2 도핑층을 포함하는 이미지 감지부를 본딩하는 단계; 상기 이미지 감지부 및 층간절연층을 관통하여 상기 배선을 노출시키는 비아홀을 형성하는 단계; 상기 비아홀의 내부에 배리어층 및 컨택플러그를 형성하는 단계; 상기 컨택플러그 및 배리어층을 선택적으로 제거하여 상기 제2 도핑층은 노출시키고 상기 제1 도핑층에만 연결되는 메탈컨택 및 배리어 패턴을 형성하는 단계를 포함하고, 상기 메탈컨택은 케미컬을 이용한 습식식각 공정에 의하여 형성되는 것을 특징으로 한다.
반도체소자, 이미지센서, 금속배선

Description

이미지센서의 제조방법{Method for Manufacturing of Image Sensor}
실시예는 이미지센서의 제조방법에 관한 것이다.
이미지 센서는 광학적 영상(Optical Image)을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(charge coupled device:CCD) 이미지 센서와 씨모스(Complementary Metal Oxide Silicon:CMOS) 이미지 센서(CIS)로 구분된다.
씨모스 이미지 센서는 빛 신호를 받아서 전기신호로 바꾸어 주는 포토다이오드(Photo diode) 영역과 이 전기 신호를 처리하는 트랜지스터 영역이 수평으로 배치되는 구조이다.
상기와 같은 수평형 이미지 센서는 포토다이오드 영역과 트랜지스터 영역이 반도체 기판에 수평으로 배치되어 제한된 면적 하에서 광감지 부분(이를 통상 "Fill Factor"라고 한다)을 확장시키는데에 한계가 있다.
이를 극복하기 위한 대안 중 하나로 포토다이오드를 비정질 실리콘(amorphous Si)으로 증착하거나, 웨이퍼 대 웨이퍼 본딩(Wafer-to-Wafer Bonding) 등의 방법으로 회로영역(Circuitry)은 실리콘 기판(Si Substrate)에 형성시키고, 포토다이오드는 리드아웃 서킷 상부에 형성시키는 시도(이하 "3차원 이미 지센서"라고 칭함)가 이루어지고 있다. 포토다이오드와 회로영역은 배선(Metal line)을 통해 연결된다.
하지만, 비정질 실리콘으로 포토다이오드를 형성하면 디펙트에 의한 다크시그널이 발생되는 문제가 있다.
또한, 웨이퍼 대 웨이퍼 본딩의 경우 웨이퍼의 본딩면이 균일하지 않으므로 본딩력이 저하될 수 있다. 이것은 상기 포토다이오드와 회로영역을 연결하기 위한 배선이 층간절연막 표면으로 노출되어 있기 때문에 상기 층간절연막이 불균일한 표면 프로파일을 가지므로 상기 층간절연막 상에 형성되는 포토다이오드와의 본딩력이 저하될 수 있다.
실시예에서는 수직형 이미지 감지부를 채용하면서, 이미지 감지부와 리드아웃 회로가 형성된 기판과의 물리적, 전기적 접촉력이 우수한 이미지센서의 제조방법을 제공한다.
또한, 상기 이미지 감지부의 제1 도핑층과 제2 도핑층이 전기적으로 분리되어 리키지 커런트의 발생을 방지할 수 있는 이미지센서의 제조방법을 제공한다.
실시예에 따른 이미지센서의 제조방법은, 반도체 기판 상에 배선 및 층간절연막을 형성하는 단계; 상기 층간절연막 상에 제1 도핑층 및 제2 도핑층을 포함하는 이미지 감지부를 본딩하는 단계; 상기 이미지 감지부 및 층간절연층을 관통하여 상기 배선을 노출시키는 비아홀을 형성하는 단계; 상기 비아홀의 내부에 배리어층 및 컨택플러그를 형성하는 단계; 상기 컨택플러그 및 배리어층을 선택적으로 제거하여 상기 제2 도핑층은 노출시키고 상기 제1 도핑층에만 연결되는 메탈컨택 및 배리어 패턴을 형성하는 단계를 포함하고, 상기 메탈컨택은 케미컬을 이용한 습식식각 공정에 의하여 형성되는 것을 특징으로 한다.
실시예에 따른 이미지센서의 제조방법에 의하면 리드아웃 회로과(circuitry)과 이미지 감지부의 수직형 집적을 채용하여 필팩터(fill factor)를 100%에 근접시킬 수 있다.
또한, 이미지 감지부가 기판의 층간절연층 표면과 본딩되므로 상기 이미지 감지부와 기판의 물리적, 전기적 접촉력이 우수하여 이미지센서의 품질을 향상시킬 수 있다.
또한, 상기 이미지 감지부를 관통하는 딥비아홀을 형성하고 딥비아홀 내부에 상기 이미지 감지부의 제1 도핑층에 연결되는 메탈플러그를 형성함으로써 상기 이미지 감지부의 전자를 리드아웃 회로로 전달하여 포토다이오드의 신호출력(Signal Out Put)이 정상적으로 이루어질 수 있다. 즉, 상기 이미지 감지부의 n형층에만 상기 메탈플러그가 전기적으로 연결됨으로써 상기 n형층과 p형층은 전기적으로 분리되어 리키지 커런트가 발생되는 것을 방지할 수 있다.
실시예에 따른 이미지센서의 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
실시예는 씨모스 이미지센서에 한정되는 것이 아니며, CCD 이미지센서 등 포토다이오드가 필요한 모든 이미지센서에 적용이 가능하다.
이하, 도 1 내지 도 8을 참조하여, 실시예에 따른 이미지센서의 제조방법을 설명한다.
도 1을 참조하여, 리드아웃 회로(120)를 포함하는 반도체 기판(100) 상에 배선(150) 및 층간절연층(160)이 형성된다.
상기 반도체 기판(100)은 단결정 또는 다결정의 실리콘 기판이며, p형 불순물 또는 n형 불순물이 도핑된 기판일 수 있다. 상기 반도체 기판(100)에 소자분리막(110)을 형성하여 액티브영역을 정의하고, 상기 액티브영역에 트랜지스터를 포함하는 리드아웃 회로(120)를 형성한다. 예를 들어, 리드아웃 회로(120)는 트랜스퍼트랜지스터(Tx)(121), 리셋트랜지스터(Rx)(123), 드라이브트랜지스터(Dx)(125), 셀렉트트랜지스터(Sx)(127)를 포함하여 형성할 수 있다. 이후, 플로팅디퓨젼영역(FD)(131) 및 상기 각 트랜지스터에 대한 소스/드레인영역(133, 135, 137)을 포함하는 이온주입영역(130)을 형성할 수 있다. 한편 상기 리드아웃 회로(120)은 3Tr 또는 5Tr 구조에도 적용가능하다.
상기 반도체 기판(100)에 리드아웃 회로(120)를 형성하는 단계는 상기 반도체 기판(100)에 전기접합영역(140)을 형성하는 단계 및 상기 전기접합영역(140) 상부에 상기 배선(150)과 연결되는 제1 도전형 연결영역(147)을 형성하는 단계를 포함할 수 있다.
예를 들어, 상기 전기접합영역(140)은 PN 졍션(junction)(140) 일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 전기접합영역(140)은 제2 도전형 웰(141) 또는 제2 도전형 에피층 상에 형성된 제1 도전형 이온주입층(143), 상기 제1 도전형 이온주입층(143) 상에 형성된 제2 도전형 이온주입층(145)을 포함할 수 있다. 예를 들어, 상기 PN 졍션(junction)(140)은 도 1과 같이 P0(145)/N-(143)/P-(141) Junction 일 수 있으나 이에 한정되는 것은 아니다. 또한, 상기 반도체 기판(100)은 제2 도전형으로 도전되어 있을 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면 트랜스퍼 트랜지스터(Tx) 양단의 소스/드레인 간에 전압차(Potential Difference)가 있도록 소자 설계하여 포토차지(Photo Charge)의 완전한 덤핑(Fully Dumping)이 가능해질 수 있다. 이에 따라, 포토다이오드에서 발생한 포토차지(Photo Charge)가 플로팅디퓨젼 영역으로 덤핑됨에 따라 출력이미지 감도를 높일 수 있다.
즉, 상기 리드아웃 회로(120)가 형성된 상기 반도체 기판(100)에 전기접합영역(140)을 형성시킴으로써 트랜스퍼 트랜지스터(Tx)(121) 양단의 소스/드레인 간에 전압차가 있도록 하여 포토차지의 완전한 덤핑이 가능해질 수 있다.
이하, 실시예의 포토차지의 덤핑구조에 대해서 도 1 및 도 2를 참조하여 구체적으로 설명한다.
실시예에서 N+ 졍션인 플로팅디퓨젼(FD)(131) 노드(Node)와 달리, 전기접합영역(140)인 P/N/P 졍션(140)은 인가전압이 모두 전달되지 않고 일정 전압에서 핀치오프(Pinch-off) 된다. 이 전압을 피닝볼티지(Pinning Voltage)이라 부르며 피닝볼티지(Pinning Voltage)는 P0(145) 및 N-(143) 도핑(Doping) 농도에 의존한다.
구체적으로, 포토다이오드(205)에서 생성된 전자는 PNP 졍션(140)으로 이동하게 되며 트랜스퍼 트랜지스터(Tx)(121) 온(On)시, FD(131) 노드로 전달되어 전압 으로 변환된다.
P0/N-/P- 졍션(140)의 최대 전압값은 피닝볼티지가 되고 FD(131) Node 최대 전압값은 Vdd-Rx Vth이 되므로, 도 2에 도시된 바와 같이 Tx(131) 양단간 전위차로 인해 차지쉐어링(Charge Sharing) 없이 칩(Chip) 상부의 포토다이오드에서 발생한 전자가 FD(131) Node로 완전히 덤핑(Dumping) 될 수 있다.
즉, 실시예에서 반도체 기판(100)인 실리콘 서브(Si-Sub)에 N+/Pwell Junction이 아닌 P0/N-/Pwell Junction을 형성시킨 이유는 4-Tr APS Reset 동작시 P0/N-/Pwell Junction에서 N-(143)에 + 전압이 인가되고 P0(145) 및 Pwell(141)에는 Ground 전압이 인가되므로 일정전압 이상에서는 P0/N-/Pwell Double Junction이 BJT 구조에서와 같이 Pinch-Off가 발생하게 된다. 이를 Pinning Voltage라고 부른다. 따라서 Tx(121) 양단의 Source/Drain에 전압차가 발생하게 되어 Tx On/Off 동작 시 포토차지가 N-well에서 Tx를 통해 FD로 완전히 덤핑되어 Charge Sharing 현상을 방지할 수 있다.
따라서 일반적인 이미지센서의 기술에서 단순히 포토다이오드가 N+ Junction으로 연결된 경우와 달리, 실시예에 의하면 새츄레이션(Saturation) 저하 및 감도 하락 등의 문제를 피할 수 있다.
다음으로, 실시예에 의하면 포토다이오드와 리드아웃 회로(120) 사이에 제1 도전형 연결영역(147)을 형성하여 포토차지(Photo Charge)의 원할한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 저하 및 감도의 하락을 방지할 수 있다.
이를 위해, 실시예는 P0/N-/P- 졍션(140)의 표면에 오믹컨택(Ohmic Contact)을 위한 제1 도전형 연결영역(147)으로서 N+ 도핑영역을 형성할 수 있다. 상기 N+ 영역(147)은 상기 P0(145)를 관통하여 N-(143)에 접촉하도록 형성할 수 있다.
한편, 이러한 제1 도전형 연결영역(147)이 리키지 소스(Leakage Source)가 되는 것을 최소화하기 위해 제1 도전형 연결영역(147)의 폭을 최소화할 수 있다.
이를 위해, 실시예는 제2 메탈컨택(151a) 에치(Etch) 후 플러그 임플란트(Plug Implant)를 진행할 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 이온주입패턴(미도시)을 형성하고 이를 이온주입마스크로 하여 제1 도전형 연결영역(147)을 형성할 수도 있다.
즉, 실시예와 같이 컨택(Contact) 형성 부에만 국부적으로 N+ Doping을 한 이유는 다크시그널(Dark Signal)을 최소화하면서 오믹컨택(Ohmic Contact) 형성을 원활히 해 주기 위함이다. 종래기술과 같이, Tx Source 부 전체를 N+ Doping 할 경우 기판표면 댕글링본드(Si Surface Dangling Bond)에 의해 Dark Signal이 증가할 수 있다.
도 3은 리드아웃 회로에 대한 다른 구조를 도시한 것이다. 도 3에 도시된 바와 같이, 상기 전기접합영역(140)의 일측에 제1 도전형 연결영역(148)이 형성될 수 있다.
도 3을 참조하여, P0/N-/P- Junction(140)에 Ohmic Contact을 위한 N+ 연결영역(148)을 형성할 수 있는데, 이때 N+ 연결영역(148) 및 M1C Contact(151a) 형성공정은 리키지 소스(Leakage Source)가 될 수 있다. 왜냐하면, P0/N-/P- Junction(140)에 Reverse Bias가 인가된 채로 동작하므로 기판 표면(Si Surface)에 전기장(EF)이 발생할 수 있다. 이러한 전기장 내부에서 Contact 형성 공정 중에 발생하는 결정결함은 리키지 소스가 된다.
또한, N+ 연결영역(148)을 P0/N-/P- Junction(140) 표면에 형성시킬 경우 N+/P0 Junction(148/145)에 의한 E-Field가 추가되므로 이 역시 리키지 소스(Leakage Source)가 될 수 있다.
즉, P0 층으로 도핑(Doping)되지 않고 N+ 연결영역(148)으로 이루어진 Active 영역에 제1 컨택플러그(151a)를 형성하고, 이를 N- Junction(143)과 연결시키는 Layout을 제시한다.
그러면 상기 반도체 기판(100) 표면의 E-Field가 발생하지 않게 되고 이는 3차원 집적(3-D Integrated) CIS의 암전류(Dark Current) 감소에 기여할 수 있다.
다시 도 1을 참조하여, 상기 반도체 기판(100) 상에 층간절연층(160) 및 배선(150)을 형성할 수 있다. 상기 배선(150)은 제2 메탈컨택(151a), 제1 메탈(M1)(151), 제2 메탈(M2)(152), 제3 메탈(M3)(153)을 포함할 수 있으나 이에 한정되는 것은 아니다. 실시예에서는 상기 제3 메탈(153)을 형성한 후 상기 제3 메탈(153)이 노출되지 않도록 절연막을 증착한 후 평탄화 공정을 진행하여 층간절연층(160)을 형성할 수 있다. 따라서, 상기 반도체 기판(100) 상에는 균일한 표면 프로파일을 가지는 층간절연층(160)의 표면이 노출될 수 있다.
도 4를 참조하여, 상기 반도체 기판(100)의 층간절연층(160) 상에 이미지 감지부(200)가 형성된다. 상기 이미지 감지부(200)는 1 도핑층(N-)(210) 및 제2 도핑 층(P+)(220)으로 이루어져 PN접합의 포토다이오드 구조를 가질 수 있다. 또한, 상기 이미지 감지부(200)는 상기 제1 도핑층(210)의 하부에 오믹컨택층(N+)(230)을 포함할 수 있다.
참고로, 도 4에 도시된 배선(150)의 제3 메탈(153) 및 층간절연층(160)은 도 1에 도시된 배선(150) 및 층간절연층(160)의 일부를 나타내는 것으로 설명의 편의를 위하여 리드아웃 회로(120)와 배선(150)의 일부는 생략되었다.
예를 들어, 상기 이미지 감지부(200)는 결정형 구조의 p형 캐리어 기판(미도시) 내부에 N형 불순물(N-) 및 P형 불순물(P+)을 차례로 이온주입하여 제1 도핑층(210) 및 제2 도핑층(220)이 적층된 구조로 형성될 수 있다. 추가적으로 상기 제1 도핑층(210)의 하부로 고농도의 N형 불순물(N+)을 이온주입하여 오믹컨택층(230)을 형성할 수 있다. 상기 오믹컨택층(230)은 상기 이미지 감지부(200)와 배선(150)의 접촉저항을 낮출 수 있다.
실시예에서 상기 제1 도핑층(210)은 상기 제2 도핑층(220)보다 넓은 영역을 가지도록 형성될 수 있다. 그러면 공핍영역이 확장되어 광전자의 생성을 증가시킬 수 있다.
다음으로, 상기 층간절연층(160)의 상부로 상기 캐리어 기판(미도시)의 오믹컨택층(230)을 위치시킨 후 본딩공정을 진행하여 상기 반도체 기판(100)과 상기 캐리어 기판을 결합시킨다. 이후, 상기 층간절연층(160) 상에 본딩된 상기 이미지 감지부(200)가 노출되도록 수소층이 형성된 캐리어 기판을 클리빙 공정에 의하여 제거하여 상기 제2 도핑층(220)의 표면을 노출시킨다. 예를 들어, 상기 이미지 감지 부(200)의 높이는 약 1.0~1.5㎛ 일 수 있다.
즉, 상기 리드아웃 회로(120)가 형성된 반도체 기판(100)과 이미지 감지부(200)는 웨이퍼 대 웨이퍼 본딩에 의하여 형성되므로 디펙트의 발생을 방지할 수 있다.
또한, 상기 이미지 감지부(200)가 리드아웃 회로(120) 상측에 형성되어 필팩터를 높일 수 있다. 또한, 균일한 표면 프로파일을 가지는 상기 층간절연층(160) 상에 상기 이미지 감지부(200)가 본딩되므로 물리적으로 본딩력이 향상될 수 있다.
도 5를 참조하여, 상기 이미지 감지부(200) 및 층간절연층(160)을 관통하는 비아홀(240)이 형성된다. 상기 비아홀(240)은 딥비아홀로서 상기 층간절연층(160) 내부의 제3 메탈(153)의 표면을 노출시킬 수 있다.
도시되지는 않았지만, 상기 비아홀(240)은 상기 이미지 감지부(200) 상에 하드마스크(미도시) 및 포토레지스트 패턴(미도시)을 형성한 후 상기 이미지 감지부(200) 및 층간절연층(160)을 선택적으로 식각하여 형성될 수 있다. 이때, 상기 하드마스크 및 포토레지스트 패턴의 개구부는 상기 제3 메탈153)에 대응하는 상기 이미지 감지부(200)의 표면을 노출시킬 수 있다. 이후 상기 포토레지스트 패턴은 애싱공정에 의하여 제거될 수 있고, 상기 하드 마스크는 상기 이미지 감지부(200) 상에 그대로 남아 있을 수도 있다. 실시예에서는 상기 하드 마스크가 제거된 것을 예로 한다.
도 6을 참조하여, 상기 비아홀(240) 내부에 컨택 플러그(270)가 형성된다. 상기 컨택 플러그(270)는 상기 비아홀(240) 내부에 형성되어 상기 제3 메탈(153)과 전기적으로 연결될 수 있다. 또한 상기 컨택 플러그(270)와 상기 비아홀(240) 사이에는 배리어층이 형성될 수 있다.
예를 들어, 상기 컨택 플러그(270)는 구리(Cu), 알루미늄(Al), 타이타늄(Ti), 탄탈륨(Ta) 및 텅스텐(W)과 같은 금속재료 중 어느 하나로 형성될 수 있다.
상기 배리어층은 타이타늄/타이타늄 나이트 라이드(Ti/TiN)(250, 260)가 적층된 구조로 형성될 수 있다. 예를 들어, 상기 배리어층의 Ti층(260)은 200~400Å의 두께로 형성될 수 있고, 상기 TiN층(250)은 50~150Å의 두께로 형성될 수 있다.
상기 배리어층 및 컨택 플러그(270)는 상기 비아홀(240) 내부에 Ti층(260) 및 TiN층(250)을 얇게 형성하고, 상기 비아홀(240)이 갭필되도록 상기 배리어층 상에 금속물질을 갭필한 후 평탄화공정을 진행하여 형성될 수 있다.
이때, 상기 컨택 플러그(270)는 상기 비아홀(240)의 내부에 형성되어 상기 제1 도핑층(210) 및 제2 도핑층(220)에 동시에 전기적으로 연결될 수 있다. 상기 제1 도핑층(210)과 제2 도핑층(220)이 상기 컨택 플러그(270)에 의하여 전기적으로 연결되면 소자가 단락되어 이미지센서는 정상적인 신호를 출력할 수 없게 된다. 즉, 상기 컨택 플러그(270)는 이미지 감지부(200)에서 생성된 광전자를 리드아웃 회로(120)로 전달하기 위한 신호전달배선으로서 상기 제2 도핑층(220)과 전기적으로 분리되어야 정상적인 신호를 출력할 수 있다. 따라서, 상기 제1 도핑층(210)과 제2 도핑층(220)은 전기적으로 분리되어야 한다.
도 7을 참조하여, 상기 비아홀(240) 내부에 제4 메탈컨택(275) 및 리세스 홈(245)이 형성된다. 상기 제4 메탈컨택(275)의 외주면에는 배리어패턴이 형성된다.
상기 제4 메탈컨택(275) 및 배리어패턴은 상기 오믹컨택층(230) 및 제1 도핑층(210)의 일부에만 선택적으로 연결되도록 상기 비아홀(240)의 하부영역에 형성될 수 있다. 또는 상기 제4 메탈컨택(275) 및 배리어패턴은 상기 오믹컨택층(230)에만 연결될 수도 있다.
상기 리세스홈(245)은 상기 제4 메탈컨택(275)의 상부에 해당하는 상기 비아홀(240) 내부의 공간이다. 상기 리세스홈(245)에 의하여 상기 제2 도핑층(220)의 측벽은 노출된 상태가 된다.
즉, 상기 제4 메탈컨택(275) 및 배리어패턴이 상기 제1 도핑층(210) 및 오믹컨택층(230)에만 연결되도록 형성되어 상기 제1 도핑층(210)과 제2 도핑층(22)은 전기적으로 분리된 상태가 된다.
상기 제4 메탈컨택(275) 및 배리어패턴은 상기 컨택 플러그(270) 및 배리어층에 대한 습식식각(wet etch) 공정을 통해 형성될 수 있다. 상기 습식식각 사용하는 이유는, 건식식각 공정을 이용하여 상기 컨택 플러그(270) 및 배리어층을 식각하게 되면 플라즈마에 의하여 소자에 데미지가 가해지고 이로 인하여 소자의 특성이 저하될 수 있기 때문이다.
실시예에서 상기 제4 메탈컨택(275) 형성을 위한 케미컬은 SC1 또는 NC2를 이용하여 제거할 수 있다. 이는 상기 배리어층인 TiN층(250)은 Ti층(260)의 내부에서 나이트라이드(nitride)가 배리어역할을 하기 때문에 산성(acid)계열의 케미컬로 제거되지 않기 때문이다.
예를 들어, SC1 케미컬은 TMAH(Tetramethylammoniun hydroxide:H2O2:H2O의 혼합물(Chemical component)로 이루어질 수 있다. 상기 SC1 케미컬을 이루는 TMAH:H2O2:H2O의 혼합비율(Mixing ratio)는 1:20~60:30~60 일 수 있다. 상기 SC1 케미컬을 이용하여 상기 제4 메탈컨택(275)을 형성할 때는 50~70℃ 온도에서 60~100초 동안 식각공정이 진행될 수 있다.
예를 들어, NC2 케미컬은 NH4OH:H2O2의 혼합물(Chemical component)로 이루어질 수 있다. 상기 NC2 케미컬을 이루는 NH4OH:H2O2의 혼합비율(Mixing ratio)는 5~10:10~15 일 수 있다. 상기 NC2 케미컬을 이용하여 상기 제4 메탈컨택(275)을 형성할 때는 60~80℃ 온도에서 30~60분 동안 식각공정이 진행될 수 있다. 일반적으로 NC2 케미컬은 순수(DIW)를 포함하는데, 실시예에서는 순수(DIW)를 제외한 것을 예로 한다. 이는 상기 NC2 케미컬에 순수가 포함되었을 경우 TiN층(250)이 제거되지 않기 때문이다.
상기와 같이 SC1 또는 NC2 케미컬을 이용하여 상기 컨택 플러그(270) 및 Ti/TiN층(250,260)을 식각함으로써 상기 제4 메탈컨택(275) 및 Ti/TiN 패턴(255,265)을 형성한다. 따라서, 상기 제4 메탈컨택(275)이 상기 제1 도핑층(210) 및 오믹컨택층(230)에만 전기적으로 연결되므로 상기 제1 도핑층(210)과 제2 도핑층(220)을 전기적으로 분리될 수 있다.
도 8을 참조하여, 상기 리세스홈(245)을 포함하는 이미지 감지부(200) 상에 패시베이션층(280)이 형성된다. 상기 패시베이션층(280)은 상기 리세스홈(245) 및 상기 이미지 감지부(200)의 상부표면이 노출되지 않도록 상기 이미지 감지부(200) 전체에 대하여 형성된 후 평탄화 공정을 진행하여 형성될 수 있다. 이때, 상기 패시베이션층(280)은 상기 리세스홈(245)을 갭필하면서 형성되므로 상기 제4 메탈컨택(275))의 상부는 상기 패시베이션층(280)으로 채워진 상태가 된다. 예를 들어, 상기 패시베이션층(280)은 산화막 또는 질화막일 수 있다.
도시되지는 않았지만, 상기 이미지 감지부(200)의 제2 도핑층(220)은 상부전극(미도시)과 선택적으로 연결되어 그라운드 전압을 인가받을 수 있다. 또는 상기 제2 도핑층(220)에만 선택적으로 투명전극(미도시)이 연결되어 그라운드 전압을 인가받을 수도 있다.
또한, 상기 이미지 감지부(200) 상에는 컬러필터(미도시) 및 마이크로 렌즈(미도시)가 형성될 수 있다.
상기와 같이 실시예에 따른 이미지 센서는 광전하를 발생시키는 이미지 감지부(200)의 제1 도핑층(210)에만 제4 메탈컨택(275)이 연결되어 있으므로 제1 도핑층(210)과 제2 도핑층(220)을 전기적으로 분리시켜 소자가 오작동되는 것을 방지할 수 있다.
따라서, 상기 이미지 감지부(200)에서 생성된 광전자를 리드아웃 회로(120)로 전달하기 위한 상기 제4 메탈컨택(275)이 상기 제1 도핑층(210)에만 전기적으로 연결되어 있으므로 이미지 센서는 정상적인 신호(Signal out)를 출력할 수 있게 된다.
또한, 상기 제4 메탈컨택(275)을 형성할 때 SC1 또는 NC2 케미컬을 사용한 습식식각 공정을 이용함으로써 데미지가 발생하는 것을 방지하여 이미지 특성을 향상시킬 수 있다.
이상에서 설명한 실시예는 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 실시예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1 내지 도 8은 실시예에 따른 이미지센서의 제조공정을 나타내는 단면도이다.

Claims (7)

  1. 반도체 기판 상에 배선 및 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 제1 도핑층 및 상기 제1 도핑층 상에 제2 도핑층을 포함하는 이미지 감지부를 본딩하는 단계;
    상기 이미지 감지부 및 층간절연층을 관통하여 상기 배선을 노출시키는 비아홀을 형성하는 단계;
    상기 비아홀의 내부에 배리어층 및 컨택플러그를 형성하는 단계;
    상기 컨택플러그 및 배리어층을 선택적으로 제거하여 상기 제2 도핑층은 노출시키고 상기 제1 도핑층에만 연결되는 메탈컨택 및 배리어 패턴을 형성하는 단계를 포함하고,
    상기 메탈컨택은 케미컬을 이용한 습식식각 공정에 의하여 형성되는 것을 특징으로 하는 이미지센서의 제조방법.
  2. 제1항에 있어서,
    상기 메탈컨택을 형성하기 위한 케미컬은 TMAH:H2O2:H20를 포함하는 SC1 케미컬 또는 NH4OH:H2O2를 포함하는 NC2 케미컬인 것을 특징으로 하는 이미지센서의 제조방법.
  3. 제2항에 있어서,
    상기 SC1 케미컬의 혼합비율은 1:20~60:30~60인 것을 특징으로 하는 이미지센서의 제조방법.
  4. 제2항에 있어서,
    상기 SC1 케미컬을 이용하여 메탈컨택을 형성할 때 50~70℃의 온도에서 60~100초 동안 진행되는 것을 특징으로 하는 이미지센서의 제조방법.
  5. 제2항에 있어서,
    상기 NC2 케미컬의 혼합비율은 1:5~10인 것을 특징으로 하는 이미지센서의 제조방법.
  6. 제2항에 있어서,
    상기 NC2 케미컬을 이용하여 메탈컨택을 형성할 때 60~80℃의 온도에서 30~60분 동안 진행되는 것을 특징으로 하는 이미지센서의 제조방법.
  7. 제1항에 있어서,
    상기 배리어층은 Ti/TiN으로 형성되는 것을 특징으로 하는 이미지센서의 제조방법.
KR1020080099067A 2008-10-09 2008-10-09 이미지센서의 제조방법 KR101024735B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080099067A KR101024735B1 (ko) 2008-10-09 2008-10-09 이미지센서의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080099067A KR101024735B1 (ko) 2008-10-09 2008-10-09 이미지센서의 제조방법

Publications (2)

Publication Number Publication Date
KR20100040034A KR20100040034A (ko) 2010-04-19
KR101024735B1 true KR101024735B1 (ko) 2011-03-24

Family

ID=42216249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080099067A KR101024735B1 (ko) 2008-10-09 2008-10-09 이미지센서의 제조방법

Country Status (1)

Country Link
KR (1) KR101024735B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902946B2 (en) 2001-03-16 2005-06-07 Agilent Technologies, Inc. Simplified upper electrode contact structure for PIN diode active pixel sensor
KR20050117674A (ko) * 2004-06-11 2005-12-15 이상윤 3차원 구조의 영상센서와 그 제작방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902946B2 (en) 2001-03-16 2005-06-07 Agilent Technologies, Inc. Simplified upper electrode contact structure for PIN diode active pixel sensor
KR20050117674A (ko) * 2004-06-11 2005-12-15 이상윤 3차원 구조의 영상센서와 그 제작방법

Also Published As

Publication number Publication date
KR20100040034A (ko) 2010-04-19

Similar Documents

Publication Publication Date Title
KR101016474B1 (ko) 이미지센서 및 그 제조방법
KR20100063269A (ko) 이미지센서 및 그 제조방법
KR100997343B1 (ko) 이미지센서 및 그 제조방법
KR20100078112A (ko) 이미지센서 및 그 제조방법
KR100999740B1 (ko) 이미지센서 및 그 제조방법
KR20100078111A (ko) 이미지센서 및 그 제조방법
KR101002158B1 (ko) 이미지센서 및 그 제조방법
KR20100036723A (ko) 이미지센서 및 그 제조방법
KR101046798B1 (ko) 이미지센서 및 그 제조방법
KR20100052637A (ko) 이미지 센서의 제조 방법
KR101033347B1 (ko) 이미지센서의 제조방법
KR101063651B1 (ko) 이미지센서 및 그 제조방법
KR101124857B1 (ko) 이미지센서 및 그 제조방법
US8153465B2 (en) Image sensor and method for manufacturing the same
KR101053773B1 (ko) 이미지센서 및 그 제조방법
KR101038809B1 (ko) 이미지 센서 및 그 제조 방법
KR101024735B1 (ko) 이미지센서의 제조방법
KR20100036716A (ko) 이미지센서 및 그 제조방법
KR101024774B1 (ko) 이미지센서의 제조방법
KR101033351B1 (ko) 이미지센서 및 그 제조방법
KR100882980B1 (ko) 이미지 센서 및 그 제조방법
KR20100053061A (ko) 이미지센서의 제조방법
KR101016505B1 (ko) 이미지센서 및 그 제조방법
KR20100069936A (ko) 이미지센서 및 그 제조방법
KR20100012631A (ko) 이미지센서 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee