KR20100069936A - 이미지센서 및 그 제조방법 - Google Patents

이미지센서 및 그 제조방법 Download PDF

Info

Publication number
KR20100069936A
KR20100069936A KR1020080128495A KR20080128495A KR20100069936A KR 20100069936 A KR20100069936 A KR 20100069936A KR 1020080128495 A KR1020080128495 A KR 1020080128495A KR 20080128495 A KR20080128495 A KR 20080128495A KR 20100069936 A KR20100069936 A KR 20100069936A
Authority
KR
South Korea
Prior art keywords
region
wiring
conductivity type
substrate
electrical junction
Prior art date
Application number
KR1020080128495A
Other languages
English (en)
Inventor
김종민
유재현
심희성
황준
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080128495A priority Critical patent/KR20100069936A/ko
Publication of KR20100069936A publication Critical patent/KR20100069936A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Abstract

실시예에 따른 이미지센서는 제1 기판에 형성된 리드아웃 회로(Readout Circuitry); 상기 리드아웃 회로와 전기적으로 연결되도록 상기 제1 기판상에 형성된 배선; 상기 배선 상에 픽셀별로 형성된 플러그 플레이트; 상기 플러그 플레이트 상에 형성된 이미지감지부(Image Sensing Device); 및 상기 이미지감지부와 상기 배선을 연결하여 형성된 비아플러그;를 포함하는 것을 특징으로 한다.
이미지센서, 포토다이오드, 얼라인

Description

이미지센서 및 그 제조방법{Image Sensor and Method for Manufacturing thereof}
실시예는 이미지센서 및 그 제조방법에 관한 것이다.
이미지센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체소자로서, 전하결합소자(Charge Coupled Device: CCD)와 씨모스(CMOS) 이미지센서(Image Sensor)(CIS)로 구분된다.
종래의 기술에서는 기판에 포토다이오드(Photodiode)를 이온주입 방식으로 형성시킨다. 그런데, 칩사이즈(Chip Size) 증가 없이 픽셀(Pixel) 수 증가를 위한 목적으로 포토다이오드의 사이즈가 점점 감소함에 따라 수광부 면적 축소로 이미지 특성(Image Quality)이 감소하는 경향을 보이고 있다.
또한, 수광부 면적 축소만큼의 적층높이(Stack Height)의 감소가 이루어지지 못하여 에어리 디스크(Airy Disk)라 불리는 빛의 회절현상으로 수광부에 입사되는 포톤(Photon)의 수 역시 감소하는 경향을 보이고 있다.
이를 극복하기 위한 대안 중 하나로 포토다이오드를 비정질 실리콘(amorphous Si)으로 증착하거나, 웨이퍼 대 웨이퍼 본딩(Wafer-to-Wafer Bonding) 등의 방법으로 리드아웃 서킷(Readout Circuitry)은 실리콘 기판(Si Substrate)에 형성시키고, 포토다이오드는 리드아웃 서킷 상부에 형성시키는 시도(이하 "3D 이미지센서"라고 칭함)가 이루어지고 있다. 포토다이오드와 리드아웃 서킷은 배선(Metal Line)을 통해 연결된다.
한편, 종래기술에 의하면 3D 이미지센서 제조시 칩(Chip) 상부에 위치한 Photodiode와 Si Sub에 형성되는 Readout Circuit부의 wafer-to-wafer Align이 어려운 문제가 있었으며, 리드아웃 회로의 배선과 포토다이오드의 접촉불량으로 오믹컨택을 얻기 어려운 문제가 있었다.
또한, 종래기술에 의하면 픽셀분리영역을 소자분리막에 의해 형성함으로써 이미지감지부에 식각손상 등에 의한 대미지에 의해 이미지 불량이 발생하는 문제가 있었다.
또한, 종래기술에 의하면 트랜스퍼트랜지스터 양단의 소스 및 드레인 모두 고농도 N형으로 도핑(Doping)되어 있으므로 전하공유(Charge Sharing)현상이 발생하게 되는 문제가 있다. 전하공유(Charge Sharing)현상이 발생하면 출력이미지의 감도를 낮추게 되며, 이미지 오류를 발생시킬 수도 있다. 또한, 종래기술에 의하면 포토다이오드와 리드아웃 서킷 사이에 포토차지(Photo Charge)가 원활히 이동하지 못해 암전류가 발생하거나, 새츄레이션(Saturation) 및 감도의 하락이 발생하고 있다.
실시예는 3차원 이미지센서 제조시 웨이퍼대 웨이퍼(wafer-to-wafer) 본딩( bonding) 후 이미지감지부와 리드아웃 서키 사이에 비아플러그를 형설할 때 수평 졍션(lateral junction)에 의한 이미지감지부 구조로부터 야기되는 제조상의 문제점을 극복하기 위하여 수직 졍션(Vertical junction)에 의한 이미지감지부 구조와 그 제조 방법을 제시하고, 특히 수직졍션(vertical junction)에 의한 이미지감지부 구조를 이용 할 때 픽셀(Pixel)의 리드아웃 서킷과 이미지감지부를 얼라인(align) 하는데 생기는 문제에 대한 극복 방안을 제시할 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다.
또한, 실시예는 필팩터를 높이면서 전하공유(Charge Sharing)현상이 발생하지 않을 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다. 또한, 실시예는 이미지감지부와 리드아웃서킷 사이에 포토차지(Photo Charge)의 원활한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 및 감도의 하락을 방지할 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다.
실시예에 따른 이미지센서는 제1 기판에 형성된 리드아웃 회로(Readout Circuitry); 상기 리드아웃 회로와 전기적으로 연결되도록 상기 제1 기판상에 형성된 배선; 상기 배선 상에 픽셀별로 형성된 플러그 플레이트; 상기 플러그 플레이트 상에 형성된 이미지감지부(Image Sensing Device); 및 상기 이미지감지부와 상기 배선을 연결하여 형성된 비아플러그;를 포함하는 것을 특징으로 한다.
또한, 실시예에 따른 이미지센서의 제조방법은 제1 기판에 리드아웃 회로(Readout Circuitry)를 형성하는 단계; 상기 리드아웃 회로와 전기적으로 연결되도록 상기 제1 기판상에 배선을 형성하는 단계; 플러그 플레이트를 상기 배선 상에 픽셀별로 형성하는 단계; 이미지감지부(Image Sensing Device)를 상기 플러그 플레이트 상에 형성하는 단계; 및 상기 이미지감지부와 상기 배선을 연결하는 비아플러그를 형성하는 단계;를 포함하는 것을 특징으로 한다.
실시예에 따른 이미지센서 및 그 제조방법에 의하면 하부의 기판에 플러그 플레이트(plug plate)를 형성하여 미스얼라인(misalign)에 따른 플러깅(plugging) 문제를 최소화할 수 있다. 즉, 실시예는 상부의 N+ 영역내에 플러그 바(Plug bar) 형성을 위한 영역에 마진(margin)을 줌으로서 미스얼라인(misalign)에 따른 문제를 해결할 수 있다.
또한, 실시예는 상부의 이미지감지부를 완전히 제작후 본딩(bonding)을 함으로 고온(high temperature) 적용 가능하여 공정 상의 이슈가 사라지는 장점이 있다.
또한, 실시예에 의하면 트랜스터 트랜지스터(Tx) 양단의 소스/드레인 간에 전압차(Potential Difference)가 있도록 소자 설계하여 포토차지(Photo Charge)의 완전한 덤핑(Fully Dumping)이 가능해질 수 있다. 또한, 실시예에 의하면 포토다이오드와 리드아웃서킷 사이에 전하 연결영역을 형성하여 포토차지(Photo Charge)의 원할한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 및 감도의 하락을 방지할 수 있다.
이하, 실시예에 따른 이미지센서 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
본 발명은 씨모스 이미지센서에 한정되는 것이 아니며, 포토다이오드가 필요한 이미지센서에 적용이 가능하다.
(제1 실시예)
도 1은 제1 실시예에 따른 이미지센서의 단면도이다.
제1 실시예에 따른 이미지센서는 제1 기판(100)에 형성된 리드아웃 회로(Readout Circuitry)(120); 상기 리드아웃 회로(120)와 전기적으로 연결되도록 상기 제1 기판(100)상에 형성된 배선(150); 상기 배선(150) 상에 픽셀별로 형성된 플러그 플레이트(170); 상기 플러그 플레이트(170) 상에 형성된 이미지감지부(Image Sensing Device)(210); 및 상기 이미지감지부(210)와 상기 배선(150)을 연결하여 형성된 비아플러그(230);를 포함하는 것을 특징으로 한다.
상기 이미지감지부(210)는 포토다이오드(210)일 수 있으나 이에 한정되는 것이 아니고 포토게이트, 포토다이오드와 포토게이트의 결합형태 등이 될 수 있다. 한편, 실시예는 이미지감지부(210)가 결정형 반도체층에 형성된 예를 들고 있으나 이에 한정되는 것이 아니며 비정질 반도체층에 형성된 것을 포함한다.
도 1의 도면 부호 중 미설명 도면 부호는 이하 제조방법에서 설명하기로 한다.
이하, 도 2a 내지 도 11을 참조하여 실시예에 따른 이미지센서의 제조방법을 설명한다.
우선, 도 2a와 같이 배선(150)과 리드아웃 회로(Circuitry)(120)가 형성된 제1 기판(100)을 준비한다. 도 2b는 배선(150)과 리드아웃 회로(Circuitry)(120)가 형성된 제1 기판(100)의 상세도로서 이하 도 2b를 기준으로 상세히 설명한다.
도 2b와 같이 배선(150)과 리드아웃 회로(Circuitry)(120)가 형성된 제1 기판(100)을 준비한다. 예를 들어, 제2 도전형 제1 기판(100)에 소자분리막(110)을 형성하여 액티브영역을 정의하고, 상기 액티브영역에 트랜지스터를 포함하는 리드아웃 회로(120)를 형성한다. 예를 들어, 리드아웃 회로(120)는 트랜스퍼트랜지스터(Tx)(121), 리셋트랜지스터(Rx)(123), 드라이브트랜지스터(Dx)(125), 실렉트랜지스터(Sx)(127)를 포함하여 형성할 수 있다. 이후, 플로팅디퓨젼영역(FD)(131), 상기 각 트랜지스터에 대한 소스/드레인영역(133, 135, 137)을 포함하는 이온주입영역(130)을 형성할 수 있다.
상기 제1 기판(100)에 리드아웃 회로(120)를 형성하는 단계는 상기 제1 기판(100)에 전기접합영역(140)을 형성하는 단계 및 상기 전기접합영역(140) 상부에 상기 배선(150)과 연결되는 제1 도전형 연결영역(147)을 형성하는 단계를 포함할 수 있다.
예를 들어, 상기 전기접합영역(140)은 PN 졍션(junction)(140) 일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 전기접합영역(140)은 제2 도전형 웰(141) 또는 제2 도전형 에피층 상에 형성된 제1 도전형 이온주입층(143), 상기 제1 도전형 이온주입층(143) 상에 형성된 제2 도전형 이온주입층(145)을 포함할 수 있다. 예를 들어, 상기 PN 졍션(junction)(140)은 도 2와 같이 P0(145)/N-(143)/P-(141) Junction 일 수 있으나 이에 한정되는 것은 아니다. 상기 제1 기판(100)은 제2 도전형으로 도전되어 있을 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면 트랜스터 트랜지스터(Tx) 양단의 소스/드레인 간에 전압차(Potential Difference)가 있도록 소자 설계하여 포토차지(Photo Charge)의 완전한 덤핑(Fully Dumping)이 가능해질 수 있다. 이에 따라, 포토다이오드에서 발생한 포토차지(Photo Charge)가 플로팅디퓨젼 영역으로 덤핑됨에 따라 출력이미지 감도를 높일 수 있다.
즉, 실시예는 도 2b와 같이 리드아웃 회로(120)가 형성된 제1 기판(100)에 전기접합영역(140)을 형성시킴으로써 트랜스터 트랜지스터(Tx)(121) 양단의 소스/드레인 간에 전압차가 있도록 하여 포토차지의 완전한 덤핑이 가능해질 수 있다.
이하, 실시예의 포토차지의 덤핑구조에 대해서 구체적으로 설명한다.
실시예에서 N+ 졍션인 플로팅디퓨젼(FD)(131) 노드(Node)와 달리, 전기접합영역(140)인 P/N/P 졍션(140)은 인가전압이 모두 전달되지 않고 일정 전압에서 핀치오프(Pinch-off) 된다. 이 전압을 피닝볼티지(Pinning Voltage)이라 부르며 피닝 볼티지(Pinning Voltage)는 P0(145) 및 N-(143) 도핑(Doping) 농도에 의존한다.
구체적으로, 포토다이오드(210)에서 생성된 전자는 PNP 졍션(140)으로 이동하게 되며 트랜스퍼 트랜지스터(Tx)(121) 온(On)시, FD(131) 노드로 전달되어 전압으로 변환된다.
P0/N-/P- 졍션(140)의 최대 전압값은 피닝볼티지가 되고 FD(131) Node 최대 전압값은 Vdd-Rx Vth이 되므로, Tx(131) 양단간 전위차로 인해 차지쉐어링(Charge Sharing) 없이 칩(Chip) 상부의 포토다이오드(210)에서 발생한 전자가 FD(131) Node로 완전히 덤핑(Dumping) 될 수 있다.
즉, 실시예에서 제1 기판(100)인 실리콘 서브(Si-Sub)에 N+/Pwell Junction이 아닌 P0/N-/Pwell Junction을 형성시킨 이유는 4-Tr APS Reset 동작시 P0/N-/Pwell Junction에서 N-(143)에 + 전압이 인가되고 P0(145) 및 Pwell(141)에는 Ground 전압이 인가되므로 일정전압 이상에서는 P0/N-/Pwell Double Junction이 BJT 구조에서와 같이 Pinch-Off 발생하게 된다. 이를 Pinning Voltage라고 부른다. 따라서 Tx(121) 양단의 Source/Drain에 전압차가 발생하게 되어 Tx On/Off 동작 시 Charge Sharing 현상을 방지할 수 있다.
따라서 종래기술과 같이 단순히 포토다이오드가 N+ Junction으로 연결된 경우와 달리, 실시예에 의하면 새츄레이션(Saturation) 저하 및 감도 하락 등의 문제를 피할 수 있다.
다음으로, 실시예에 의하면 포토다이오드와 리드아웃서킷 사이에 제1 도전형 연결영역(147)을 형성하여 포토차지(Photo Charge)의 원할한 이동통로를 만들어 줌 으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 저하 및 감도의 하락을 방지할 수 있다.
이를 위해, 제1 실시예는 P0/N-/P- 졍션(140)의 표면에 오미컨택(Ohmic Contact)을 위한 제1 도전형 연결영역(147)을 형성할 수 있다. 상기 N+ 영역(147)은 상기 P0(145)를 관통하여 N-(143)에 접촉하도록 형성할 수 있다.
한편, 이러한 제1 도전형 연결영역(147)이 리키지 소소스(Leakage Source)가 되는 것을 최소화하기 위해 제1 도전형 연결영역(147)의 폭을 최소화할 수 있다. 이를 위해, 실시예는 제1 메탈컨택(151a) 에치(Etch) 후 플러그 임플란트(Plug Implant)를 진행할 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 다른 예로 이온주입패턴(미도시)을 형성하고 이를 이온주입마스크로 하여 제1 도전형 연결영역(147)을 형성할 수도 있다.
즉, 실시예와 같이 컨택(Contact) 형성 부에만 국부적으로 N+ Doping을 한 이유는 다크시그널(Dark Signal)을 최소화하면서 오믹컨택(Ohmic Contact) 형성을 원활히 해 주기 위함이다. 종래기술과 같이, Tx Source 부 전체를 N+ Doping 할 경우 기판표면 댕글링본드(Si Surface Dangling Bond)에 의해 Dark Signal이 증가할 수 있다.
그 다음으로, 상기 제1 기판(100) 상에 층간절연층(160)을 형성하고, 배선(150)을 형성할 수 있다. 상기 배선(150)은 제1 메탈컨택(151a), 제1 메탈(151), 제2 메탈(152), 제3 메탈(153)을 포함할 수 있으나 이에 한정되는 것은 아니다.
다음으로, 도 2a와 같이 플러그 플레이트(plug plate)(170)를 상기 배 선(150) 상에 픽셀별로 형성할 수 있다.
상기 플러그 플레이트(170)는 최대한 넓게하여 상부 이미지감지부(210)와 미스얼라인(misalign)이 되더라도 비아플러그(230)와 연결하는 것이 가능하게 할 수 있다. 예를 들어, 상기 플러그 플레이트(170)는 상기 배선(150)의 폭 이상이면서 상기 이미지감지부(210)의 폭 이하로 형성될 수 있다.
또한, 상기 플러그 플레이트(170)는 상기 배선(150) 상에 불투명 금속으로 형성될 수 있다. 예를 들어, 상기 플러그 플레이트(170)는 코발트(cobalt), 타이타늄(titanium), 알루미늄(aluminium), 텅스텐(Tungsten) 등으로 형성될 수 있다.
또한, 상기 플러그 플레이트(170)는 입사된 빛이 하부로 넘어가지 않도록 하기 위하여 그 두께를 300Å 이상으로 형성할 수 있다. 예를 들어, 상기 플러그 플레이트는 300Å ~1500Å 으로 형성할 수 있다.
이후, 상기 플러그 플레이트(170) 상에 절연층(162)을 추가로 형성한 후 평탄화작업을 진행하여 이후 기술하는 제2 기판(200)과의 본딩(bonding)이 용이하도록 할 수 있다.
다음으로, 도 3 내지 도 5는 이미지감지부의 3가지 예이다. 실시예에서의 이미지감지부(210)는 제1 도전형 전도층(214) 일측에 제2 도전형 전도층(216)이 형성되는 수직형 p-n 졍션(vertical p-n junction)의 이미지감지부의 구조를 특징으로 하며, 이러한 수직형 이미지감지부 구조에 의해 차후 비아플러그(230)의 형성을 용이하게 한다.
우선, 도 3은 픽셀분리 절연층이 없이 제2 도전형 전도층(216)이 픽셀분리층 역할을 하는 예이다.
다음으로, 도 4는 제2 도전형 전도층(216) 내에 일부 픽셀분리 절연층(250a)이 존재하는 예이다.
다음으로, 도 5는 제2 도전형 전도층(216) 내에 전체적으로 픽셀분리 절연층(250b)이 존재하는 예이다.
상기 도 4 내지 도 5의 제2 도전형 전도층(216) 내에 형성되는 픽셀분리 절연층(250a, 250b)은 얼라인 키(align key)로 사용이 가능한 효과가 있다.
이후, 도 6 내지 도 9를 참조하여 도 5의 이미지감지부(210)의 구조의 제조방법을 설명한다.
우선, 도 6과 같이 제2 기판(200) 상에 제1 도전형 전도층(214)을 형성한다. 예를 들어, P형 에피 기판(200) 상에 N형 이온의 멀티 이온주입 또는 디퓨젼에 의해 N-형 전도층(214)을 형성할 수 있다.
예를 들어, 약 1E15~5E16 cm-3의 농도로 이온주입하여 약 1 내지 1.5 ㎛ 두께의 제1 도전형 전도층(214)을 형성할 수 있다.
이후, 도 7과 같이 픽셀 경계의 이미지감지부를 일부 제거하여 제1 트렌치(T1)를 형성할 수 있다. 예를 들어, 제1 감광막 패턴(310)을 마스크로 픽셀 경계의 이미지감지부를 일부 제거하여 제1 트렌치(T1) 형성할 수 있다.
다음으로, 도 8과 같이 제1 트렌치(T1) 측면과 저면에 제2 도전형 전도층(216)을 형성할 수 있다.
예를 들어, 상기 제1 감광막 패턴(310)을 이온주입 마스크로하여 상기 제1 트렌치(T1) 측면과 저면에 약 5E16~1E18 cm-3의 농도로 이온주입하여 P0층(216)을 형성할 수 있다.
다음으로, 도 9와 같이 제1 트렌치(T1)를 절연층으로 메워서 픽셀분리 절연층(250b)을 형성할 수 있다. 예를 들어, 상기 제1 트렌치(T1)에 산화막에 의해 갭필할 수 있다. 이때, 상기 픽셀분리 절연층(250b)은 얼라인 키(align key)로 활용이 가능한 효과가 있다.
이후, 상기 제1 도전형 전도층(214) 내에 고농도 제1 도전형 이온주입층(212)을 형성할 수 있다. 예를 들어, N-층(214) 내에 약 1E18~1E20 cm-3의 농도로 이온주입하여 오믹컨택 기능을 하는 N+층(216)을 형성할 수 있다.
이후, 상기 제2 기판(200) 상에 절연층(220)을 추가로 형성하여 제1 기판(100)과의 본딩을 용이하게 할 수 있다.
다음으로, 도 10과 같이 상기 이미지감지부(Image Sensing Device)(210)가 형성된 제2 기판(200)과 제1 기판(100)을 본딩한다.
다음으로, 도 11과 같이 이미지감지부(210)를 남기로 제2 기판(200)을 제거한다.
이후, 노출된 이미지감지부(210)의 제1 도전형 이온주입층(212)을 관통하여 상기 플러그 플레이트(170)를 노출하는 제2 트렌치(미도시)를 형성한다. 이후, 상기 제2 트렌치를 메우는 비아플러그(230)를 형성한다.
실시예에 따른 이미지센서 및 그 제조방법에 의하면 하부의 기판에 플러그 플레이트(plug plate)를 형성하여 미스얼라인(misalign)에 따른 플러깅(plugging) 문제를 최소화할 수 있다. 즉, 실시예는 상부의 N+ 영역(212)내에 비아플러그 형성을 위한 마진(margin)을 줌으로서 미스얼라인(misalign)에 따른 문제를 해결할 수 있다.
즉, 이미지감지부의 제2 기판(200)과 하부 제1 기판(100)이 본딩되었을 때, 최악의 경우(worst case)는 픽셀(Pixel)과 플러그 플레이트(plug plate)가 미스얼라인(misalign)되어 제1 도전형 이온주입영역(N+)(212)이 플러그 플레이트 사이에 위치하는 경우이다. 이러한 경우에도 비아플러그(230)의 얼라인 자유도(align freedom)를 0.1㎛ 정도 확보하면, 플러그 플레이트(plug plate) 대 비아플러그의 연결(connection)에 문제가 없이 얼라인이 가능한 장점이 있다.
또한, 실시예에 의하면 제1 도전형 전도층(214) 일측에 제2 도전형 전도층(216)이 형성되는 수직형 p-n 졍션(vertical p-n junction)의 이미지감지부의 구조를 특징으로 하며, 이러한 수직형 이미지감지부 구조에 의해 비아플러그(230)의 형성을 용이하게 한다. 즉, 비아플러그(230) 형성 후 제2 도전형 전도층(216)과의 접촉의 우려가 없으므로 비아플러그(230)을 에치 아웃 하는 등의 별도의 공정이 불필요하게 된다.
다음으로 도 12 내지 도 14는 실시예에 따른 이미지센서의 평면도이다.
우선, 도 12는 픽셀분리 절연층을 갖지 않거나 픽셀분리 절연층을 일부 같는 경우 상부 이미지감지부제작을 위한 마스크 샘플 및 도핑 영역을 나타낸다.
도 12에서 도면부호 260은 P+ 그라운드 컨택을 나타낸다.
다음으로, 도 13은 픽셀분리 절연층을 전체적으로 형성하는 경우 상부 이미지감지부 제작을 위한 마스크 샘플 및 도핑 영역을 나타낸다. 도 13에서 도면부호 261은 P+ 그라운드 컨택을 나타낸다.
다음으로, 도 14는 픽셀분리 절연층을 전체적으로 형성하는 경우 상부 이미지감지부 제작을 위한 마스크 샘플 및 도핑 영역을 나타낸다. 도 14에서 도면부호 263은 P+ 그라운드 컨택을 나타낸다.
실시예에 따른 이미지센서 및 그 제조방법에 의하면 하부의 기판에 플러그 플레이트(plug plate)를 형성하여 미스얼라인(misalign)에 따른 플러깅(plugging) 문제를 최소화할 수 있다. 즉, 실시예는 상부의 N+ 영역내에 플러그 바(Plug bar) 형성을 위한 영역에 마진(margin)을 줌으로서 미스얼라인(misalign)에 따른 문제를 해결할 수 있다.
또한, 실시예는 상부의 이미지감지부를 완전히 제작후 본딩(bonding)을 함으로 고온(high temperature) 적용 가능하여 공정 상의 이슈가 사라지는 장점이 있다.
또한, 실시예에 의하면 트랜스터 트랜지스터(Tx) 양단의 소스/드레인 간에 전압차(Potential Difference)가 있도록 소자 설계하여 포토차지(Photo Charge)의 완전한 덤핑(Fully Dumping)이 가능해질 수 있다. 또한, 실시예에 의하면 포토다이오드와 리드아웃서킷 사이에 전하 연결영역을 형성하여 포토차지(Photo Charge)의 원할한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 및 감도의 하락을 방지할 수 있다.
(제2 실시예)
도 15는 제2 실시예에 따른 이미지센서의 단면도로서, 리드아웃 회로(120)와 전기접합영역(140) 및 배선(150)이 형성된 제1 기판(100)에 대한 상세도이다.
제2 실시예는 상기 실시예의 기술적인 특징을 채용할 수 있다.
한편, 제2 실시예는 제1 실시예와 달리 전기접합영역(140)의 일측에 제1 도전형 연결영역(148)이 형성된 예이다.
실시예에 의하면 P0/N-/P- Junction(140)에 Ohmic Contact을 위한 N+ 연결영역(148)을 형성할 수 있는데, 이때 N+ 연결영역(148) 및 M1C Contact(151a) 형성공정은 리키지소스(Leakage Source)가 될 수 있다. 왜냐하면, P0/N-/P- Junction(140)에 Reverse Bias가 인가된 채로 동작하므로 기판 표면(Si Surface)에 전기장(EF)이 발생할 수 있다. 이러한 전기장 내부에서 Contact 형성 공정 중에 발생하는 결정결함은 리키지소스가 된다.
또한, N+ 연결영역(148)을 P0/N-/P- Junction(140) 표면에 형성시킬 경우 N+/P0 Junction(148/145)에 의한 E-Field가 추가되므로 이 역시 Leakage Source가 될 수 있다.
따라서, 제2 실시예는 P0 층으로 도핑(Doping)되지 않고 N+ 연결영역(148)으로 이루어진 Active 영역에 제1 컨택플러그(151a)를 형성하고, 이를 N- Junction(143)과 연결시키는 Layout을 제시한다.
제2 실시예에 의하면 Si 표면의 E-Field가 발생하지 않게 되고 이는 3차원 집적(3-D Integrated) CIS의 암전류(Dark Current) 감소에 기여할 수 있다.
본 발명은 기재된 실시예 및 도면에 의해 한정되는 것이 아니고, 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.
도 1은 제1 실시예에 따른 이미지센서의 단면도.
도 2a 내지 도 11은 제1 실시예에 따른 이미지센서의 제조방법의 공정단면도.
도 12 내지 도 14는 제1 실시예에 따른 이미지센서의 평면도.
도 15는 제2 실시예에 따른 이미지센서의 단면도.

Claims (20)

  1. 제1 기판에 형성된 리드아웃 회로(Readout Circuitry);
    상기 리드아웃 회로와 전기적으로 연결되도록 상기 제1 기판상에 형성된 배선;
    상기 배선 상에 픽셀별로 형성된 플러그 플레이트;
    상기 플러그 플레이트 상에 형성된 이미지감지부(Image Sensing Device); 및
    상기 이미지감지부와 상기 배선을 연결하여 형성된 비아플러그;를 포함하는 것을 특징으로 하는 이미지센서.
  2. 제1 항에 있어서,
    상기 플러그 플레이트는,
    상기 배선 상에 불투명 금속으로 형성되는 것을 특징으로 하는 이미지센서.
  3. 제1 항에 있어서,
    상기 플러그 플레이트는
    상기 배선의 폭 이상이면서 상기 이미지감지부의 폭 이하로 형성되는 것을 특징으로 하는 이미지센서.
  4. 제1 항에 있어서,
    상기 이미지감지부는
    제1 도전형 전도층; 및
    상기 제1 도전형 전도층 일측에 형성된 제2 도전형 전도층;을 포함하는 것을 특징으로 하는 이미지센서.
  5. 제4 항에 있어서,
    상기 제1 도전형 전도층을 관통하여 형성된 제1 도전형 이온주입영역을 더 포함하는 것을 특징으로 하는 이미지센서.
  6. 제5 항에 있어서,
    상기 비아플러그는
    상기 제1 도전형 이온주입영역을 관통하여 형성된 것을 특징으로 하는 이미지센서.
  7. 제4 항에 있어서,
    상기 제2 도전형 전도층 내에 형성된 픽셀분리 절연층을 더 포함하는 것을 특징으로 하는 이미지센서.
  8. 제1 항에 있어서,
    상기 리드아웃 회로와 전기적으로 연결되도록 상기 제1 기판에 형성된 전기 접합영역; 및
    상기 전기접합영역과 상기 배선 사이에 형성된 제1 도전형 연결영역;을 더 포함하고, 상기 제1 도전형 연결영역은 상기 전기접합영역 상부에 상기 배선과 전기적으로 연결되어 형성되는 것을 특징으로 하는 이미지센서.
  9. 제1 항에 있어서,
    상기 리드아웃 회로와 전기적으로 연결되도록 상기 제1 기판에 형성된 전기접합영역; 및
    상기 전기접합영역과 상기 배선 사이에 형성된 제1 도전형 연결영역; 더 포함하고, 상기 제1 도전형 연결영역은 상기 전기접합영역 일측에 상기 배선과 전기적으로 연결되어 형성되는 것을 특징으로 하는 이미지센서.
  10. 제1 항에 있어서,
    상기 리드아웃 회로와 전기적으로 연결되도록 상기 제1 기판에 형성된 전기접합영역을 더 포함하며,
    상기 리드아웃 회로는 트랜지스터를 포함하며, 상기 트랜지스터의 소스 영역인 상기 전기접합영역의 이온주입농도가 상기 트랜지스터의 드레인 영역인 플로팅디퓨젼 영역의 이온주입농도보다 낮은 것을 특징으로 하는 이미지센서.
  11. 제1 기판에 리드아웃 회로(Readout Circuitry)를 형성하는 단계;
    상기 리드아웃 회로와 전기적으로 연결되도록 상기 제1 기판상에 배선을 형성하는 단계;
    플러그 플레이트를 상기 배선 상에 픽셀별로 형성하는 단계;
    이미지감지부(Image Sensing Device)를 상기 플러그 플레이트 상에 형성하는 단계; 및
    상기 이미지감지부와 상기 배선을 연결하는 비아플러그를 형성하는 단계;를 포함하는 것을 특징으로 하는 이미지센서의 제조방법.
  12. 제11 항에 있어서,
    상기 플러그 플레이트는,
    상기 배선 상에 불투명 금속으로 형성되는 것을 특징으로 하는 이미지센서의 제조방법.
  13. 제11 항에 있어서,
    상기 플러그 플레이트는
    상기 배선의 폭 이상이면서 상기 이미지감지부의 폭 이하로 형성되는 것을 특징으로 하는 이미지센서의 제조방법.
  14. 제11 항에 있어서,
    상기 이미지감지부는
    제1 도전형 전도층; 및
    상기 제1 도전형 전도층 일측에 형성된 제2 도전형 전도층;을 포함하는 것을 특징으로 하는 이미지센서의 제조방법.
  15. 제14 항에 있어서,
    상기 제1 도전형 전도층을 관통하여 형성된 제1 도전형 이온주입영역을 더 포함하는 것을 특징으로 하는 이미지센서의 제조방법.
  16. 제15 항에 있어서,
    상기 비아플러그는
    상기 제1 도전형 이온주입영역을 관통하여 형성된 것을 특징으로 하는 이미지센서의 제조방법.
  17. 제14 항에 있어서,
    상기 제2 도전형 전도층 내에 픽셀분리 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지센서의 제조방법.
  18. 제11 항에 있어서,
    상기 리드아웃 회로와 전기적으로 연결되도록 상기 제1 기판에 전기접합영역을 형성하는 단계를 더 포함하며,
    상기 전기접합영역과 상기 배선 사이에 제1 도전형 연결영역을 형성하는 단계를 더 포함하고, 상기 제1 도전형 연결영역은 상기 전기접합영역 상부에 상기 배선과 전기적으로 연결되어 형성되는 것을 특징으로 하는 이미지센서의 제조방법.
  19. 제11 항에 있어서,
    상기 리드아웃 회로와 전기적으로 연결되도록 상기 제1 기판에 전기접합영역을 형성하는 단계를 더 포함하며,
    상기 전기접합영역과 상기 배선 사이에 제1 도전형 연결영역을 형성하는 단계를 더 포함하고, 상기 제1 도전형 연결영역은 상기 전기접합영역 일측에 상기 배선과 전기적으로 연결되어 형성되는 것을 특징으로 하는 이미지센서의 제조방법.
  20. 제11 항에 있어서,
    상기 리드아웃 회로와 전기적으로 연결되도록 상기 제1 기판에 전기접합영역을 형성하는 단계를 더 포함하며,
    상기 리드아웃 회로는 트랜지스터를 포함하며, 상기 트랜지스터의 소스 영역인 상기 전기접합영역의 이온주입농도가 상기 트랜지스터의 드레인 영역인 플로팅디퓨젼 영역의 이온주입농도보다 낮은 것을 특징으로 하는 이미지센서의 제조방법.
KR1020080128495A 2008-12-17 2008-12-17 이미지센서 및 그 제조방법 KR20100069936A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080128495A KR20100069936A (ko) 2008-12-17 2008-12-17 이미지센서 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080128495A KR20100069936A (ko) 2008-12-17 2008-12-17 이미지센서 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20100069936A true KR20100069936A (ko) 2010-06-25

Family

ID=42367848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080128495A KR20100069936A (ko) 2008-12-17 2008-12-17 이미지센서 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20100069936A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160022087A (ko) * 2014-08-19 2016-02-29 삼성전자주식회사 이미지 센서의 단위 픽셀과 이를 포함하는 픽셀 어레이

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160022087A (ko) * 2014-08-19 2016-02-29 삼성전자주식회사 이미지 센서의 단위 픽셀과 이를 포함하는 픽셀 어레이
US9609250B2 (en) 2014-08-19 2017-03-28 Samsung Electronics Co., Ltd. Unit pixels for image sensors and pixel arrays comprising the same

Similar Documents

Publication Publication Date Title
KR100997343B1 (ko) 이미지센서 및 그 제조방법
KR100922921B1 (ko) 이미지센서 및 그 제조방법
KR100922924B1 (ko) 이미지센서 및 그 제조방법
KR100898473B1 (ko) 이미지센서
KR101024770B1 (ko) 이미지센서 및 그 제조방법
KR101033353B1 (ko) 이미지센서 및 그 제조방법
KR101046798B1 (ko) 이미지센서 및 그 제조방법
KR101053773B1 (ko) 이미지센서 및 그 제조방법
KR101087933B1 (ko) 이미지센서 및 그 제조방법
KR101124857B1 (ko) 이미지센서 및 그 제조방법
KR101033347B1 (ko) 이미지센서의 제조방법
KR20100069940A (ko) 이미지센서 및 그 제조방법
KR101046051B1 (ko) 이미지센서 및 그 제조방법
KR100898471B1 (ko) 이미지센서 및 그 제조방법
KR101087842B1 (ko) 이미지센서 및 그 제조방법
KR101063651B1 (ko) 이미지센서 및 그 제조방법
KR20100077564A (ko) 이미지센서 및 그 제조방법
KR20100069936A (ko) 이미지센서 및 그 제조방법
KR100997316B1 (ko) 이미지센서 및 그 제조방법
KR101163817B1 (ko) 이미지 센서 및 그 제조 방법
KR100898472B1 (ko) 이미지센서의 제조방법
KR100882987B1 (ko) 이미지센서 및 그 제조방법
KR101063728B1 (ko) 이미지센서 및 그 제조방법
KR101002167B1 (ko) 이미지센서 및 그 제조방법
KR100997353B1 (ko) 이미지센서 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination