KR100882987B1 - 이미지센서 및 그 제조방법 - Google Patents

이미지센서 및 그 제조방법 Download PDF

Info

Publication number
KR100882987B1
KR100882987B1 KR1020080055876A KR20080055876A KR100882987B1 KR 100882987 B1 KR100882987 B1 KR 100882987B1 KR 1020080055876 A KR1020080055876 A KR 1020080055876A KR 20080055876 A KR20080055876 A KR 20080055876A KR 100882987 B1 KR100882987 B1 KR 100882987B1
Authority
KR
South Korea
Prior art keywords
ion implantation
conductivity type
substrate
region
forming
Prior art date
Application number
KR1020080055876A
Other languages
English (en)
Inventor
임근혁
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080055876A priority Critical patent/KR100882987B1/ko
Application granted granted Critical
Publication of KR100882987B1 publication Critical patent/KR100882987B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Abstract

실시예에 따른 이미지센서는 리드아웃회로(Readout Circuitry)가 형성된 제1 기판; 상기 리드아웃회로와 전기적으로 연결되도록 상기 제1 기판상에 형성된 배선; 및 상기 배선과 전기적으로 연결되며 상기 제1 기판 상측의 결정형 반도체층에 형성된 이미지감지부;를 포함하며, 상기 이미지감지부는 상기 이미지감지부를 픽셀별로 분리하는 제2 도전형 제1 이온주입분리층; 상기 이미지감지부 하측에 전기적으로 연결되어 형성된 제1 도전형 이온주입층; 및 상기 제1 도전형 이온주입층을 픽셀별로 분리하는 제2 도전형 제2 이온주입분리층;을 포함하는 것을 특징으로 한다.
이미지센서, 포토다이오드, 리드아웃 회로

Description

이미지센서 및 그 제조방법{Image Sensor and Method for Manufacturing thereof}
실시예는 이미지센서 및 그 제조방법에 관한 것이다.
이미지센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체소자로서, 전하결합소자(Charge Coupled Device: CCD)와 씨모스 이미지센서(CMOS Image Sensor)(CIS)로 구분된다.
종래의 기술에서는 기판에 포토다이오드(Photodiode)를 이온주입 방식으로 형성시킨다. 그런데, 칩사이즈(Chip Size) 증가 없이 픽셀(Pixel) 수 증가를 위한 목적으로 포토다이오드의 사이즈가 점점 감소함에 따라 수광부 면적 축소로 이미지 특성(Image Quality)이 감소하는 경향을 보이고 있다.
또한, 수광부 면적 축소만큼의 적층높이(Stack Height)의 감소가 이루어지지 못하여 에어리 디스크(Airy Disk)라 불리는 빛의 회절현상으로 수광부에 입사되는 포톤(Photon)의 수 역시 감소하는 경향을 보이고 있다.
이를 극복하기 위한 대안 중 하나로 포토다이오드를 비정질 실리콘(amorphous Si)으로 증착하거나, 웨이퍼 대 웨이퍼 본딩(Wafer-to-Wafer Bonding) 등의 방법으로 리드아웃 서킷(Readout Circuitry)은 실리콘 기판(Si Substrate)에 형성시키고, 포토다이오드는 리드아웃 서킷 상부에 형성시키는 시도(이하 "3차원 이미지센서"라고 칭함)가 이루어지고 있다. 포토다이오드와 리드아웃 서킷은 배선(Metal Line)을 통해 연결된다.
한편, 종래기술에 의하면 웨이퍼 대 웨이퍼 본딩 계면에서 잉여 전자 등에 의해 디펙트가 발생하고 이에 따라 암전류(dark current)가 발생하는 문제가 있었다.
또한, 종래기술에 의하면 픽셀간 소자분리를 위한 STI 공정에 의해 트렌치 식각 등에 의해 포토다이오드에 다크 디펙트 등이 발생하는 문제가 있었고, 픽셀간의 완벽한 소자분리공정이 되지 못하는 문제도 있었다.
또한, 종래기술에 의하면 트랜스퍼트랜지스터 양단의 소스 및 드레인 모두 고농도 N형으로 도핑(Doping)되어 있으므로 전하공유(Charge Sharing)현상이 발생하게 되는 문제가 있다. 전하공유(Charge Sharing)현상이 발생하면 출력이미지의 감도를 낮추게 되며, 이미지 오류를 발생시킬 수도 있다. 또한, 종래기술에 의하면 포토다이오드와 리드아웃 서킷 사이에 포토차지(Photo Charge)가 원활히 이동하지 못해 암전류가 발생하거나, 새츄레이션(Saturation) 및 감도의 하락이 발생하고 있다.
실시예는 필팩터(fill factor)를 높이면서 본딩계면에 암전류 발생을 방지할 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다.
또한, 실시예는 필팩터를 높이면서 포토다이오드에 디펙트 발생을 최소화하면서 픽셀간의 소자분리가 효과적일 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다.
또한, 실시예는 필팩터를 높이면서 전하공유(Charge Sharing)현상이 발생하지 않을 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다. 또한, 실시예는 포토다이오드와 리드아웃서킷 사이에 포토차지(Photo Charge)의 원활한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 및 감도의 하락을 방지할 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다.
실시예에 따른 이미지센서는 리드아웃회로(Readout Circuitry)가 형성된 제1 기판; 상기 리드아웃회로와 전기적으로 연결되도록 상기 제1 기판상에 형성된 배선; 및 상기 배선과 전기적으로 연결되며 상기 제1 기판 상측의 결정형 반도체층에 형성된 이미지감지부;를 포함하며, 상기 이미지감지부는 상기 이미지감지부를 픽셀별로 분리하는 제2 도전형 제1 이온주입분리층; 상기 이미지감지부 하측에 전기적으로 연결되어 형성된 제1 도전형 이온주입층; 및 상기 제1 도전형 이온주입층을 픽셀별로 분리하는 제2 도전형 제2 이온주입분리층;을 포함하는 것을 특징으로 한 다.
또한, 실시예에 따른 이미지센서의 제조방법은 리드아웃회로를 제1 기판상에 형성하는 단계; 상기 리드아웃회로와 전기적으로 연결되는 배선을 상기 제1 기판상에 형성하는 단계; 결정형 반도체층을 포함하는 제2 기판에 이미지감지부를 형성하는 단계; 상기 이미지감지부를 픽셀별로 분리하는 제2 도전형 제1 이온주입분리층을 형성하는 단계; 상기 이미지감지부 상에 제1 도전형 이온주입층을 형성하는 단계; 상기 제1 도전형 이온주입층을 픽셀별로 분리하는 제2 도전형 제2 이온주입분리층을 형성하는 단계; 상기 제1 도전형 이온주입층과 상기 배선이 대응하도록 제2 기판과 제1 기판을 본딩하는 단계; 및 상기 이미지감지부를 남기고 상기 제2 기판의 일부를 제거하는 단계;를 포함하는 것을 특징으로 한다.
실시예에 따른 이미지센서 및 그 제조방법에 의하면, 본딩계면에 P형 이온주입분리층을 형성함으로써 본딩계면에서 발생할 수 있는 잉여 전자 등을 제거함으로써 본딩계면에서의 암전류 발생을 방지할 수 있다.
또한, 실시예는 이온주입에 의한 소자분리공정을 통해 소자분리공정에 의한 포토다이오드에서의 디펙트 발생을 최소화할 수 있고, 이온주입분리층을 2중으로 형성함으로써 픽셀간의 소자분리가 효과적일 수 있다.
또한, 실시예에 의하면 트랜스터 트랜지스터(Tx) 양단의 소스/드레인 간에 전압차(Potential Difference)가 있도록 소자 설계하여 포토차지(Photo Charge)의 완전한 덤핑(Fully Dumping)이 가능해질 수 있다. 또한, 실시예에 의하면 포토다 이오드와 리드아웃서킷 사이에 전하 연결영역을 형성하여 포토차지(Photo Charge)의 원할한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 및 감도의 하락을 방지할 수 있다.
이하, 실시예에 따른 이미지센서 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
본 발명은 씨모스이미지센서에 한정되는 것이 아니며, 포토다이오드가 필요한 모든 이미지센서에 적용이 가능하다.
(제1 실시예)
도 1은 제1 실시예에 따른 이미지센서의 단면도이다.
제1 실시예에 따른 이미지센서는 리드아웃회로(Readout Circuitry)(120)가 형성된 제1 기판(100); 상기 리드아웃회로(120)와 전기적으로 연결되도록 상기 제1 기판(100)상에 형성된 배선(150); 및 상기 배선(150)과 전기적으로 연결되며 상기 제1 기판(100) 상측의 결정형 반도체층에 형성된 이미지감지부(250);를 포함한다.
제1 실시예의 이미지감지부(250)는 포토다이오드(250)일 수 있으나 이에 한정되는 것이 아니고 포토게이트, 포토다이오드와 포토게이트의 결합형태 등이 될 수 있다.
또한, 실시예는 포토다이오드(250)가 결정형 반도체층에 형성된 예를 들고 있으나 이에 한정되는 것이 아니며 비정질 반도체층에 형성된 것을 포함한다
제1 실시예의 이미지감지부(250)는 이미지감지부를 픽셀별로 분리하는 제2 도전형 제1 이온주입분리층(220); 상기 이미지감지부(250) 하측에 형성된 제1 도전형 이온주입층(230); 및 상기 제1 도전형 이온주입층(230)을 픽셀별로 분리하는 제2 도전형 제2 이온주입분리층(240);을 포함할 수 있다.
상기 제1 도전형 이온주입층(230)은 상기 이미지감지부(250)의 폭보다 좁게 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 제1 기판(100)의 리드아웃 회로(120)는 상기 제1 기판(100)에 형성된 전기접합영역(140)을 포함할 수 있다.
도 1의 도면 부호 중 미설명 도면 부호는 이하 제조방법에서 설명하기로 한다.
이하, 도 2 내지 도 7을 참조하여 제1 실시예에 따른 이미지센서의 제조방법을 설명한다.
도 2는 도 1의 배선(150)과 리드아웃 회로(Circuitry)(120)가 형성된 제1 기판(100)의 상세도이기도 하다.
우선, 도 2와 같이 배선(150)과 리드아웃 회로(Circuitry)(120)가 형성된 제1 기판(100)을 준비한다.
예를 들어, 제2 도전형 제1 기판(100)에 소자분리막(110)을 형성하여 액티브영역을 정의하고, 상기 액티브영역에 트랜지스터를 포함하는 리드아웃 회로(120)를 형성한다. 예를 들어, 리드아웃 회로(120)는 트랜스퍼트랜지스터(Tx)(121), 리셋트랜지스터(Rx)(123), 드라이브트랜지스터(Dx)(125), 실렉트랜지스터(Sx)(127)를 포함하여 형성할 수 있다. 이후, 플로팅디퓨젼영역(FD)(131), 상기 각 트랜지스터에 대한 소스/드레인영역(133, 135, 137)을 포함하는 이온주입영역(130)을 형성할 수 있다.
상기 제1 기판(100)에 리드아웃 회로(120)를 형성하는 단계는 상기 제1 기판(100)에 전기접합영역(140)을 형성하는 단계 및 상기 전기접합영역(140) 상부에 상기 배선(150)과 연결되는 제1 도전형 연결영역(147)을 형성하는 단계를 포함할 수 있다.
예를 들어, 상기 전기접합영역(140)은 PN 졍션(junction)(140) 일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 전기접합영역(140)은 제2 도전형 웰(141) 또는 제2 도전형 에피층 상에 형성된 제1 도전형 이온주입층(143), 상기 제1 도전형 이온주입층(143) 상에 형성된 제2 도전형 이온주입층(145)을 포함할 수 있다. 예를 들어, 상기 PN 졍션(junction)(140)은 도 2와 같이 P0(145)/N-(143)/P-(141) Junction 일 수 있으나 이에 한정되는 것은 아니다. 상기 제1 기판(100)은 제2 도전형으로 도전되어 있을 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면 트랜스터 트랜지스터(Tx) 양단의 소스/드레인 간에 전압차(Potential Difference)가 있도록 소자 설계하여 포토차지(Photo Charge)의 완전한 덤핑(Fully Dumping)이 가능해질 수 있다. 이에 따라, 포토다이오드에서 발생한 포토차지(Photo Charge)가 플로팅디퓨젼 영역으로 덤핑됨에 따라 출력이미지 감도 를 높일 수 있다.
즉, 실시예는 도 2와 같이 리드아웃 회로(120)가 형성된 제1 기판(100)에 전기접합영역(140)을 형성시킴으로써 트랜스터 트랜지스터(Tx)(121) 양단의 소스/드레인 간에 전압차가 있도록 하여 포토차지의 완전한 덤핑이 가능해질 수 있다.
이하, 실시예의 포토차지의 덤핑구조에 대해서 구체적으로 설명한다.
실시예에서 N+ 졍션인 플로팅디퓨젼(FD)(131) 노드(Node)와 달리, 전기접합영역(140)인 P/N/P 졍션(140)은 인가전압이 모두 전달되지 않고 일정 전압에서 핀치오프(Pinch-off) 된다. 이 전압을 피닝볼티지(Pinning Voltage)이라 부르며 피닝볼티지(Pinning Voltage)는 P0(145) 및 N-(143) 도핑(Doping) 농도에 의존한다.
구체적으로, 포토다이오드(210)에서 생성된 전자는 PNP 졍션(140)으로 이동하게 되며 트랜스퍼 트랜지스터(Tx)(121) 온(On)시, FD(131) 노드로 전달되어 전압으로 변환된다.
P0/N-/P- 졍션(140)의 최대 전압값은 피닝볼티지가 되고 FD(131) Node 최대 전압값은 Vdd-Rx Vth이 되므로, Tx(131) 양단간 전위차로 인해 차지쉐어링(Charge Sharing) 없이 칩(Chip) 상부의 포토다이오드(210)에서 발생한 전자가 FD(131) Node로 완전히 덤핑(Dumping) 될 수 있다.
즉, 실시예에서 제1 기판(100)인 실리콘 서브(Si-Sub)에 N+/Pwell Junction이 아닌 P0/N-/Pwell Junction을 형성시킨 이유는 4-Tr APS Reset 동작시 P0/N-/Pwell Junction에서 N-(143)에 + 전압이 인가되고 P0(145) 및 Pwell(141)에는 Ground 전압이 인가되므로 일정전압 이상에서는 P0/N-/Pwell Double Junction이 BJT 구조에서와 같이 Pinch-Off 발생하게 된다. 이를 Pinning Voltage라고 부른다. 따라서 Tx(121) 양단의 Source/Drain에 전압차가 발생하게 되어 Tx On/Off 동작 시 Charge Sharing 현상을 방지할 수 있다.
따라서 종래기술과 같이 단순히 포토다이오드가 N+ Junction으로 연결된 경우와 달리, 실시예에 의하면 새츄레이션(Saturation) 저하 및 감도 하락 등의 문제를 피할 수 있다.
다음으로, 실시예에 의하면 포토다이오드와 리드아웃서킷 사이에 제1 도전형 연결영역(147)을 형성하여 포토차지(Photo Charge)의 원할한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 저하 및 감도의 하락을 방지할 수 있다.
이를 위해, 제1 실시예는 P0/N-/P- 졍션(140)의 표면에 오미컨택(Ohmic Contact)을 위한 제1 도전형 연결영역(147)을 형성할 수 있다. 상기 N+ 영역(147)은 상기 P0(145)를 관통하여 N-(143)에 접촉하도록 형성할 수 있다.
한편, 이러한 제1 도전형 연결영역(147)이 리키지 소소스(Leakage Source)가 되는 것을 최소화하기 위해 제1 도전형 연결영역(147)의 폭을 최소화할 수 있다. 이를 위해, 실시예는 제1 메탈컨택(151a) 에치(Etch) 후 플러그 임플란트(Plug Implant)를 진행할 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 이온주입패턴(미도시)을 형성하고 이를 이온주입마스크로 하여 제1 도전형 연결영역(147)을 형성할 수도 있다.
즉, 제1 실시예와 같이 컨택(Contact) 형성 부에만 국부적으로 N+ Doping을 한 이유는 다크시그널(Dark Signal)을 최소화하면서 오믹컨택(Ohmic Contact) 형성을 원활히 해 주기 위함이다. 종래기술과 같이, Tx Source 부 전체를 N+ Doping 할 경우 기판표면 댕글링본드(Si Surface Dangling Bond)에 의해 Dark Signal이 증가할 수 있다.
그 다음으로, 상기 제1 기판(100) 상에 층간절연층(160)을 형성하고, 배선(150)을 형성할 수 있다. 상기 배선(150)은 제1 메탈컨택(151a), 제1 메탈(M1)(151), 제2 메탈(M2)(152), 제3 메탈(M3)(153), 제4 메탈컨택(154a)을 포함할 수 있으나 이에 한정되는 것은 아니다.
다음으로, 도 3과 같이 결정형 반도체층(crystalline semiconductor layer)을 포함하는 제2 기판(200)에 이미지감지부를 형성한다. 예를 들어, 제2 기판(200)의 결정형 반도체층에 제1 감광막 패턴(310)을 이온주입마스크로 제1 도전형 이온을 주입하여 제1 도전형 제1 이온주입영역(210)을 형성할 수 있다. 예를 들어, N형 이온을 주입하여 n0 영역(210)을 형성할 수 있다.
이때, 상기 제2 기판(200)이 P형으로 도전되어 있을 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 제2 기판(200)이 P형으로 도전되어 있는 경우, 제2 기판(200)의 P영역(200)과 n0(210)이 포토다이오드 역할을 할 수 있다.
제1 실시예에 의하면 이미지감지부가 리드아웃 회로의 상측에 위치하는 3차원 이미지센서를 채용하여 필팩터를 높이면서, 이미지감지부를 결정형 반도체층 내에 형성함으로써 이미지감지부 내의 디펙트를 방지할 수 있다.
다음으로, 도 4와 같이 상기 이미지감지부(250)를 픽셀별로 분리하는 제2 도 전형 제1 이온주입분리층(220)을 형성할 수 있다. 예를 들어, 상기 제1 감광막 패턴(310)을 제거하고, 제2 감광막 패턴(320)을 이온주입마스크로 하여 고농도 P형 이온을 주입하여 이미지감지부(250)를 픽셀별로 분리하는 p+ 이온주입분리층(220)을 형성할 수 있다. 이때, 제2 감광막 패턴(320)은 제1 감광막 패턴(310)의 리버스 마스크일 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면 이온주입에 의한 소자분리공정을 통해 소자분리공정에 의한 포토다이오드에서의 디펙트 발생을 최소화할 수 있다.
실시예에서 상기 제1 도전형 이온주입영역(210)은 상기 제2 도전형 제1 이온주입분리층(220)보다 넓은 영역을 가지도록 형성될 수 있다. 그러면 공핍영역이 확장되어 광전자의 생성을 증가시킬 수 있다.
한편, 실시예에서 상기 제1 도전형 이온주입영역(210) 형성 후 제2 도전형 제1 이온주입분리층(220)이 형성되는 것을 예로 하였으나, 이에 한정되는 것은 아니다.
또한, 도 4에 도시된 바와 같이 상기 제2 도전형 제1 이온주입분리층(220)은 상기 제1 도전형 이온주입영역(210)보다 깊게 형성됨으로써 픽셀간의 소자분리를 확실하게 할 수 있다.
다음으로, 도 5와 같이 상기 이미지감지부(250) 상에 제1 도전형 이온주입층(230)을 형성하고, 상기 제1 도전형 이온주입층(230)을 픽셀별로 분리하는 제2 도전형 제2 이온주입분리층(240)을 형성한다.
실시예에 의하면, 상기 제1 도전형 이온주입영역(210) 및 제2 도전형 제1 이 온주입분리층(220)의 표면에 제1 도전형 이온주입층(230)(n+) 및 제2 도전형 제2 이온주입분리층(240)(p+)이 형성된다. 예를 들어, 상기 제1 도전형 이온주입층(230)은 고농도의 n형 불순물로 형성되고, 상기 제2 도전형 제2 이온주입분리층(240)은 고농도의 p형 불순물로 형성될 수 있다.
상기 제1 도전형 이온주입층(230)은 상기 제1 도전형 이온주입영역(210)과 접하도록 형성될 수 있다. 또한, 상기 제1 도전형 이온주입층(230)은 상기 배선(150)에 대응하는 위치에 형성될 수 있다. 상기 제1 도전형 이온주입층(230)은 이후공정에서 상기 배선(150)과 연결되어 접촉저항을 낮추는 오믹컨택 역할을 할 수 있다.
상기 제2 도전형 제2 이온주입분리층(240)은 상기 제1 도전형 이온주입층(230) 사이 및 상기 제2 도전형 제1 이온주입분리층(220) 상에 형성되어 상기 제1 도전형 이온주입층(230)을 단위픽셀 별로 분리할 수 있다. 즉, 상기 제2 도전형 제2 이온주입분리층(240)은 상기 제2 도전형 제1 이온주입분리층(220)과 함께 소자분리 역할을 할 수 있다.
또한, 상기 제1 도전형 이온주입층(230)은 상기 배선(150)과 연결되도록 배선(150)과 동일한 너비 또는 약간 큰 너비를 가질 수 있다. 그리고, 상기 제1 도전형 이온주입층(230)의 양측에 형성되는 제2 도전형 제2 이온주입분리층(240)은 상기 제1 도전형 이온주입층(230)보다 상대적으로 넓게 형성될 수 있다. 즉, 상기 제1 도전형 이온주입층(230)은 제1 도전형 이온주입영역(210) 상에만 형성되고 상기 제2 도전형 제2 이온주입분리층(240)은 제1 도전형 이온주입영역(210)과 제2 도전 형 제1 이온주입분리층(220)이 접하는 영역에 모두 형성될 수 있다.
도 5에 도시된 바와 같이, 고농도의 p형 불순물로 형성되는 제2 도전형 제1 이온주입분리층(220) 및 제2 도전형 제2 이온주입분리층(240)에 의하여 상기 제1 도전형 이온주입영역(210) 및 제1 도전형 이온주입층(230)은 단위픽셀 별로 분리될 수 있다.
다음으로, 도 6과 같이 상기 배선(150)을 포함하는 제1 기판(100)과 상기 포토다이오드를 포함하는 제2 기판(200)을 본딩한다. 예를 들어, 상기 제1 도전형 이온주입층(230)이 상기 제1 기판(100)의 배선(150)과 얼라인되도록 위치시킨 후 본딩공정을 진행할 수 있다. 이에 따라, 상기 제1 기판(100)과 상기 포토다이오드가 수직형 집적을 이루어 필 팩터를 향상시킬 수 있다.
상기 배선(150)과 상기 제1 도전형 이온주입층(230)이 단위화소 별로 각각 연결될 수 있다. 또한, 상기 제1 도전형 이온주입층(230)의 양측에는 제2 도전형 제2 이온주입분리층(240)이 위치되어 상기 포토다이오드는 단위화소 별로 분리될 수 있다. 따라서, 상기 포토다이오드에서 생성된 광전자는 단위화소 별로 형성된 상기 제1 도전형 이온주입층(230)을 통해 상기 배선(150)으로 전달될 수 있다.
또한, 상기 포토다이오드 하부에 제2 도전형 제2 이온주입분리층(240)이 형성되어 있으므로 상기 제1 기판(100)과의 접합면에서 발생되는 디펙트를 재결합시킴으로써 다크 커런트를 억제할 수 있다. 즉, 상기 제1 기판(100)과 포토다이오드를 포함하는 결정형 반도체 기판(200)의 접합면에서 발생될 수 있는 디펙트가 p타입 불순물과 결합되므로, 디펙트에 발생되는 전자들을 없애줌으로써 다크 커런트를 억제할 수 있다.
또한, 상기 포토다이오드를 단위픽셀 별로 분리함으로써 크로스 토크 및 노이즈 발생을 차단할 수 있다. 또한, 상기 포토다이오드를 위한 별도의 소자분리 공정을 진행하지 않아도 되므로 트랜치 식각 시 발생하는 다크 디펙트를 방지하고 공정을 단순화 시킬 수 있다.
다음으로, 도 7과 같이 상기 제1 기판(100) 상에 상기 포토다이오드가 남아있도록 상기 제2 기판(200)의 상측이 제거된다. 즉, 상기 제2 기판(200)에 포토다이오드를 이루는 제1 도전형 이온주입영역(210) 및 제2 도전형의 결정형 반도체 패턴(201)이 남아있도록 상기 제2 기판(200)에 대한 제거를 할 수 있다.
도 7에 도시된 바와 같이, 상기 제2 기판(200)의 제거는 상기 제2 도전형 제1 이온주입분리층(220)의 깊이가 기준이 될 수 있다. 즉, 상기 제2 도전형 제1 이온주입분리층(220)이 상기 제1 도전형 이온주입영역(210)보다 깊게 형성되어 있으므로, 상기 제2 도전형 제1 이온주입분리층(220)을 기준으로 하여 상기 제2 기판(200)을 제거하면 상기 제1 도전형 이온주입영역(210) 상에는 결정형 반도체 패턴(201)이 남게 된다.
이후, 상기 포토다이오드 상에 보호층, 컬러필터 및 마이크로 렌즈가 형성될 수 있다.
(제2 실시예)
도 8은 제2 실시예에 따른 이미지센서의 부분 상세도이다.
제2 실시예에 따른 이미지센서는 리드아웃회로(Readout Circuitry)(120)가 형성된 제1 기판(100); 상기 리드아웃회로(120)와 전기적으로 연결되도록 상기 제1 기판(100)상에 형성된 배선(150); 및 상기 배선(150)과 전기적으로 연결되며 상기 제1 기판(100) 상측의 결정형 반도체층에 형성된 이미지감지부(미도시);를 포함한다.
제2 실시예는 상기 제1 실시예의 기술적인 특징을 채용할 수 있다.
예를 들어, 제2 실시예의 이미지감지부는 상기 제1 실시예의 이미지감지부(250)과 같이 이미지감지부를 픽셀별로 분리하는 제2 도전형 제1 이온주입분리층(220); 상기 이미지감지부(250) 하측에 형성된 제1 도전형 이온주입층(230); 및 상기 제1 도전형 이온주입층(230)을 픽셀별로 분리하는 제2 도전형 제2 이온주입분리층(240);을 포함할 수 있다.
한편, 제2 실시예는 제1 실시예와 달리 전기접합영역(140)의 일측에 제1 도전형 연결영역(148)이 형성된 예이다.
실시예에 의하면 P0/N-/P- Junction(140)에 Ohmic Contact을 위한 N+ 연결영역(148)을 형성할 수 있는데, 이때 N+ 연결영역(148) 및 M1C Contact(151a) 형성공정은 리키지소스(Leakage Source)가 될 수 있다. 왜냐하면, P0/N-/P- Junction(140)에 Reverse Bias가 인가된 채로 동작하므로 기판 표면(Si Surface)에 전기장(EF)이 발생할 수 있다. 이러한 전기장 내부에서 Contact 형성 공정 중에 발생하는 결정결함은 리키지소스가 된다.
또한, N+ 연결영역(148)을 P0/N-/P- Junction(140) 표면에 형성시킬 경우 N+/P0 Junction(148/145)에 의한 E-Field가 추가되므로 이 역시 Leakage Source가 될 수 있다.
따라서, 제2 실시예는 P0 층으로 도핑(Doping)되지 않고 N+ 연결영역(148)으로 이루어진 Active 영역에 제1 컨택플러그(151a)를 형성하고, 이를 N- Junction(143)과 연결시키는 Layout을 제시한다.
제2 실시예에 의하면 Si 표면의 E-Field가 발생하지 않게 되고 이는 3차원 집적(3-D Integrated) CIS의 암전류(Dark Current) 감소에 기여할 수 있다.
본 발명은 기재된 실시예 및 도면에 의해 한정되는 것이 아니고, 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.
도 1은 제1 실시예에 따른 이미지센서의 단면도.
도 2 내지 도 7은 제1실시예에 따른 이미지센서의 제조방법의 공정단면도.
도 8은 제2 실시예에 따른 이미지센서의 부분 상세도.

Claims (16)

  1. 리드아웃회로(Readout Circuitry)가 형성된 제1 기판;
    상기 리드아웃회로와 전기적으로 연결되도록 상기 제1 기판상에 형성된 배선; 및
    상기 배선과 전기적으로 연결되며 상기 제1 기판 상측의 결정형 반도체층에 형성된 이미지감지부;를 포함하며,
    상기 이미지감지부는
    상기 이미지감지부를 픽셀별로 분리하는 제2 도전형 제1 이온주입분리층;
    상기 이미지감지부 하측에 전기적으로 연결되어 형성된 제1 도전형 이온주입층; 및
    상기 제1 도전형 이온주입층을 픽셀별로 분리하는 제2 도전형 제2 이온주입분리층;을 포함하고,
    상기 리드아웃회로는 트랜지스터를 포함하며,
    상기 트랜지스터의 소스와 드레인 간의 전압차(Potential Difference)가 있는 것을 특징으로 하는 이미지센서.
  2. 제1 항에 있어서,
    상기 제1 도전형 이온주입층은
    상기 이미지감지부의 폭보다 좁게 형성되는 것을 특징으로 하는 이미지센서.
  3. 제1 항에 있어서,
    상기 리드아웃회로는
    상기 제1 기판에 형성된 전기접합영역을 포함하며,
    상기 전기접합영역은
    상기 제1 기판에 형성된 제1 도전형 이온주입영역; 및
    상기 제1 도전형 이온주입영역 상에 형성된 제2 도전형 이온주입영역;을 포함하는 것을 특징으로 하는 이미지센서.
  4. 제3 항에 있어서,
    상기 전기접합영역 상부에 상기 배선과 전기적으로 연결되어 형성된 제1 도전형 연결영역을 더 포함하는 것을 특징으로 하는 이미지센서.
  5. 제3 항에 있어서,
    상기 전기접합영역은
    PNP 졍션(junction)인 것을 특징으로 하는 이미지센서.
  6. 삭제
  7. 제1 항에 있어서,
    상기 트랜지스터는 트랜스퍼 트랜지스터이며,
    상기 트랜지스터 소스의 이온주입농도가 상기 트랜지스터의 드레인인 플로팅디퓨젼 영역의 이온주입농도 보다 낮은 것을 특징으로 하는 이미지센서.
  8. 제3 항에 있어서,
    상기 전기접합영역 일측에 상기 배선과 전기적으로 연결되어 형성된 제1 도전형 연결영역을 더 포함하는 것을 특징으로 하는 이미지센서.
  9. 제8 항에 있어서,
    상기 제1 도전형 연결영역은
    소자분리영역과 접하여 상기 전기접합영역과 연결된 것을 특징으로 하는 이미지센서.
  10. 리드아웃회로를 제1 기판상에 형성하는 단계;
    상기 리드아웃회로와 전기적으로 연결되는 배선을 상기 제1 기판상에 형성하는 단계;
    결정형 반도체층을 포함하는 제2 기판에 이미지감지부를 형성하는 단계;
    상기 이미지감지부를 픽셀별로 분리하는 제2 도전형 제1 이온주입분리층을 형성하는 단계;
    상기 이미지감지부 상에 제1 도전형 이온주입층을 형성하는 단계;
    상기 제1 도전형 이온주입층을 픽셀별로 분리하는 제2 도전형 제2 이온주입분리층을 형성하는 단계;
    상기 제1 도전형 이온주입층과 상기 배선이 대응하도록 제2 기판과 제1 기판을 본딩하는 단계; 및
    상기 이미지감지부를 남기고 상기 제2 기판의 일부를 제거하는 단계;를 포함하며,
    상기 리드아웃 회로는 트랜스퍼 트랜지스터를 포함하고, 상기 트랜스퍼 트랜지스터 소스의 이온주입농도가 상기 트랜스퍼 트랜지스터의 드레인인 플로팅디퓨젼 영역의 이온주입농도 보다 낮은 것을 특징으로 하는 이미지센서의 제조방법.
  11. 제10 항에 있어서,
    상기 제1 도전형 이온주입층은
    상기 이미지감지부의 폭보다 좁게 형성되는 것을 특징으로 하는 이미지센서의 제조방법.
  12. 제10 항에 있어서,
    상기 제1 기판에 리드아웃회로를 형성하는 단계는, 상기 제1 기판에 전기접합영역을 형성하는 단계를 포함하고,
    상기 제1 기판에 전기접합영역을 형성하는 단계는,
    상기 제1 기판에 제1 도전형 이온주입영역을 형성하는 단계; 및
    상기 제1 도전형 이온주입영역 상에 제2 도전형 이온주입영역을 형성하는 단계;를 포함하는 것을 포함하는 것을 특징으로 하는 이미지센서의 제조방법.
  13. 제12 항에 있어서,
    상기 전기접합영역 상부에 상기 배선과 연결되는 제1 도전형 연결영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지센서의 제조방법.
  14. 제13 항에 있어서,
    상기 제1 도전형 연결영역을 형성하는 단계는,
    상기 배선에 대한 컨택에치 후에 진행되는 것을 특징으로 하는 이미지센서의 제조방법.
  15. 제12 항에 있어서,
    상기 전기접합영역 일측에 상기 배선과 연결되는 제1 도전형 연결영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지센서의 제조방법.
  16. 제15 항에 있어서,
    상기 제1 도전형 연결영역은
    소자분리영역과 접하여 상기 전기접합영역과 연결되도록 형성하는 것을 특징으로 하는 이미지센서의 제조방법.
KR1020080055876A 2008-06-13 2008-06-13 이미지센서 및 그 제조방법 KR100882987B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080055876A KR100882987B1 (ko) 2008-06-13 2008-06-13 이미지센서 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080055876A KR100882987B1 (ko) 2008-06-13 2008-06-13 이미지센서 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100882987B1 true KR100882987B1 (ko) 2009-02-12

Family

ID=40681428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080055876A KR100882987B1 (ko) 2008-06-13 2008-06-13 이미지센서 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100882987B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040065332A (ko) * 2003-01-13 2004-07-22 주식회사 하이닉스반도체 이온주입영역을 소자분리막으로 사용한 시모스 이미지센서및 그 제조방법
KR20050040260A (ko) * 2003-10-28 2005-05-03 동부아남반도체 주식회사 씨모스 이미지 센서 및 그 제조 방법
KR20060003201A (ko) * 2004-07-05 2006-01-10 동부아남반도체 주식회사 씨모스 이미지 센서의 포토트랜지스터 및 그 제조 방법
US20070018266A1 (en) * 2004-02-25 2007-01-25 Frederic Dupont Photodetecting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040065332A (ko) * 2003-01-13 2004-07-22 주식회사 하이닉스반도체 이온주입영역을 소자분리막으로 사용한 시모스 이미지센서및 그 제조방법
KR20050040260A (ko) * 2003-10-28 2005-05-03 동부아남반도체 주식회사 씨모스 이미지 센서 및 그 제조 방법
US20070018266A1 (en) * 2004-02-25 2007-01-25 Frederic Dupont Photodetecting device
KR20060003201A (ko) * 2004-07-05 2006-01-10 동부아남반도체 주식회사 씨모스 이미지 센서의 포토트랜지스터 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR100997343B1 (ko) 이미지센서 및 그 제조방법
KR100922924B1 (ko) 이미지센서 및 그 제조방법
US20090166788A1 (en) Image sensor and method for manufacturing the same
KR100898473B1 (ko) 이미지센서
KR101024770B1 (ko) 이미지센서 및 그 제조방법
KR101046798B1 (ko) 이미지센서 및 그 제조방법
KR101024815B1 (ko) 이미지센서 및 그 제조방법
KR100997328B1 (ko) 이미지센서 및 그 제조방법
KR101053773B1 (ko) 이미지센서 및 그 제조방법
KR101135791B1 (ko) 이미지센서 및 그 제조방법
KR101046051B1 (ko) 이미지센서 및 그 제조방법
KR100922922B1 (ko) 이미지센서 및 그 제조방법
KR101124857B1 (ko) 이미지센서 및 그 제조방법
KR20100041414A (ko) 이미지센서 및 그 제조방법
KR101087842B1 (ko) 이미지센서 및 그 제조방법
KR100898471B1 (ko) 이미지센서 및 그 제조방법
KR101087933B1 (ko) 이미지센서 및 그 제조방법
KR20100077564A (ko) 이미지센서 및 그 제조방법
KR101024774B1 (ko) 이미지센서의 제조방법
KR100882987B1 (ko) 이미지센서 및 그 제조방법
KR101063728B1 (ko) 이미지센서 및 그 제조방법
KR100898472B1 (ko) 이미지센서의 제조방법
KR101163817B1 (ko) 이미지 센서 및 그 제조 방법
KR101025066B1 (ko) 이미지센서 및 그 제조방법
KR101016505B1 (ko) 이미지센서 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee