KR101135791B1 - 이미지센서 및 그 제조방법 - Google Patents

이미지센서 및 그 제조방법 Download PDF

Info

Publication number
KR101135791B1
KR101135791B1 KR1020080100576A KR20080100576A KR101135791B1 KR 101135791 B1 KR101135791 B1 KR 101135791B1 KR 1020080100576 A KR1020080100576 A KR 1020080100576A KR 20080100576 A KR20080100576 A KR 20080100576A KR 101135791 B1 KR101135791 B1 KR 101135791B1
Authority
KR
South Korea
Prior art keywords
substrate
region
forming
wiring
ion implantation
Prior art date
Application number
KR1020080100576A
Other languages
English (en)
Other versions
KR20100041409A (ko
Inventor
심희성
황준
김종민
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080100576A priority Critical patent/KR101135791B1/ko
Priority to US12/575,855 priority patent/US20100091155A1/en
Priority to TW098134434A priority patent/TW201015711A/zh
Priority to CN200910205814A priority patent/CN101729804A/zh
Publication of KR20100041409A publication Critical patent/KR20100041409A/ko
Application granted granted Critical
Publication of KR101135791B1 publication Critical patent/KR101135791B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

실시예에 따른 이미지센서는 제1 기판에 형성된 리드아웃 회로(Readout Circuitry); 상기 리드아웃 회로와 전기적으로 연결되어 상기 제1 기판에 형성된 배선; 상기 배선 상에 형성된 절연층; 상기 절연층 상에 형성된 전극; 및 상기 전극 상에 형성된 이미지감지부(Image Sensing Device);를 포함하는 것을 특징으로 한다.
이미지센서, 포토다이오드, 리드아웃 회로

Description

이미지센서 및 그 제조방법{Image Sensor and Method for Manufacturing thereof}
실시예는 이미지센서 및 그 제조방법에 관한 것이다.
이미지센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체소자로서, 전하결합소자(Charge Coupled Device: CCD)와 씨모스(CMOS) 이미지센서(Image Sensor)(CIS)로 구분된다.
종래의 기술에서는 기판에 포토다이오드(Photodiode)를 이온주입 방식으로 형성시킨다. 그런데, 칩사이즈(Chip Size) 증가 없이 픽셀(Pixel) 수 증가를 위한 목적으로 포토다이오드의 사이즈가 점점 감소함에 따라 수광부 면적 축소로 이미지 특성(Image Quality)이 감소하는 경향을 보이고 있다.
또한, 수광부 면적 축소만큼의 적층높이(Stack Height)의 감소가 이루어지지 못하여 에어리 디스크(Airy Disk)라 불리는 빛의 회절현상으로 수광부에 입사되는 포톤(Photon)의 수 역시 감소하는 경향을 보이고 있다.
이를 극복하기 위한 대안 중 하나로 포토다이오드를 비정질 실리콘(amorphous Si)으로 증착하거나, 웨이퍼 대 웨이퍼 본딩(Wafer-to-Wafer Bonding) 등의 방법으로 리드아웃 서킷(Readout Circuitry)은 실리콘 기판(Si Substrate)에 형성시키고, 포토다이오드는 리드아웃 서킷 상부에 형성시키는 시도(이하 "3차원 이미지센서"라고 칭함)가 이루어지고 있다. 포토다이오드와 리드아웃 서킷은 배선(Metal Line)을 통해 연결된다.
한편, 종래기술에 의하면 포토다이오드와 배선간의 컨택불량이 발생하여 포토다이오드와 배선 사이에 컨택(Contact) 공정이 필요하게 되나, 컨택(Contact) 형성에 따른 암전류(Dark Current)가 증가하는 문제가 있었다.
또한, 종래기술에 의하면 트랜스퍼트랜지스터 양단의 소스 및 드레인 모두 고농도 N형으로 도핑(Doping)되어 있으므로 전하공유(Charge Sharing)현상이 발생하게 되는 문제가 있다. 전하공유(Charge Sharing)현상이 발생하면 출력이미지의 감도를 낮추게 되며, 이미지 오류를 발생시킬 수도 있다.
또한, 종래기술에 의하면 포토다이오드와 리드아웃 서킷 사이에 포토차지(Photo Charge)가 원활히 이동하지 못해 암전류가 발생하거나, 새츄레이션(Saturation) 및 감도의 하락이 발생하고 있다.
실시예는 이미지감지부와 리드아웃 회로를 커패시턴스(Capacitance)를 통해 연결시킬 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다.
또한, 실시예는 필팩터를 높이면서 전하공유(Charge Sharing)현상이 발생하지 않을 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다.
또한, 실시예는 포토다이오드와 리드아웃서킷 사이에 포토차지(Photo Charge)의 원활한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 및 감도의 하락을 방지할 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다.
실시예에 따른 이미지센서는 제1 기판에 형성된 리드아웃 회로(Readout Circuitry); 상기 리드아웃 회로와 전기적으로 연결되어 상기 제1 기판에 형성된 배선; 상기 배선 상에 형성된 절연층; 상기 절연층 상에 형성된 전극; 및 상기 전극 상에 형성된 이미지감지부(Image Sensing Device);를 포함하는 것을 특징으로 한다.
또한, 실시예에 따른 이미지센서의 제조방법은 제1 기판에 리드아웃 회로(Readout Circuitry)를 형성하는 단계; 상기 리드아웃 회로와 전기적으로 연결되도록 제1 기판상에 배선을 형성하는 단계; 제2 기판에 이미지감지부(Image Sensing Device)를 형성하는 단계; 상기 이미지감지부 상에 전극과 절연층을 순차적으로 형 성하는 단계; 및 상기 절연층이 상기 제1 기판과 접하도록 상기 제1 기판과 제2 기판을 본딩하는 단계;를 포함하는 것을 특징으로 한다.
또한, 실시예에 따른 이미지센서의 제조방법은 제1 기판에 리드아웃 회로(Readout Circuitry)를 형성하는 단계; 상기 리드아웃 회로와 전기적으로 연결되도록 제1 기판상에 배선을 형성하는 단계; 상기 배선 상에 절연층과 전극을 순차적으로 형성하는 단계; 제2 기판에 이미지감지부(Image Sensing Device)를 형성하는 단계; 및 상기 전극이 상기 이미지감지부와 접하도록 상기 제1 기판과 제2 기판을 본딩하는 단계;를 포함하는 것을 특징으로 한다.
실시예에 따른 이미지센서 및 그 제조방법에 의하면 커패시턴스(Capacitance)를 이용하여 Chip 상부의 이미지감지부와 Si Sub의 리드아웃 회로(Readout Circuit)를 연결하게 되어 Chip 상부의 이미지감지부와 배선(Metal Line)간 컨택(Contact) 공정이 불필요하게 되어 3D 이미지센서의 제조공정이 쉽게 되며 컨택(Contact) 형성에 따른 암전류(Dark Current) 증가를 방지할 수 있다.
또한, 실시예에 의하면 트랜스퍼 트랜지스터(Tx) 양단의 소스/드레인 간에 전압차(Potential Difference)가 있도록 소자 설계하여 포토차지(Photo Charge)의 완전한 덤핑(Fully Dumping)이 가능해질 수 있다.
또한, 실시예에 의하면 포토다이오드와 리드아웃서킷 사이에 전하 연결영역을 형성하여 포토차지(Photo Charge)의 원할한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 및 감도의 하락을 방지할 수 있다.
이하, 실시예에 따른 이미지센서 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
본 발명은 씨모스 이미지센서에 한정되는 것이 아니며, 포토다이오드가 필요한 이미지센서에 적용이 가능하다.
(제1 실시예)
도 1은 제1 실시예에 따른 이미지센서의 단면도이다.
제1 실시예에 따른 이미지센서는 제1 기판(100)에 형성된 리드아웃 회로(Readout Circuitry)(120); 상기 리드아웃 회로(120)와 전기적으로 연결되어 상기 제1 기판(100)에 형성된 배선(150); 상기 배선(150) 상에 형성된 절연층(230); 상기 절연층(230) 상에 형성된 전극(220); 및 상기 전극(220) 상에 형성된 이미지감지부(Image Sensing Device)(210);를 포함할 수 있다.
상기 이미지감지부(210)는 포토다이오드일 수 있으나 이에 한정되는 것이 아니고 포토게이트, 포토다이오드와 포토게이트의 결합형태 등이 될 수 있다. 한편, 실시예는 포토다이오드가 결정형 반도체층에 형성된 예를 들고 있으나 이에 한정되는 것이 아니며 비정질 반도체층에 형성된 것을 포함한다.
도 1의 도면 부호 중 미설명 도면 부호는 이하 제조방법에서 설명하기로 한 다.
이하, 도 2 내지 도 8을 참조하여 1 실시예에 따른 이미지센서의 제조방법을 설명한다.
우선, 도 2와 같이 제2 기판(200)에 이미지감지부(Image Sensing Device)(210)를 형성한다. 예를 들어, 결정형 반도체층에 이온주입에 의해 고농도 P형 전도층(216)과 저농도 N형 전도층(214)를 포함하는 포토다이오드(210)를 형성할 수 있으나 이에 한정되는 것은 아니다. 상기 저농도 N형 전도층(214) 상에는 오믹컨택을 위한 고농도 N+ 전도층(212)이 더 형성될 수 있다.
다음으로, 도 3과 같이 상기 이미지감지부(210) 상에 전극(220)을 형성한다. 예를 들어, 이미지감지부(210)의 N+ side(212)에 전극(220)을 형성할 수 있다. 상기 전극(220)은 Metal (Ti/TiN/Al/Ti/TiN), Poly Silicon, Silicide 등이 될 수 있으나 이에 한정되는 것은 아니다.
이후, 도 4와 같이 상기 전극(220) 상에 절연층(230)을 형성한다. 예를 들어, 전극(220) 상부에 Insulator로써 Oxide, Nitride/Oxide 혹은 Oxide/Nitride/Oxide 등의 물질을 적층할 수 있으나 이에 한정되는 것이 아니다.
다음으로, 도 5a와 같이 배선(150)과 리드아웃 회로(Circuitry)(120)가 형성된 제1 기판(100)을 준비한다. 도 5b는 배선(150)과 리드아웃 회로(Circuitry)(120)가 형성된 제1 기판(100)의 상세도로서 이하 도 5b를 상세히 설명한다.
도 5b와 같이 배선(150)과 리드아웃 회로(Circuitry)(120)가 형성된 제1 기 판(100)을 준비한다. 예를 들어, 제2 도전형 제1 기판(100)에 소자분리막(110)을 형성하여 액티브영역을 정의하고, 상기 액티브영역에 트랜지스터를 포함하는 리드아웃 회로(120)를 형성한다. 예를 들어, 리드아웃 회로(120)는 트랜스퍼트랜지스터(Tx)(121), 리셋트랜지스터(Rx)(123), 드라이브트랜지스터(Dx)(125), 실렉트랜지스터(Sx)(127)를 포함하여 형성할 수 있다. 이후, 플로팅디퓨젼영역(FD)(131), 상기 각 트랜지스터에 대한 소스/드레인영역(133, 135, 137)을 포함하는 이온주입영역(130)을 형성할 수 있다. 또한, 실시예에 의하면 노이즈 제거 회로(미도시)를 추가하여 감도를 향상시킬 수 있다.
이후 실시예는 상기 제1 기판(100)에 전기접합영역(140)을 형성하는 단계 및 상기 전기접합영역(140) 상부에 상기 배선(150)과 연결되는 제1 도전형 연결영역(147)을 형성하는 단계를 포함할 수 있다.
예를 들어, 상기 전기접합영역(140)은 PN 졍션(junction)(140) 일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 전기접합영역(140)은 제2 도전형 웰(141) 또는 제2 도전형 에피층 상에 형성된 제1 도전형 이온주입층(143), 상기 제1 도전형 이온주입층(143) 상에 형성된 제2 도전형 이온주입층(145)을 포함할 수 있다. 예를 들어, 상기 PN 졍션(junction)(140)은 도 2와 같이 P0(145)/N-(143)/P-(141) Junction 일 수 있으나 이에 한정되는 것은 아니다. 상기 제1 기판(100)은 제2 도전형으로 도전되어 있을 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면 트랜스퍼 트랜지스터(Tx) 양단의 소스/드레인 간에 전압차(Potential Difference)가 있도록 소자 설계하여 포토차지(Photo Charge)의 완전 한 덤핑(Fully Dumping)이 가능해질 수 있다. 이에 따라, 포토다이오드에서 발생한 포토차지(Photo Charge)가 플로팅디퓨젼 영역으로 덤핑됨에 따라 출력이미지 감도를 높일 수 있다.
즉, 실시예는 도 5b와 같이 리드아웃 회로(120)가 형성된 제1 기판(100)에 전기접합영역(140)을 형성시킴으로써 트랜스퍼 트랜지스터(Tx)(121) 양단의 소스/드레인 간에 전압차가 있도록 하여 포토차지의 완전한 덤핑이 가능해질 수 있다.
이하, 실시예의 포토차지의 덤핑구조에 대해서 구체적으로 설명한다.
실시예에서 N+ 졍션인 플로팅디퓨젼(FD)(131) 노드(Node)와 달리, 전기접합영역(140)인 P/N/P 졍션(140)은 인가전압이 모두 전달되지 않고 일정 전압에서 핀치오프(Pinch-off) 된다. 이 전압을 피닝볼티지(Pinning Voltage)이라 부르며 피닝볼티지(Pinning Voltage)는 P0(145) 및 N-(143) 도핑(Doping) 농도에 의존한다.
구체적으로, 포토다이오드(210)에서 생성된 전자는 PNP 졍션(140)으로 이동하게 되며 트랜스퍼 트랜지스터(Tx)(121) 온(On)시, FD(131) 노드로 전달되어 전압으로 변환된다.
P0/N-/P- 졍션(140)의 최대 전압값은 피닝볼티지가 되고 FD(131) Node 최대 전압값은 Vdd-Rx Vth이 되므로, Tx(131) 양단간 전위차로 인해 차지쉐어링(Charge Sharing) 없이 칩(Chip) 상부의 포토다이오드(210)에서 발생한 전자가 FD(131) Node로 완전히 덤핑(Dumping) 될 수 있다.
즉, 실시예에서 제1 기판(100)인 실리콘 서브(Si-Sub)에 N+/Pwell Junction이 아닌 P0/N-/P-well Junction을 형성시킨 이유는 4-Tr APS Reset 동작시 P0/N- /P-well Junction에서 N-(143)에 + 전압이 인가되고 P0(145) 및 P-well(141)에는 Ground 전압이 인가되므로 일정전압 이상에서는 P0/N-/P-well Double Junction이 BJT 구조에서와 같이 Pinch-Off 발생하게 된다. 이를 Pinning Voltage라고 부른다. 따라서 Tx(121) 양단의 Source/Drain에 전압차가 발생하게 되어 Tx On/Off 동작 시 Charge Sharing 현상을 방지할 수 있다.
따라서 종래기술과 같이 단순히 포토다이오드가 N+ Junction으로 연결된 경우와 달리, 실시예에 의하면 새츄레이션(Saturation) 저하 및 감도 하락 등의 문제를 피할 수 있다.
다음으로, 실시예에 의하면 포토다이오드와 리드아웃서킷 사이에 제1 도전형 연결영역(147)을 형성하여 포토차지(Photo Charge)의 원할한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 저하 및 감도의 하락을 방지할 수 있다.
이를 위해, 제1 실시예는 P0/N-/P- 졍션(140)의 표면에 오미컨택(Ohmic Contact)을 위한 제1 도전형 연결영역(147)을 형성할 수 있다. 상기 N+ 영역(147)은 상기 P0(145)를 관통하여 N-(143)에 접촉하도록 형성할 수 있다.
한편, 이러한 제1 도전형 연결영역(147)이 리키지 소소스(Leakage Source)가 되는 것을 최소화하기 위해 제1 도전형 연결영역(147)의 폭을 최소화할 수 있다. 이를 위해, 실시예는 제1 메탈컨택(151a) 에치(Etch) 후 플러그 임플란트(Plug Implant)를 진행할 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 다른 예로 이온주입패턴(미도시)을 형성하고 이를 이온주입마스크로 하여 제1 도전형 연결영 역(147)을 형성할 수도 있다.
즉, 제1 실시예와 같이 컨택(Contact) 형성 부에만 국부적으로 N+ Doping을 한 이유는 다크시그널(Dark Signal)을 최소화하면서 오믹컨택(Ohmic Contact) 형성을 원활히 해 주기 위함이다. 종래기술과 같이, Tx Source 부 전체를 N+ Doping 할 경우 기판표면 댕글링본드(Si Surface Dangling Bond)에 의해 Dark Signal이 증가할 수 있다.
그 다음으로, 상기 제1 기판(100) 상에 층간절연층(160)을 형성하고, 배선(150)을 형성할 수 있다. 상기 배선(150)은 제1 메탈컨택(151a), 제1 메탈(151), 제2 메탈(152), 제3 메탈(153)을 포함할 수 있으나 이에 한정되는 것은 아니다.
다음으로, 도 6과 같이 상기 절연층(230)이 상기 제1 기판(100)과 접하도록 상기 제1 기판(100)과 제2 기판(200)을 본딩한다. 예를 들어, 상기 제1 기판(100)과 제2 기판(200)을 본딩하는 단계는 상기 배선(150)과 상기 이미지감지부(210)가 접하지 않도록 절연층(230)을 개재하여 본딩한다.
다음으로, 도 7과 같이 상기 이미지감지부(210)를 남기고 상기 제2 기판(200)을 제거한다. 예를 들어, 본딩(Bonding)된 Chip 상부의 제2 기판(200)을 P+ 부(216)를 기준으로 Cutting할 수 있다.
다음으로, 도 8과 같이 Pixel-to-Pixel Isolation을 위해 Chip 상부의 이미지감지부(210)를 식각(Etching)한 후 소자분리막(250)을 형성할 수 있다. 상기 소자분리막(250)은 STI 또는 이온주입에 의할 수 있다.
이후, Chip 상부의 P+ Layer(216)는 후속 공정을 통해 Ground Line으로 연결 시킨다.
도 9는 도 8의 등가회로로써 Pixel Operation을 위해 Reset할 경우의 전압 분포가 도시되었다.
한편, 도 10은 Light Integration 시 Photo Electron이 생성되면 Photodiode의 전압이 감소하게 되고, 이것은 8에 도시된 바와 같이 Chip 상부의 전극(220)과 Metal 3 사이의 Insulator에 의해 형성되는 Capacitance를 통해 Si Sub의 리드아웃 회로(120)에 전달된다. 따라서 빛에 의해서 생성되는 전자 수에 따른 전압의 변화를 감지함으로써 영상 신호구현이 가능하게 된다.
이때, 상기 제1 기판(100)의 리드아웃 회로에서 트랜지스터의 높이는 상기 본딩후의 배선(150)과 상기 전극(220) 사이의 간격의 5배 내지 15배가 됨으로써 빛에 의해서 생성되는 전자에 따른 전압의 변화를 효과적으로 리드아웃 회로(120)에 전달할 수 있게 된다.
실시예에 따른 이미지센서 및 그 제조방법에 의하면 커패시턴스(Capacitance)를 이용하여 Chip 상부의 이미지감지부와 Si Sub의 리드아웃 회로(Readout Circuit)를 연결하게 되어 Chip 상부의 이미지감지부와 배선(Metal Line)간 컨택(Contact) 공정이 불필요하게 되어 3D 이미지센서의 제조공정이 쉽게 되며 컨택(Contact) 형성에 따른 암전류(Dark Current) 증가를 방지할 수 있다.
(제2 실시예)
제2 실시예에 따른 이미지센서의 제조방법은 상기 제1 실시예의 기술적인 특징을 채용할 수 있다.
다만, 제1 실예와 차별점은 아래와 같다.
제2 실시예에 따른 이미지센서의 제조방법은 상기 제1 실시예와 달리 상기 배선(150) 상에 절연층(230)과 전극(220)을 순차적으로 형성할 수 있다.
이후, 제2 기판(200)에 이미지감지부(210)를 형성하고, 상기 전극(220)이 이미지감지부(210)와 접하도록 상기 제1 기판(100)과 제2 기판(200)을 본딩할 수 있다.
이후의 공정은 상기 제1 실시예의 기술적인 특징을 채용할 수 있다.
실시예에 따른 이미지센서 및 그 제조방법에 의하면 커패시턴스(Capacitance)를 이용하여 Chip 상부의 이미지감지부와 Si Sub의 리드아웃 회로(Readout Circuit)를 연결하게 되어 Chip 상부의 이미지감지부와 배선(Metal Line)간 컨택(Contact) 공정이 불필요하게 되어 3D 이미지센서의 제조공정이 쉽게 되며 컨택(Contact) 형성에 따른 암전류(Dark Current) 증가를 방지할 수 있다.
(제3 실시예)
도 11은 제3 실시예에 따른 이미지센서의 단면도로서, 배선(150)이 형성된 제1 기판에 대한 상세도이다.
제3 실시예에 따른 이미지센서는 제1 기판(100)에 형성된 리드아웃 회로(Readout Circuitry)(120); 상기 리드아웃 회로(120)와 전기적으로 연결되어 상기 제1 기판(100)에 형성된 배선(150); 상기 배선(150) 상에 형성된 절연층(230); 상기 절연층(230) 상에 형성된 전극(220); 및 상기 전극(220) 상에 형성된 이미지감지부(Image Sensing Device)(210);를 포함할 수 있다.
제3 실시예는 상기 제1 실시예의 기술적인 특징을 채용할 수 있다.
예를 들어, 제3 실시예에 의하면 커패시턴스(Capacitance)를 이용하여 Chip 상부의 이미지감지부와 Si Sub의 리드아웃 회로(Readout Circuit)를 연결하게 되어 Chip 상부의 이미지감지부와 배선(Metal Line)간 컨택(Contact) 공정이 불필요하게 되어 3D 이미지센서의 제조공정이 쉽게 되며 컨택(Contact) 형성에 따른 암전류(Dark Current) 증가를 방지할 수 있다.
또한, 제3 실시예에 의하면 트랜스퍼 트랜지스터(Tx) 양단의 소스/드레인 간에 전압차(Potential Difference)가 있도록 소자 설계하여 포토차지(Photo Charge)의 완전한 덤핑(Fully Dumping)이 가능해질 수 있다.
또한, 제3 실시예에 의하면 포토다이오드와 리드아웃서킷 사이에 전하 연결영역을 형성하여 포토차지(Photo Charge)의 원할한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 및 감도의 하락을 방지할 수 있다.
한편, 제3 실시예는 제1 실시예와 달리 전기접합영역(140)의 일측에 제1 도전형 연결영역(148)이 형성된 예이다.
실시예에 의하면 P0/N-/P- Junction(140)에 Ohmic Contact을 위한 N+ 연결영역(148)을 형성할 수 있는데, 이때 N+ 연결영역(148) 및 M1C Contact(151a) 형성공정은 리키지소스(Leakage Source)가 될 수 있다. 왜냐하면, P0/N-/P- Junction(140)에 Reverse Bias가 인가된 채로 동작하므로 기판 표면(Si Surface)에 전기장(EF)이 발생할 수 있다. 이러한 전기장 내부에서 Contact 형성 공정 중에 발 생하는 결정결함은 리키지소스가 된다.
또한, N+ 연결영역(148)을 P0/N-/P- Junction(140) 표면에 형성시킬 경우 N+/P0 Junction(148/145)에 의한 E-Field가 추가되므로 이 역시 Leakage Source가 될 수 있다.
따라서, 제3 실시예는 P0 층으로 도핑(Doping)되지 않고 N+ 연결영역(148)으로 이루어진 Active 영역에 제1 컨택플러그(151a)를 형성하고, 이를 N- Junction(143)과 연결시키는 Layout을 제시한다.
제3 실시예에 의하면 Si 표면의 E-Field가 발생하지 않게 되고 이는 3차원 집적(3-D Integrated) CIS의 암전류(Dark Current) 감소에 기여할 수 있다.
본 발명은 기재된 실시예 및 도면에 의해 한정되는 것이 아니고, 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.
도 1은 제1 실시예에 따른 이미지센서의 단면도.
도 2 내지 도 8은 제1 실시예에 따른 이미지센서의 제조방법의 공정단면도.
도 9 내지 도 10은 제1 실시예에 따른 이미지센서의 회로도.
도 11은 제3 실시예에 따른 이미지센서의 단면도.

Claims (18)

  1. 소자분리막을 형성하여 액티브영역이 정의된 제1 기판;
    상기 제1 기판의 상기 액티브 영역에 형성된 리드아웃 회로(Readout Circuitry);
    상기 리드아웃 회로와 전기적으로 연결되어 상기 제1 기판에 형성된 전기접합영역;
    상기 리드아웃 회로와 전기적으로 연결되어 상기 제1 기판에 형성된 배선;
    상기 전기접합영역과 상기 배선 사이에 형성된 제1 도전형 연결영역;
    상기 배선 상에 형성된 절연층;
    상기 절연층 상에 형성된 전극; 및
    상기 전극 상에 형성된 이미지감지부(Image Sensing Device);를 포함하며,
    상기 전기접합영역은
    상기 제1 기판에 형성된 제1 도전형 이온주입영역; 및
    상기 제1 도전형 이온주입영역 상에 형성된 제2 도전형 이온주입영역;을 포함하는 것을 특징으로 하는 이미지센서.
  2. 제1 항에 있어서,
    상기 제1 기판의 리드아웃 회로에서 트랜지스터의 높이는
    상기 배선과 상기 전극 사이의 간격의 5배 내지 15배인 것을 특징으로 하는 이미지센서.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1 항에 있어서,
    상기 제1 도전형 연결영역은
    상기 전기접합영역 상부에 상기 배선과 전기적으로 연결되어 형성된 제1 도전형 연결영역인 것을 특징으로 하는 이미지센서.
  7. 제1 항에 있어서,
    상기 제1 도전형 연결영역은
    상기 전기접합영역 일측에 상기 배선과 전기적으로 연결되어 형성된 제1 도전형 연결영역인 것을 특징으로 하는 이미지센서.
  8. 제1 항에 있어서,
    상기 리드아웃회로는 트랜지스터를 포함하며,
    상기 트랜지스터 양측의 소스 및 드레인의 전압차(Potential Difference)가 있는 것을 특징으로 하는 이미지센서.
  9. 제8 항에 있어서,
    상기 트랜지스터는 트랜스퍼 트랜지스터이며,
    상기 트랜지스터 소스의 이온주입농도가 플로팅디퓨젼 영역의 이온주입농도 보다 낮은 것을 특징으로 하는 이미지센서.
  10. 제1 항에 있어서,
    상기 전기접합영역은
    PN 졍션(junction)인 것을 특징으로 하는 이미지센서.
  11. 제1 기판에 소자분리막을 형성하여 액티브영역을 정의하는 단계;
    상기 제1 기판의 상기 액티브 영역에 리드아웃 회로(Readout Circuitry)를 형성하는 단계;
    상기 리드아웃 회로와 전기적으로 연결되도록 상기 제1 기판에 전기접합영역을 형성하는 단계;
    상기 전기접합영역 상에 배선을 형성하는 단계;
    제2 기판에 이미지감지부(Image Sensing Device)를 형성하는 단계;
    상기 이미지감지부 상에 전극과 절연층을 순차적으로 형성하는 단계; 및
    상기 절연층이 상기 제1 기판과 접하도록 상기 제1 기판과 제2 기판을 본딩하는 단계;를 포함하며,
    상기 제1 기판과 제2 기판을 본딩하는 단계는
    상기 배선과 상기 이미지감지부가 접하지 않도록 상기 절연층과 상기 전극을 개재하여 본딩하며,
    상기 전기접합영역을 형성하는 단계는, 상기 제1 기판에 제1 도전형 이온주입영역을 형성하는 단계; 및 상기 제1 도전형 이온주입영역 상에 제2 도전형 이온주입영역을 형성하는 단계;를 포함하는 것을 특징으로 하는 이미지센서의 제조방법.
  12. 삭제
  13. 제1 기판에 소자분리막을 형성하여 액티브영역을 정의하는 단계;
    상기 제1 기판의 상기 액티브 영역에 리드아웃 회로(Readout Circuitry)를 형성하는 단계;
    상기 리드아웃 회로와 전기적으로 연결되도록 상기 제1 기판에 전기접합영역을 형성하는 단계;
    상기 전기접합영역 상에 제1 도전형 연결영역을 형성하는 단계;
    상기 제1 도전형 연결영역 상에 배선을 형성하는 단계;
    상기 배선 상에 절연층과 전극을 순차적으로 형성하는 단계;
    제2 기판에 이미지감지부(Image Sensing Device)를 형성하는 단계; 및
    상기 전극이 상기 이미지감지부와 접하도록 상기 제1 기판과 제2 기판을 본딩하는 단계;를 포함하며,
    상기 전기접합영역을 형성하는 단계는, 상기 제1 기판에 제1 도전형 이온주입영역을 형성하는 단계; 및 상기 제1 도전형 이온주입영역 상에 제2 도전형 이온주입영역을 형성하는 단계;를 포함하는 것을 특징으로 하는 이미지센서의 제조방법.
  14. 삭제
  15. 제1 기판에 소자분리막을 형성하여 액티브영역을 정의하는 단계;
    상기 제1 기판의 상기 액티브 영역에 리드아웃 회로(Readout Circuitry)를 형성하는 단계;
    상기 리드아웃 회로와 전기적으로 연결되도록 상기 제1 기판에 전기접합영역을 형성하는 단계;
    상기 전기접합영역 상에 제1 도전형 연결영역을 형성하는 단계;
    상기 제1 도전형 연결영역 상에 배선을 형성하는 단계;
    제2 기판에 이미지감지부(Image Sensing Device)를 형성하는 단계;
    상기 이미지감지부 상에 전극과 절연층을 순차적으로 형성하는 단계; 및
    상기 절연층이 상기 제1 기판과 접하도록 상기 제1 기판과 제2 기판을 본딩하는 단계;를 포함하는 것을 특징으로 하는 이미지센서의 제조방법.
  16. 삭제
  17. 제13항 및 15항 중 어느 하나의 항에 있어서,
    상기 제1 도전형 연결영역은
    상기 전기접합영역 상부에 상기 배선과 전기적으로 연결되어 형성되는 것을 특징으로 하는 이미지센서의 제조방법.
  18. 제13항 및 15항 중 어느 하나의 항에 있어서,
    상기 제1 도전형 연결영역은
    상기 전기접합영역 일측에 상기 배선과 전기적으로 연결되어 형성되는 것을 특징으로 하는 이미지센서의 제조방법.
KR1020080100576A 2008-10-14 2008-10-14 이미지센서 및 그 제조방법 KR101135791B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080100576A KR101135791B1 (ko) 2008-10-14 2008-10-14 이미지센서 및 그 제조방법
US12/575,855 US20100091155A1 (en) 2008-10-14 2009-10-08 Image Sensor and Method for Manufacturing the Same
TW098134434A TW201015711A (en) 2008-10-14 2009-10-09 Image sensor and method for manufacturing the same
CN200910205814A CN101729804A (zh) 2008-10-14 2009-10-14 图像传感器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080100576A KR101135791B1 (ko) 2008-10-14 2008-10-14 이미지센서 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100041409A KR20100041409A (ko) 2010-04-22
KR101135791B1 true KR101135791B1 (ko) 2012-04-16

Family

ID=42098509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080100576A KR101135791B1 (ko) 2008-10-14 2008-10-14 이미지센서 및 그 제조방법

Country Status (4)

Country Link
US (1) US20100091155A1 (ko)
KR (1) KR101135791B1 (ko)
CN (1) CN101729804A (ko)
TW (1) TW201015711A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110277345B (zh) * 2019-05-15 2021-11-19 福建省福联集成电路有限公司 一种传感器的制造方法及传感器
CN110418088B (zh) * 2019-08-14 2021-11-16 Oppo广东移动通信有限公司 一种像素结构、图像传感器及终端

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660275B1 (ko) * 2004-12-29 2006-12-20 동부일렉트로닉스 주식회사 씨모스 이미지 센서 화소의 전달 트랜지스터 및 그 제조방법
KR100801447B1 (ko) * 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
KR100889365B1 (ko) * 2004-06-11 2009-03-19 이상윤 3차원 구조의 영상센서와 그 제작방법
KR20100036729A (ko) * 2008-09-30 2010-04-08 주식회사 동부하이텍 이미지센서 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252218B1 (en) * 1999-02-02 2001-06-26 Agilent Technologies, Inc Amorphous silicon active pixel sensor with rectangular readout layer in a hexagonal grid layout
JP5227511B2 (ja) * 2006-03-06 2013-07-03 富士フイルム株式会社 光電変換素子及び固体撮像素子
TWI306307B (en) * 2006-09-28 2009-02-11 Powerchip Semiconductor Corp Image sensor structure and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100889365B1 (ko) * 2004-06-11 2009-03-19 이상윤 3차원 구조의 영상센서와 그 제작방법
KR100660275B1 (ko) * 2004-12-29 2006-12-20 동부일렉트로닉스 주식회사 씨모스 이미지 센서 화소의 전달 트랜지스터 및 그 제조방법
KR100801447B1 (ko) * 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
KR20100036729A (ko) * 2008-09-30 2010-04-08 주식회사 동부하이텍 이미지센서 및 그 제조방법

Also Published As

Publication number Publication date
KR20100041409A (ko) 2010-04-22
TW201015711A (en) 2010-04-16
US20100091155A1 (en) 2010-04-15
CN101729804A (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
KR100997343B1 (ko) 이미지센서 및 그 제조방법
KR100922924B1 (ko) 이미지센서 및 그 제조방법
KR101024770B1 (ko) 이미지센서 및 그 제조방법
KR100898473B1 (ko) 이미지센서
KR101024815B1 (ko) 이미지센서 및 그 제조방법
KR101033353B1 (ko) 이미지센서 및 그 제조방법
KR101046798B1 (ko) 이미지센서 및 그 제조방법
KR100997328B1 (ko) 이미지센서 및 그 제조방법
KR101135791B1 (ko) 이미지센서 및 그 제조방법
KR101053773B1 (ko) 이미지센서 및 그 제조방법
KR100922922B1 (ko) 이미지센서 및 그 제조방법
KR101124857B1 (ko) 이미지센서 및 그 제조방법
KR101087842B1 (ko) 이미지센서 및 그 제조방법
KR101053709B1 (ko) 이미지 센서 및 그 제조 방법
KR101024774B1 (ko) 이미지센서의 제조방법
KR101045716B1 (ko) 이미지센서 및 그 제조방법
KR20100036716A (ko) 이미지센서 및 그 제조방법
KR101063728B1 (ko) 이미지센서 및 그 제조방법
KR101002104B1 (ko) 이미지센서 및 그 제조방법
KR100882987B1 (ko) 이미지센서 및 그 제조방법
KR101163817B1 (ko) 이미지 센서 및 그 제조 방법
KR101038886B1 (ko) 이미지센서 및 그 제조방법
KR100898472B1 (ko) 이미지센서의 제조방법
KR101016505B1 (ko) 이미지센서 및 그 제조방법
KR100997332B1 (ko) 이미지센서 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E90F Notification of reason for final refusal
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee