KR101024774B1 - 이미지센서의 제조방법 - Google Patents
이미지센서의 제조방법 Download PDFInfo
- Publication number
- KR101024774B1 KR101024774B1 KR1020080096071A KR20080096071A KR101024774B1 KR 101024774 B1 KR101024774 B1 KR 101024774B1 KR 1020080096071 A KR1020080096071 A KR 1020080096071A KR 20080096071 A KR20080096071 A KR 20080096071A KR 101024774 B1 KR101024774 B1 KR 101024774B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- insulating layer
- region
- conductive
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 49
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000035945 sensitivity Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14607—Geometry of the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Nanotechnology (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
실시예에 따른 이미지센서의 제조방법은 제1 기판에 리드아웃 회로(Readout Circuitry)를 형성하는 단계; 상기 제1 기판상에 배선을 형성하는 단계; 상기 배선 상에 이미지감지부(Image Sensing Device)를 형성하는 단계; 상기 이미지감지부를 관통하여 상기 배선과 연결되는 컨택플러그를 형성하는 단계; 상기 컨택플러그 상에 제1 절연층을 형성하는 단계; 상기 제1 절연층을 일부 식각하는 단계; 및 상기 잔존하는 제1 절연층 상에 제2 절연층을 형성하는 단계;를 포함하는 것을 특징으로 한다.
이미지센서, 포토다이오드, 리드아웃 회로
Description
실시예는 이미지센서에 관한 것이다.
이미지센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체소자로서, 전하결합소자(Charge Coupled Device: CCD) 이미지센서와 씨모스 이미지센서(CMOS Image Sensor: CIS)로 구분된다.
종래의 기술에서는 기판에 포토다이오드(Photodiode)를 이온주입 방식으로 형성시킨다. 그런데, 칩사이즈(Chip Size) 증가 없이 픽셀(Pixel) 수 증가를 위한 목적으로 포토다이오드의 사이즈가 점점 감소함에 따라 수광부 면적 축소로 이미지 특성(Image Quality)이 감소하는 경향을 보이고 있다.
또한, 수광부 면적 축소만큼의 적층높이(Stack Height)의 감소가 이루어지지 못하여 에어리 디스크(Airy Disk)라 불리는 빛의 회절현상으로 수광부에 입사되는 포톤(Photon)의 수 역시 감소하는 경향을 보이고 있다.
이를 극복하기 위한 대안 중 하나로 포토다이오드를 비정질 실리콘(amorphous Si)으로 증착하거나, 웨이퍼 대 웨이퍼 본딩(Wafer-to-Wafer Bonding) 등의 방법으로 리드아웃 서킷(Readout Circuitry)은 실리콘 기판(Si Substrate)에 형성시키고, 포토다이오드는 리드아웃 서킷 상부에 형성시키는 시도(이하 "3차원 이미지센서"라고 칭함)가 이루어지고 있다.
한편, 종래기술에 의하면 포토다이오드 영역이 칩(chip)의 맨 상부에 있기 때문에 이 포토다이오드에서 빛을 전기적 신호로 바꾸어 주고 트랜지스터가 동작하도록 통로를 만들어 주어야 한다. 종래기술에서는 포토다이오드와 리드아웃 서킷을 연결하기 위해 딥 비아(deep via)를 형성하는 경우가 있는데, 딥 비아를 형성하는 경우 종횡비( aspect ratio)가 매우 커서 딥 비아 내에 보이드(void)가 발생하는 문제가 있다. 결국, 종래기술에 의하면 포토다이오드와 배선 간의 전기적인 접촉 불량이 자주 발생하며, 이들을 연결하는 딥 비아 컨택의 제조공정에서 숏트가 발생하거나 보이드가 발생하는 문제가 있다.
또한, 종래기술에 의하면 트랜스퍼트랜지스터 양단의 소스 및 드레인 모두 고농도 N형으로 도핑(Doping)되어 있으므로 전하공유(Charge Sharing)현상이 발생하게 되는 문제가 있다. 전하공유(Charge Sharing)현상이 발생하면 출력이미지의 감도를 낮추게 되며, 이미지 오류를 발생시킬 수도 있다.
또한, 종래기술에 의하면 포토다이오드와 리드아웃 서킷 사이에 포토차지(Photo Charge)가 원활히 이동하지 못해 암전류가 발생하거나, 새츄레이션(Saturation) 및 감도의 하락이 발생하고 있다.
실시예는 필팩터를 높이면서 이미지감지부과 배선간의 전기적인 접촉력을 높이면서, 숏트나 보이드가 발생하지 않는 이미지센서의 제조방법을 제공하고자 한다.
또한, 실시예는 필팩터를 높이면서 전하공유(Charge Sharing)현상이 발생하지 않을 수 있는 이미지센서의 제조방법을 제공하고자 한다.
또한, 실시예는 포토다이오드와 리드아웃서킷 사이에 포토차지(Photo Charge)의 원활한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 및 감도의 하락을 방지할 수 있는 이미지센서의 제조방법을 제공하고자 한다.
실시예에 따른 이미지센서의 제조방법은 제1 기판에 리드아웃 회로(Readout Circuitry)를 형성하는 단계; 상기 제1 기판상에 배선을 형성하는 단계; 상기 배선 상에 이미지감지부(Image Sensing Device)를 형성하는 단계; 상기 이미지감지부를 관통하여 상기 배선과 연결되는 컨택플러그를 형성하는 단계; 상기 컨택플러그 상에 제1 절연층을 형성하는 단계; 상기 제1 절연층을 일부 식각하는 단계; 및 상기 잔존하는 제1 절연층 상에 제2 절연층을 형성하는 단계;를 포함하는 것을 특징으로 한다.
실시예에 따른 이미지센서의 제조방법에 의하면 이미지감지부과 배선을 연결하는 컨택플러그 형성시 컨택플러그 상에 절연층을 형성 후 등방성 식각에 의해 식각후 다시 절연층을 형성함으로써 보이드(void)를 방지할 수 있는 효과가 있다.
또한, 실시예에 의하면 트랜스퍼 트랜지스터(Tx) 양단의 소스/드레인 간에 전압차(Potential Difference)가 있도록 소자 설계하여 포토차지(Photo Charge)의 완전한 덤핑(Fully Dumping)이 가능해질 수 있다.
또한, 실시예에 의하면 포토다이오드와 리드아웃서킷 사이에 전하 연결영역을 형성하여 포토차지(Photo Charge)의 원할한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 및 감도의 하락을 방지할 수 있다.
이하, 실시예에 따른 이미지센서 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
(제1 실시예)
도 1 내지 도 6을 참조하여 제1 실시예에 따른 이미지센서의 제조방법을 설명한다.
도 1은 배선(150)이 형성된 제1 기판(100)에 대한 개략도이며, 도 2는 이에 대한 상세도이다. 이하, 도 2를 기준으로 설명한다.
우선, 도 2와 같이 배선(150)과 리드아웃 회로(Circuitry)(120)가 형성된 제1 기판(100)을 준비한다. 예를 들어, 제2 도전형 제1 기판(100)에 소자분리막(110)을 형성하여 액티브영역을 정의하고, 상기 액티브영역에 트랜지스터를 포함하는 리드아웃 회로(120)를 형성한다. 예를 들어, 리드아웃 회로(120)는 트랜스퍼트랜지스터(Tx)(121), 리셋트랜지스터(Rx)(123), 드라이브트랜지스터(Dx)(125), 실렉트랜지스터(Sx)(127)를 포함하여 형성할 수 있다. 이후, 플로팅디퓨젼영역(FD)(131), 상기 각 트랜지스터에 대한 소스/드레인영역(133, 135, 137)을 포함하는 이온주입영역(130)을 형성할 수 있다. 또한, 실시예에 의하면 노이즈 제거 회로(미도시)를 추가하여 감도를 향상시킬 수 있다.
상기 제1 기판(100)에 리드아웃 회로(120)를 형성하는 단계는 상기 제1 기판(100)에 전기접합영역(140)을 형성하는 단계 및 상기 전기접합영역(140) 상부에 상기 배선(150)과 연결되는 제1 도전형 연결영역(147)을 형성하는 단계를 포함할 수 있다.
예를 들어, 상기 전기접합영역(140)은 PN 졍션(junction)(140) 일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 전기접합영역(140)은 제2 도전형 웰(141) 또는 제2 도전형 에피층 상에 형성된 제1 도전형 이온주입층(143), 상기 제1 도전형 이온주입층(143) 상에 형성된 제2 도전형 이온주입층(145)을 포함할 수 있다. 예를 들어, 상기 PN 졍션(junction)(140)은 도 2와 같이 P0(145)/N-(143)/P-(141) Junction 일 수 있으나 이에 한정되는 것은 아니다. 상기 제1 기판(100)은 제2 도전형으로 도전되어 있을 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면 트랜스퍼 트랜지스터(Tx) 양단의 소스/드레인 간에 전압차(Potential Difference)가 있도록 소자 설계하여 포토차지(Photo Charge)의 완전한 덤핑(Fully Dumping)이 가능해질 수 있다. 이에 따라, 포토다이오드에서 발생한 포토차지(Photo Charge)가 플로팅디퓨젼 영역으로 덤핑됨에 따라 출력이미지 감도를 높일 수 있다.
즉, 실시예는 도 2와 같이 리드아웃 회로(120)가 형성된 제1 기판(100)에 전기접합영역(140)을 형성시킴으로써 트랜스퍼 트랜지스터(Tx)(121) 양단의 소스/드레인 간에 전압차가 있도록 하여 포토차지의 완전한 덤핑이 가능해질 수 있다.
이하, 실시예의 포토차지의 덤핑구조에 대해서 구체적으로 설명한다.
실시예에서 N+ 졍션인 플로팅디퓨젼(FD)(131) 노드(Node)와 달리, 전기접합영역(140)인 P/N/P 졍션(140)은 인가전압이 모두 전달되지 않고 일정 전압에서 핀치오프(Pinch-off) 된다. 이 전압을 피닝볼티지(Pinning Voltage)이라 부르며 피닝볼티지(Pinning Voltage)는 P0(145) 및 N-(143) 도핑(Doping) 농도에 의존한다.
구체적으로, 포토다이오드(210)에서 생성된 전자는 PNP 졍션(140)으로 이동하게 되며 트랜스퍼 트랜지스터(Tx)(121) 온(On)시, FD(131) 노드로 전달되어 전압으로 변환된다.
P0/N-/P- 졍션(140)의 최대 전압값은 피닝볼티지가 되고 FD(131) Node 최대 전압값은 Vdd-Rx Vth이 되므로, Tx(131) 양단간 전위차로 인해 차지쉐어링(Charge Sharing) 없이 칩(Chip) 상부의 포토다이오드(210)에서 발생한 전자가 FD(131) Node로 완전히 덤핑(Dumping) 될 수 있다.
즉, 실시예에서 제1 기판(100)인 실리콘 서브(Si-Sub)에 N+/P-well Junction이 아닌 P0/N-/P-well Junction을 형성시킨 이유는 4-Tr APS Reset 동작시 P0/N-/P-well Junction에서 N-(143)에 + 전압이 인가되고 P0(145) 및 P-well(141)에는 Ground 전압이 인가되므로 일정전압 이상에서는 P0/N-/P-well Double Junction이 BJT 구조에서와 같이 Pinch-Off가 발생하게 된다. 이를 Pinning Voltage라고 부른다. 따라서 Tx(121) 양단의 Source/Drain에 전압차가 발생하게 되어 Tx On/Off 동작 시 포토차지가 N-well에서 Tx를 통해 FD로 완전히 덤핑되어 Charge Sharing 현상을 방지할 수 있다.
따라서 종래기술과 같이 단순히 포토다이오드가 N+ Junction으로 연결된 경우와 달리, 실시예에 의하면 새츄레이션(Saturation) 저하 및 감도 하락 등의 문제를 피할 수 있다.
다음으로, 실시예에 의하면 포토다이오드와 리드아웃서킷 사이에 제1 도전형 연결영역(147)을 형성하여 포토차지(Photo Charge)의 원할한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 저하 및 감도의 하락을 방지할 수 있다.
이를 위해, 제1 실시예는 P0/N-/P- 졍션(140)의 표면에 오미컨택(Ohmic Contact)을 위한 제1 도전형 연결영역(147)으로서 n+ 도핑영역을 형성할 수 있다. 상기 N+ 영역(147)은 상기 P0(145)를 관통하여 N-(143)에 접촉하도록 형성할 수 있다.
한편, 이러한 제1 도전형 연결영역(147)이 리키지 소스(Leakage Source)가 되는 것을 최소화하기 위해 제1 도전형 연결영역(147)의 폭을 최소화할 수 있다. 이를 위해, 실시예는 제1 메탈컨택(151a) 에치(Etch) 후 플러그 임플란트(Plug Implant)를 진행할 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 다른 예로 이온주입패턴(미도시)을 형성하고 이를 이온주입마스크로 하여 제1 도전형 연결영역(147)을 형성할 수도 있다.
즉, 제1 실시예와 같이 컨택(Contact) 형성 부에만 국부적으로 N+ Doping을 한 이유는 다크시그널(Dark Signal)을 최소화하면서 오믹컨택(Ohmic Contact) 형성을 원활히 해 주기 위함이다. 종래기술과 같이, Tx Source 부 전체를 N+ Doping 할 경우 기판표면 댕글링본드(Si Surface Dangling Bond)에 의해 Dark Signal이 증가할 수 있다.
그 다음으로, 상기 제1 기판(100) 상에 층간절연층(160)을 형성하고, 배선(150)을 형성할 수 있다. 상기 배선(150)은 제1 메탈컨택(151a), 제1 메탈(151), 제2 메탈(152), 제3 메탈(153)을 포함할 수 있으나 이에 한정되는 것은 아니다.
다음으로, 도 3과 같이 상기 배선(150) 상에 이미지감지부(Image Sensing Device)(210)를 형성한다. 실시예에서 상기 이미지감지부(210)는 포토다이오드일 수 있으나 이에 한정되는 것이 아니고 포토게이트, 포토다이오드와 포토게이트의 결합형태 등이 될 수 있다. 한편, 실시예는 포토다이오드가 결정형 반도체층에 형성된 예를 들고 있으나 이에 한정되는 것이 아니며 비정질 반도체층에 형성된 것을 포함한다.
상기 이미지감지부(210)는 결정형 반도체층(미도시)에 순차적으로 형성된 고 농도 제1 도전형 전도층(212), 제1 도전형 전도층(214), 제2 도전형 전도층(216)을 포함할 수 있다. 상기 결정형 반도체층의 이미지감지부(210)와 상기 배선(150)이 대응하도록 본딩 후 상기 이미지감지부(210)을 남기고 결정형 반도체층은 제거될 수 있다.
이후, 상기 이미지감지부(210)를 관통하여 상기 배선(150)과 연결되는 컨택플러그(220)를 형성할 수 있다. 예를 들어, 상기 이미지감지부(210)을 관통하는 비아홀을 형성한 후 상기 비아홀을 금속, 예를 들어 텅스텐을 이용하여 상기 비아홀을 메운다. 이때, 상기 비아홀 형성공정 전에 제1 산화막(230), 제1 질화막(240) 등을 이미지감지부(210) 상에 형성할 수 있다. 상기 제1 질화막(240)은 이후 진행되는 제1 절연층(252)에 대한 식각 방지층이 될 수 있다.
이후, 상기 금속에 대해 에치백 공정 등에 의해 일부 제거함으로써 컨택플러그(220)를 형성할 수 있다. 상기 컨택플러그(220)는 고농도 제1 도전형 전도층(212), 제1 도전형 전도층(214)와 접촉할 수 있으며, 제2 도전형 전도층(216)과는 접촉되지 않음으로써 숏트를 방지할 수 있다.
다음으로, 도 4와 같이 상기 컨택플러그(220) 상에 제1 절연층(252)을 형성한다. 예를 들어, 상기 컨택플러그(220) 상의 비아홀을 메우는 제2 산화막을 형성할 수 있으나 이에 한정되지는 않는다.
다음으로, 도 5와 같이 상기 제1 절연층(252)을 일부 식각한다. 예를 들어, 상기 제1 절연층(252)을 일부 식각하는 단계는 습식식각으로 상기 제1 절연층(252)을 일부 제거하여 비아홀 상의 오버행(Over Hang)을 제거할 수 있다.
실시예에 의하면 이미지감지부과 배선을 연결하는 컨택플러그 형성시 컨택플러그 상에 절연층을 형성 후 등방성 식각에 의해 오버행(Over Hang)을 제거한 후 다시 절연층을 형성함으로써 보이드(void)를 방지할 수 있는 효과가 있다.
예를 들어, 상기 제1 절연층(252)을 일부 식각하는 단계는 HF 등을 이용한 등방성식각에 상기 제1 절연층(252)을 일부 제거하여 비아홀 상의 오버행(Over Hang)을 제거할 수 있다. 이후, 상기 제1 질화막(240)을 식각 방지막으로 하여 CMP 공정을 통해 평탄화시킬 수 있다.
다음으로, 도 6과 같이 상기 잔존하는 제1 절연층(252a) 상에 제2 절연층(254)을 형성한다.
예를 들어, 제3 산화막을 제2 절연층(254)으로 하여 상기 잔존하는 제1 절연층(252a) 상에 형성하여, 절연층(250) 형성공정을 완료할 수 있다.
실시예에 의하면 이미지감지부과 배선을 연결하는 컨택플러그 형성시 컨택플러그 상에 절연층을 형성 후 등방성 식각에 의해 오버행(Over Hang)을 제거한 후 다시 절연층을 형성함으로써 보이드(void)를 방지할 수 있는 효과가 있다.
이후, 상기 이미지감지부(210)를 픽셀별로 분리하는 식각공정을 진행하여 픽셀간 절연층(미도시)으로 픽셀간 식각된 부분을 채워 픽셀별로 분리할 수 있다. 다음으로, 그라운드 공정(미도시), 컬러필터(미도시), 마이크로렌즈(미도시) 등의 공정을 진행할 수 있다.
(제2 실시예)
도 7은 제2 실시예에 따른 이미지센서의 단면도로서, 리드아웃 회로(120), 전기접합영역(140) 및 배선(150)이 형성된 제1 기판에 대한 상세도이다.
제2 실시예는 상기 제1 실시예의 기술적인 특징을 채용할 수 있다.
한편, 제2 실시예는 제1 실시예와 달리 전기접합영역(140)의 일측에 제1 도전형 연결영역(148)이 형성된 예이다.
실시예에 의하면 P0/N-/P- Junction(140)에 Ohmic Contact을 위한 N+ 연결영역(148)을 형성할 수 있는데, 이때 N+ 연결영역(148) 및 M1C Contact(151a) 형성공정에서 리키지소스(Leakage Source)가 발생할 수 있다. 왜냐하면, P0/N-/P- Junction(140)에 Reverse Bias가 인가된 채로 동작하므로 기판 표면(Si Surface)에 전기장(EF)이 발생할 수 있다. 이러한 전기장 내부에서 Contact 형성 공정 중에 발생하는 결정결함은 리키지소스가 된다.
또한, N+ 연결영역(148)을 P0/N-/P- Junction(140) 표면에 형성시킬 경우 N+/P0 Junction(148/145)에 의한 E-Field가 추가되므로 이 역시 Leakage Source가 될 수 있다.
따라서, 제2 실시예는 P0 층으로 도핑(Doping)되지 않고 N+ 연결영역(148)으로 이루어진 Active 영역에 제1 컨택플러그(151a)를 형성하고, 이를 N- Junction(143)과 연결시키는 Layout을 제시한다.
제2 실시예에 의하면 Si 표면의 E-Field가 발생하지 않게 되고 이는 3차원 집적(3-D Integrated) CIS의 암전류(Dark Current) 감소에 기여할 수 있다.
본 발명은 기재된 실시예 및 도면에 의해 한정되는 것이 아니고, 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.
도 1 내지 도 6은 제1 실시예에 따른 이미지센서의 제조방법의 공정단면도.
도 7은 제2 실시예에 따른 이미지센서의 단면도.
Claims (11)
- 제1 기판에 리드아웃 회로(Readout Circuitry)를 형성하는 단계;상기 제1 기판상에 배선을 형성하는 단계;상기 배선 상에 이미지감지부(Image Sensing Device)를 형성하는 단계;상기 이미지감지부를 관통하여 상기 배선과 연결되는 컨택플러그를 형성하는 단계;상기 컨택플러그 상에 제1 절연층을 형성하는 단계;상기 제1 절연층을 일부 식각하는 단계; 및상기 잔존하는 제1 절연층 상에 제2 절연층을 형성하는 단계;를 포함하는 것을 특징으로 하는 이미지센서의 제조방법.
- 제1 항에 있어서,상기 이미지감지부는 제1 도전형 전도층, 및 상기 제1 도전형 전도층 상에 형성된 제2 도전형 전도층을 포함하고,상기 컨택플러그는 상기 이미지감지부의 제1 도전형 전도층과 상기 배선을 연결하는 것을 특징으로 하는 이미지센서의 제조방법.
- 제1 항에 있어서,상기 제1 절연층을 일부 식각하는 단계는,습식식각에 상기 제1 절연층을 일부 제거하는 것을 특징으로 하는 이미지센 서의 제조방법.
- 제1 항에 있어서,상기 제1 절연층을 일부 식각하는 단계는,등방성식각에 상기 제1 절연층을 일부 제거하는 것을 특징으로 하는 이미지센서의 제조방법.
- 제1 항에 있어서,상기 제1 기판에 상기 리드아웃 회로와 전기적으로 연결되는 전기접합영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지센서의 제조방법.
- 제5 항에 있어서,상기 전기접합영역을 형성하는 단계는상기 제1 기판에 제1 도전형 이온주입영역을 형성하는 단계; 및상기 제1 도전형 이온주입영역 상에 제2 도전형 이온주입영역을 형성하는 단계;를 포함하는 것을 특징으로 하는 이미지센서의 제조방법.
- 제5 항에 있어서,상기 리드아웃회로는 트랜지스터를 포함하며,상기 트랜지스터 양측의 소스 및 드레인의 전압차(Potential Difference)가 있는 것을 특징으로 하는 이미지센서의 제조방법.
- 제5 항에 있어서,상기 전기접합영역은PN 졍션(junction)인 것을 특징으로 하는 이미지센서의 제조방법.
- 제5 항에 있어서,상기 전기접합영역과 상기 배선 사이에 제1 도전형 연결영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지센서의 제조방법.
- 제9 항에 있어서,상기 제1 도전형 연결영역은상기 전기접합영역 상부에 상기 배선과 전기적으로 연결되어 형성하는 것을 특징으로 하는 이미지센서의 제조방법.
- 제9 항에 있어서,상기 제1 도전형 연결영역은상기 전기접합영역 일측에 상기 배선과 전기적으로 연결되어 형성하는 것을 특징으로 하는 이미지센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080096071A KR101024774B1 (ko) | 2008-09-30 | 2008-09-30 | 이미지센서의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080096071A KR101024774B1 (ko) | 2008-09-30 | 2008-09-30 | 이미지센서의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100036714A KR20100036714A (ko) | 2010-04-08 |
| KR101024774B1 true KR101024774B1 (ko) | 2011-03-24 |
Family
ID=42214183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080096071A KR101024774B1 (ko) | 2008-09-30 | 2008-09-30 | 이미지센서의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101024774B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101334219B1 (ko) * | 2013-08-22 | 2013-11-29 | (주)실리콘화일 | 3차원 적층구조의 이미지센서 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050117674A (ko) * | 2004-06-11 | 2005-12-15 | 이상윤 | 3차원 구조의 영상센서와 그 제작방법 |
| KR100831981B1 (ko) | 2006-03-14 | 2008-05-26 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택플러그 제조 방법 |
| KR20080071345A (ko) * | 2007-01-30 | 2008-08-04 | 삼성전자주식회사 | 식각정지막을 갖는 반도체소자 및 그 제조방법. |
-
2008
- 2008-09-30 KR KR1020080096071A patent/KR101024774B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050117674A (ko) * | 2004-06-11 | 2005-12-15 | 이상윤 | 3차원 구조의 영상센서와 그 제작방법 |
| KR100831981B1 (ko) | 2006-03-14 | 2008-05-26 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택플러그 제조 방법 |
| KR20080071345A (ko) * | 2007-01-30 | 2008-08-04 | 삼성전자주식회사 | 식각정지막을 갖는 반도체소자 및 그 제조방법. |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100036714A (ko) | 2010-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100997343B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101024770B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100922924B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101046798B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101024815B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101033353B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100997328B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101002158B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101087933B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101033347B1 (ko) | 이미지센서의 제조방법 | |
| KR101087842B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101124857B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100898471B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101135791B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101024774B1 (ko) | 이미지센서의 제조방법 | |
| KR101053773B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR20100069940A (ko) | 이미지센서 및 그 제조방법 | |
| KR101045716B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR20100077564A (ko) | 이미지센서 및 그 제조방법 | |
| KR101163817B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR101016505B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100882987B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101063728B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100882980B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100898472B1 (ko) | 이미지센서의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |