KR101002158B1 - 이미지센서 및 그 제조방법 - Google Patents
이미지센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR101002158B1 KR101002158B1 KR1020080074169A KR20080074169A KR101002158B1 KR 101002158 B1 KR101002158 B1 KR 101002158B1 KR 1020080074169 A KR1020080074169 A KR 1020080074169A KR 20080074169 A KR20080074169 A KR 20080074169A KR 101002158 B1 KR101002158 B1 KR 101002158B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal contact
- layer
- doped layer
- forming
- via hole
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000010410 layer Substances 0.000 claims abstract description 142
- 229910052751 metal Inorganic materials 0.000 claims abstract description 119
- 239000002184 metal Substances 0.000 claims abstract description 119
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000011229 interlayer Substances 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 230000000149 penetrating effect Effects 0.000 claims abstract description 6
- 230000004888 barrier function Effects 0.000 claims description 54
- 238000005530 etching Methods 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims 3
- 238000009413 insulation Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 230000035945 sensitivity Effects 0.000 description 7
- 239000012535 impurity Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
실시예에 따른 이미지 센서는, 리드아웃 회로를 포함하는 반도체 기판; 상기 리드아웃 회로와 연결되도록 상기 반도체 기판 상에 형성된 배선 및 층간절연층; 상기 층간절연층 상에 형성되고 제1 도핑층 및 제2 도핑층이 적층된 이미지 감지부; 상기 이미지 감지부를 관통하여 상기 배선을 노출시키는 제1 비아홀; 상기 배선과 상기 제1 도핑층이 전기적으로 연결되도록 상기 제1 비아홀 내부에 형성된 제4 메탈컨택; 및 상기 제4 메탈컨택 상에 형성되어 상기 제4 메탈컨택과는 전기적으로 절연되고 상기 제2 도핑층과는 전기적으로 연결되도록 형성된 제5 메탈컨택을 포함한다.
3차원 이미지센서, 포토다이오드, 배선
Description
실시예는 이미지센서에 관한 것이다.
이미지센서는 광학적 영상(Optical Image)을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(charge coupled device:CCD) 이미지센서와 씨모스(Complementary Metal Oxide Silicon:CMOS) 이미지센서(CIS)로 구분된다.
씨모스 이미지센서는 빛 신호를 받아서 전기신호로 바꾸어 주는 포토다이오드(Photo diode) 영역과 이 전기 신호를 처리하는 트랜지스터 영역이 수평으로 배치되는 구조이다.
상기와 같은 수평형 이미지센서는 포토다이오드 영역과 트랜지스터 영역이 반도체 기판에 수평으로 배치되어 제한된 면적 하에서 광감지 부분(이를 통상 "Fill Factor"라고 한다)을 확장시키는데에 한계가 있다.
이를 극복하기 위한 대안 중 하나로 포토다이오드를 비정질 실리콘(amorphous Si)으로 증착하거나, 웨이퍼 대 웨이퍼 본딩(Wafer-to-Wafer Bonding) 등의 방법으로 회로영역(Circuitry)은 실리콘 기판(Si Substrate)에 형성 시키고, 포토다이오드는 리드아웃 서킷 상부에 형성시키는 시도(이하 "3차원 이미지센서"라고 칭함)가 이루어지고 있다. 포토다이오드와 회로영역은 배선(Metal line)을 통해 연결된다.
하지만 웨이퍼 대 웨이퍼 본딩의 경우 웨이퍼의 본딩면이 균일하지 않으므로 본딩력이 저하될 수 있다. 이것은 상기 포토다이오드와 회로영역을 연결하기 위한 배선이 층간절연막 표면으로 노출되어 있기 때문에 상기 층간절연막이 불균일한 표면 프로파일을 가지므로 상기 층간절연막 상에 형성되는 포토다이오드와의 본딩력이 저하될 수 있다.
한편 도 14에 도시된 바와 같이, 3차원 이미지센서의 경우 상부의 포토다이오드에서 생성된 전자를 처리하기 위한 전극(M4C)과 그라운드 전극(M5)이 포토다이오드의 수광영역에 각각 형성됨으로써 상기 포토다이오드의 수광면적이 줄어들어 필팩터가 감소되는 문제가 있다.
한편, 종래기술에 의하면 트랜스퍼 트랜지스터 양단의 소스 및 드레인 모두 고농도 N형으로 도핑(Doping)되어 있으므로 도 15에 도시된 바와 같이 전하공유(Charge Sharing)현상이 발생하게 되는 문제가 있다. 전하공유(Charge Sharing)현상이 발생하면 출력이미지의 감도를 낮추게 되며, 이미지 오류를 발생시킬 수도 있다. 또한, 종래기술에 의하면 포토다이오드와 리드아웃 서킷 사이에 포토차지(Photo Charge)가 원활히 이동하지 못해 암전류가 발생하거나, 새츄레이션(Saturation) 및 감도의 하락이 발생하고 있다.
실시예에서는 리드아웃 회로와 포토다이오드의 수직형 집적을 채용하면서 포토다이오드의 필팩터를 향상시킬 수 있는 이미지센서 및 그 제조방법을 제공한다.
실시예에 따른 이미지 센서는, 리드아웃 회로를 포함하는 반도체 기판; 상기 리드아웃 회로와 연결되도록 상기 반도체 기판 상에 형성된 배선 및 층간절연층; 상기 층간절연층 상에 형성되고 제1 도핑층 및 제2 도핑층이 적층된 이미지 감지부; 상기 이미지 감지부를 관통하여 상기 배선을 노출시키는 제1 비아홀; 상기 배선과 상기 제1 도핑층이 전기적으로 연결되도록 상기 제1 비아홀 내부에 형성된 제4 메탈컨택; 및 상기 제4 메탈컨택 상에 형성되어 상기 제4 메탈컨택과는 전기적으로 절연되고 상기 제2 도핑층과는 전기적으로 연결되도록 형성된 제5 메탈컨택을 포함한다.
실시예에 따른 이미지센서의 제조방법은, 리드아웃 회로가 형성된 반도체 기판 상에 상기 리드아웃 회로와 연결되도록 배선 및 층간절연층을 형성하는 단계; 상기 층간절연층 상에 제1 도핑층 및 제2 도핑층이 적층된 이미지 감지부를 형성하는 단계; 상기 이미지 감지부를 관통하여 상기 배선을 노출시키는 제1 비아홀을 형성하는 단계; 상기 제2 도핑층은 가리고 상기 제1 도핑층은 부분적으로 노출되도록 상기 제1 비아홀의 측벽에 제1 배리어패턴을 형성하는 단계; 상기 배선과 상기 제1 도핑층이 전기적으로 연결되도록 상기 제1 비아홀 내부에 제4 메탈컨택을 형성하는 단계; 상기 제1 비아홀 내부의 상기 제4 메탈컨택 상에 제2 배리어패턴을 형성하는 단계; 및 상기 제2 도핑층과 전기적으로 연결되도록 상기 제2 배리어 패턴 상에 제5 메탈컨택을 형성하는 단계를 포함한다.
실시예에 따른 이미지센서 및 그 제조방법에 의하면, 리드아웃 회로와 이미지 감지부의 수직형집적을 이루어 필팩터를 향상시킬 수 있다.
또한, 이미지 감지부가 상기 리드아웃 회로가 형성된 기판과 본딩될 때 그 본딩면의 결합력이 물리적으로 향상되어 필링현상을 방지할 수 있다.
또한, 이미지 감지부의 신호출력을 위한 배선과 그라운드 전극용 배선이 동일선상에 형성되어 상기 이미지 감지부의 수광영역을 최대한 확보하여 필팩터, 센서티비티, 세츄레이션 특성을 향상시킬 수 있다.
실시예에 따른 이미지센서 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
실시예는 씨모스 이미지센서에 한정되는 것이 아니며, CCD 이미지센서 등 포토다이오드가 필요한 모든 이미지센서에 적용이 가능하다.
도 12는 실시예에 따른 이미지센서를 나타내는 단면도이다.
실시예에 따른 이미지센서는, 리드아웃 회로(120)를 포함하는 반도체 기판(100); 상기 리드아웃 회로(120)와 연결되도록 상기 반도체 기판(100) 상에 형성된 배선(150) 및 층간절연층(160);상기 층간절연층(160) 상에 형성되고 제1 도핑층(210) 및 제2 도핑층(220)이 적층된 이미지 감지부(200); 상기 이미지 감지부(200)를 관통하여 상기 배선(150)을 노출시키는 제1 비아홀(240); 상기 배선(150)과 상기 제1 도핑층(210)이 전기적으로 연결되도록 상기 제1 비아홀(240) 내부에 형성된 제4 메탈컨택(275); 및 상기 제4 메탈컨택(275) 상에 형성되어 상기 제4 메탈컨택(275)과는 전기적으로 절연되고 상기 제2 도핑층(220)과는 전기적으로 연결되도록 형성된 제5 메탈컨택(300)을 포함한다.
상기와 같이 제4 메탈컨택(275) 상에 상기 제5 메탈컨택(300)이 형성되어 있으므로 상기 제4 및 제5 메탈컨택(300)은 동일선 상에 형성되어 있다. 이에 따라, 상기 이미지 감지부(200)의 최소한의 위치에 배선이 형성됨으로써 이미지 감지부(200)의 필팩터를 향상시킬 수 있다.
상기 이미지 감지부(200)에는 픽셀분리부(310)가 형성되어 상기 이미지 감지부(200)를 단위픽셀별로 분리할 수 있다. 특히, 상기 픽셀분리부(310)는 상기 제4 메탈컨택(25) 및 제5 메탈컨택(300)과 인접하도록 형성되어 있으므로 상기 이미지 감지부(200)의 수광영역을 확보할 수 있다. 또한, 도 13에 도시된 바와 같이 상기 픽셀분리부(310)는 메쉬타입으로 형성되어 상기 이미지 감지부(200)를 단위픽셀 별로 분리할 수 있다.
상기 제5 메탈컨택(300) 상에는 제5 메탈라인(320)이 형성되어 상기 제5 메탈컨택(300)으로 전기신호를 전달할 수 있다.
상기 제5 메탈라인(320)은 상기 픽셀분리부(310)의 형성위치를 따라서 메쉬타입으로 형성되어 상기 이미지 감지부(200)는 수광영역을 확보할 수 있다.
상기 제1 비아홀(240)의 측벽에는 상기 제1 도핑층(210) 일부 영역은 노출시키고 상기 제1 도핑층(210)의 나머지 영역 및 제2 도핑층(220)은 가려지도록 제1 배리어패턴(260)이 형성되어 있다. 따라서, 상기 제1 비아홀(240) 내부에 형성된 제4 메탈컨택(275)은 상기 제2 도핑층(220)과 전기적으로 절연된 상태가 될 수 있다.
상기 제4 메탈컨택(275)과 상기 제5 메탈컨택(300) 사이에는 제2 배리어패턴(285)이 형성되어 상기 제4 메탈컨택(275)과 상기 제5 메탈컨택(300)은 전기적으로 분리된 상태가 될 수 있다.
상기 제2 배리어패턴(285) 상부에 해당하는 상기 제2 도핑층(220)에는 트랜치(290)가 형성되어 상기 제2 도핑층(220)을 노출시킬 수 있다. 따라서, 상기 제5 메탈컨택(300)은 상기 트랜치(290) 내부에 형성되어 상기 제2 도핑층(220)과 전기적으로 연결될 수 있다.
도 13의 도면부호 중 미설명 도면부호는 이하 제조방법에서 설명한다.
이하, 도 1 내지 도 13을 참조하여 실시예에 따른 이미지센서의 제조방법을 설명한다.
도 1을 참조하여, 리드아웃 회로(120)를 포함하는 반도체 기판(100) 상에 배선(150) 및 층간절연층(160)이 형성된다.
상기 반도체 기판(100)은 단결정 또는 다결정의 실리콘 기판이며, p형 불순물 또는 n형 불순물이 도핑된 기판일 수 있다. 상기 반도체 기판(100)에 소자분리막(110)이 형성되어 액티브 영역이 정의된다. 그리고 상기 액티브 영역에 단위화소 별로 트랜지스터를 포함하는 리드아웃 회로(120)가 형성된다.
상기 리드아웃 회로(120)는 트랜스퍼 트랜지스터(Tx)(121), 리셋 트랜지스터(Rx)(123), 드라이브 트랜지스터(Dx)(125), 셀렉 트랜지스터(Sx)(127)를 포함하여 형성할 수 있다. 이후, 플로팅디퓨젼영역(FD)(131), 상기 각 트랜지스터에 대한 소스/드레인영역(133, 135, 137)을 포함하는 이온주입영역(130)을 형성할 수 있다. 한편 상기 리드아웃 회로(120)은 3Tr, 4Tr 또는 5Tr 중 어느 하나일 수 있다.
상기 반도체 기판(100)에 리드아웃 회로(120)를 형성하는 단계는 상기 반도체 기판(100)에 전기접합영역(140)을 형성하는 단계 및 상기 전기접합영역(140) 상부에 상기 배선(150)과 연결되는 제1 도전형 연결영역(147)을 형성하는 단계를 포함할 수 있다.
예를 들어, 상기 전기접합영역(140)은 PN 졍션(junction)(140) 일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 전기접합영역(140)은 제2 도전형 웰(141) 또는 제2 도전형 에피층 상에 형성된 제1 도전형 이온주입층(143), 상기 제1 도전형 이온주입층(143) 상에 형성된 제2 도전형 이온주입층(145)을 포함할 수 있다. 예를 들어, 상기 PN 졍션(junction)(140)은 도 2와 같이 P0(145)/N-(143)/P-(141) Junction 일 수 있으나 이에 한정되는 것은 아니다. 또한, 상기 반도체 기판(100)은 제2 도전형으로 도전되어 있을 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면 트랜스퍼 트랜지스터(Tx) 양단의 소스/드레인 간에 전압차(Potential Difference)가 있도록 소자 설계하여 포토차지(Photo Charge)의 완전한 덤핑(Fully Dumping)이 가능해질 수 있다. 이에 따라, 포토다이오드에서 발생한 포토차지(Photo Charge)가 플로팅디퓨젼 영역으로 덤핑됨에 따라 출력이미지 감도를 높일 수 있다.
즉, 상기 리드아웃 회로(120)가 형성된 상기 반도체 기판(100)에 전기접합영역(140)을 형성시킴으로써 트랜스퍼 트랜지스터(Tx)(121) 양단의 소스/드레인 간에 전압차가 있도록 하여 포토차지의 완전한 덤핑이 가능해질 수 있다.
이하, 실시예의 포토차지의 덤핑구조에 대해서 도 1 및 도 2를 참조하여 구체적으로 설명한다.
실시예에서 N+ 졍션인 플로팅디퓨젼(FD)(131) 노드(Node)와 달리, 전기접합영역(140)인 P/N/P 졍션(140)은 인가전압이 모두 전달되지 않고 일정 전압에서 핀치오프(Pinch-off) 된다. 이 전압을 피닝볼티지(Pinning Voltage)이라 부르며 피닝볼티지(Pinning Voltage)는 P0(145) 및 N-(143) 도핑(Doping) 농도에 의존한다.
구체적으로, 포토다이오드(205)에서 생성된 전자는 PNP 졍션(140)으로 이동하게 되며 트랜스퍼 트랜지스터(Tx)(121) 온(On)시, FD(131) 노드로 전달되어 전압으로 변환된다.
P0/N-/P- 졍션(140)의 최대 전압값은 피닝볼티지가 되고 FD(131) Node 최대 전압값은 Vdd-Rx Vth이 되므로, 도 2에 도시된 바와 같이 Tx(131) 양단간 전위차로 인해 차지쉐어링(Charge Sharing) 없이 칩(Chip) 상부의 포토다이오드에서 발생한 전자가 FD(131) Node로 완전히 덤핑(Dumping) 될 수 있다.
즉, 실시예에서 반도체 기판(100)인 실리콘 서브(Si-Sub)에 N+/Pwell Junction이 아닌 P0/N-/Pwell Junction을 형성시킨 이유는 4-Tr APS Reset 동작시 P0/N-/Pwell Junction에서 N-(143)에 + 전압이 인가되고 P0(145) 및 Pwell(141)에는 Ground 전압이 인가되므로 일정전압 이상에서는 P0/N-/Pwell Double Junction이 BJT 구조에서와 같이 Pinch-Off가 발생하게 된다. 이를 Pinning Voltage라고 부른다. 따라서 Tx(121) 양단의 Source/Drain에 전압차가 발생하게 되어 Tx On/Off 동작 시 포토차지가 N-well에서 Tx를 통해 FD로 완전히 덤핑되어 Charge Sharing 현상을 방지할 수 있다.
따라서 일반적인 기술에서 단순히 포토다이오드가 N+ Junction으로 연결된 경우와 달리, 실시예에 의하면 새츄레이션(Saturation) 저하 및 감도 하락 등의 문제를 피할 수 있다.
다음으로, 실시예에 의하면 포토다이오드와 리드아웃 회로(120) 사이에 제1 도전형 연결영역(147)을 형성하여 포토차지(Photo Charge)의 원할한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 저하 및 감도의 하락을 방지할 수 있다.
이를 위해, 실시예는 P0/N-/P- 졍션(140)의 표면에 오믹컨택(Ohmic Contact) 을 위한 제1 도전형 연결영역(147)으로서 N+ 도핑영역을 형성할 수 있다. 상기 N+ 영역(147)은 상기 P0(145)를 관통하여 N-(143)에 접촉하도록 형성할 수 있다.
한편, 이러한 제1 도전형 연결영역(147)이 리키지 소스(Leakage Source)가 되는 것을 최소화하기 위해 제1 도전형 연결영역(147)의 폭을 최소화할 수 있다.
이를 위해, 실시예는 제2 메탈컨택(151a) 에치(Etch) 후 플러그 임플란트(Plug Implant)를 진행할 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 이온주입패턴(미도시)을 형성하고 이를 이온주입마스크로 하여 제1 도전형 연결영역(147)을 형성할 수도 있다.
즉, 실시예와 같이 컨택(Contact) 형성 부에만 국부적으로 N+ Doping을 한 이유는 다크시그널(Dark Signal)을 최소화하면서 오믹컨택(Ohmic Contact) 형성을 원활히 해 주기 위함이다. 종래기술과 같이, Tx Source 부 전체를 N+ Doping 할 경우 기판표면 댕글링본드(Si Surface Dangling Bond)에 의해 Dark Signal이 증가할 수 있다.
도 3은 리드아웃 회로에 대한 다른 구조를 도시한 것이다. 도 3에 도시된 바와 같이, 상기 전기접합영역(140)의 일측에 제1 도전형 연결영역(148)이 형성될 수 있다.
도 3을 참조하여, P0/N-/P- Junction(140)에 Ohmic Contact을 위한 N+ 연결영역(148)을 형성할 수 있는데, 이때 N+ 연결영역(148) 및 M1C Contact(151a) 형성공정은 리키지 소스(Leakage Source)가 될 수 있다. 왜냐하면, P0/N-/P- Junction(140)에 Reverse Bias가 인가된 채로 동작하므로 기판 표면(Si Surface)에 전기장(EF)이 발생할 수 있다. 이러한 전기장 내부에서 Contact 형성 공정 중에 발생하는 결정결함은 리키지 소스가 된다.
또한, N+ 연결영역(148)을 P0/N-/P- Junction(140) 표면에 형성시킬 경우 N+/P0 Junction(148/145)에 의한 E-Field가 추가되므로 이 역시 리키지 소스(Leakage Source)가 될 수 있다.
즉, P0 층으로 도핑(Doping)되지 않고 N+ 연결영역(148)으로 이루어진 Active 영역에 제1 컨택플러그(151a)를 형성하고, 이를 N- Junction(143)과 연결시키는 Layout을 제시한다.
그러면 상기 반도체 기판(100) 표면의 E-Field가 발생하지 않게 되고 이는 3차원 집적(3-D Integrated) CIS의 암전류(Dark Current) 감소에 기여할 수 있다.
다시 도 1을 참조하여, 상기 반도체 기판(100) 상에 층간절연층(160) 및 배선(150)을 형성할 수 있다. 상기 배선(150)은 제2 메탈컨택(151a), 제1 메탈(151), 제2 메탈(152), 제3 메탈(153)을 포함할 수 있으나 이에 한정되는 것은 아니다. 실시예에서는 상기 제3 메탈(153)을 형성한 후 상기 제3 메탈(153)이 노출되지 않도록 절연막을 증착한 후 평탄화 공정을 진행하여 층간절연층(160)을 형성할 수 있다. 따라서, 상기 반도체 기판(100) 상에는 균일한 표면 프로파일을 가지는 층간절연층(160)의 표면이 노출될 수 있다.
도 4를 참조하여, 상기 반도체 기판(100)의 층간절연층(160) 상에 이미지 감지부(200)가 형성된다. 상기 이미지 감지부(200)는 제1 도핑층(N-)(210) 및 제2 도핑층(P+)(220)으로 이루어져 PN접합의 포토다이오드 구조를 가질 수 있다. 또한, 상기 제1 도핑층(210)의 하부에는 오믹컨택층(N+)(230)이 형성될 수 있다.
참고로 도 4에 도시된 배선(150)의 제3 메탈(153) 및 층간절연층(160)은 도 1에 도시된 배선(150) 및 층간절연층(160)의 일부를 나타내는 것으로 설명의 편의를 위하여 리드아웃 회로(120)와 배선(150)의 일부는 생략되었다.
예를 들어, 상기 이미지 감지부(200)는 결정형 구조의 p형 캐리어 기판(미도시) 내부에 N형 불순물(N-) 및 P형 불순물(P+)을 차례로 이온주입하여 제1 도핑층(210) 및 제2 도핑층(220)이 적층된 구조로 형성될 수 있다. 추가적으로 상기 제1 도핑층(210)의 하부로 고농도의 N형 불순물(N+)을 이온주입하여 오믹컨택층(230)을 형성할 수 있다. 상기 오믹컨택층(230)은 상기 이미지 감지부(200)와 배선(150)의 접촉저항을 낮출 수 있다.
실시예에서 상기 제1 도핑층(210)은 상기 제2 도핑층(220)보다 넓은 영역을 가지도록 형성될 수 있다. 그러면 공핍영역이 확장되어 광전자의 생성을 증가시킬 수 있다.
다음으로, 상기 층간절연층(160)의 상부로 상기 캐리어 기판(미도시)의 오믹컨택층(230)을 위치시킨 후 본딩공정을 진행하여 상기 반도체 기판(100)과 상기 캐리어 기판을 결합시킨다. 이후, 상기 층간절연층(160) 상에 본딩된 상기 이미지 감지부(200)가 노출되도록 수소층이 형성된 캐리어 기판을 클리빙 공정에 의하여 제거하여 상기 제2 도핑층(220)의 표면을 노출시킨다.
따라서, 상기 이미지 감지부(200)가 리드아웃 회로(120) 상측에 형성되어 필팩터를 높이고, 이미지 감지부(200)의 디펙트를 방지할 수 있다. 또한, 균일한 표 면 프로파일을 가지는 상기 층간절연층(160)의 상에 상기 이미지 감지부(200)가 본딩되므로 물리적으로 본딩력이 향상될 수 있다.
도 5를 참조하여, 상기 이미지 감지부(200) 및 층간절연층(160)을 관통하는 제1 비아홀(240)이 형성된다. 상기 제1 비아홀(240)은 딥비아홀로서 상기 제3 메탈(153)의 표면을 노출시킬 수 있다.
그리고 상기 이미지 감지부(200)의 제1 도핑층(210)의 일부와 상기 제2 도핑층(220)에 대응하는 상기 제1 비아홀(240)의 측벽에는 제1 배리어패턴(260)이 형성된다. 예를 들어, 상기 제1 배리어패턴(260)은 산화막 또는 질화막으로 형성될 수 있다.
따라서 상기 제1 배리어패턴(260)에 의하여 상기 제1 비아홀(240) 측벽의 제2 도핑층(220)은 모두 가려지고 상기 제2 도핑층(220)과 인접하는 상기 제1 도핑층(210)의 일부도 가려진 상태가 된다. 그리고, 상기 제1 도핑층(210)의 일부와 상기 오믹컨택층(230)은 상기 제1 비아홀(240)에 의하여 노출된 상태가 된다.
도시되지는 않았지만, 상기 제1 비아홀(240) 및 제1 배리어패턴(260)을 형성하는 방법을 설명하면 다음과 같다. 우선 상기 이미지 감지부(200) 상에 단위픽셀 별로 패터닝된 하드마스크(250)를 형성한 후 상기 하드마스크(250)에 의하여 상기 이미지 감지부(200)를 식각하여 상기 제3 메탈(153)에 대응하는 영역에 비아홀(미도시)을 형성한다. 상기 비아홀은 상기 제3 메탈(153) 상부영역에 대응하는 상기 제2 도핑층(220)과 상기 제1 도핑층(210)을 부분적으로 노출시킬 수 있다. 그리고, 상기 비아홀에 제1 배리어층(미도시)을 형성한 후 상기 비아홀 바닥면의 배리어층 을 제거하는 식각공정을 진행하여 상기 비아홀의 측벽에만 상기 제1 배리어패턴(260)을 형성한다. 그리고, 상기 하드마스크(250) 및 제1 배리어패턴(260)을 마스크로 하는 식각공정에 의하여 상기 이미지 감지부(200) 및 층간절연층(160)을 관통하여 상기 제3 메탈(153)을 노출시키는 제1 비아홀(240)을 형성할 수 있다.
도 6을 참조하여, 상기 이미지 감지부(200)와 상기 리드아웃 회로(120)를 전기적으로 연결하기 위한 컨택플러그(270)가 형성된다. 예를 들어, 상기 컨택플러그(270)는 구리(Cu), 알루미늄(Al), 타이타늄(Ti), 탄탈륨(Ta) 타이타늄/타이타늄 나이트 라이드(Ti.TiN) 및 텅스텐(W)과 같은 금속재료 중 어느 하나로 형성될 수 있다.
상기 컨택플러그(270)는 상기 제1 비아홀(240)을 통해 상기 이미지 감지부(200) 및 층간절연층(160)을 관통하여 상기 제3 메탈(153)과 전기적으로 연결될 수 있다. 또한, 상기 컨택플러그(270)의 측면에는 부분적으로 제1 배리어패턴(260)이 형성되어 상기 컨택플러그(270)와 상기 제2 도핑층(220)은 전기적으로 분리된 상태가 된다.
따라서, 상기 이미지 감지부(200)에서 생성된 광전하는 상기 컨택플러그(270)를 통해 리드아웃 회로(120)로 전달될 수 있다. 또한, 상기 제1 배리어패턴(260)이 상기 컨택플러그(270)와 상기 제2 도핑층(220)을 전기적으로 분리하고 있으므로 상기 이미지 감지부(200)는 정상적인 동작을 할 수 있다.
도 7을 참조하여, 상기 컨택플러그(270)의 상부영역을 제거하여 제2 비아홀(265) 및 제4 메탈컨택(M4C)(275)이 형성된다. 상기 제2 비아홀(265)은 상기 제2 도핑층(220)에 대응하는 상기 컨택플러그(270)를 선택적으로 식각하여 상기 제2 도핑층(220)에 대응하는 상기 제1 배리어패턴(260)을 노출시킬 수 있다. 예를 들어, 상기 제4 메탈컨택(275)에 대한 리세스 공정을 컨트롤하여 상기 제2 도핑층(220)에 대응하는 제1 배리어패턴(260)이 노출되도록 제2 비아홀(265)이 형성될 수 있다. 그리고, 상기 제2 비아홀(265)의 하부에는 상기 제4 메탈컨택(275)이 형성될 수 있다.
도 8을 참조하여, 상기 제2 비아홀(265)을 포함하는 이미지 감지부(200) 상에 제2 배리어층(280)이 형성된다. 상기 제2 배리어층(280)은 상기 제2 비아홀(265) 및 상기 하드마스크(250)가 노출되지 않도록 상기 이미지 감지부(200) 전체에 대하여 형성된 후 평탄화 공정을 진행하여 형성될 수 있다. 이때, 상기 제2 배리어층(280)은 상기 제2 비아홀(265)을 갭필하면서 형성되므로 상기 제4 메탈커택(275)의 상부는 상기 제2 배리어층(280)으로 채워진 상태가 된다.
예를 들어, 상기 제2 배리어층(280)은 산화막 또는 질화막일 수 있다.
도 9를 참조하여, 상기 이미지 감지부(200)의 제2 도핑층(220)을 선택적으로 노출시키는 트랜치(290)가 형성된다. 그리고, 상기 트랜치(290)의 하부와 상기 제4 메탈컨택(25)의 사이에는 제2 배리어패턴(285)이 형성된다.
상기 트랜치(290)를 형성하기 위해서는 상기 제2 배리어층(280) 상에 상기 제4 메탈컨택(25)에 대응하도록 상기 제2 배리어층(280)을 노출시키는 포토레지스트 패턴(500)을 형성한다. 이때, 상기 포토레지스트 패턴(500)은 상기 제1 배리어 패턴(260)을 포함하는 상기 제1 비아홀(240)의 너비 D1보다 더 큰 너비 D2를 가지 도록 형성될 수 있다. 그리고 상기 포토레지스트 패턴(500)을 식각마스크로 사용하여 노출된 상기 제2 배리어층(280), 하드마스크(250) 및 제2 도핑층(220)을 식각하여 상기 트랜치(290)를 형성할 수 있다. 이때, 식각조건을 컨트롤하여 상기 제2 도핑층(220)의 일부가 노출되면 식각공정을 정지할 수 있다. 또한, 상기 포토레지스트 패턴(500)은 상기 제1 비아홀(240)의 너비보다 넓은 너비를 가지기 때문에 상기 트랜치(290)의 모서리 영역(295)에 의하여 상기 제2 도핑층(220)을 노출시킬 수 있게 된다.
또한, 상기 트랜치(290)를 형성할 때 식각공정을 컨트롤하여 상기 제2 도핑층(220)의 일부가 노출되면 식각을 정지하여 상기 트랜치(290)의 하부에는 제2 배리어패턴(285)이 형성된다. 따라서, 즉, 상기 트랜치(290) 하부의 상기 제2 비아홀(265)의 내부에는 제2 배리어패턴(285)이 남아있으므로 상기 제4 메탈컨택(25)은 상기 제2 배리어패턴(285)에 의하여 노출되지 않게 된다.
이후, 상기 포토레지스트 패턴(500)을 제거하면 상기 포토레지스트 패턴(500)의 의하여 가려졌던 상기 제2 배리어층(280)의 일부인 제3 배리어패턴(287)이 노출된다.
도 10을 참조하여, 상기 트랜치(290) 내부에 제5 메탈컨택(M5C)(300)이 형성된다. 상기 제5 메탈컨택(300)은 상기 트랜치(290) 내부에 형성되어 상기 제2 도핑층(220)과 전기적으로 연결될 수 있다.
상기 제5 메탈컨택(300)은 상기 트랜치(290)를 포함하는 이미지 감지부(200) 상에 금속층을 증착한 후 평탄화공정을 진행하여 형성될 수 있다. 예를 들어, 상기 평탄화 공정은 CMP 공정일 수 있으며 연마종료점은 상기 제3 베리어패턴(287)일 수 있다. 또한, 상기 제5 메탈컨택(300)은 구리(Cu), 알루미늄(Al), 타이타늄(Ti), 탄탈륨(Ta), 타이타늄/타이타늄 나이트 라이드(Ti.TiN) 및 텅스텐(W)등과 같은 금속물질 중의 하나로 형성될 수 있다.
상기 제5 메탈컨택(300)은 상기 트랜치(290) 내부에 형성되어 상기 이미지 감지부(200)의 제2 도핑층(220)에만 전기적으로 연결되어 그라운드 컨택 역할을 하게 된다.
또한, 상기 제5 메탈컨택(300)은 상기 제4 메탈컨택(275)과는 상기 제2 배리어패턴(285)에 의하여 전기적으로 분리되므로 상기 제2 도핑층(220)에만 그라운드 전압을 인가할 수 있게 된다.
상기와 같이, 상기 제4 메탈컨택(275)과 상기 제5 메탈컨택(300)은 상기 제2 배리어패턴(285)에 의하여 전기적으로 분리되어 있다. 그리고, 상기 제4 메탈컨택(275)은 상기 제1 배리어패턴(260)에 의하여 제1 도핑층(210)의 일부 또는 상기 오믹컨택층(230)과 전기적으로 연결되므로 상기 이미지 감지부(200)에서 생성된 광전하는 상기 제4 메탈컨택(275)을 통해 상기 리드아웃 회로(120)로 전달될 수 있다.
또한, 상기 제4 메탈컨택(275)의 상부에 상기 제2 배리어패턴(285)을 개재하여 상기 제5 메탈컨택(300)이 형성되므로 상기 이미지 감지부(200)의 수광영역을 확보하여 필 팩터를 향상시킬 수 있다. 즉, 상기 제4 메탈컨택(275)과 상기 제5 메탈컨택(300)이 일직선상에 형성된 형태이므로 이미지 감지부(200)의 수광영역을 최 대한 확보할 수 있게 된다.
도 11을 참조하여, 상기 이미지 감지부(200)가 단위픽셀 별로 분리되도록 상기 이미지 감지부(200)에 픽셀분리부(310)가 형성된다. 상기 픽셀분리부(310)는 상기 이미지 감지부(200) 전체를 관통하도록 형성되어 상기 이미지 감지부(200)를 단위픽셀 분리할 수 있다. 또한, 상기 픽셀분리부(310)는 상기 제4 메탈컨택(275) 및 제5 메탈컨택(300)과 인접하도록 형성될 수 있다.
상기 픽셀분리부(310)는 STI 또는 이온주입공정에 의하여 형성될 수 있다. 예를 들어, 상기 픽셀분리부(310)이 STI 일 경우 상기 이미지 감지부(200)에 트랜치(290)를 형성한 후 절연물질을 갭필하여 형성할 수 있다.
도 12를 참조하여, 상기 제5 메탈컨택(300) 상에 제5 메탈(325)이 형성된다. 상기 제5 메탈(325)은 금속층을 증착한 후 패터닝하여 상기 제5 메탈컨택(300)과 전기적으로 연결되도록 형성할 수 있다. 상기 제5 메탈(325)은 상기 제5 메탈컨택(300)과 픽셀분리부(310) 상에 형성될 수 있다.
도 13에 도시된 바와 같이, 상기 제5 메탈(325)은 제5 메탈라인(320)의 형성시 상기 제5 메탈라인(320)의 일부가 상기 제5 메탈컨택(325)과 연결되도록 패터닝하여 형성될 수 있다.
상기 제5 메탈라인(325)은 상기 픽셀분리부(310)의 형성라인을 따라 메쉬타입으로 형성된다. 그리고, 상기 제5 메탈(325)은 상기 픽셀분리부(310)의 모서리 영역에 해당하는 상기 제5 메탈라인(320)에 형성되므로 상기 이미지 감지부(200)는 수광영역을 최대한 확보할 수 있다.
도 13에 도시된 바와 같이, 단위픽셀 A에 해당하는 상기 이미지 감지부(200)의 모서리 영역에 제5 메탈(325) 및 제5 메탈컨택(300)이 형성되어 있다. 도시되어 있지는 않지만, 상기 제5 메탈컨택(300)의 하부에는 제2 배리어층(280)을 개재하여 제4 메탈컨택(275)이 형성되어 있다.
상기와 같이 제4 메탈컨택(25) 상에 제5 메탈컨택(300) 및 제5 메탈(325)이 형성되고, 상기 제4 및 제5 메탈컨택(300)은 상기 픽셀분리부(310)에 인접하도록 형성되므로 단위픽셀에 해당하는 이미지 감지부(200)의 수광영역이 최대한 확보되어 이미지센서의 필팩터를 향상시킬 수 있다. 이로 인해 이미지센서의 센서티비티(Sensitivity) 및 세츄레이션(Saturation) 특성도 향상될 수 있다.
도시되지는 않았지만, 추가적으로 상기 이미지 감지부(200) 상에 컬러필터 및 마이크로렌즈가 형성될 수 있다.
이상에서 설명한 실시예는 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 실시예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1 내지 도 12는 실시예에 따른 이미지센서의 제조공정을 나타내는 단면도이다.
도 13은 도 12에 도시된 이미지센서의 개략적으로 나타내는 평면도이다.
도 14는 종래의 이미지센서의 포토다이오드와 배선의 형성위치를 개략적으로 나타내는 평면도이다.
도 15는 종래의 기술에서 리드아웃 회로의 포토차지의 특성을 나타내는 도면이다.
Claims (15)
- 리드아웃 회로를 포함하는 반도체 기판;상기 반도체 기판 상에 형성된 층간절연층 및 상기 층간절연층에 상기 리드아웃 회로와 전기적으로 연결되도록 형성된 배선;상기 층간절연층 상에 형성된 제1 도핑층 및 상기 제1 도핑층 위에 형성된 제2 도핑층을 포함하는 이미지 감지부;상기 이미지 감지부를 관통하여 상기 배선을 노출시키는 제1 비아홀;상기 배선과 상기 제1 도핑층이 전기적으로 연결되도록 상기 제1 비아홀 내부에 형성된 제4 메탈컨택; 및상기 제4 메탈컨택 상에 형성되어 상기 제4 메탈컨택과는 전기적으로 절연되고 상기 제2 도핑층과는 전기적으로 연결되도록 형성된 제5 메탈컨택을 포함하는 이미지센서.
- 제1항에 있어서,상기 이미지 감지부가 단위픽셀 별로 분리되도록 상기 이미지 감지부를 관통하는 픽셀분리부가 형성된 것을 더 포함하고,상기 픽셀분리부는 상기 제4 메탈컨택 및 제5 메탈컨택과 인접하도록 형성된 것을 특징으로 하는 이미지센서.
- 제2항에 있어서,상기 제5 메탈컨택과 연결되도록 상기 제5 메탈컨택 상에는 제5 메탈라인이 형성된 것을 더 포함하는 이미지센서.
- 제3항에 있어서,상기 제5 메탈라인은 상기 픽셀분리부 및 상기 제5 메탈컨택 위에 수직하게 대응되도록 형성되어 메쉬타입을 이루는 것을 특징으로 하는 이미지센서.
- 제1항에 있어서,상기 제1 비아홀의 측벽에는 상기 제1 도핑층 일부 영역은 노출시키고 상기 제1 도핑층의 나머지 영역 및 제2 도핑층은 가려지도록 제1 배리어패턴이 형성된 것을 특징으로 하는 이미지센서.
- 제1항에 있어서,상기 제4 메탈컨택과 상기 제5 메탈컨택 사이에는 제2 배리어패턴이 형성된 것을 특징으로 하는 이미지센서.
- 제6항에 있어서,상기 제5 메탈컨택은 상기 제2 도핑층의 일부 영역과 상기 제2 배리어 패턴을 노출시키는 트랜치 내부에 형성된 것을 특징으로 하는 이미지센서.
- 리드아웃 회로가 형성된 반도체 기판 상에 층간절연층을 형성하고, 상기 층간절연층에 상기 리드아웃 회로와 전기적으로 연결되도록 배선을 형성하는 단계;상기 층간절연층 상에 제1 도핑층을 형성하고, 상기 제1 도핑층 위에 제2 도핑층을 형성함으로써 상기 제1 도핑층 및 상기 제2 도핑층으로 이루어지는 이미지 감지부를 형성하는 단계;상기 이미지 감지부를 관통하여 상기 배선을 노출시키는 제1 비아홀을 형성하는 단계;상기 제2 도핑층은 가리고 상기 제1 도핑층은 부분적으로 노출되도록 상기 제1 비아홀의 측벽에 제1 배리어패턴을 형성하는 단계;상기 배선과 상기 제1 도핑층이 전기적으로 연결되도록 상기 제1 비아홀 내부에 제4 메탈컨택을 형성하는 단계;상기 제1 비아홀 내부의 상기 제4 메탈컨택 상에 제2 배리어패턴을 형성하는 단계; 및상기 제2 도핑층과 전기적으로 연결되도록 상기 제2 배리어 패턴 상에 제5 메탈컨택을 형성하는 단계를 포함하는 이미지센서의 제조방법.
- 제8항에 있어서,상기 이미지 감지부가 단위픽셀 별로 분리되도록 상기 이미지 감지부를 관통하는 픽셀분리부를 형성하는 단계를 더 포함하고,상기 픽셀분리부는 상기 제4 메탈컨택 및 제5 메탈컨택와 인접하는 영역에 형성되는 것을 특징으로 하는 이미지센서의 제조방법.
- 제9항에 있어서,상기 제5 메탈컨택 상에 제5 메탈라인이 형성되는 단계를 더 포함하는 이미지센서의 제조방법.
- 제10항에 있어서,상기 제5 메탈라인은 상기 픽셀분리부 상에 형성되어 메쉬타입으로 형성되는 것을 특징으로 하는 이미지센서의 제조방법.
- 제8항에 있어서,상기 제4 메탈컨택을 형성하는 단계는,상기 제1 배리어패턴이 형성된 상기 제1 비아홀 내부에 컨택플러그를 형성하는 단계; 및상기 컨택플러그에 대한 리세스 공정을 진행하여 상기 제2 도핑층에 대응하는 제1 배리어패턴을 노출시키는 단계를 포함하는 이미지센서의 제조방법.
- 제8항에 있어서,상기 제2 배리어 패턴을 형성하는 단계는,상기 제4 메탈컨택이 형성된 이미지 감지부 상에 제2 배리어층을 형성하는 단계;상기 제1 비아홀에 대응하는 상기 제2 배리어층을 노출시키고 상기 제1 비아홀보다 넓은 너비를 가지도록 상기 제2 배리어층 상에 포토레지스트 패턴을 형성하는 단계; 및상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 제2 배리어층 및 제2 도핑층을 부분적으로 노출시키는 트랜치를 형성하는 단계를 포함하고,상기 트랜치를 형성할 때 상기 제2 배리어층의 일부가 상기 제1 비아홀 내부에 남아있도록 식각공정을 컨트롤하는 것을 특징으로 하는 이미지센서의 제조방법.
- 제13항에 있어서,상기 제5 메탈컨택을 형성하는 단계는,상기 트랜치가 형성된 상기 이미지 감지부 상에 금속층을 증착하는 단계; 및상기 금속층에 대한 평탄화공정을 진행하여 상기 트랜치 내부에만 금속층을 형성하는 단계를 포함하는 이미지센서의 제조방법.
- 제8항에 있어서,상기 제1 배리어패턴 및 제2 배리어패턴은 절연막으로 형성되는 것을 특징으로 하는 이미지센서의 제조방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080074169A KR101002158B1 (ko) | 2008-07-29 | 2008-07-29 | 이미지센서 및 그 제조방법 |
| US12/508,196 US8222711B2 (en) | 2008-07-29 | 2009-07-23 | Image sensor and method for manufacturing the same |
| TW098125123A TW201005933A (en) | 2008-07-29 | 2009-07-24 | Image sensor and method for manufacturing the same |
| DE102009034951A DE102009034951A1 (de) | 2008-07-29 | 2009-07-28 | Bildsensor und Verfahren zu seiner Herstellung |
| JP2009175189A JP2010034562A (ja) | 2008-07-29 | 2009-07-28 | イメージセンサ及びその製造方法 |
| CN200910159006A CN101640207A (zh) | 2008-07-29 | 2009-07-29 | 图像传感器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080074169A KR101002158B1 (ko) | 2008-07-29 | 2008-07-29 | 이미지센서 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100012656A KR20100012656A (ko) | 2010-02-08 |
| KR101002158B1 true KR101002158B1 (ko) | 2010-12-17 |
Family
ID=41501545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080074169A KR101002158B1 (ko) | 2008-07-29 | 2008-07-29 | 이미지센서 및 그 제조방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8222711B2 (ko) |
| JP (1) | JP2010034562A (ko) |
| KR (1) | KR101002158B1 (ko) |
| CN (1) | CN101640207A (ko) |
| DE (1) | DE102009034951A1 (ko) |
| TW (1) | TW201005933A (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9398237B2 (en) * | 2014-04-30 | 2016-07-19 | Sony Corporation | Image sensor with floating diffusion interconnect capacitor |
| JP2018107227A (ja) * | 2016-12-26 | 2018-07-05 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、半導体装置の製造方法、及び、固体撮像素子 |
| FR3074962A1 (fr) * | 2017-12-08 | 2019-06-14 | Stmicroelectronics (Crolles 2) Sas | Dispositif electronique capteur d'images |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156488A (ja) | 1998-11-18 | 2000-06-06 | Agilent Technol Inc | 高性能画像センサアレイ |
| JP2007104113A (ja) | 2005-09-30 | 2007-04-19 | Fujifilm Corp | 感度可変型撮像素子及びこれを搭載した撮像装置 |
| US20080173963A1 (en) | 2007-01-24 | 2008-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Guard ring structure for improving crosstalk of backside illuminated image sensor |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6649993B2 (en) * | 2001-03-16 | 2003-11-18 | Agilent Technologies, Inc. | Simplified upper electrode contact structure for PIN diode active pixel sensor |
| KR100542691B1 (ko) * | 2001-07-27 | 2006-01-16 | 매그나칩 반도체 유한회사 | 필팩터를 증가시킬 수 있는 씨모스 이미지 센서 및 그구동 방법 |
| US7276749B2 (en) * | 2002-02-05 | 2007-10-02 | E-Phocus, Inc. | Image sensor with microcrystalline germanium photodiode layer |
| WO2005015637A1 (ja) * | 2003-08-08 | 2005-02-17 | Matsushita Electric Industrial Co., Ltd. | 電子デバイスおよびその製造方法 |
| US8049256B2 (en) * | 2006-10-05 | 2011-11-01 | Omnivision Technologies, Inc. | Active pixel sensor having a sensor wafer connected to a support circuit wafer |
| US7482646B2 (en) * | 2006-10-18 | 2009-01-27 | Hejian Technology (Suzhou) Co., Ltd. | Image sensor |
| KR100922931B1 (ko) * | 2006-12-27 | 2009-10-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
| DE102008046030A1 (de) * | 2007-09-07 | 2009-06-10 | Dongbu Hitek Co., Ltd. | Bildsensor und Verfahren zu seiner Herstellung |
| KR100860141B1 (ko) * | 2007-09-10 | 2008-09-24 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
| KR100882990B1 (ko) * | 2007-12-27 | 2009-02-12 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
| KR100882469B1 (ko) * | 2007-12-28 | 2009-02-09 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
| KR100999740B1 (ko) * | 2008-07-29 | 2010-12-08 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
-
2008
- 2008-07-29 KR KR1020080074169A patent/KR101002158B1/ko not_active IP Right Cessation
-
2009
- 2009-07-23 US US12/508,196 patent/US8222711B2/en active Active
- 2009-07-24 TW TW098125123A patent/TW201005933A/zh unknown
- 2009-07-28 JP JP2009175189A patent/JP2010034562A/ja active Pending
- 2009-07-28 DE DE102009034951A patent/DE102009034951A1/de not_active Withdrawn
- 2009-07-29 CN CN200910159006A patent/CN101640207A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156488A (ja) | 1998-11-18 | 2000-06-06 | Agilent Technol Inc | 高性能画像センサアレイ |
| JP2007104113A (ja) | 2005-09-30 | 2007-04-19 | Fujifilm Corp | 感度可変型撮像素子及びこれを搭載した撮像装置 |
| US20080173963A1 (en) | 2007-01-24 | 2008-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Guard ring structure for improving crosstalk of backside illuminated image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| US8222711B2 (en) | 2012-07-17 |
| CN101640207A (zh) | 2010-02-03 |
| KR20100012656A (ko) | 2010-02-08 |
| TW201005933A (en) | 2010-02-01 |
| JP2010034562A (ja) | 2010-02-12 |
| DE102009034951A1 (de) | 2010-02-11 |
| US20100025803A1 (en) | 2010-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101016474B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR20100063269A (ko) | 이미지센서 및 그 제조방법 | |
| US20090065826A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| KR100997343B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR20100078112A (ko) | 이미지센서 및 그 제조방법 | |
| KR100999740B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101024770B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101002158B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR20100078111A (ko) | 이미지센서 및 그 제조방법 | |
| KR101046798B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101024815B1 (ko) | 이미지센서 및 그 제조방법 | |
| US20100117174A1 (en) | Method of manufacturing image sensor | |
| KR101087933B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101124857B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101033347B1 (ko) | 이미지센서의 제조방법 | |
| KR101063651B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101024774B1 (ko) | 이미지센서의 제조방법 | |
| US8237833B2 (en) | Image sensor and method for manufacturing the same | |
| KR100882980B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR101024735B1 (ko) | 이미지센서의 제조방법 | |
| KR101163817B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR101016505B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101033351B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100882987B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR20100078210A (ko) | 이미지 센서 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |