KR20100078111A - 이미지센서 및 그 제조방법 - Google Patents

이미지센서 및 그 제조방법 Download PDF

Info

Publication number
KR20100078111A
KR20100078111A KR1020080136271A KR20080136271A KR20100078111A KR 20100078111 A KR20100078111 A KR 20100078111A KR 1020080136271 A KR1020080136271 A KR 1020080136271A KR 20080136271 A KR20080136271 A KR 20080136271A KR 20100078111 A KR20100078111 A KR 20100078111A
Authority
KR
South Korea
Prior art keywords
layer
via hole
forming
sensing unit
ohmic contact
Prior art date
Application number
KR1020080136271A
Other languages
English (en)
Inventor
김태규
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080136271A priority Critical patent/KR20100078111A/ko
Priority to US12/643,402 priority patent/US20100164046A1/en
Publication of KR20100078111A publication Critical patent/KR20100078111A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

실시예에 따른 이미지센서는, 픽셀영역 및 주변영역이 정의된 반도체 기판; 상기 반도체 기판 상에 형성되고 상기 픽셀영역과 연결되는 리드아웃 배선 및 상기 주변영역과 연결되는 그라운드 배선을 포함하는 층간절연층; 상기 층간절연층 상에 적층된 제2 도핑층, 제1 도핑층 및 오믹컨택층; 상기 주변영역에 해당하는 상기 오믹컨택층 및 제1 도핑층을 식각하여 상기 픽셀영역에 형성된 이미지 감지부; 상기 이미지 감지부 및 층간절연층을 관통하여 상기 리드아웃 배선을 노출시키는 제1 비아홀; 상기 제1 비아홀의 측벽에 형성된 배리어 패턴; 상기 제1 비아홀 양측의 오믹컨택층이 노출되도록 상기 제1 비아홀 보다 넓은 너비를 가지는 트랜치; 및 상기 제1 비아홀 및 트랜치 내부에 형성된 메탈컨택을 포함한다.
3차원 이미지센서, 포토다이오드, 배선

Description

이미지센서 및 그 제조방법{Image Sensor and Method for Manufacturing Thereof}
실시예는 이미지센서에 관한 것이다.
이미지센서는 광학적 영상(Optical Image)을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(charge coupled device:CCD) 이미지센서와 씨모스(Complementary Metal Oxide Silicon:CMOS) 이미지센서(CIS)로 구분된다.
씨모스 이미지센서는 빛 신호를 받아서 전기신호로 바꾸어 주는 포토다이오드(Photo diode) 영역과 이 전기 신호를 처리하는 트랜지스터 영역이 수평으로 배치되는 구조이다.
상기와 같은 수평형 이미지센서는 포토다이오드 영역과 트랜지스터 영역이 반도체 기판에 수평으로 배치되어 제한된 면적 하에서 광감지 부분(이를 통상 "Fill Factor"라고 한다)을 확장시키는데에 한계가 있다.
이를 극복하기 위한 대안 중 하나로 포토다이오드를 비정질 실리콘(amorphous Si)으로 증착하거나, 웨이퍼 대 웨이퍼 본딩(Wafer-to-Wafer Bonding) 등의 방법으로 회로영역(Circuitry)은 실리콘 기판(Si Substrate)에 형성 시키고, 포토다이오드는 회로영역 상부에 형성시키는 시도(이하 "3차원 이미지센서"라고 칭함)가 이루어지고 있다. 포토다이오드와 회로영역은 배선(Metal line)을 통해 연결된다. 또한, 상기 포토다이오드는 n형층 및 p형층이 적층된 구조로 이루져 있다.
3차원 이미지 센서를 구현함에 있어서 포토다이오드가 형성된 웨이퍼의 n형층과 하부 배선과의 접촉을 위해 상기 포토다이오드에 딥비아홀을 형성한 후 금속플러그를 형성하였다.
하지만, 상기 금속플러그는 상기 딥비아홀에 금속층을 증착한 후 n형층과 선택적으로 연결되도록 상기 금속층을 일정영역 제거해야하는 복잡한 공정을 필요로 한다.
또한, 상기 딥비아홀을 형성하기 위하여 포토다이오드 및 배선이 형성된 절연층의 식각시 상부의 마스크가 손실되어 포토다이오드의 표면이 노출되는 문제가 있다.
또한, 상기 딥비아홀 형성시 상기 포토다이오드와 하부 절연층의 식각선택비로 인하여 상기 하부 절연층과 인접하는 포토다이오드 영역의 측벽에 홈이 형성될 수 있다. 이로 인하여 상기 포토다이오드와 금속플러그의 접촉이 이루어지지 않아 포토차지(Photo Charge)가 원활히 이동하지 못해 암전류가 발생하거나, 새츄레이션(Saturation) 및 감도의 하락이 발생하고 있다.
실시예에서는 이미지 감지부의 오믹컨택층이 상부 표면에 형성됨으로써 신호출력을 위한 배선과 상기 오믹컨택층의 접촉이 용이하게 이루어져 포토차지(Photo Charge)의 전송효율을 향상시킬 수 있는 이미지센서 및 그 제조방법을 제공한다.
또한. 실시예에서는 하나의 그라운드 전극에 의하여 복수개의 픽셀에 그라운드 전압을 인가할 수 있는 이미지센서 및 그 제조방법을 제공한다.
실시예에 따른 이미지센서는, 픽셀영역 및 주변영역이 정의된 반도체 기판; 상기 반도체 기판 상에 형성되고 상기 픽셀영역과 연결되는 리드아웃 배선 및 상기 주변영역과 연결되는 그라운드 배선을 포함하는 층간절연층; 상기 층간절연층 상에 적층된 제2 도핑층, 제1 도핑층 및 오믹컨택층; 상기 주변영역에 해당하는 상기 오믹컨택층 및 제1 도핑층을 식각하여 상기 픽셀영역에 형성된 이미지 감지부; 상기 이미지 감지부 및 층간절연층을 관통하여 상기 리드아웃 배선을 노출시키는 제1 비아홀; 상기 제1 비아홀의 측벽에 형성된 배리어 패턴; 상기 제1 비아홀 양측의 오믹컨택층이 노출되도록 상기 제1 비아홀 보다 넓은 너비를 가지는 트랜치; 및 상기 제1 비아홀 및 트랜치 내부에 형성된 메탈컨택을 포함한다.
실시예에 따른 이미지센서의 제조방법은, 반도체 기판에 픽셀영역 및 주변영역을 형성하는 단계; 상기 반도체 기판 상에 상기 픽셀영역과 연결되는 리드아웃 배선 및 상기 주변영역과 연결되는 그라운드 배선을 포함하는 층간절연층을 형성하 는 단계; 상기 층간절연층 상에 제2 도핑층, 제1 도핑층 및 오믹컨택층이 적층된 이미지 감지부를 본딩하는 단계; 상기 이미지 감지부 및 층간절연층을 관통하여 상기 리드아웃 배선을 노출시키는 제1 비아홀을 형성하는 단계; 상기 제1 비아홀의 측벽에 배리어 패턴을 형성하는 단계; 상기 제1 비아홀의 내부에 메탈컨택을 형성하는 단계; 상기 제1 비아홀 양측의 상기 오믹컨택층이 노출되도록 상기 메탈컨택 및 하드마스크를 제거하여 상기 제1 비아홀 보다 넓은 너비를 가지는 트랜치를 형성하는 단계; 및 상기 트랜치에 컨택 플러그를 형성하는 단계를 포함한다.
실시예에 따른 이미지센서 및 그 제조방법에 의하면, 리드아웃 회로와 이미지 감지부의 수직형집적을 이루어 필팩터를 향상시킬 수 있다.
또한, 상기 이미지 감지부의 오믹컨택층이 상부 표면영역에 형성되어 리드아웃 배선과의 전기적 접촉이 효과적으로 이루어질 수 있다.
또한, 상기 이미지 감지부의 제2 도핑층이 그라운드 배선영역까지 연장형성되고, 상기 제2 도핑층이 그라운드 전극과 직접연결될 수 있으므로 수광면적을 확장시킬 수 있다.
실시예에 따른 이미지센서 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하 여(indirectly) 형성되는 것을 모두 포함한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
실시예는 씨모스 이미지센서에 한정되는 것이 아니며, CCD 이미지센서 등 포토다이오드가 필요한 모든 이미지센서에 적용이 가능하다.
도 15는 실시예에 따른 이미지센서를 나타내는 단면도이다. 한편, 도 15의 도면부호 중 미설명 도면부호는 이하 제조방법에서 설명하는 것으로 한다.
실시예에 따른 이미지센서는, 픽셀영역(A) 및 주변영역(B)이 정의된 반도체 기판(100); 상기 반도체 기판(100) 상에 형성되고 상기 픽셀영역(A)과 연결되는 리드아웃 배선(153) 및 상기 주변영역(B)과 연결되는 그라운드 배선(170)을 포함하는 층간절연층(160); 상기 층간절연층(160) 상에 적층된 제2 도핑층(220), 제1 도핑층(210) 및 오믹컨택층(230); 상기 주변영역(B)에 해당하는 상기 오믹컨택층(230) 및 제1 도핑층(210)을 식각하여 상기 픽셀영역(A)에 형성된 이미지 감지부(200); 상기 이미지 감지부(200) 및 층간절연층(160)을 관통하여 상기 리드아웃 배선(153)을 노출시키는 제1 비아홀(250)(도 7에 도시되어 있음); 상기 제1 비아홀(250)의 측벽에 형성된 제2 하드마스크(265); 상기 제1 비아홀(250) 양측의 오믹컨택층(230)이 노출되도록 상기 제1 비아홀(250) 보다 넓은 너비를 가지는 트랜치(290); 및 상기 제1 비아홀(250) 및 트랜치(290)(도 10에 도시되어 있음) 내부에 형성된 제4 메탈컨택(270)을 포함한다.
예를 들어, 상기 제1 도핑층(210) 및 오믹컨택층(230)은 N형 불순물로 형성되고, 상기 제2 도핑층(220)은 P형 불순물로 형성될 수 있다.
상기 제4 메탈컨택(270) 사이에는 상기 이미지 감지부(200)가 픽셀별로 분리되도록 픽셀분리 트랜치(320)가 형성된다. 상기 픽셀분리 트랜치(320)는 상기 제2 도핑층(220)을 노출시키고, 상기 픽셀분리 트랜치(320)에는 산화막 또는 질화막과 같은 절연막이 갭필되어 픽셀분리층(340)이 형성될 수 있다.
상기 주변영역(B)에 해당하는 상기 제2 도핑층(220) 및 층간절연층(160)을 관통하여 상기 그라운드 배선(170)을 노출시키는 제2 비아홀(350)(도 14에 도시되어 있음)이 형성되어 있다. 상기 제2 비아홀(350)에 의하여 상기 그라운드 배선(170) 및 제2 도핑층(220)은 노출될 수 있다. 상기 제2 비아홀(350) 내부에 금속물질이 갭필되어 그라운드 전극(360)이 형성될 수 있다. 상기 그라운드 전극(360)은 상기 그라운드 배선(170)과 상기 제2 도핑층(220)을 전기적으로 연결하여 상기 이미지 감지부(200)의 제2 도핑층(220)에 그라운드 전압을 인가할 수 있다.
상기 제2 하드마스크(265)는 산화막 또는 질화막과 같은 절연막으로 형성되어 상기 이미지 감지부(200)의 배리어 패턴 역할을 할 수 있다. 따라서, 상기 이미지 감지부(200)의 제2 도핑층(220)과 상기 제4 메탈컨택(270)은 전기적으로 분리될 수 있다.
도 15의 도면부호 중 미설명 도면부호는 이하 제조방법에서 설명한다.
이하, 도 1 내지 도 15를 참조하여 실시예에 따른 이미지센서의 제조방법을 설명한다.
Figure 112008090217618-PAT00001
도 1을 참조하여, 리드아웃 회로(120)를 포함하는 반도체 기판(100) 상에 배선(150) 및 층간절연층(160)이 형성된다.
상기 반도체 기판(100)은 단결정 또는 다결정의 실리콘 기판이며, p형 불순물 또는 n형 불순물이 도핑된 기판일 수 있다. 상기 반도체 기판(100)에 소자분리막(110)이 형성되어 액티브 영역이 정의된다. 그리고 상기 액티브 영역에 단위화소 별로 트랜지스터를 포함하는 리드아웃 회로(120)가 형성된다.
상기 리드아웃 회로(120)는 트랜스퍼 트랜지스터(Tx)(121), 리셋 트랜지스터(Rx)(123), 드라이브 트랜지스터(Dx)(125), 셀렉 트랜지스터(Sx)(127)를 포함하여 형성할 수 있다. 이후, 플로팅디퓨젼영역(FD)(131), 상기 각 트랜지스터에 대한 소스/드레인영역(133, 135, 137)을 포함하는 이온주입영역(130)을 형성할 수 있다. 한편 상기 리드아웃 회로(120)은 3Tr 또는 5Tr 구조에도 적용가능하다.
상기 반도체 기판(100)에 리드아웃 회로(120)를 형성하는 단계는 상기 반도체 기판(100)에 전기접합영역(140)을 형성하는 단계 및 상기 전기접합영역(140) 상부에 상기 배선(150)과 연결되는 제1 도전형 연결영역(147)을 형성하는 단계를 포함할 수 있다.
예를 들어, 상기 전기접합영역(140)은 PN 졍션(junction)(140) 일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 전기접합영역(140)은 제2 도전형 웰(141) 또는 제2 도전형 에피층 상에 형성된 제1 도전형 이온주입층(143), 상기 제1 도전형 이온주입층(143) 상에 형성된 제2 도전형 이온주입층(145)을 포함할 수 있다. 예를 들어, 상기 PN 졍션(junction)(140)은 도 1과 같이 P0(145)/N-(143)/P- (141) Junction 일 수 있으나 이에 한정되는 것은 아니다. 또한, 상기 반도체 기판(100)은 제2 도전형으로 도전되어 있을 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면 트랜스퍼 트랜지스터(Tx) 양단의 소스/드레인 간에 전압차(Potential Difference)가 있도록 소자 설계하여 포토차지(Photo Charge)의 완전한 덤핑(Fully Dumping)이 가능해질 수 있다. 이에 따라, 포토다이오드에서 발생한 포토차지(Photo Charge)가 플로팅디퓨젼 영역으로 덤핑됨에 따라 출력이미지 감도를 높일 수 있다.
즉, 상기 리드아웃 회로(120)가 형성된 상기 반도체 기판(100)에 전기접합영역(140)을 형성시킴으로써 트랜스퍼 트랜지스터(Tx)(121) 양단의 소스/드레인 간에 전압차가 있도록 하여 포토차지의 완전한 덤핑이 가능해질 수 있다.
이하, 실시예의 포토차지의 덤핑구조에 대해서 도 1 및 도 2를 참조하여 구체적으로 설명한다.
실시예에서 N+ 졍션인 플로팅디퓨젼(FD)(131) 노드(Node)와 달리, 전기접합영역(140)인 P/N/P 졍션(140)은 인가전압이 모두 전달되지 않고 일정 전압에서 핀치오프(Pinch-off) 된다. 이 전압을 피닝볼티지(Pinning Voltage)이라 부르며 피닝볼티지(Pinning Voltage)는 P0(145) 및 N-(143) 도핑(Doping) 농도에 의존한다.
구체적으로, 포토다이오드(205)에서 생성된 전자는 PNP 졍션(140)으로 이동하게 되며 트랜스퍼 트랜지스터(Tx)(121) 온(On)시, FD(131) 노드로 전달되어 전압으로 변환된다.
P0/N-/P- 졍션(140)의 최대 전압값은 피닝볼티지가 되고 FD(131) Node 최대 전압값은 Vdd-Rx Vth이 되므로, 도 2에 도시된 바와 같이 Tx(131) 양단간 전위차로 인해 차지쉐어링(Charge Sharing) 없이 칩(Chip) 상부의 포토다이오드에서 발생한 전자가 FD(131) Node로 완전히 덤핑(Dumping) 될 수 있다.
즉, 실시예에서 반도체 기판(100)인 실리콘 서브(Si-Sub)에 N+/Pwell 정션(Junction)이 아닌 P0/N-/Pwell 정션(Junction)을 형성시킨 이유는 4-Tr APS Reset 동작시 P0/N-/Pwell 정션(Junction)에서 N-(143)에 + 전압이 인가되고 P0(145) 및 Pwell(141)에는 그라운드(Ground) 전압이 인가되므로 일정전압 이상에서는 P0/N-/Pwell Double Junction이 BJT 구조에서와 같이 핀치오프(Pinch-Off)가 발생하게 된다. 이를 피닝볼티지(Pinning Voltage)라고 부른다. 따라서 Tx(121) 양단의 소스/드레인에 전압차가 발생하게 되어 Tx On/Off 동작 시 포토차지가 N-well에서 Tx를 통해 FD로 완전히 덤핑되어 차지 쉐어링(Charge Sharing) 현상을 방지할 수 있다.
따라서 일반적인 기술에서 단순히 포토다이오드가 N+ Junction으로 연결된 경우와 달리, 실시예에 의하면 새츄레이션(Saturation) 저하 및 감도 하락 등의 문제를 피할 수 있다.
다음으로, 실시예에 의하면 포토다이오드와 리드아웃 회로(120) 사이에 제1 도전형 연결영역(147)을 형성하여 포토차지(Photo Charge)의 원할한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 저하 및 감도의 하락을 방지할 수 있다.
이를 위해, 실시예는 P0/N-/P- 졍션(140)의 표면에 오믹컨택(Ohmic Contact) 을 위한 제1 도전형 연결영역(147)으로서 N+ 도핑영역을 형성할 수 있다. 상기 N+ 영역(147)은 상기 P0(145)를 관통하여 N-(143)에 접촉하도록 형성할 수 있다.
한편, 이러한 제1 도전형 연결영역(147)이 리키지 소스(Leakage Source)가 되는 것을 최소화하기 위해 제1 도전형 연결영역(147)의 폭을 최소화할 수 있다.
이를 위해, 실시예는 제2 메탈컨택(151a) 에치(Etch) 후 플러그 임플란트(Plug Implant)를 진행할 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 이온주입패턴(미도시)을 형성하고 이를 이온주입마스크로 하여 제1 도전형 연결영역(147)을 형성할 수도 있다.
즉, 실시예와 같이 컨택(Contact) 형성 부에만 국부적으로 N+ Doping을 한 이유는 다크시그널(Dark Signal)을 최소화하면서 오믹컨택(Ohmic Contact) 형성을 원활히 해 주기 위함이다. 종래기술과 같이, Tx Source 부 전체를 N+ Doping 할 경우 기판표면 댕글링본드(Si Surface Dangling Bond)에 의해 Dark Signal이 증가할 수 있다.
도 3은 리드아웃 회로에 대한 다른 구조를 도시한 것이다. 도 3에 도시된 바와 같이, 상기 전기접합영역(140)의 일측에 제1 도전형 연결영역(148)이 형성될 수 있다.
도 3을 참조하여, P0/N-/P- Junction(140)에 오믹 컨택(Ohmic Contact)을 위한 N+ 연결영역(148)을 형성할 수 있는데, 이때 N+ 연결영역(148) 및 M1C 콘택(151a) 형성공정은 리키지 소스(Leakage Source)가 될 수 있다. 왜냐하면, P0/N-/P- Junction(140)에 Reverse Bias가 인가된 채로 동작하므로 기판 표면(Si Surface)에 전기장(EF)이 발생할 수 있다. 이러한 전기장 내부에서 콘택(Contact) 형성 공정 중에 발생하는 결정결함은 리키지 소스가 된다.
또한, N+ 연결영역(148)을 P0/N-/P- 정션(Junction)(140) 표면에 형성시킬 경우 N+/P0 Junction(148/145)에 의한 E-Field가 추가되므로 이 역시 리키지 소스(Leakage Source)가 될 수 있다.
즉, P0 층으로 도핑(Doping)되지 않고 N+ 연결영역(148)으로 이루어진 Active 영역에 제1 컨택플러그(151a)를 형성하고, 이를 N- Junction(143)과 연결시키는 Layout을 제시한다.
그러면 상기 반도체 기판(100) 표면의 E-Field가 발생하지 않게 되고 이는 3차원 집적(3-D Integrated) CIS의 암전류(Dark Current) 감소에 기여할 수 있다.
다시 도 1을 참조하여, 상기 반도체 기판(100) 상에 층간절연층(160) 및 배선(150)을 형성할 수 있다. 상기 배선(150)은 픽셀별로 형성되어 광전하를 상기 리드아웃 회로로 전달하는 리드아웃 배선역할을 할 수 있다.
상기 배선(150)은 제2 메탈컨택(151a), 제1 메탈(151), 제2 메탈(152), 제3 메탈(153)을 포함할 수 있으나 이에 한정되는 것은 아니다. 실시예에서는 상기 제3 메탈(153)을 형성한 후 상기 제3 메탈(153)이 노출되지 않도록 절연막을 증착한 후 평탄화 공정을 진행하여 층간절연층(160)을 형성할 수 있다. 따라서, 상기 반도체 기판(100) 상에는 균일한 표면 프로파일을 가지는 층간절연층(160)의 표면이 노출될 수 있다.
도 4를 참조하여, 상기 층간절연층(160) 상에 이미지 감지부(200)가 형성된 다. 상기 이미지 감지부(200)는 제1 도핑층(N-)(210) 및 제2 도핑층(P+)(220)으로 이루어져 pn접합을 가질 수 있다. 또한, 상기 제1 도핑층(210)의 상부에는 오믹컨택층(N+)(230)이 형성될 수 있다.
참고로, 도 4에 도시된 배선(150)의 제3 메탈(M3)(153) 및 층간절연층(160)은 도 1에 도시된 리드아웃 배선(150) 및 층간절연층(160)의 일부를 나타내는 것으로 설명의 편의를 위하여 리드아웃 회로(120)와 배선(150)의 일부는 생략되었다.
또한, 상기 리드아웃 회로(120)와 연결된 상기 제3 메탈(153)은 단위픽셀 별로 복수개 형성되어 있다. 즉, 상기 제3 메탈(153) 및 리드아웃 회로(120)는 픽셀영역(A)에 형성될 수 있다. 그리고, 상기 제3 메탈(153)의 형성시 그라운드 전압을 상기 이미지 감지부(200)에 인가하기 위한 그라운드 배선(GND)(170)이 동시에 형성될 수 있다. 상기 그라운드 배선(170)은 로직회로(미도시)와 연결되도록 주변영역(B)에 형성될 수 있다.
상기 층간절연층(160)에 이미지 감지부(200)를 형성하는 공정을 설명하면 다음과 같다.
예를 들어, 결정형 구조의 p형 캐리어 기판(미도시)의 깊은영역에 n형 불순물(N-)을 이온주입하여 제1 도핑층(210)을 형성하고 상기 제1 도핑층(210)과 접하도록 상기 캐리어 기판(20)의 얕은 영역에 p형 불순물(P+)을 이온주입하여 제2 도핑층(220)을 형성할 수 있다. 그리고, 상기 제1 도핑층(210)보다 더 깊은 영역에 고농도의 n형 불순물(N+)을 이온주입하여 상기 제1 도핑층(210)과 접하는 상기 오믹컨택층(230)을 형성할 수 있다. 상기 오믹컨택층(230)은 상기 이미지 감지 부(200)와 배선(150)의 접촉저항을 낮출 수 있다.
실시예에서 상기 제1 도핑층(210)은 상기 제2 도핑층(220)보다 넓은 영역을 가지도록 형성될 수 있다. 그러면 공핍영역이 확장되어 광전자의 생성을 증가시킬 수 있다.
다음으로, 상기 층간절연층(160) 상에 상기 캐리어 기판(미도시)의 제2 도핑층(220)을 위치시킨 후 본딩공정을 진행하여 상기 반도체 기판(100)과 상기 캐리어 기판(미도시)을 결합시킨다. 이후, 상기 층간절연층(160) 상에 본딩된 상기 이미지 감지부(200)가 노출되도록 상기 캐리어 기판을 열처리 또는 기계적 공정에 의하여 제거한다. 따라서, 상기 층간절연층(160) 상에 제2 도핑층(220), 제1 도핑층(210) 및 오믹컨택층(230)이 적층된 이미지 감지부(200)가 형성된다.
상기와 같이 이미지 감지부(200)가 상기 리드아웃 회로(120)의 상측에 형성되어 필팩터를 높일 수 있다. 또한, 균일한 표면 프로파일을 가지는 상기 층간절연층(160) 상에 이미지 감지부(200)가 본딩되므로 물리적 본딩력이 향상될 수 있다.
또한, 상기 리드아웃 회로(120)가 형성된 반도체 기판(100)과 상기 이미지 감지부(200)가 웨이퍼 대 웨이퍼 본딩에 의하여 결합되므로 상기 이미지 감지부(200)의 디펙트 발생을 방지할 수 있다.
도 5를 참조하여, 상기 이미지 감지부(200) 및 층간절연층(160)을 관통하는 제1 비아홀(250)이 형성된다. 상기 제1 비아홀(250)은 상기 제3 메탈(153)을 노출시킬 수 있다. 예를 들어, 상기 제1 비아홀(250)의 직경은 제1 너비(D1)일 수 있다.
상기 제1 비아홀(250)을 형성하기 위해서는 상기 이미지 감지부(200)의 표면을 따라 제1 하드마스크층(미도시)을 형성한다. 그리고, 상기 제1 하드마스크층을 패터닝하여 상기 제3 메탈(153)에 대응하는 상기 이미지 감지부(200)의 표면을 노출시키는 제1 하드마스크(240)를 형성한다. 예를 들어, 상기 제1 하드마스크(240)는 산화막 또는 질화막과 같은 절연막으로 형성될 수 있다. 그리고, 상기 제1 하드마스크(240)를 식각마스크로 사용하여 상기 이미지 감지부(200) 및 층간절연층(160)을 식각함으로써 상기 제1 비아홀(250)을 형성한다.
따라서, 상기 제1 비아홀(250)의 측벽에 의하여 상기 이미지 감지부(200)의 제1,제 2 도핑층(210,220) 및 오믹컨택층(230)은 노출되고 상기 제1 비아홀(250)의 바닥면에 의하여 상기 제3 메탈(153)이 노출될 수 있다.
도 6을 참조하여, 상기 제1 비아홀(250) 및 제1 하드마스크(240)의 표면을 따라 제2 하드마스크층(260)이 형성된다. 상기 제2 하드마스크층(260)은 상기 제1 하드마스크(240)와 동일한 물질로 형성될 수 있다.
상기 제2 하드마스크층(260)은 상기 제1 하드마스크(240)의 표면, 상기 제1 비아홀(250)의 측벽 및 바닥면 상에 형성된다.
따라서, 상기 제2 하드마스크층(260)에 의하여 상기 제1 비아홀(250)의 측벽을 통해 노출되었던 상기 제1,제 2 도핑층(210,220), 오믹컨택층(230) 및 제3 메탈(153)의 표면은 가려지게 된다. 그리고, 상기 주변영역(B) 상의 제1 하드마스크(240) 상에 제2 하드마스크층(260)이 적층될 수 있다. 즉, 상기 제2 하드마스크층(260)은 배리어층의 역할을 할 수 있다.
도 7을 참조하여, 상기 제1 비아홀(250)의 측벽에 제2 하드마스크(265)가 형성된다. 상기 제2 하드마스크(265)는 상기 제2 하드마스크층(260)에 대한 블랭킷 에치(Blanket Etch) 공정을 통해 형성될 수 있다.
상기 제2 하드마스크층(260)에 대한 블랭킷 에치 공정을 통하여 상기 제1 하드마스크(240)의 표면 및 상기 제1 비아홀(250)의 바닥면에 형성된 상기 제2 하드마스크층(260)만 식각되어 상기 제3 메탈(153)의 표면은 노출되고, 상기 제1 비아홀(250)의 측벽에만 제2 하드마스크(265)가 형성된다.
따라서, 상기 제1 하드마스크(240)에 의하여 상기 이미지 감지부(200)의 상면은 가려지고 상기 제2 하드마스크(265)에 의하여 상기 제1 비아홀(250) 측벽의 이미지 감지부(200)도 가려지게 된다.
도 8을 참조하여, 상기 제1 비아홀(250)에 제4 메탈컨택(270)이 형성된다. 상기 제4 메탈컨택(270)은 상기 제3 메탈(153)과 전기적으로 연결될 수 있다.
상기 제4 메탈컨택(270)은 상기 제1 비아홀(250)에 금속물질을 갭필하여 형성될 수 있다. 예를 들어, 상기 제4 메탈컨택(270)은 텅스텐(W), 알루미늄(Al), 타이타늄(Ti), 탄탈륨(Ta) 타이타늄(Ti), 타이타늄 나이트 라이드(TiN), Ti/TiN 및 구리(Cu)와 같은 금속재료 중 어느 하나로 형성될 수 있다. 상기 제4 메탈컨택(270)은 상기 제1 하드마스크(240)과 동일한 표면 높이를 가질 수 있다.
상기 제4 메탈컨택(270)은 상기 제1 비아홀(250)의 내부에 형성되어 상기 제3 메탈(153)을 통해 리드아웃 회로(120)와 전기적으로 연결될 수 있다.
상기 제4 메탈컨택(270)의 측벽에는 제2 하드마스크(265)가 형성되어 있다. 따라서, 상기 제4 메탈컨택(270)은 상기 이미지 감지부(200)와는 전기적으로 분리될 수 있다. 즉, 상기 제2 하드마스크(265)가 상기 제4 메탈컨택의 배리어패턴 역할을 하게되어 상기 제4 메탈컨택(270)과 상기 제2 도핑층(220)은 전기적으로 분리될 수 있다.
도 9를 참조하여, 상기 제1 하드마스크(240) 상에 상기 제4 메탈컨택(270)의 상면을 노출시키는 개구부(285)를 가지는 제3 하드마스크(280)가 형성된다. 예를 들어, 상기 제3 하드마스크(280)는 산화막 또는 질화막과 같은 절연막으로 형성될 수 있다.
상기 제3 하드마스크(280)의 개구부(285)는 상기 제1 비아홀(250)의 제1 너비(D1)보다 넓은 제2 너비(D2)로 형성될 수 있다. 따라서, 상기 개구부(285)에 의하여 상기 제1 비아홀(250) 양측의 상기 이미지 감지부(200)에 대응하는 상기 제1 하드마스크(240)가 노출될 수 있다.
도 10을 참조하여, 상기 이미지 감지부(200)의 오믹컨택층(230)을 노출시키는 트랜치(290)가 형성된다. 상기 트랜치(290)는 상기 제3 하드마스크(280)를 식각마스크로 사용하여 상기 제1 하드마스크(240), 오믹컨택층(230), 제2 하드마스크(265) 및 제4 메탈컨택(270)을 선택적으로 식각하여 형성될 수 있다. 상기 트랜치(290) 형성시 식각시간, 식각가스 또는 케미컬과 같은 공정 조건등을 조절하여 상기 오믹컨택층(230)이 노출되면 식각을 정지할 수 있다.
상기 트랜치(290)는 상기 개구부(285)와 동일한 너비로 형성되어 상기 제1 비아홀(250)보다 넓은 직경을 가질 수 있다. 따라서, 상기 트랜치(290)의 측벽에 의하여 상기 오믹컨택층(230)이 노출될 수 있다. 또한, 상기 트랜치(290)의 바닥면에 의하여 상기 오믹컨택층(230) 및 제4 메탈컨택(270)이 노출될 수 있다.
도 11을 참조하여, 상기 트랜치(290)에 컨택플러그(300)가 형성된다. 상기 컨택플러그(300)는 상기 오믹컨택층(230)과 상기 제4 메탈컨택(270)을 전기적으로 연결시킬 수 있다.
상기 컨택플러그(300)는 상기 트랜치에 금속물질을 갭필한 후 평탄화공정을 진행하여 형성될 수 있다. 상기 컨택플러그(300)는 상기 제1 하드마스크(240)와 동일한 표면높이를 가질 수 있다. 또한, 상기 컨택플러그(300)는 상기 제4 메탈컨택(270)과 동일한 물질로 형성될 수 있다.
상기 컨택플러그(300)는 상기 트랜치(290) 내부에 형성되어 상기 오믹컨택층(230)과 상기 제3 메탈(153)을 전기적으로 연결될 수 있다. 즉, 상기 이미지 감지부(200)는 상기 컨택플러그(300), 제4 메탈컨택(270) 및 배선(150)을 통해 상기 리드아웃 회로(120)와 전기적으로 연결될 수 있다.
따라서, 상기 이미지 감지부(200)에서 생성된 포토차지는 상기 컨택플러그(300), 제4 메탈컨택(270) 및 배선(150)을 통해 상기 리드아웃 회로(120)로 전달될 수 있다. 이때, 상기 이미지 감지부(200)의 제1 및 제2 도핑층(220)은 상기 제2 하드마스크(265)에 의하여 상기 제4 메탈컨택(270)과 전기적으로 분리되어 있으므로 상기 이미지 감지부(200)에서 생성된 광전하는 상기 컨택플러그(300) 및 제4 메탈컨택(270)을 통해서만 상기 리드아웃 회로(120)로 전달될 수 있다.
상기와 같이 오믹컨택층(230)이 상기 이미지 감지부(200)의 상부영역에 형성 되어 포토차지의 전송을 위한 제4 메탈컨택(270) 및 컨택플러그(300)와의 전기적 접촉을 용이하게 할 수 있다. 즉, 상기 이미지 감지부(200)를 관통하는 제1 비아홀(250)의 내부에 제4 메탈컨택(270)이 형성되고 상기 제1 비아홀(250)과 상기 제4 메탈컨택(270)의 사이에 제2 하드마스크(265)가 형성되어 상기 제4 메탈컨택(270)은 상기 제3 메탈(153)에만 전기적으로 연결될 수 있다. 그리고, 상기 오믹컨택층(230)이 상기 이미지 감지부(200)의 상부에 형성되어 있으므로 컨택플러그(300)를 형성하기 위한 트랜치(290)의 형성공정이 용이해질 수 있다. 또한, 상기 컨택플러그(300)는 제1 비아홀(250)보다 얕은깊이 및 넓은 너비를 가지는 트랜치(290)에 금속물질을 갭필하여 형성되므로 상기 컨택플러그(300)와 상기 제4 메탈컨택(270)의 전기적 접촉이 효과적으로 이루어질 수 있다.
한편, 실시예에서 상기 트랜치(290)가 제4 메탈컨택(270) 형성 후에 형성되는 것을 예로 하였지만, 상기 트랜치(290)는 상기 제1 비아홀(250) 형성 후에 형성될 수도 있다. 도시되지는 않았지만, 상기 제1 비아홀(250)을 형성하고 상기 제1 비아홀(250) 양측의 오믹컨택층을 노출시키는 트랜치(290)를 형성한 다음 상기 제1 비아홀(250) 및 트랜치(290) 내부로 금속층을 갭필하여 제4 메탈컨택(270)을 형성할 수도 있다.
도 12를 참조하여, 상기 이미지 감지부(200)가 단위픽셀 별로 분리되도록 상기 이미지 감지부(200)에 픽셀분리 트랜치(320)가 형성된다. 또한, 상기 픽셀분리 트랜치(320)가 형성될 때 상기 주변영역(B)에 대응하는 상기 이미지 감지부(200)의 오믹컨택층(230) 및 제1 도핑층(210)이 제거되어 노출부(330)가 형성된다.
상기 픽셀분리 트랜치(320) 및 노출부(330)는 상기 제1 하드마스크(240), 오믹컨택층(230) 및 제1 도핑층(210)을 선택적으로 식각하여 형성될 수 있다. 따라서, 상기 픽셀분리 트랜치(320) 및 노출부(330)에 의하여 상기 제2 도핑층(220)이 노출될 수 있다.
상기 픽셀분리 트랜치(320) 및 노출부(330)는 상기 제1 하드마스크(240) 상에 형성된 제4 하드마스크(310)를 이용한 식각공정에 의하여 형성될 수 있다. 상기 제4 하드마스크(310)는 상기 컨택플러그(300) 사이에 해당하도록 상기 제1 하드마스크(240)의 표면을 선택적으로 노출시킬 수 있다. 또한, 상기 제4 하드마스크(310)는 상기 주변영역(B)에 대응하는 상기 제1 하드마스크(240)를 노출시킬 수 있다.
따라서, 상기 제4 하드마스크(310)를 식각마스크로 사용하여 상기 제1 하드마스크(240), 오믹컨택층(230) 및 제1 도핑층(210)을 식각하여 상기 픽셀영역(A)에는 픽셀분리 트랜치(320)가 형성되고, 상기 주변영역(B)에는 노출부(330)를 형성할 수 있다.
상기 픽셀분리 트랜치(320)는 상기 픽셀영역(A)의 이미지 감지부(200)를 단위픽셀 별로 분리시킬 수 있다. 또한, 상기 노출부(330)는 상기 주변영역(B)에 대응하는 상기 제2 도핑층(220)을 노출시킬 수 있다.
따라서, 상기 픽셀영역(A) 및 주변영역(B)의 제2 도핑층(220)은 모두 연결된 상태일 수 있다.
도 13을 참조하여, 상기 픽셀분리 트랜치(320) 및 노출부(330) 상에 픽셀분 리층(340)이 형성된다. 상기 픽셀분리층(340)은 상기 픽셀분리 트랜치(320) 내부가 갭필되도록 형성될 수 있다. 또한, 상기 픽셀분리층(340)은 상기 노출부(330)의 표면을 따라 형성되어 상기 픽셀영역(A)에 해당하는 이미지 감지부(200)의 측벽 및 상기 주변영역(B)에 해당하는 제2 도핑층(220)의 표면을 따라 형성될 수 있다. 예를 들어, 상기 픽셀분리층(340)은 산화막 또는 질화막과 같은 절연물질로 형성될 수 있다.
상기 픽셀분리층(340)에 의하여 상기 픽셀영역(A)의 이미지 감지부(200)는 단위픽셀 별로 분리될 수 있다. 또한, 상기 노출부(330)에 의하여 노출되었던 상기 이미지 감지부(200) 및 상기 주변영역(B)의 제2 도핑층(220) 표면이 보호될 수 있다.
또한, 상기 픽셀영역(A) 및 주변영역(B)에는 제2 도핑층(220)이 남아있으므로 상기 픽셀영역(A)과 주변영역(B)은 제2 도핑층(220)에 의하여 전기적으로 연결될 수 있다. 상기 제2 도핑층(220)에 의하여 픽셀영역(A)이 전기적으로 연결되어 있지만, 상기 이미지 감지부(200)에서 생성된 광전하는 제2 도핑층(220)인 P+층을 통해서는 이동할 수 없으므로 상기 이미지 감지부(200)는 단위픽셀 별로 분리될 수 있다.
도 14를 참조하여, 상기 주변영역(B)의 픽셀분리층(340), 제2 도핑층(220) 및 층간절연층(160)을 관통하여 상기 그라운드 배선(170)을 노출시키는 제2 비아홀(350)이 형성된다. 상기 제2 비아홀(350)은 상기 그라운드 배선(170)에 대응하는 상기 픽셀분리층(340)을 노출시키는 마스크패턴(미도시)을 형성한 후 상기 마스크 패턴을 식각마스크로 사용하여 상기 픽셀분리층(340), 제1 도핑층(210) 및 층간절연층(160)을 식각하여 형성될 수 있다.
따라서, 상기 제2 비아홀(350)의 측벽에 의하여 제2 도핑층(220)이 노출되고 상기 제2 비아홀(350)의 바닥면에 의하여 상기 그라운드 배선(170)이 노출될 수 있다.
도 15를 참조하여, 상기 제2 비아홀(350)에 그라운드 전극(360)이 형성된다. 상기 그라운드 전극(360)은 상기 그라운드 배선(170) 및 제2 도핑층(220)과 전기적으로 연결될 수 있다. 즉, 상기 그라운드 전극(360)은 상기 이미지 감지부(200)의 그라운드 컨택 역할을 할 수 있다.
상기 그라운드 전극(360)은 상기 제2 비아홀(350)에 금속물질을 갭필하여 형성될 수 있다. 예를 들어, 상기 그라운드 전극(360)은 텅스텐(W), 알루미늄(Al), 타이타늄(Ti), 탄탈륨(Ta) 타이타늄(Ti), 타이타늄 나이트 라이드(TiN), Ti/TiN 및 구리(Cu)와 같은 금속재료 중 어느 하나로 형성될 수 있다.
상기 주변영역(B)의 제2 도핑층(220)을 관통하여 형성된 제2 비아홀(350)에 상기 그라운드 전극(360)이 형성되므로 상기 그라운드 배선(170)과 상기 제2 도핑층(220)은 전기적으로 연결될 수 있다.
도 16에 도시된 바와 같이, 상기 그라운드 전극(360)은 상기 픽셀영역(A)의 주변을 둘러싼 형태로 형성될 수 있다. 도시되지는 않았지만, 상기 그라운드 전극(360)의 일부는 픽셀영역(A) 하부의 제2 도핑층(220)과 전기적으로 연결되어 상기 픽셀영역(A)의 이미지 감지부(200) 전체에 그라운드 전압을 인가할 수 있다. 미 설명된 도면부호 C는 로직회로 일 수 있다.
또는, 상기 그라운드 전극(360)은 상기 픽셀영역(A)의 일측에만 형성되어 상기 제2 도핑층(220)과 전기적으로 연결될 수 있다.
상기와 같이 이미지 감지부(200)의 하부에 형성된 상기 제2 도핑층(220)이 그라운드 전극(360)과 전기적으로 연결되어 그라운드 전압을 이미지 감지부(200)로 인가할 수 있다. 따라서, 상기 이미지 감지부(200)의 상부전극을 형성하기 위한 공정이 생략되어 공정을 단순화시킬 수 있다. 또한, 상기 이미지 감지부(200)의 상층에 별도의 상부전극을 형성하지 않아도 되므로 상기 이미지 감지부(200)의 필팩터를 향상시킬 수 있다.
도시되지는 않았지만, 상기 이미지 감지부 상에 컬러필터 및 마이크로 렌즈가 형성될 수 있다.
실시예에 따르면, 리드아웃 회로가 형성된 반도체 기판 상에 이미지 감지부가 형성되어 필팩터를 높일 수 있다.
또한, 상기 이미지 감지부의 오믹컨택층(N+)이 상부에 위치하므로 상기 이미지 감지부에서 생성된 광전하를 리드아웃 회로로 전달하기 위한 컨택플러그 형성이 용이하게 이루어진다. 즉, 상기 이미지 감지부를 관통하여 리드아웃 회로와 연결되는 제4 메탈컨택을 형성한 후 상기 오믹컨택층 및 제4 메탈컨택의 상부영역을 노출시키는 트랜치를 형성할 수 있다. 그리고, 상기 트랜치에 금속물질의 갭필하여 상기 이미지 감지부의 오믹컨택층과 상기 제4 메탈컨택의 전기적 연결이 용이하게 이루어질 수 있다.
또한, 상기 이미지 감지부의 제2 도핑층이 픽셀영역 및 주변영역에 연장 형성되고, 상기 주변영역의 그라운드 전극과 상기 제2 도핑층이 전기적으로 연결되어 상기 이미지 감지부의 수광면적을 향상시킬 수 있다.
이상에서 설명한 실시예는 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 실시예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1 내지 도 15는 실시예에 따른 이미지센서의 제조공정을 나타내는 단면도이다.
도 16은 실시예에 따른 이미지센서의 평면도이다.

Claims (15)

  1. 픽셀영역 및 주변영역이 정의된 반도체 기판;
    상기 반도체 기판 상에 형성되고 상기 픽셀영역과 연결되는 리드아웃 배선 및 상기 주변영역과 연결되는 그라운드 배선을 포함하는 층간절연층;
    상기 층간절연층 상에 적층된 제2 도핑층, 제1 도핑층 및 오믹컨택층;
    상기 주변영역에 해당하는 상기 오믹컨택층 및 제1 도핑층을 식각하여 상기 픽셀영역에 형성된 이미지 감지부;
    상기 이미지 감지부 및 층간절연층을 관통하여 상기 리드아웃 배선을 노출시키는 제1 비아홀;
    상기 제1 비아홀의 측벽에 형성된 배리어 패턴;
    상기 제1 비아홀 양측의 오믹컨택층이 노출되도록 상기 제1 비아홀 보다 넓은 너비를 가지는 트랜치; 및
    상기 제1 비아홀 및 트랜치 내부에 형성된 메탈컨택을 포함하는 이미지센서.
  2. 제1항에 있어서,
    상기 이미지 감지부가 픽셀별로 분리되도록 상기 메탈컨택 사이에 형성된 픽셀분리 트랜치를 포함하는 이미지센서.
  3. 제1항에 있어서,
    상기 픽셀분리 트랜치는 상기 제2 도핑층을 노출시키고,
    상기 픽셀분리 트랜치에는 픽셀분리층이 형성된 것을 특징으로 하는 이미지센서.
  4. 제1항에 있어서,
    상기 주변영역의 제2 도핑층 및 층간절연층을 관통하여 상기 그라운드 배선을 노출시키는 제2 비아홀; 및
    상기 제2 비아홀 내부에 형성된 그라운드 전극을 포함하는 이미지센서.
  5. 제1항에 있어서,
    상기 배리어 패턴은 산화막 또는 질화막으로 형성된 것을 특징으로 하는 이미지센서.
  6. 제1항에 있어서,
    상기 제1 도핑층 및 오믹컨택층은 N형 불순물로 형성되고, 상기 제2 도핑층은 P형 불순물로 형성된 것을 특징으로 하는 이미지센서.
  7. 반도체 기판에 픽셀영역 및 주변영역을 형성하는 단계;
    상기 반도체 기판 상에 상기 픽셀영역과 연결되는 리드아웃 배선 및 상기 주변영역과 연결되는 그라운드 배선을 포함하는 층간절연층을 형성하는 단계;
    상기 층간절연층 상에 제2 도핑층, 제1 도핑층 및 오믹컨택층이 적층된 이미지 감지부를 본딩하는 단계;
    상기 이미지 감지부 및 층간절연층을 관통하여 상기 리드아웃 배선을 노출시키는 제1 비아홀을 형성하는 단계;
    상기 제1 비아홀의 측벽에 배리어 패턴을 형성하는 단계;
    상기 제1 비아홀의 내부에 메탈컨택을 형성하는 단계;
    상기 제1 비아홀 양측의 상기 오믹컨택층이 노출되도록 상기 메탈컨택 및 하드마스크를 제거하여 상기 제1 비아홀 보다 넓은 너비를 가지는 트랜치를 형성하는 단계; 및
    상기 트랜치에 컨택 플러그를 형성하는 단계를 포함하는 이미지센서의 제조방법.
  8. 제7항에 있어서,
    상기 이미지 감지부가 픽셀별로 분리되도록 상기 메탈컨택 사이에 해당하는 상기 오믹컨택층 및 제1 도핑층을 관통하여 상기 제2 도핑층을 노출시키는 픽셀분리 트랜치를 형성하는 단계; 및
    상기 픽셀분리 트랜치 내부에 픽셀분리층을 형성하는 단계를 더 포함하는 이미지센서의 제조방법.
  9. 제8항에 있어서,
    상기 주변영역에 해당하는 상기 오믹컨택층 및 제1 도핑층을 제거하여 상기 그라운드 배선에 대응하는 상기 제2 도핑층을 노출시키는 단계를 더 포함하는 이미지센서의 제조방법.
  10. 제9항에 있어서,
    상기 제2 도핑층의 노출과 상기 픽셀분리 트랜치는 동시에 형성되는 것을 특징으로 하는 이미지센서의 제조방법.
  11. 제9항에 있어서,
    상기 그라운드 배선이 노출되도록 상기 주변영역의 제2 도핑층 및 층간절연층을 식각하여 제2 비아홀을 형성하는 단계; 및
    상기 제2 비아홀에 그라운드 전극을 형성하는 단계를 더 포함하는 이미지센서의 제조방법.
  12. 제7항에 있어서,
    상기 배리어패턴을 형성하는 단계는,
    상기 제1 비아홀이 형성된 이미지 감지부의 표면에 배리어층을 형성하는 단계; 및
    상기 배리어층에 대한 블랭킷 에치 공정을 진행하여 상기 이미지 감지부의 표면 및 리드아웃 배선의 표면에 형성된 배리어층을 제거하는 단계를 포함하는 이 미지센서의 제조방법.
  13. 제7항에 있어서,
    상기 트랜치를 형성하는 단계는,
    상기 메탈컨택이 노출되도록 상기 이미지 감지부 상에 상기 제1 비아홀보다 넓은 너비의 개구부를 가지는 하드마스크를 형성하는 단계; 및
    상기 하드마스크를 식각마스크로 상기 메탈컨택, 배리어패턴 및 오믹컨택층을 선택적으로 제거하는 단계를 포함하는 이미지센서의 제조방법.
  14. 제7항에 있어서,
    상기 제1 도핑층 및 오믹컨택층은 N형 불순물로 형성되고, 상기 제2 도핑층은 P형 불순물로 형성된 것을 특징으로 하는 이미지센서의 제조방법.
  15. 반도체 기판에 픽셀영역 및 주변영역을 형성하는 단계;
    상기 반도체 기판 상에 상기 픽셀영역과 연결되는 리드아웃 배선 및 상기 주변영역과 연결되는 그라운드 배선을 포함하는 층간절연층을 형성하는 단계;
    상기 층간절연층 상에 제2 도핑층, 제1 도핑층 및 오믹컨택층을 포함하는 이미지 감지부를 형성하는 단계;
    상기 이미지 감지부 및 층간절연층을 관통하여 상기 리드아웃 배선을 노출시키는 제1 비아홀을 형성하는 단계;
    상기 제1 비아홀의 측벽에 배리어 패턴을 형성하는 단계;
    상기 오믹컨택층이 노출되도록 상기 제1 비아홀 보다 넓은 너비를 가지는 트랜치를 형성하는 단계; 및
    상기 제1 비아홀 및 트랜치 내부에 금속층을 갭필하여 메탈컨택을 형성하는 단계를 포함하는 이미지센서의 제조방법.
KR1020080136271A 2008-12-30 2008-12-30 이미지센서 및 그 제조방법 KR20100078111A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080136271A KR20100078111A (ko) 2008-12-30 2008-12-30 이미지센서 및 그 제조방법
US12/643,402 US20100164046A1 (en) 2008-12-30 2009-12-21 Image sensor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080136271A KR20100078111A (ko) 2008-12-30 2008-12-30 이미지센서 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20100078111A true KR20100078111A (ko) 2010-07-08

Family

ID=42283860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080136271A KR20100078111A (ko) 2008-12-30 2008-12-30 이미지센서 및 그 제조방법

Country Status (2)

Country Link
US (1) US20100164046A1 (ko)
KR (1) KR20100078111A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200077369A (ko) * 2018-12-19 2020-06-30 한국전자통신연구원 반도체 소자의 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101402750B1 (ko) * 2012-09-26 2014-06-11 (주)실리콘화일 3차원 구조를 가지는 이미지센서의 분리형 단위화소
KR20200076054A (ko) * 2018-12-19 2020-06-29 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN116682837B (zh) * 2023-08-02 2023-10-24 武汉楚兴技术有限公司 一种半导体结构及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200077369A (ko) * 2018-12-19 2020-06-30 한국전자통신연구원 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US20100164046A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
KR20100063269A (ko) 이미지센서 및 그 제조방법
KR101016474B1 (ko) 이미지센서 및 그 제조방법
US8030727B2 (en) Image sensor and method for manufacturing the same
KR100997343B1 (ko) 이미지센서 및 그 제조방법
KR100999740B1 (ko) 이미지센서 및 그 제조방법
US20090166788A1 (en) Image sensor and method for manufacturing the same
KR20100078111A (ko) 이미지센서 및 그 제조방법
KR20100079399A (ko) 이미지 센서 및 그 제조 방법
KR20100036723A (ko) 이미지센서 및 그 제조방법
KR101002158B1 (ko) 이미지센서 및 그 제조방법
KR101046798B1 (ko) 이미지센서 및 그 제조방법
KR101024815B1 (ko) 이미지센서 및 그 제조방법
US20100117174A1 (en) Method of manufacturing image sensor
KR20100078145A (ko) 이미지센서 및 그 제조방법
KR101038809B1 (ko) 이미지 센서 및 그 제조 방법
KR101087933B1 (ko) 이미지센서 및 그 제조방법
KR101024774B1 (ko) 이미지센서의 제조방법
KR20100036725A (ko) 이미지센서 및 그 제조방법
KR101024735B1 (ko) 이미지센서의 제조방법
KR101033351B1 (ko) 이미지센서 및 그 제조방법
KR100882980B1 (ko) 이미지 센서 및 그 제조방법
KR101016516B1 (ko) 이미지센서 제조방법
KR100882987B1 (ko) 이미지센서 및 그 제조방법
KR101163817B1 (ko) 이미지 센서 및 그 제조 방법
KR20100078210A (ko) 이미지 센서 및 이의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid