KR101016516B1 - 이미지센서 제조방법 - Google Patents

이미지센서 제조방법 Download PDF

Info

Publication number
KR101016516B1
KR101016516B1 KR1020080094427A KR20080094427A KR101016516B1 KR 101016516 B1 KR101016516 B1 KR 101016516B1 KR 1020080094427 A KR1020080094427 A KR 1020080094427A KR 20080094427 A KR20080094427 A KR 20080094427A KR 101016516 B1 KR101016516 B1 KR 101016516B1
Authority
KR
South Korea
Prior art keywords
sensing unit
image sensing
layer
forming
donor wafer
Prior art date
Application number
KR1020080094427A
Other languages
English (en)
Other versions
KR20100035209A (ko
Inventor
선종원
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080094427A priority Critical patent/KR101016516B1/ko
Publication of KR20100035209A publication Critical patent/KR20100035209A/ko
Application granted granted Critical
Publication of KR101016516B1 publication Critical patent/KR101016516B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

실시예에 따른 이미지센서 제조방법은, 반도체 기판 상에 배선 및 층간절연층을 형성하는 단계;결정형 구조의 도너 웨이퍼에 pn접합의 이미지 감지부를 형성하는 단계; 상기 이미지 감지부와 상기 도너 웨이퍼의 경계면에 수소이온을 주입하여 수소층을 형성하는 단계; 상기 도너 웨이퍼에 대한 1차 어닐링 공정을 진행하여 상기 이미지 감지부와 도너 웨이퍼를 분리하는 단계; 상기 이미지 감지부에 예비트랜치를 형성하는 단계; 상기 예비 트랜치가 형성된 이미지 감지부에 2차 어닐링 공정을 진행하는 단계; 상기 이미지 감지부와 상기 배선이 연결되도록 상기 층간절연층 상에 이미지 감지부를 본딩하는 단계; 및 상기 이미지 감지부가 단위픽셀별로 분리되도록 상기 예비 트랜치를 식각하여 상기 층간절연층의 표면을 선택적으로 노출시키는 픽셀분리 트랜치를 형성하는 단계를 포함한다.
반도체 소자, 3차원 이미지센서, 포토다이오드

Description

이미지센서 제조방법{Method for Manufacturing of Image Sensor}
실시예는 이미지센서 제조방법에 관한 것이다.
반도체 소자 중의 하나인 이미지센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체소자로서, 전하결합소자(Charge Coupled Device: CCD)와 씨모스(CMOS) 이미지센서(Image Sensor)(CIS)로 구분된다.
이미지센서는 기판에 포토다이오드(Photodiode)를 이온주입 방식으로 형성시킨다. 그런데, 칩사이즈(Chip Size) 증가 없이 픽셀(Pixel) 수 증가를 위한 목적으로 포토다이오드의 사이즈가 점점 감소함에 따라 수광부 면적 축소로 이미지 특성(Image Quality)이 감소하는 경향을 보이고 있다.
또한, 수광부 면적 축소만큼의 적층높이(Stack Height)의 감소가 이루어지지 못하여 에어리 디스크(Airy Disk)라 불리는 빛의 회절현상으로 수광부에 입사되는 포톤(Photon)의 수 역시 감소하는 경향을 보이고 있다.
이를 극복하기 위한 대안 중 하나로 포토다이오드를 비정질 실리콘(amorphous Si)으로 증착하거나, 웨이퍼 대 웨이퍼 본딩(Wafer-to-Wafer Bonding) 등의 방법으로 리드아웃 서킷(Readout Circuitry)은 실리콘 기판(Si Substrate)에 형성시키고, 포토다이오드는 리드아웃 서킷 상부에 형성시키는 시도(이하 "3차원 이미지센서"라고 칭함)가 이루어지고 있다. 포토다이오드와 리드아웃 서킷은 배선(Metal Line)을 통해 연결된다.
한편, 상기 포토다이오드가 형성된 웨이퍼를 실리콘 기판에 본딩한 후 상기 포토다이오드를 픽셀별로 분리시키기 위하여 소자분리 트랜치를 형성한 후 절연막을 갭필하여 단위픽셀을 형성한다.
하지만, 상기 소자분리 트랜치는 반응성 이온식각(Reactive ion etch) 공정에 의하여 형성되는데, 이때 상기 소자분리 트랜치의 표면에는 식각공정에 의한 디펙트가 발생할 수 있다. 이러한 디펙트는 댕글링 본드와 같은 표면결함을 발생시켜 다크커런트를 발생시키는 문제가 있다.
실시예에서는 이미지 감지부에 대한 열처리 공정에 의하여 픽셀분리막을 형성한 후 상기 이미지 감지부를 배선이 형성된 반도체 기판에 본딩함으로써 소자의 신뢰성을 향상시킬 수 있는 이미지센서 제조방법을 제공한다.
제1 실시예에 따른 이미지센서 제조방법은, 반도체 기판 상에 배선 및 층간절연층을 형성하는 단계;결정형 구조의 도너 웨이퍼에 pn접합의 이미지 감지부를 형성하는 단계; 상기 이미지 감지부와 상기 도너 웨이퍼의 경계면에 수소이온을 주입하여 수소층을 형성하는 단계; 상기 도너 웨이퍼에 대한 1차 어닐링 공정을 진행하여 상기 이미지 감지부와 도너 웨이퍼를 분리하는 단계; 상기 이미지 감지부에 예비트랜치를 형성하는 단계; 상기 예비 트랜치가 형성된 이미지 감지부에 2차 어닐링 공정을 진행하는 단계; 상기 이미지 감지부와 상기 배선이 연결되도록 상기 층간절연층 상에 이미지 감지부를 본딩하는 단계; 및 상기 이미지 감지부가 단위픽셀별로 분리되도록 상기 예비 트랜치를 식각하여 상기 층간절연층의 표면을 선택적으로 노출시키는 픽셀분리 트랜치를 형성하는 단계를 포함한다.
제2 실시예에 따른 이미지센서 제조방법은, 반도체 기판 상에 배선 및 층간절연층을 형성하는 단계; 결정형 구조의 도너 웨이퍼에 pn접합의 이미지 감지부를 형성하는 단계; 상기 이미지 감지부와 상기 도너 웨이퍼의 경계면에 수소이온을 주입하여 수소층을 형성하는 단계; 상기 도너 웨이퍼에 대한 1차 어닐링 공정을 진행 하여 상기 이미지 감지부와 도너 웨이퍼를 분리하는 단계; 상기 이미지 감지부에 선택적 이온주입공정을 실시하여 시드 분리층을 형성하는 단계; 상기 시드 분리층이 형성된 이미지 감지부에 2차 어닐링 공정을 진행하여 픽셀분리막을 형성하는 단계; 및 상기 이미지 감지부와 상기 배선이 연결되도록 상기 층간절연층 상에 이미지 감지부를 본딩하는 단계를 포함한다.
제1 실시예에 따른 이미지센서 제조방법에 의하면, 이미지 감지부에서 도너 웨이퍼를 분리한 후 트랜치를 형성하고 어닐링 공정을 진행함으로써 상기 이미지 감지부의 디펙트를 개선하여 다크 커런트 발생을 방지할 수 있는 이미지센서 제조방법을 제공한다.
또한, 상기 트랜치가 형성된 이미지 감지부에 대한 어닐링 공정 후 상기 이미지 감지부를 배선이 형성된 반도체 기판과 본딩함으로써 상기 어닐링 공정에 의하여 배선 및 소자가 손상되는 것을 방지할 수 있다.
제2 실시예에 따른 이미지센서 제조방법에 의하면, 이미지 감지부에서 도너 웨이퍼를 분리한 후 상기 이미지 감지부에 이온주입 공정 및 어닐링 공정을 진행하여 픽셀분리막을 형성함으로써 상기 이미지 감지부에 디펙트가 발생되는 것을 방지할 수 있다.
실시예에 따른 이미지센서 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
실시예는 씨모스 이미지센서에 한정되는 것이 아니며, CCD 이미지센서 등 포토다이오드가 필요한 모든 이미지센서에 적용이 가능하다.
<제1 실시예>
도 1 내지 도 14를 참조하여 제1 실시예에 따른 이미지센서 제조방법을 상세히 설명한다.
도 1을 참조하여, 반도체 기판(100) 상에 배선(150)을 포함하는 층간절연층(160)이 형성된다. 상기 반도체 기판(100)은 단결정 또는 다결정의 실리콘 기판이며 p형 불순물 또는 n형 불순물이 도핑된 기판일 수 있다. 도 2에 도시된 바와 같이 상기 배선(150)은 반도체 기판(100)에 단위픽셀별로 형성된 리드아웃 회로(120)에 각각 연결될 수 있다.
도 2를 참조하여, 상기 리드아웃 회로(120) 및 배선(150)을 상세히 설명한다.
상기 리드아웃 회로(120)는 트랜스퍼 트랜지스터(Tx)(121), 리셋 트랜지스터(Rx)(123), 드라이브 트랜지스터(Dx)(125), 셀렉 트랜지스터(Sx)(127)를 포함하 여 형성할 수 있다. 이후, 플로팅디퓨젼영역(FD)(131), 상기 각 트랜지스터에 대한 소스/드레인영역(133, 135, 137)을 포함하는 이온주입영역(130)을 형성할 수 있다. 한편 상기 리드아웃 회로(120)은 3Tr, 4Tr 또는 5Tr 중 어느 하나일 수 있다.
상기 반도체 기판(100)에 리드아웃 회로(120)를 형성하는 단계는 상기 반도체 기판(100)에 전기접합영역(140)을 형성하는 단계 및 상기 전기접합영역(140) 상부에 상기 배선(150)과 연결되는 제1 도전형 연결영역(147)을 형성하는 단계를 포함할 수 있다.
예를 들어, 상기 전기접합영역(140)은 PN 졍션(junction)(140) 일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 전기접합영역(140)은 제2 도전형 웰(141) 또는 제2 도전형 에피층 상에 형성된 제1 도전형 이온주입층(143), 상기 제1 도전형 이온주입층(143) 상에 형성된 제2 도전형 이온주입층(145)을 포함할 수 있다. 예를 들어, 상기 PN 졍션(junction)(140)은 도 2에 도시된 바와 같이 P0(145)/N-(143)/P-(141) Junction 일 수 있으나 이에 한정되는 것은 아니다. 또한, 상기 반도체 기판(100)은 제2 도전형으로 도전되어 있을 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면 트랜스퍼 트랜지스터(Tx) 양단의 소스/드레인 간에 전압차(Potential Difference)가 있도록 소자 설계하여 포토차지(Photo Charge)의 완전한 덤핑(Fully Dumping)이 가능해질 수 있다. 이에 따라, 포토다이오드에서 발생한 포토차지(Photo Charge)가 플로팅디퓨젼 영역으로 덤핑됨에 따라 출력이미지 감도를 높일 수 있다.
즉, 실시예는 도 2와 같이 리드아웃 회로(120)가 형성된 상기 반도체 기판(100)에 전기접합영역(140)을 형성시킴으로써 트랜스퍼 트랜지스터(Tx)(121) 양단의 소스/드레인 간에 전압차가 있도록 하여 포토차지의 완전한 덤핑이 가능해질 수 있다.
이하, 실시예의 포토차지의 덤핑구조에 대해서 도 2 및 도 3을 참조하여 구체적으로 설명한다.
실시예에서 N+ 졍션인 플로팅디퓨젼(FD)(131) 노드(Node)와 달리, 전기접합영역(140)인 P/N/P 졍션(140)은 인가전압이 모두 전달되지 않고 일정 전압에서 핀치오프(Pinch-off) 된다. 이 전압을 피닝볼티지(Pinning Voltage)이라 부르며 피닝볼티지(Pinning Voltage)는 P0(145) 및 N-(143) 도핑(Doping) 농도에 의존한다.
구체적으로, 포토다이오드(205)에서 생성된 전자는 PNP 졍션(140)으로 이동하게 되며 트랜스퍼 트랜지스터(Tx)(121) 온(On)시, FD(131) 노드로 전달되어 전압으로 변환된다.
P0/N-/P- 졍션(140)의 최대 전압값은 피닝볼티지가 되고 FD(131) Node 최대 전압값은 Vdd-Rx Vth이 되므로, 도 3에 도시된 바와 같이 Tx(131) 양단간 전위차로 인해 차지쉐어링(Charge Sharing) 없이 칩(Chip) 상부의 포토다이오드에서 발생한 전자가 FD(131) Node로 완전히 덤핑(Dumping) 될 수 있다.
즉, 실시예에서 반도체 기판(100)인 실리콘 서브(Si-Sub)에 N+/Pwell Junction이 아닌 P0/N-/Pwell Junction을 형성시킨 이유는 4-Tr APS Reset 동작시 P0/N-/Pwell Junction에서 N-(143)에 + 전압이 인가되고 P0(145) 및 Pwell(141)에 는 Ground 전압이 인가되므로 일정전압 이상에서는 P0/N-/Pwell Double Junction이 BJT 구조에서와 같이 Pinch-Off가 발생하게 된다. 이를 Pinning Voltage라고 부른다. 따라서 Tx(121) 양단의 Source/Drain에 전압차가 발생하게 되어 Tx On/Off 동작 시 포토차지가 N-well에서 Tx를 통해 FD로 완전히 덤핑되어 Charge Sharing 현상을 방지할 수 있다.
따라서 종래의 기술에서 단순히 포토다이오드가 N+ Junction으로 연결된 경우와 달리, 실시예에 의하면 새츄레이션(Saturation) 저하 및 감도 하락 등의 문제를 피할 수 있다.
다음으로, 실시예에 의하면 포토다이오드와 리드아웃 회로(120) 사이에 제1 도전형 연결영역(147)을 형성하여 포토차지(Photo Charge)의 원할한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 저하 및 감도의 하락을 방지할 수 있다.
이를 위해, 실시예는 P0/N-/P- 졍션(140)의 표면에 오믹컨택(Ohmic Contact)을 위한 제1 도전형 연결영역(147)으로서 N+ 도핑영역을 형성할 수 있다. 상기 N+ 영역(147)은 상기 P0(145)를 관통하여 N-(143)에 접촉하도록 형성할 수 있다.
한편, 이러한 제1 도전형 연결영역(147)이 리키지 소스(Leakage Source)가 되는 것을 최소화하기 위해 제1 도전형 연결영역(147)의 폭을 최소화할 수 있다.
이를 위해, 실시예는 제2 메탈컨택(151a) 에치(Etch) 후 플러그 임플란트(Plug Implant)를 진행할 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 이온주입패턴(미도시)을 형성하고 이를 이온주입마스크로 하여 제1 도전형 연결영 역(147)을 형성할 수도 있다.
즉, 실시예와 같이 컨택(Contact) 형성 부에만 국부적으로 N+ Doping을 한 이유는 다크시그널(Dark Signal)을 최소화하면서 오믹컨택(Ohmic Contact) 형성을 원활히 해 주기 위함이다. 종래기술과 같이, Tx Source 부 전체를 N+ Doping 할 경우 기판표면 댕글링본드(Si Surface Dangling Bond)에 의해 Dark Signal이 증가할 수 있다.
도 4는 리드아웃 회로에 대한 다른 구조를 도시한 것이다. 도 4에 도시된 바와 같이, 상기 전기접합영역(140)의 일측에 제1 도전형 연결영역(148)이 형성될 수 있다.
도 4를 참조하여, P0/N-/P- Junction(140)에 Ohmic Contact을 위한 N+ 연결영역(148)을 형성할 수 있는데, 이때 N+ 연결영역(148) 및 M1C Contact(151a) 형성공정은 리키지 소스(Leakage Source)가 될 수 있다. 왜냐하면, P0/N-/P- Junction(140)에 Reverse Bias가 인가된 채로 동작하므로 기판 표면(Si Surface)에 전기장(EF)이 발생할 수 있다. 이러한 전기장 내부에서 Contact 형성 공정 중에 발생하는 결정결함은 리키지 소스가 된다.
또한, N+ 연결영역(148)을 P0/N-/P- Junction(140) 표면에 형성시킬 경우 N+/P0 Junction(148/145)에 의한 E-Field가 추가되므로 이 역시 리키지 소스(Leakage Source)가 될 수 있다.
즉, P0 층으로 도핑(Doping)되지 않고 N+ 연결영역(148)으로 이루어진 Active 영역에 제1 컨택플러그(151a)를 형성하고, 이를 N- Junction(143)과 연결시 키는 Layout을 제시한다.
그러면 상기 반도체 기판(100) 표면의 E-Field가 발생하지 않게 되고 이는 3차원 집적(3-D Integrated) CIS의 암전류(Dark Current) 감소에 기여할 수 있다.
다시 도 1 및 도 2를 참조하여, 상기 반도체 기판(100) 상에 층간절연층(160) 및 배선(150)을 형성할 수 있다. 상기 배선(150)은 제1 메탈컨택(151a), 제1 메탈(151), 제2 메탈(152), 제3 메탈(153) 및 제4 메탈컨택(154a)을 포함할 수 있으나 이에 한정되는 것은 아니다.
다음으로, 상기 층간절연층(160) 상에 포토다이오드와의 본딩을 위한 접합층(170)을 형성한다. 상기 접합층(170)은 산화막 또는 질화막과 같은 절연막으로 형성될 수 있다. 또는 상기 접합층(170)은 n형 비정질 실리콘(n-doped amorphous silicon)을 이용하여 형성될 수도 있다. 한편, 상기 접합층(170)은 형성되지 않을 수도 있다.
도 5를 참조하여, 도너 웨이퍼(20)에 이미지 감지부(200)가 형성된다. 상기 도너 웨이퍼(20)는 단결정 또는 다결정의 실리콘 기판이며 p형 또는 n형 불순물이 도핑된 기판일 수 있다.
상기 이미지 감지부(200)는 제1 도핑층(N-)(210) 및 제2 도핑층(P+)(220)으로 이루어져 PN접합의 포토다이오드 구조를 가질 수 있다. 도시되지는 않았지만, 상기 제1 도핑층(210)의 하부에 고농도의 N형 불순물(N+)을 이온주입하여 오믹컨택을 형성할 수 있다.
예를 들어, 상기 이미지 감지부(200)는 결정형 구조의 상기 도너 웨이퍼(20) 의 깊은 영역에 N형 불순물을 이온주입한 후, 상기 N형 불순물 영역 상에 P형 불순물을 이온주입하여 제1 도핑층(210) 및 제2 도핑층(220)이 적층된 구조로 형성할 수 있다.
실시예에서 상기 제1 도핑층(210)은 제2 도핑층(220)보다 넓은 영역을 가지도록 형성될 수 있다. 그러면 공핍영역이 확장되어 광전자의 생성을 증가시킬 수 있다.
도 6을 참조하여, 상기 이미지 감지부(200)와 상기 도너 웨이퍼(20)의 경계면에 수소층(230)이 형성된다. 상기 수소층(230)은 상기 이미지 감지부(200)를 제외한 나머지 영역의 도너 웨이퍼(20)를 상기 이미지 감지부(200)에서 분리시키기 위하여 형성된다. 예를 들어, 상기 수소층(20)은 수소이온(H+)을 상기 제2 도핑층(220)과 상기 도너 웨이퍼(200)의 경계면에 이온주입하여 형성될 수 있다.
한편, 상기 수소층(230)은 상기 이미지 감지부(200)가 형성되기 전에 상기 도너 웨이퍼(20)에 먼저 형성될 수도 있다.
도 7을 참조하여, 상기 도너웨이퍼(200)의 수소층(230)에 대한 1차 어닐링 공정을 진행하여 상기 이미지 감지부(200)와 상기 도너 웨이퍼(20)를 분리한다. 예를 들어, 상기 수소층(230)에 대한 1차 어닐링 공정은 500~800℃에서 진행될 수 있다. 상기 1차 어닐링 공정에 의하여 상기 수소층(250)은 수소기체층으로 변하게 되어 상기 수소층(250)을 기준으로 상기 이미지 감지부(200)와 상기 도너 웨이퍼(20)는 분리될 수 있다.
상기 이미지 감지부(200)를 상기 반도체 기판(100)에 본딩하기 전에 상기 이 미지 감지부(200)와 상기 도너 웨이퍼(20)를 분리시키는 이유는 상기 반도체 기판(100)에 형성된 배선(150) 및 소자를 보호하기 위해서 이다. 만일 상기 반도체 기판(100)과 상기 이미지 감지부(200)가 형성된 도너 웨이퍼(20)를 본딩한 후 상기 도너 웨이퍼(20)를 분리하기 위한 어닐링 공정을 진행하면 고온에서의 열처리 공정에 의하여 상기 배선(150) 및 소자에 악영향을 끼쳐 이미지센서의 품질을 저하시킬 수 때문이다.
따라서, 실시예에서는 상기 수소층(230)에 대한 1차 어닐링 공정을 미리 진행하여 상기 이미지 감지부(200)와 도너 웨이퍼(20)를 미리 분리함으로써 상기 도너웨이퍼의 분리공정으로부터 소자를 보호할 수 있다.
도 8을 참조하여, 상기 이미지 감지부(200) 상에 하드 마스크(240)가 형성된다. 상기 하드 마스크(240)는 선택적 식각공정에 의하여 패터닝되어 상기 이미지 감지부(200)를 선택적으로 노출시켜 픽셀분리영역을 정의할 수 있다. 예를 들어, 상기 하드 마스크(240)는 산화막 또는 질화막으로 형성될 수 있다.
도 9를 참조하여, 상기 이미지 감지부(200)가 단위픽셀 별로 분리되도록 상기 이미지 감지부(200)에 예비 트랜치(250)가 형성된다. 상기 예비 트랜치(250)는 상기 하드마스크(240)를 식각마스크로 사용하여 상기 이미지 감지부(200)를 식각하여 형성될 수 있다. 예를 들어, 상기 예비 트랜치(250)는 반응성 이온 식각공정(Reactive ion etch)에 의하여 형성될 수 있다.
상기 예비 트랜치(250)는 상기 이미지 감지부(200)의 깊은 영역까지 식각되어 상기 제2 도핑층(220) 및 제1 도핑층(210)의 얕은 영역은 픽셀 별로 분리되고 상기 제1 도핑층(210)의 깊은 영역은 상호 연결된 형태로 형성될 수 있다.
한편, 상기 예비 트랜치(250)는 반응성 이온식각공정에 의하여 형성되어 그 표면에 디펙트가 발생될 수 있다. 상기 이미지 감지부(200)의 내부에 형성된 예비 트랜치(250)에 의한 디펙트는 댕글링 본드를 발생시켜 다크 커런트의 원인이 될 수 있다.
도 10을 참조하여, 상기 예비 트랜치(250)를 포함하는 이미지 감지부(200)에 대한 2차 어닐링 공정이 진행된다. 상기 2차 어닐링 공정을 진행하는 이유는 반응성 이온식각공정에 의하여 상기 예비 트랜치(250)에 발생된 디펙트를 개선시키기 위함이다. 상기 예비 트랜치(250)에 디펙트가 발생되면 상기 이미지 감지부(200)의 표면에 댕글링 본드가 발생하여 다크 커런트를 유발시키는 요인이 된다.
따라서, 실시예에서는 상기 예비 트랜치(250)의 표면에 발생된 디펙트를 복구하기 위하여 2차 어닐링 공정을 진행하는 것이다. 예를 들어, 상기 2차 어닐링 공정은 수소분위기에서 진행되며, 800~1150℃온도에서 약 60~200초 동안 진행될 수 있다.
상기와 같이 고온의 수소분위기에서 상기 예비 트랜치(250)에 대한 2차 어닐링 공정을 진행하면 상기 예비 트랜치(250)의 표면 디펙트를 개선할 수 있다. 이것은 고온의 수소분위기에 의하여 실리콘 웨이퍼에 대한 열처리하게 되면 실리콘 원자가 이동하여 실리콘 결정구조가 재배열됨으로써 격자구조가 안정적으로 변하게 될 수 있기 때문이다. 즉, 고온에서의 2차 어닐링 공정에 의하여 상기 이미지 감지부(200)의 실리콘 격자구조가 큐어링(curing)되므로 상기 예비 트랜치(250)의 표면 데미지를 복구할 수 있게 된다.
또한, 상기 이미지 감지부(200)를 상기 반도체 기판(100)에 본딩하기 전에 2차 어닐링 공정을 진행함으로써 상기 반도체 기판(100)에 형성된 배선(150) 및 소자가 손상되는 것을 미연에 방지할 수 있다.
도 11을 참조하여, 상기 반도체 기판(100) 상에 이미지 감지부(200)가 본딩된다. 상기 반도체 기판(100)과 상기 이미지 감지부(200)의 본딩공정은 상기 반도체 기판(100)의 접합층(170)과 상기 이미지 감지부(200)의 제1 도핑층(210)이 마주하도록 위치시킨 후 진행할 수 있다. 또한, 상기 예비 트랜치(250)에 의하여 픽셀별로 분리된 이미지 감지부(200)가 상기 배선(150)에 각각 대응하도록 위치시킨 후 본딩공정을 진행할 수 있다.
상기 접합층(170)이 상기 반도체 기판(100)의 표면에 형성되어 있으므로 상기 이미지 감지부(200)와의 본딩력이 향상될 수 있다. 또한, 상기 접합층(170)은 버퍼층 역할을 하게 본딩공정 시 상기 이미지 감지부(200)에 디펙트가 발생되는 것을 방지할 수 있다.
도 12를 참조하여, 상기 이미지 감지부(200)가 단위픽셀 별로 분리되도록 픽셀분리 트랜치(255)가 형성된다. 상기 픽셀분리 트랜치(255)는 상기 하드 마스크(240)를 식각마스크로 사용하여 상기 예비 트랜치(250) 하부의 제1 도핑층(210) 및 접합층(170)을 식각함으로써 형성될 수 있다. 상기 픽셀분리 트랜치(155)는 단위픽셀 별로 형성된 상기 배선(150) 사이에 해당하는 상기 층간절연층(160)의 표면을 선택적으로 노출시킬 수 있다.
따라서, 상기 이미지 감지부(200)는 상기 픽셀분리 트랜치(255)에 의하여 단위픽셀별로 분리되고, 픽셀별로 분리된 배선(150)에 따라 단위픽셀 별로 분리될 수 있다.
도 13을 참조하여, 상기 픽셀분리 트랜치(255)에 제1 픽셀분리막(260)이 형성된다. 상기 제1 픽셀분리막(260)은 상기 픽셀분리 트랜치(255)가 갭필되도록 상기 이미지 감지부(200) 상에 절연막을 증착한 후 평탄화 공정을 진행하여 형성될 수 있다. 예를 들어, 상기 제1 픽셀분리막(260)은 산화막 또는 질화막으로 형성될 수 있다. 상기 제1 픽셀분리막(260)에 의하여 상기 이미지 감지부(200)는 단위픽셀 별로 각각 분리되어 크로스 토크 및 노이즈가 발생되는 것을 차단할 수 있다.
도 14를 참조하여, 단위픽셀에 해당하는 상기 이미지 감지부(200)가 상기 배선(150)과 연결되도록 컨택 플러그(270)가 형성된다. 상기 컨택플러그(270)는 상기 제4 메탈컨택(154a)이 노출되도록 상기 이미지 감지부(200)를 관통하는 비아홀을 형성한 후 상기 비아홀 내부에 금속물질을 채움으로써 형성될 수 있다. 이때, 상기 컨택 플러그(270)는 상기 이미지 감지부(200)의 제1 도핑층(210)에만 전기적으로 연결되고 상기 제2 도핑층(220)과는 전기적으로 분리될 수 있다. 따라서, 상기 이미지 감지부(200)에서 생성된 광전하는 상기 컨택 플러그(270)를 통해 상기 리드아웃 회로(120)로 전달될 수 있다.
도시되지는 않았지만, 상기 이미지 감지부(200) 상에는 상기 제2 도핑층(220)과 전기적으로 연결되어 그라운드 전압을 인가하는 상부배선이 형성될 수 있다. 또한, 상기 이미지 감지부(200) 상에는 컬러필터 및 마이크로 렌즈가 형성될 수 있다.
실시예에 따른 이미지센서 제조방법에 의하면, 도너 웨이퍼에서 분리된 이미지 감지부에 픽셀분리 트랜치를 형성한 후 어닐링 공정을 진행하여 표면 디펙트를 복구함으로써 댕글링본드가 발생하는 것을 방지할 수 있다.
또한, 상기 도너 웨이퍼와 이미지 감지부를 어닐링 공정에 의하여 분리한 후 상기 이미지 감지부를 반도체 기판에 본딩함으로써 상기 어닐링 공정에 의하여 배선 및 소자가 손상되는 것을 방지할 수 있다.
<제2 실시예>
도 15 내지 도 19를 참조하여 제2 실시예에 따른 이미지 센서 및 그 제조방법을 설명한다. 제2 실시예는 상기 제1 실시예의 기술적인 특징을 채용할 수 있다.또한, 제2 실시예의 설명에서 제1 실시예와 동일한 구성에 대해서는 동일한 도면부호가 사용된다.
제2 실시예의 설명에 있어서 어닐링 공정에 의하여 이미지 감지부를 도너 웨이퍼에서 분리하는 목적 및 공정은 제1 실시예와 동일하므로 이에 대한 설명은 생략한다.
도 15를 참조하여, 이미지 감지부(200) 상에 포토레지스트 패턴(300)이 형성된다. 상기 포토레지스트 패턴(300)은 픽셀분리 예정영역에 해당하는 상기 이미지 감지부(200)의 표면을 노출시킬 수 있다. 상기 포토레지스트 패턴(300)은 상기 이미지 감지부(200) 상에 포토레지스트막을 스핀코팅등에 의하여 도포한 후 노광 및 현상공정을 진행하여 픽셀분리 예정영역을 노출시키도록 형성될 수 있다. 예들 들어, 상기 포토레지스트 패턴(300)은 약 2.5~4.5㎛의 두께로 코팅될 수 있다.
도 16을 참조하여, 상기 이미지 감지부(200) 내부에 시드 분리층(340)이 형성된다. 상기 시드 분리층(340)은 상기 포토레지스트 패턴(300)을 이온주입 마스크로 사용하여 p형 불순물을 이온주입하여 형성될 수 있다. 상기 시드 분리층(340)은 상기 이미지 감지부(200)의 두께에 따라 각 적어도 하나 이상의 층으로 형성될 수 있다. 즉, 상기 시드 분리층(340)은 적어도 한번 이상의 이온주입공정에 의하여 형성될 수 있다.
예를 들어, 상기 시드 분리층(340)은 3단계의 이온주입공정에 의하여 제1 시드층(310), 제2 시드층(320) 및 제3 시드층(330)으로 형성될 수 있다.
구체적으로 상기 시드 분리층(340)은 11B+ 이온을 10~ 500keV로 이온주입하여 제1 시드층(310)을 형성하고, 500~ 1000keV로 이온주입하여 제2 시드층(320)을 형성하고, 1000~1500keV로 이온주입하여 제3 시드층(330)을 형성할 수 있다.
또는 상기 시드 분리층(340)은 49BF+ 이온을 50~2200keV로 이온주입하여 제1 시드층(310)을 형성하고, 2200~4350keV로 이온주입하여 제2 시드층(320)을 형성하고, 4350~6500keV로 이온주입하여 제3 시드층(330)을 형성할 수 있다.
도 17을 참조하여, 상기 시드 분리층(340)에 대한 어닐링 공정을 진행하여 제2 픽셀분리막(350)을 형성한다. 상기 어닐링 공정에 의하여 상기 시드 분리층(340)이 상기 이미지 감지부(200)에서 확산되어 상기 제2 픽셀분리막(350)이 형성될 수 있다. 예를 들어, 상기 제2 픽셀분리막(350)은 1~10분 동안 900~1100℃ 온 도와 N2 가스 분위기에서 급속열처리 공정(RTP)에 의하여 형성될 수 있다.
상기 이미지 감지부(200) 내부에 p형 불순물로 형성된 제2 픽셀분리막(350)이 형성되어 상기 이미지 감지부(200)는 단위픽셀 별로 분리될 수 있다.
상기 제2 픽셀분리막(350)은 이온주입공정 및 어닐링 공정을 통해 형성되므로 상기 이미지 감지부(200)에 디펙트가 발생되는 것을 최대한 방지할 수 있다. 또한, 상기 이미지 감지부(200)가 이온주입공정에 의하여 단위픽셀별로 격리될 수 있으므로 공정단순화에 따른 원가절감을 달성할 수 있을 뿐만 아니라 이온주입공정에 의하여 제2 픽셀분리막(350)이 형성되므로 다크특성을 개선시킬 수 있다.
상기 이미지 감지부(200)를 상기 배선(150)이 형성된 층간절연층(160)에 본딩한 후 제2 픽셀분리막(350) 형성을 위한 열처리 공정을 진행하면 상기 배선(150) 및 소자가 열에 전달되어 악영향을 끼치게 되는데, 실시예에서는 상기 이미지 감지부(200)를 상기 배선(150)이 형성된 층간절연층(160)에 본딩하기 전에 상기 이미지 감지부(200)에 대한 고온 열처리 공정을 진행하여 상기 제2 픽셀분리막(350)이 형성되므로 상기 배선(150) 및 소자가 손상되는 것을 방지할 수 있다.
도 18을 참조하여, 상기 제2 픽셀분리막(350)이 형성된 이미지 감지부(200)가 상기 반도체 기판(200) 상에 본딩된다. 상기 반도체 기판(100)과 상기 이미지 감지부(200)의 본딩공정은 상기 반도체 기판(100)의 접합층(170)과 상기 이미지 감지부(200)의 제1 도핑층(210)이 마주하도록 위치시킨 후 진행할 수 있다. 또한, 상기 제2 픽셀분리막(350)에 의하여 픽셀별로 분리된 이미지 감지부(200)가 상기 배선(150)에 각각 대응하도록 위치시킨 후 본딩공정을 진행할 수 있다.
도 19를 참조하여, 상기 이미지 감지부(200)가 상기 배선(150)과 연결되도록 컨택 플러그(270)가 형성된다. 상기 컨택플러그(270)는 상기 제4 메탈컨택(154a)이 노출되도록 상기 이미지 감지부(200) 및 접합층(170)을 관통하는 비아홀을 형성한 후 상기 비아홀 내부에 금속물질을 채움으로써 형성될 수 있다. 이때, 상기 컨택플러그(270)는 상기 배선(150)과 상기 이미지 감지부(200)의 제1 도핑층(210)에만 전기적으로 연결되고 상기 제2 도핑층(220)과는 전기적으로 분리될 수 있다. 따라서, 상기 이미지 감지부(200)에서 생성된 광전하는 상기 컨택플러그(270)를 통해 상기 리드아웃 회로(120)로 전달될 수 있다.
도시되지는 않았지만, 상기 이미지 감지부(200) 상에는 상기 제2 도핑층(220)과 전기적으로 연결되어 그라운드 전압을 인가하는 상부배선이 형성될 수 있다. 또한, 상기 이미지 감지부(200) 상에는 컬러필터 및 마이크로 렌즈가 형성될 수 있다.
실시예에 따른 이미지센서 제조방법에 의하면, 웨이퍼 대 웨이퍼 본딩전에 어닐링 공정에 의하여 이미지 감지부를 도너 웨이퍼에 분리함으로써 배선 및 소자가 손상되는 것을 방지할 수 있다.
또한, 상기 이미지 감지부에 이온주입공정 및 어닐링 공정에 의하여 픽셀분리막이 형성되어 상기 이미지 감지부의 디펙트 발생을 방지하여 다크 커런트 특성을 향상시킬 수 있다.
이상에서 설명한 실시예는 전술한 실시예 및 도면에 의해 한정되는 것이 아 니고, 본 실시예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다
도 1 내지 도 14는 제1 실시예에 따른 이미지센서의 제조공정을 나타내는 단면도이다.
도 15 내지 도 19는 제2 실시예에 따른 이미지센서의 제조공정을 나타내는 단면도이다.

Claims (13)

  1. 반도체 기판 상에 배선 및 층간절연층을 형성하는 단계;
    결정형 구조의 도너 웨이퍼에 pn접합의 이미지 감지부를 형성하는 단계;
    상기 이미지 감지부와 상기 도너 웨이퍼의 경계면에 수소이온을 주입하여 수소층을 형성하는 단계;
    상기 도너 웨이퍼에 대한 1차 어닐링 공정을 진행하여 상기 이미지 감지부와 도너 웨이퍼를 분리하는 단계;
    상기 이미지 감지부에 예비트랜치를 형성하는 단계;
    상기 예비 트랜치가 형성된 이미지 감지부에 2차 어닐링 공정을 진행하는 단계;
    상기 이미지 감지부와 상기 배선이 연결되도록 상기 층간절연층 상에 이미지 감지부를 본딩하는 단계; 및
    상기 이미지 감지부가 단위픽셀별로 분리되도록 상기 예비 트랜치를 식각하여 상기 층간절연층의 표면을 선택적으로 노출시키는 픽셀분리 트랜치를 형성하는 단계를 포함하는 이미지센서 제조방법.
  2. 제1항에 있어서,
    상기 1차 어닐링 공정은 500~800℃에서 진행되는 것을 특징으로 하는 이미지센서 제조방법.
  3. 제1항에 있어서,
    상기 2차 어닐링 공정은 800~1150℃온도에서 60~200초 동안 진행되는 것을 특징으로 하는 이미지센서 제조방법.
  4. 제1항에 있어서,
    상기 2차 어닐링 공정은 수소분위기에서 진행되는 것을 특징으로 하는 이미지센서 제조방법.
  5. 제1항에 있어서,
    상기 층간절연층 상에 접합층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지센서 제조방법.
  6. 제1항에 있어서,
    상기 픽셀분리 트랜치에 절연막을 갭필하여 제1 픽셀분리막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지센서 제조방법.
  7. 제1항에 있어서,
    상기 예비 트랜치를 형성하는 단계는,
    상기 이미지 감지부 상에 하드 마스크를 형성하는 단계; 및
    상기 하드 마스크를 식각마스크로 사용하여 상기 이미지 감지부에 대한 식각공정을 진행하는 단계를 포함하는 것을 특징으로 하는 이미지센서 제조방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020080094427A 2008-09-26 2008-09-26 이미지센서 제조방법 KR101016516B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080094427A KR101016516B1 (ko) 2008-09-26 2008-09-26 이미지센서 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080094427A KR101016516B1 (ko) 2008-09-26 2008-09-26 이미지센서 제조방법

Publications (2)

Publication Number Publication Date
KR20100035209A KR20100035209A (ko) 2010-04-05
KR101016516B1 true KR101016516B1 (ko) 2011-02-24

Family

ID=42213118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080094427A KR101016516B1 (ko) 2008-09-26 2008-09-26 이미지센서 제조방법

Country Status (1)

Country Link
KR (1) KR101016516B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050038849A (ko) * 2003-10-23 2005-04-29 매그나칩 반도체 유한회사 이미지 소자의 제조 방법
KR100529742B1 (ko) * 2000-08-01 2005-11-17 존 울프 인터내셔날 인코포레이티드 기판상의 박막 제조 방법
KR20050117674A (ko) * 2004-06-11 2005-12-15 이상윤 3차원 구조의 영상센서와 그 제작방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100529742B1 (ko) * 2000-08-01 2005-11-17 존 울프 인터내셔날 인코포레이티드 기판상의 박막 제조 방법
KR20050038849A (ko) * 2003-10-23 2005-04-29 매그나칩 반도체 유한회사 이미지 소자의 제조 방법
KR20050117674A (ko) * 2004-06-11 2005-12-15 이상윤 3차원 구조의 영상센서와 그 제작방법

Also Published As

Publication number Publication date
KR20100035209A (ko) 2010-04-05

Similar Documents

Publication Publication Date Title
US20090065828A1 (en) Image Sensor and Manufacturing Method Thereof
JP2009065161A (ja) イメージセンサ及びその製造方法
JP2009065162A (ja) イメージセンサ及びその製造方法
KR101046060B1 (ko) 이미지센서 제조방법
KR100922924B1 (ko) 이미지센서 및 그 제조방법
KR100898473B1 (ko) 이미지센서
US20090166788A1 (en) Image sensor and method for manufacturing the same
KR100884903B1 (ko) 이미지 센서 및 그 제조방법
US20100164046A1 (en) Image sensor and method for manufacturing the same
KR101024815B1 (ko) 이미지센서 및 그 제조방법
KR101033353B1 (ko) 이미지센서 및 그 제조방법
KR101135791B1 (ko) 이미지센서 및 그 제조방법
KR100898471B1 (ko) 이미지센서 및 그 제조방법
KR101053773B1 (ko) 이미지센서 및 그 제조방법
KR101046051B1 (ko) 이미지센서 및 그 제조방법
KR20100078145A (ko) 이미지센서 및 그 제조방법
KR100922922B1 (ko) 이미지센서 및 그 제조방법
KR101016516B1 (ko) 이미지센서 제조방법
US8237833B2 (en) Image sensor and method for manufacturing the same
KR101024774B1 (ko) 이미지센서의 제조방법
KR101163817B1 (ko) 이미지 센서 및 그 제조 방법
KR101025080B1 (ko) 이미지센서의 제조방법
KR100882987B1 (ko) 이미지센서 및 그 제조방법
KR100898472B1 (ko) 이미지센서의 제조방법
KR101025066B1 (ko) 이미지센서 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee