JP2010034562A - イメージセンサ及びその製造方法 - Google Patents

イメージセンサ及びその製造方法 Download PDF

Info

Publication number
JP2010034562A
JP2010034562A JP2009175189A JP2009175189A JP2010034562A JP 2010034562 A JP2010034562 A JP 2010034562A JP 2009175189 A JP2009175189 A JP 2009175189A JP 2009175189 A JP2009175189 A JP 2009175189A JP 2010034562 A JP2010034562 A JP 2010034562A
Authority
JP
Japan
Prior art keywords
metal contact
layer
forming
doping layer
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009175189A
Other languages
English (en)
Inventor
Tae Gyu Kim
テ ギュ キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of JP2010034562A publication Critical patent/JP2010034562A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】イメージセンサ及びその製造方法を提供する。
【解決手段】前記イメージセンサは、読み出し回路を含む半導体基板と、前記読み出し回路と接続されるように、前記半導体基板上に形成された配線及び層間絶縁層と、前記層間絶縁層上に形成され、第１ドーピング層及び第２ドーピング層が積層されたイメージ感知部と、前記イメージ感知部を貫通して前記配線を露出させる第１ビアホールと、前記配線と前記第１ドーピング層とが電気的に接続されるように、前記第１ビアホール内部に形成された第４メタルコンタクトと、前記第４メタルコンタクト上に形成されて、前記第４メタルコンタクトとは電気的に絶縁され前記第２ドーピング層とは電気的に接続される第５メタルコンタクトと、を含む。
【選択図】 図１２

Description

本発明は、イメージセンサ及びその製造方法に関する。
イメージセンサは、光学画像（ｏｐｔｉｃａｌ ｉｍａｇｅ）を電気信号に変換する半導体素子であって、電荷結合素子（ＣＣＤ：Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサとＣＭＯＳイメージセンサ（ＣＩＳ：Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ Ｉｍａｇｅ Ｓｅｎｓｏｒ）とに区分される。
ＣＭＯＳイメージセンサは、光信号を受け取って電気信号に変えるフォトダイオード（Ｐｈｏｔｏ ｄｉｏｄｅ）領域と該電気信号を処理するトランジスタ領域とが水平に配置される構造を有する。
上記のような水平型イメージセンサでは、フォトダイオード領域とトランジスタ領域とが半導体基板に水平に配置される。よって、限られた面積における光感知部分（これを通常「フィルファクタ（Ｆｉｌｌ Ｆａｃｔｏｒ）」と呼ぶ）の拡張に限界がある。
これを解消するための代案の一つとして、フォトダイオードを非晶質シリコン（ａｍｏｒｐｈｏｕｓ Ｓｉ）で蒸着するか、又はウェハ対ウェハボンディング（Ｗａｆｅｒ−ｔｏ−Ｗａｆｅｒ Ｂｏｎｄｉｎｇ）などの方法により回路領域（Ｃｉｒｃｕｉｔｒｙ）をシリコン基板に形成させ、フォトダイオードを読み出し回路の上部に形成する試み（以下、「３次元イメージセンサ」と称する）がなされている。フォトダイオードと回路領域とは、配線（Ｍｅｔａｌ Ｌｉｎｅ）を介して接続（ｃｏｎｎｅｃｔ；「連結」とも訳すことができる。以下同じ。）される。
しかし、ウェハ対ウェハボンディングの場合、ウェハのボンディング面のばらつきによりボンディング力が低下するおそれがある。これは、前記フォトダイオードと回路領域とを接続するための配線が層間絶縁膜表面に露出しているからである。よって、前記層間絶縁膜が不均一な表面プロファイルを有するので、前記層間絶縁膜上に形成されるフォトダイオードとのボンディング力が低下するおそれがある。
本発明は、読み出し回路とフォトダイオードとの垂直型集積構造を採用し、フォトダイオードのフィルファクタを向上させることができるイメージセンサ及びその製造方法を提供する。
実施形態によるイメージセンサは、読み出し回路を含む半導体基板と、前記読み出し回路と接続されるように、前記半導体基板上に形成された配線及び層間絶縁層と、前記層間絶縁層上に形成され、第１ドーピング層及び第２ドーピング層が積層されたイメージ感知部と、前記イメージ感知部を貫通して前記配線を露出させる第１ビアホールと、前記配線と前記第１ドーピング層とが電気的に接続されるように、前記第１ビアホール内部に形成された第４メタルコンタクトと、前記第４メタルコンタクト上に形成されて、前記第４メタルコンタクトとは電気的に絶縁され前記第２ドーピング層とは電気的に接続される第５メタルコンタクトと、を含む。
実施形態によるイメージセンサの製造方法は、読み出し回路が形成された半導体基板上に、前記読み出し回路と接続されるように配線及び層間絶縁層を形成するステップと、前記層間絶縁層上に第１ドーピング層及び第２ドーピング層が積層されたイメージ感知部を形成するステップと、前記イメージ感知部を貫通して前記配線を露出させる第１ビアホールを形成するステップと、前記第２ドーピング層は覆い前記第１ドーピング層は部分的に露出させるように、前記第１ビアホールの側壁に第１バリアパターンを形成するステップと、前記配線と前記第１ドーピング層とが電気的に接続されるように、前記第１ビアホール内部に第４メタルコンタクトを形成するステップと、前記第１ビアホール内部の前記第４メタルコンタクト上に第２バリアパターンを形成するステップと、前記第２ドーピング層と電気的に接続されるように、前記第２バリアパターン上に第５メタルコンタクトを形成するステップと、を含む。
本発明によれば、イメージセンサの感度（Ｓｅｎｓｉｔｉｖｉｔｙ）及びサチュレーション（Ｓａｔｕｒａｔｉｏｎ）特性を向上することができる。
実施形態によるイメージセンサの製造工程を示す断面図である。 実施形態によるイメージセンサの製造工程を示す断面図である。 実施形態によるイメージセンサの製造工程を示す断面図である。 実施形態によるイメージセンサの製造工程を示す断面図である。 実施形態によるイメージセンサの製造工程を示す断面図である。 実施形態によるイメージセンサの製造工程を示す断面図である。 実施形態によるイメージセンサの製造工程を示す断面図である。 実施形態によるイメージセンサの製造工程を示す断面図である。 実施形態によるイメージセンサの製造工程を示す断面図である。 実施形態によるイメージセンサの製造工程を示す断面図である。 実施形態によるイメージセンサの製造工程を示す断面図である。 実施形態によるイメージセンサの製造工程を示す断面図である。 図１２に示したイメージセンサを概略的に示す平面図である。
実施形態によるイメージセンサ及びその製造方法を添付図面を参照して詳しく説明する。
実施形態は、ＣＭＯＳイメージセンサに限定されるのではなく、ＣＣＤイメージセンサなど、フォトダイオードを必要とする全てのイメージセンサに適用可能である。
図１２は、実施形態によるイメージセンサを示す断面図である。
実施形態によるイメージセンサは、読み出し回路１２０を含む半導体基板１００と、前記読み出し回路１２０と接続されるように、前記半導体基板１００上に形成された配線１５０及び層間絶縁層１６０と、前記層間絶縁層１６０上に形成され、第１ドーピング層２１０及び第２ドーピング層２２０が積層されたイメージ感知部２００と、前記イメージ感知部２００を貫通して前記配線１５０を露出させる第１ビアホール２４０と、前記配線１５０と前記第１ドーピング層２１０とが電気的に接続されるように、前記第１ビアホール２４０内部に形成された第４メタルコンタクト２７５と、前記第４メタルコンタクト２７５上に形成されて、前記第４メタルコンタクト２７５とは電気的に絶縁され、前記第２ドーピング層２２０とは電気的に接続されるように形成された第５メタルコンタクト３００とを含む。
前記第４メタルコンタクト２７５上に前記第５メタルコンタクト３００が形成されているので、前記第４及び第５メタルコンタクト２７５、３００は、同一線上に形成されている。これにより、前記イメージ感知部２００の最小限の位置に配線が形成されることで、イメージ感知部２００のフィルファクタを向上させることができる。
前記イメージ感知部２００には画素分離部３１０が形成され、前記イメージ感知部２００を単位画素ごとに分離することができる。
特に、前記画素分離部３１０は、前記第４メタルコンタクト２７５及び第５メタルコンタクト３００と隣り合うように形成されているので、前記イメージ感知部２００の受光領域を確保することができる。また、図１３に示すように、前記画素分離部３１０はメッシュ状に形成されて、前記イメージ感知部２００を単位画素ごとに分離することができる。
前記第５メタルコンタクト３００上には第５メタルライン３２０が形成され、前記第５メタルコンタクト３００に電気信号を伝達することができる。
前記第５メタルライン３２０は、前記画素分離部３１０の形成位置に沿ってメッシュ状に形成され、前記イメージ感知部２００は受光領域を確保することができる。
前記第１ビアホール２４０の側壁には、前記第１ドーピング層２１０の一部領域を露出させ、前記第１ドーピング層２１０の残りの領域及び第２ドーピング層２２０を覆うように、第１バリアパターン２６０が形成されている。よって、前記第１ビアホール２４０内部に形成された第４メタルコンタクト２７５は、前記第２ドーピング層２２０と電気的に絶縁されることができる。
前記第４メタルコンタクト２７５と前記第５メタルコンタクト３００との間には、第２バリアパターン２８５が形成され、前記第４メタルコンタクト２７５と前記第５メタルコンタクト３００とは、電気的に絶縁（ｉｓｏｌａｔｅ；「分離」とも訳すことができる。以下同じ。）されることができる。
前記第２バリアパターン２８５上部に該当する前記第２ドーピング層２２０には、トレンチ２９０が形成され、前記第２ドーピング層２２０を露出させることができる。よって、前記第５メタルコンタクト３００は、前記トレンチ２９０内部に形成されて、前記第２ドーピング層２２０と電気的に接続されることができる。
図１３の参照符号のうち説明されていない参照符号は、後述される製造方法で説明する。
以下、図１乃至図１３を参照して、実施形態によるイメージセンサの製造方法を説明する。
図１を参照すると、読み出し回路１２０を含む半導体基板１００上に、配線１５０及び層間絶縁層１６０が形成される。
前記半導体基板１００は、単結晶または多結晶のシリコン基板であって、ｐ型不純物またはｎ型不純物がドーピングされた基板であっても良い。前記半導体基板１００に素子分離膜１１０が形成されて、アクティブ領域が定義される。そして、前記アクティブ領域に、単位画素ごとにトランジスタを含む読み出し回路１２０が形成される。
前記読み出し回路１２０は、トランスファトランジスタ（Ｔｘ）１２１、リセットトランジスタ（Ｒｘ）１２３、ドライブトランジスタ（Ｄｘ）１２５、セレクトトランジスタ（Ｓｘ）１２７を含んで構成されることができる。以降、フローティングディフュージョン領域（ＦＤ）１３１、前記各トランジスタに対するソース／ドレイン領域１３３、１３５、１３７を含むイオン注入領域１３０を形成することができる。一方、前記読み出し回路１２０は、３Ｔｒ、４Ｔｒまたは５Ｔｒのうちいずれか一つで構成されても良い。
前記半導体基板１００に読み出し回路１２０を形成するステップは、前記半導体基板１００に電気接合領域１４０を形成するステップ及び前記電気接合領域１４０上部に前記配線１５０と接続される第１導電型接続領域１４７を形成するステップを含むことができる。
例えば、前記電気接合領域１４０は、ＰＮジャンクション（ｊｕｎｃｔｉｏｎ）１４０であっても良いが、これに限定されるのではない。例えば、前記電気接合領域１４０は、第２導電型ウェル１４１（以下では「Ｐ−１４１」とも称する）または第２導電型エピタキシャル層上に形成された第１導電型イオン注入層１４３（以下では「Ｎ−１４３」とも称する）、前記第１導電型イオン注入層１４３上に形成された第２導電型イオン注入層１４５（以下では「Ｐ０１４５」とも称する）を含むことができる。例えば、前記ＰＮジャンクション１４０は、図１に示すように、Ｐ０１４５／Ｎ−１４３／Ｐ−１４１であっても良いが、これに限定されるのではない。また、前記半導体基板１００は第２導電型に形成されていても良いが、これに限定されるのではない。
実施形態によれば、トランスファトランジスタ（Ｔｘ）両端のソース／ドレイン間に電圧差（Ｐｏｔｅｎｔｉａｌ Ｄｉｆｆｅｒｅｎｃｅ）が発生するように素子を設計して、光電荷（Ｐｈｏｔｏ Ｃｈａｒｇｅ）の完全なダンピング（Ｆｕｌｌｙ Ｄｕｍｐｉｎｇ）が可能となる。これにより、フォトダイオードで発生した光電荷がフローティングディフュージョン領域にダンピングされて、出力イメージの感度を向上させることができる。
すなわち、前記読み出し回路１２０が形成された半導体基板１００に電気接合領域１４０を形成することで、トランスファトランジスタ（Ｔｘ）１２１両端のソース／ドレイン間に電圧が発生するようにして、光電荷の完全なダンピングが可能となる。
以下、実施形態の光電荷のダンピング構造に対して図１及び図２を参照して具体的に説明する。
実施形態において、Ｎ＋ジャンクションであるフローティングディフュージョンＦＤ１３１ノード（Ｎｏｄｅ）とは異なって、電気接合領域１４０であるＰ／Ｎ／Ｐジャンクション１４０には、印加電圧がすべて伝達されずに一定電圧でピンチオフ（Ｐｉｎｃｈ−ｏｆｆ）される。この電圧をピンニング電圧（Ｐｉｎｎｉｎｇ Ｖｏｌｔａｇｅ）と呼び、ピンニング電圧は、Ｐ０１４５及びＮ−１４３ドーピング濃度に依存する。
具体的に、フォトダイオードで生成された電子は、ＰＮＰジャンクション１４０へ移動し、トランスファトランジスタ（Ｔｘ）１２１がオン（Ｏｎ）であるとき、ＦＤ１３１ノードに伝達されて電圧に変換される。
Ｐ０／Ｎ−／Ｐ−ジャンクション１４０の最大電圧値は、ピンニング電圧になり、ＦＤ１３１ノードの最大電圧値は、Ｖｄｄ−Ｒｘ Ｖｔｈになるので、図２に示すように、Ｔｘ１３１の両端間の電位差によって、電荷共有が発生されることなく、チップの上部のフォトダイオードで発生した電子がＦＤ１３１ノードに完全にダンピングされることができる。
すなわち、実施形態によれば、半導体基板１００であるシリコン基板（Ｓｉ−Ｓｕｂ）にＮ＋／ＰウェルジャンクションではなくＰ０／Ｎ−／Ｐウェルジャンクションを形成して、４−Ｔｒ ＡＰＳリセット動作時にＰ０／Ｎ−／ＰウェルジャンクションでＮ−１４３に＋電圧が印加され、Ｐ０１４５及びＰウェル１４１にはグラウンド電圧が印加されるので、一定電圧以上では、Ｐ０／Ｎ−／ＰウェルダブルジャンクションにＢＪＴ構造と同様にピンチオフを発生するようになる。これをピンニング電圧と呼ぶ。したがって、Ｔｘ１２１の両端のソース／ドレイン間に電圧差が発生するようになって、Ｔｘのオン／オフ動作時に、光電荷がＮ−ｗｅｌｌからＴｘを介してＦＤに完全にダンピングされて、電荷共有現象を防止することができる。
したがって、一般的な技術のように単にフォトダイオードがＮ＋ジャンクションに接続された場合とは異なって、実施形態によると、サチュレーション及び感度の低下などの問題を避けることができる。
次に、実施形態によれば、フォトダイオードと読み出し回路１２０との間に第１導電型接続領域１４７を形成して、光電荷の円滑な移動通路を形成することによって、暗電流ソースを最小化し、サチュレーション及び感度の低下を防止することができる。
このために、実施形態によれば、Ｐ０／Ｎ−／Ｐ−ジャンクション１４０の表面にオーミックコンタクト（Ｏｈｍｉｃ Ｃｏｎｔａｃｔ）のための第１導電型接続領域１４７としてＮ＋ドーピング領域を形成することができる（以下では「Ｎ＋領域１４７」とも称する）。前記Ｎ＋領域１４７は、前記Ｐ０１４５を貫通してＮ−１４３に接触するように形成することができる。
一方、このような第１導電型接続領域１４７が漏れソース（Ｌｅａｋａｇｅ Ｓｏｕｒｃｅ）となるのを最小化するために、第１導電型接続領域１４７の幅を最小化することができる。
このために、実施形態では、第１メタルコンタクト１５１ａのエッチング後プラグインプラント（Ｐｌｕｇ Ｉｍｐｌａｎｔ）を行うことができるが、これに限定されるのではない。例えば、他の例として、イオン注入パターン（図示せず）を形成し、これをイオン注入マスクとして第１導電型接続領域１４７を形成することもできる。
すなわち、実施形態のように、コンタクト形成部のみに局部的にＮ＋ドーピングを施したのは、暗信号（Ｄａｒｋ Ｓｉｇｎａｌ）を最小化し、かつオーミックコンタクトの形成を円滑にするためである。従来技術のように、Ｔｘのソース部全体をＮ＋ドーピングする場合、基板表面のダングリングボンド（Ｓｉ Ｓｕｒｆａｃｅ Ｄａｎｇｌｉｎｇ Ｂｏｎｄ）により暗信号が増加するおそれがある。
図３は、読み出し回路に対する他の構造を示した図である。図３に示すように、前記電気接合領域１４０の一側に、第１導電型接続領域１４８（以下では「Ｎ＋接続領域１４８」とも称する）が形成されることができる。
図３を参照すると、Ｐ０／Ｎ−／Ｐ−ジャンクション１４０にオーミックコンタクトのためのＮ＋接続領域１４８を形成することができるが、このとき、Ｎ＋接続領域１４８及び第１メタルコンタクト１５１ａの形成工程は、漏れソース（Ｌｅａｋａｇｅ Ｓｏｕｒｃｅ）になり得る。これは、Ｐ０／Ｎ−／Ｐ−ジャンクション１４０に反転バイアス（Ｒｅｆｅｒｓｅ Ｂｉａｓ）が印加されたままで動作するので、基板表面に電場（ＥＦ）が発生できるからである。このような電場内部でコンタクト形成工程中に発生する結晶欠陥は、漏れソースとなる。
また、Ｎ＋接続領域１４８をＰ０／Ｎ−／Ｐ−ジャンクション１４０の表面に形成する場合に、Ｎ＋／Ｐ０ジャンクション１４８／１４５による電場が追加されるので、これも漏れソースとなる。
すなわち、Ｐ０層にドーピングされずにＮ＋接続領域１４８からなるアクティブ領域に第１メタルコンタクト１５１ａを形成し、これをＮ−ジャンクション１４３と接続するレイアウトを提示する。
そうすると、基板表面の電場が発生しなくなり、これは、３次元集積（３Ｄ Ｉｎｔｅｇｒａｔｅｄ）ＣＩＳの暗電流の減少に寄与することができる。
また、図１を参照すると、前記半導体基板１００上に、層間絶縁層１６０及び配線１５０を形成することができる。前記配線１５０は、第１メタルコンタクト１５１ａ、第１メタル１５１、第２メタル１５２、第３メタル１５３を含むことができるが、これに限定されるのではない。実施形態では、前記第３メタル１５３を形成した後、前記第３メタル１５３が露出しないように絶縁膜を蒸着してから平坦化工程を行って、層間絶縁層１６０を形成することができる。これにより、前記半導体基板１００上には、均一な表面プロファイルを有する層間絶縁層１６０の表面が露出することができる。
図４を参照すると、前記半導体基板１００の層間絶縁層１６０上に、イメージ感知部２００が形成される。前記イメージ感知部２００は、第１ドーピング層（Ｎ−）２１０及び第２ドーピング層（Ｐ＋）２２０からなって、ＰＮ接合のフォトダイオード構造を有することができる。また、前記第１ドーピング層２１０の下部には、オーミックコンタクト層（Ｎ＋）２３０が形成されることができる。
参考として、図４に示した配線１５０の第３メタル１５３及び層間絶縁層１６０は、図１に示した配線１５０及び層間絶縁層１６０の一部を示すものであって、説明の便宜上、読み出し回路１２０と配線１５０の一部は省略された。
例えば、前記イメージ感知部２００は、結晶形構造のｐ型キャリア基板（図示せず）内部にＮ型不純物（Ｎ−）及びＰ型不純物（Ｐ＋）を順次にイオン注入して、第１ドーピング層２１０及び第２ドーピング層２２０が積層された構造に形成されることができる。追加的に前記第１ドーピング層２１０の下部に高濃度のＮ型不純物（Ｎ＋）をイオン注入して、オーミックコンタクト層２３０を形成することができる。前記オーミックコンタクト層２３０は、前記イメージ感知部２００と配線１５０との接触抵抗を減少させることができる。
実施形態において、前記第１ドーピング層２１０は、前記第２ドーピング層２２０よりも広い領域を有するように形成されることができる。これにより、空乏領域が拡張されて、光電子の生成を増加させることができる。
次に、前記層間絶縁層１６０の上部に前記キャリア基板（図示せず）のオーミックコンタクト層２３０を位置させた後、ボンディング工程を行って、前記半導体基板１００と前記キャリア基板とを結合させる。以降、前記層間絶縁層１６０上にボンディングされた前記イメージ感知部２００が露出するように、水素層が形成されたキャリア基板をクリービングにより取り除いて、前記第２ドーピング層２２０の表面を露出させる。
したがって、前記イメージ感知部２００が読み出し回路１２０上側に形成されてフィルファクタを向上させ、イメージ感知部２００の欠陥を防止することができる。また、均一な表面プロファイルを有する前記層間絶縁層１６０上に前記イメージ感知部２００がボンディングされるので、物理的にボンディング力が向上することができる。
図５を参照すると、前記イメージ感知部２００及び層間絶縁層１６０を貫通する第１ビアホール２４０が形成される。前記第１ビアホール２４０は、ディープビアホールであって、前記第３メタル１５３の表面を露出させることができる。
そして、前記イメージ感知部２００の第１ドーピング層２１０の一部と前記第２ドーピング層２２０に対応する前記第１ビアホール２４０の側壁には、第１バリアパターン２６０が形成される。例えば、前記第１バリアパターン２６０は、酸化膜または窒化膜で形成されることができる。
これにより、前記第１バリアパターン２６０によって、前記第１ビアホール２４０側壁の第２ドーピング層２２０は全部覆われ、前記第２ドーピング層２２０と隣り合う前記第１ドーピング層２１０の一部も覆われる。そして、前記第１ドーピング層２１０の一部と前記オーミックコンタクト層２３０は、前記第１ビアホール２４０によって露出した状態になる。
図示されていないが、前記第１ビアホール２４０及び第１バリアパターン２６０を形成する方法を説明すると次の通りである。まず、前記イメージ感知部２００上に、単位画素ごとにパターニングされたハードマスク２５０を形成した後、前記ハードマスク２５０を用いて前記イメージ感知部２００をエッチングして、前記第３メタル１５３と対応する領域にビアホール（図示せず）を形成する。前記ビアホールは、前記第３メタル１５３上部領域に対応する前記第２ドーピング層２２０と前記第１ドーピング層２１０を部分的に露出させることができる。そして、前記ビアホールに第１バリア層（図示せず）を形成した後、前記ビアホール底面のバリア層を取り除くエッチング工程を行って、前記ビアホールの側壁のみに前記第１バリアパターン２６０を形成する。そして、前記ハードマスク２５０及び第１バリアパターン２６０をマスクとするエッチング工程によって、前記イメージ感知部２００及び層間絶縁層１６０を貫通して前記第３メタル１５３を露出させる第１ビアホール２４０を形成することができる。
図６を参照すると、前記イメージ感知部２００と前記読み出し回路１２０とを電気的に接続するためのコンタクトプラグ２７０が形成される。例えば、前記コンタクトプラグ２７０は、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、チタン／窒化チタン（Ｔｉ．ＴｉＮ）及びタングステン（Ｗ）のような金属材料のうちいずれか一つで形成されることができる。
前記コンタクトプラグ２７０は、前記第１ビアホール２４０を介して、前記イメージ感知部２００及び層間絶縁層１６０を貫通して、前記第３メタル１５３と電気的に接続されることができる。また、前記コンタクトプラグ２７０の側面には部分的に第１バリアパターン２６０が形成されて、前記コンタクトプラグ２７０と前記第２ドーピング層２２０とは電気的に絶縁された状態になる。
したがって、前記イメージ感知部２００で生成された光電荷は、前記コンタクトプラグ２７０を介して読み出し回路１２０に伝達されることができる。また、前記第１バリアパターン２６０が前記コンタクトプラグ２７０と前記第２ドーピング層２２０とを電気的に絶縁しているので、前記イメージ感知部２００はノーマルな動作をするができる。
図７を参照すると、前記コンタクトプラグ２７０の上部領域を取り除いて、第２ビアホール２６５及び第４メタルコンタクト（Ｍ４Ｃ）２７５が形成される。前記第２ビアホール２６５は、前記第２ドーピング層２２０に対応する前記コンタクトプラグ２７０を選択的にエッチングして、前記第２ドーピング層２２０に対応する前記第１バリアパターン２６０を露出させることができる。例えば、前記第４メタルコンタクト２７５に対するリセス工程を制御して、前記第２ドーピング層２２０に対応する第１バリアパターン２６０が露出するように、第２ビアホール２６５が形成されることができる。そして、前記第２ビアホール２６５の下部には、前記第４メタルコンタクト２７５が形成されることができる。
図８を参照すると、前記第２ビアホール２６５を含むイメージ感知部２００上に、第２バリア層２８０が形成される。前記第２バリア層２８０は、前記第２ビアホール２６５及び前記ハードマスク２５０が露出しないように、前記イメージ感知部２００全体に対して形成された後、平坦化工程を行って形成されることができる。この時、前記第２バリア層２８０は、前記第２ビアホール２６５をギャップフィルしながら形成されるので、前記第４メタルコンタクト２７５の上部は、前記第２バリア層２８０で埋められた状態になる。
例えば、前記第２バリア層２８０は、酸化膜または窒化膜からなっても良い。
図９を参照すると、前記イメージ感知部２００の第２ドーピング層２２０を選択的に露出させるトレンチ２９０が形成される。そして、前記トレンチ２９０の下部と前記第４メタルコンタクト２７５との間には、第２バリアパターン２８５が形成される。
前記トレンチ２９０を形成するためには、前記第２バリア層２８０上に、前記第４メタルコンタクト２７５に対応するように前記第２バリア層２８０を露出させるフォトレジストパターン５００を形成する。この時、前記フォトレジストパターン５００は、前記第１バリアパターン２６０を含む前記第１ビアホール２４０の幅Ｄ１よりも大きい幅Ｄ２を有するように形成されることができる。そして、前記フォトレジストパターン５００をエッチングマスクとして、露出した前記第２バリア層２８０、ハードマスク２５０及び第２ドーピング層２２０をエッチングして、前記トレンチ２９０を形成することができる。この時、エッチング条件を制御して、前記第２ドーピング層２２０の一部が露出すると、エッチング工程を停止することができる。また、前記フォトレジストパターン５００は前記第１ビアホール２４０の幅より広い幅を有するので、前記トレンチ２９０のエッジ領域２９５によって、前記第２ドーピング層２２０を露出させることができるようになる。
また、前記トレンチ２９０を形成する時、エッチング工程を制御して、前記第２ドーピング層２２０の一部が露出するとエッチングを停止して、前記トレンチ２９０の下部には第２バリアパターン２８５が形成される。すなわち、前記トレンチ２９０下部の前記第２ビアホール２６５の内部には第２バリアパターン２８５が残っているので、前記第４メタルコンタクト２７５は前記第２バリアパターン２８５によって露出しなくなる。
以降、前記フォトレジストパターン５００を取り除くと、前記フォトレジストパターン５００のよって覆われていた前記第２バリア層２８０の一部である第３バリアパターン２８７が露出する。
図１０を参照すると、前記トレンチ２９０内部に第５メタルコンタクト（Ｍ５Ｃ）３００が形成される。前記第５メタルコンタクト３００は、前記トレンチ２９０内部に形成され、前記第２ドーピング層２２０と電気的に接続されることができる。
前記第５メタルコンタクト３００は、前記トレンチ２９０を含むイメージ感知部２００上に金属層を蒸着した後、平坦化工程を行って形成されることができる。例えば、前記平坦化工程はＣＭＰ工程であっても良く、研磨終了点は前記第３バリアパターン２８７であっても良い。また、前記第５メタルコンタクト３００は、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、チタン／窒化チタン（Ｔｉ．ＴｉＮ）及びタングステン（Ｗ）のような金属物質のうち一つで形成されることができる。
前記第５メタルコンタクト３００は、前記トレンチ２９０内部に形成され、前記イメージ感知部２００の第２ドーピング層２２０のみに電気的に接続されて、グラウンドコンタクトの役割をする。
また、前記第５メタルコンタクト３００は、前記第４メタルコンタクト２７５からは前記第２バリアパターン２８５によって電気的に絶縁されるので、前記第２ドーピング層２２０のみにグラウンド電圧を印加できるようになる。
上記のように、前記第４メタルコンタクト２７５と前記第５メタルコンタクト３００とは、前記第２バリアパターン２８５によって電気的に絶縁されている。そして、前記第４メタルコンタクト２７５は、前記第１バリアパターン２６０によって、第１ドーピング層２１０の一部または前記オーミックコンタクト層２３０と電気的に接続されるので、前記イメージ感知部２００で生成された光電荷は、前記第４メタルコンタクト２７５を介して前記読み出し回路１２０に伝達されることができる。
また、前記第４メタルコンタクト２７５の上部に、前記第２バリアパターン２８５を介在させて前記第５メタルコンタクト３００が形成されるので、前記イメージ感知部２００の受光領域を確保して、フィルファクタを向上させることができる。すなわち、前記第４メタルコンタクト２７５と前記第５メタルコンタクト３００とが一直線上に形成されるので、イメージ感知部２００の受光領域を最大限確保することができるようになる。
図１１を参照すると、前記イメージ感知部２００が単位画素ごとに分離されるように、前記イメージ感知部２００に画素分離部３１０が形成される。前記画素分離部３１０は、前記イメージ感知部２００全体を貫通するように形成され、前記イメージ感知部２００を単位画素ごとに分離することができる。また、前記画素分離部３１０は、前記第４メタルコンタクト２７５及び第５メタルコンタクト３００と隣り合うように形成されることができる。
前記画素分離部３１０は、ＳＴＩまたはイオン注入工程によって形成されることができる。例えば、前記画素分離部３１０がＳＴＩにより形成される場合、前記イメージ感知部２００にトレンチ２９０を形成した後、絶縁物質をギャップフィルして形成することができる。
図１２を参照すると、前記第５メタルコンタクト３００上に、第５メタル３２５が形成される。前記第５メタル３２５は、金属層を蒸着した後パターニングして、前記第５メタルコンタクト３００と電気的に接続されるように形成することができる。前記第５メタル３２５は、前記第５メタルコンタクト３００と画素分離部３１０上に形成されることができる。
図１３に示すように、前記第５メタル３２５は、第５メタルライン３２０を形成する際、前記第５メタルライン３２０の一部が前記第５メタル３２５と接続されるようにパターニングして形成されることができる。
前記第５メタルライン３２０は、前記画素分離部３１０の形成ラインに沿ってメッシ状に形成される。そして、前記第５メタル３２５は、前記画素分離部３１０の角領域に該当する前記第５メタルライン３２０に形成されるので、前記イメージ感知部２００は受光領域を最大限確保することができる。
図１３に示すように、単位画素Ａに該当する前記イメージ感知部２００の角領域に、第５メタル３２５及び第５メタルコンタクト３００が形成されている。図示されていないが、前記第５メタルコンタクト３００の下部には、第２バリア層２８０を介在させて第４メタルコンタクト２７５が形成されている。
上記のように、第４メタルコンタクト２７５上に第５メタルコンタクト３００及び第５メタル３２５が形成され、前記第４及び第５メタルコンタクト２７５、３００は、前記画素分離部３１０に隣り合うように形成されるので、単位画素に該当するイメージ感知部２００の受光領域が最大限確保されて、イメージセンサのフィルファクタを向上させることができる。これにより、イメージセンサの感度（Ｓｅｎｓｉｔｉｖｉｔｙ）及びサチュレーション（Ｓａｔｕｒａｔｉｏｎ）特性を向上することができる。
図示されていないが、追加的に、前記イメージ感知部２００上にカラーフィルタ及びマイクロレンズが形成されることができる。
１００ 半導体基板
１１０ 素子分離膜
１２０ 読み出し回路
１２１ トランスファトランジスタ（Ｔｘ）
１２３ リセットトランジスタ（Ｒｘ）
１２５ ドライブトランジスタ（Ｄｘ）
１２７ セレクトトランジスタ（Ｓｘ）
１３０ イオン注入領域
１３１ フローティングディフュージョン（ＦＤ）領域
１３３、１３５、１３７ ソース／ドレイン領域
１４０ 電気接合領域（ジャンクション）
１４１ 第２導電型ウェル（Ｐ−）
１４３ 第１導電型イオン注入層（Ｎ−）
１４５ 第２導電型イオン注入層（Ｐ０）
１４７ 第１導電型接続領域（Ｎ＋領域）
１４８ 第１導電型接続領域（Ｎ＋接続領域）
１５０ 配線
１５１ 第１メタル（Ｍ１）
１５１ａ 第１メタルコンタクト（Ｍ１Ｃ）
１５２ 第２メタル（Ｍ２）
１５３ 第３メタル（Ｍ３）
１６０ 層間絶縁層
２００ イメージ感知部
２１０ 第１ドーピング層
２２０ 第２ドーピング層
２３０ オーミックコンタクト層
２４０ 第１ビアホール
２５０ ハードマスク
２６０ 第１バリアパターン
２６５ 第２ビアホール
２７０ コンタクトプラグ
２７５ 第４メタルコンタクト（Ｍ４Ｃ）
２８０ 第２バリア層
２８５ 第２バリアパターン
２８７ 第３バリアパターン
２９０ トレンチ
２９５ エッジ領域
３００ 第５メタルコンタクト（Ｍ５Ｃ）
３１０ 画素分離部
３２０ 第５メタルライン
３２５ 第５メタル（Ｍ５）
５００ フォトレジストパターン

Claims (15)

  1. 読み出し回路を含む半導体基板と、
    前記読み出し回路と接続されるように、前記半導体基板上に形成された配線及び層間絶縁層と、
    前記層間絶縁層上に形成され、第１ドーピング層及び第２ドーピング層が積層されたイメージ感知部と、
    前記イメージ感知部を貫通して前記配線を露出させる第１ビアホールと、
    前記配線と前記第１ドーピング層とが電気的に接続されるように、前記第１ビアホール内部に形成された第４メタルコンタクトと、
    前記第４メタルコンタクト上に形成されて、前記第４メタルコンタクトとは電気的に絶縁され前記第２ドーピング層とは電気的に接続される第５メタルコンタクトと、を含むことを特徴とするイメージセンサ。
  2. 前記イメージ感知部が単位画素ごとに分離されるように、前記イメージ感知部を貫通する画素分離部をさらに含み、
    前記画素分離部は、前記第４メタルコンタクト及び第５メタルコンタクトと隣接するように形成されたことを特徴とする請求項１に記載のイメージセンサ。
  3. 前記第５メタルコンタクトと接続されるように、前記第５メタルコンタクト上には第５メタルラインが形成されたことを特徴とする請求項２に記載のイメージセンサ。
  4. 前記第５メタルラインは、前記画素分離部の形成位置に沿ってメッシュ状に形成されたことを特徴とする請求項３に記載のイメージセンサ。
  5. 前記第１ビアホールの側壁には、前記第１ドーピング層の一部領域は露出させ、前記第１ドーピング層の残りの領域及び第２ドーピング層は覆うように、第１バリアパターンが形成されたことを特徴とする請求項１に記載のイメージセンサ。
  6. 前記第４メタルコンタクトと前記第５メタルコンタクトとの間には、第２バリアパターンが形成されたことを特徴とする請求項１に記載のイメージセンサ。
  7. 前記第５メタルコンタクトは、前記第２ドーピング層の一部領域と前記第２バリアパターンを露出させるトレンチ内部に形成されたことを特徴とする請求項６に記載のイメージセンサ。
  8. 読み出し回路が形成された半導体基板上に、前記読み出し回路と接続されるように配線及び層間絶縁層を形成するステップと、
    前記層間絶縁層上に第１ドーピング層及び第２ドーピング層が積層されたイメージ感知部を形成するステップと、
    前記イメージ感知部を貫通して前記配線を露出させる第１ビアホールを形成するステップと、
    前記第２ドーピング層は覆い前記第１ドーピング層は部分的に露出させるように、前記第１ビアホールの側壁に第１バリアパターンを形成するステップと、
    前記配線と前記第１ドーピング層とが電気的に接続されるように、前記第１ビアホール内部に第４メタルコンタクトを形成するステップと、
    前記第１ビアホール内部の前記第４メタルコンタクト上に第２バリアパターンを形成するステップと、
    前記第２ドーピング層と電気的に接続されるように、前記第２バリアパターン上に第５メタルコンタクトを形成するステップと、を含むことを特徴とするイメージセンサの製造方法。
  9. 前記イメージ感知部が単位画素ごとに分離されるように前記イメージ感知部を貫通する画素分離部を形成するステップをさらに含み、
    前記画素分離部は、前記第４メタルコンタクト及び第５メタルコンタクトと隣接する領域に形成されることを特徴とする請求項８に記載のイメージセンサの製造方法。
  10. 前記第５メタルコンタクト上に第５メタルラインを形成するステップをさらに含むことを特徴とする請求項８にまたは９に記載のイメージセンサの製造方法。
  11. 前記第５メタルラインは、前記画素分離部上にメッシュ状に形成されることを特徴とする請求項１０に記載のイメージセンサの製造方法。
  12. 前記第４メタルコンタクトを形成するステップは、
    前記第１バリアパターンが形成された前記第１ビアホール内部にコンタクトプラグを形成するステップと、
    前記コンタクトプラグに対するリセス工程を行って、前記第２ドーピング層に対応する第１バリアパターンを露出させるステップと、を含むことを特徴とする請求項８に記載のイメージセンサの製造方法。
  13. 前記第２バリアパターンを形成するステップは、
    前記第４メタルコンタクトが形成されたイメージ感知部上に、第２バリア層を形成するステップと、
    前記第１ビアホールに対応する前記第２バリア層を露出させ、前記第１ビアホールよりも広い幅を有するように、前記第２バリア層上にフォトレジストパターンを形成するステップと、
    前記フォトレジストパターンをエッチングマスクとして、前記第２バリア層及び第２ドーピング層を部分的に露出させるトレンチを形成するステップと、を含み、
    前記トレンチを形成する時、前記第２バリア層の一部が前記第１ビアホール内部に残るように、エッチング工程を制御することを特徴とする請求項８に記載のイメージセンサの製造方法。
  14. 前記第５メタルコンタクトを形成するステップは、
    前記トレンチが形成された前記イメージ感知部上に、金属層を蒸着するステップと、
    前記金属層に対する平坦化工程を行って、前記トレンチ内部のみに金属層を形成するステップと、を含むことを特徴とする請求項１３に記載のイメージセンサの製造方法。
  15. 前記第１バリアパターン及び第２バリアパターンは、絶縁膜で形成されることを特徴とする請求項８に記載のイメージセンサの製造方法。
JP2009175189A 2008-07-29 2009-07-28 イメージセンサ及びその製造方法 Pending JP2010034562A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080074169A KR101002158B1 (ko) 2008-07-29 2008-07-29 이미지센서 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2010034562A true JP2010034562A (ja) 2010-02-12

Family

ID=41501545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009175189A Pending JP2010034562A (ja) 2008-07-29 2009-07-28 イメージセンサ及びその製造方法

Country Status (6)

Country Link
US (1) US8222711B2 (ja)
JP (1) JP2010034562A (ja)
KR (1) KR101002158B1 (ja)
CN (1) CN101640207A (ja)
DE (1) DE102009034951A1 (ja)
TW (1) TW201005933A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9398237B2 (en) * 2014-04-30 2016-07-19 Sony Corporation Image sensor with floating diffusion interconnect capacitor
JP2018107227A (ja) * 2016-12-26 2018-07-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び、固体撮像素子
FR3074962A1 (fr) * 2017-12-08 2019-06-14 Stmicroelectronics (Crolles 2) Sas Dispositif electronique capteur d'images

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936261A (en) 1998-11-18 1999-08-10 Hewlett-Packard Company Elevated image sensor array which includes isolation between the image sensors and a unique interconnection
US6649993B2 (en) * 2001-03-16 2003-11-18 Agilent Technologies, Inc. Simplified upper electrode contact structure for PIN diode active pixel sensor
KR100542691B1 (ko) * 2001-07-27 2006-01-16 매그나칩 반도체 유한회사 필팩터를 증가시킬 수 있는 씨모스 이미지 센서 및 그구동 방법
US7276749B2 (en) * 2002-02-05 2007-10-02 E-Phocus, Inc. Image sensor with microcrystalline germanium photodiode layer
WO2005015637A1 (ja) * 2003-08-08 2005-02-17 Matsushita Electric Industrial Co., Ltd. 電子デバイスおよびその製造方法
JP4511441B2 (ja) 2005-09-30 2010-07-28 富士フイルム株式会社 感度可変型撮像素子及びこれを搭載した撮像装置
US8049256B2 (en) * 2006-10-05 2011-11-01 Omnivision Technologies, Inc. Active pixel sensor having a sensor wafer connected to a support circuit wafer
US7482646B2 (en) * 2006-10-18 2009-01-27 Hejian Technology (Suzhou) Co., Ltd. Image sensor
KR100922931B1 (ko) * 2006-12-27 2009-10-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조 방법
US7485940B2 (en) 2007-01-24 2009-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Guard ring structure for improving crosstalk of backside illuminated image sensor
DE102008046030A1 (de) * 2007-09-07 2009-06-10 Dongbu Hitek Co., Ltd. Bildsensor und Verfahren zu seiner Herstellung
KR100860141B1 (ko) * 2007-09-10 2008-09-24 주식회사 동부하이텍 이미지센서 및 그 제조방법
KR100882990B1 (ko) * 2007-12-27 2009-02-12 주식회사 동부하이텍 이미지센서 및 그 제조방법
KR100882469B1 (ko) * 2007-12-28 2009-02-09 주식회사 동부하이텍 이미지센서 및 그 제조방법
KR100999740B1 (ko) * 2008-07-29 2010-12-08 주식회사 동부하이텍 이미지센서 및 그 제조방법

Also Published As

Publication number Publication date
KR101002158B1 (ko) 2010-12-17
KR20100012656A (ko) 2010-02-08
US20100025803A1 (en) 2010-02-04
TW201005933A (en) 2010-02-01
US8222711B2 (en) 2012-07-17
CN101640207A (zh) 2010-02-03
DE102009034951A1 (de) 2010-02-11

Similar Documents

Publication Publication Date Title
US8044478B2 (en) Image sensor comprising a photodiode in a crystalline semiconductor layer and manufacturing method thereof
US7675101B2 (en) Image sensor and manufacturing method thereof
KR100997299B1 (ko) 이미지센서 및 그 제조방법
KR101016474B1 (ko) 이미지센서 및 그 제조방법
US20090065826A1 (en) Image Sensor and Method for Manufacturing the Same
JP2010157712A (ja) イメージセンサ及びその製造方法
US8154095B2 (en) Image sensor and method for manufacturing the same
KR20100012639A (ko) 이미지센서 및 그 제조방법
US20100164046A1 (en) Image sensor and method for manufacturing the same
JP2010034562A (ja) イメージセンサ及びその製造方法
US8080840B2 (en) Image sensor and manufacturing method of image sensor
US8159005B2 (en) Image sensor
US20100117174A1 (en) Method of manufacturing image sensor
US20100079633A1 (en) Image sensor and manufacturing method of image sensor
US20100079637A1 (en) Image Sensor and Method For Manufacturing the Same
US8237833B2 (en) Image sensor and method for manufacturing the same
KR101024774B1 (ko) 이미지센서의 제조방법
KR101016505B1 (ko) 이미지센서 및 그 제조방법
JP2010118658A (ja) イメージセンサの製造方法
KR101163817B1 (ko) 이미지 센서 및 그 제조 방법
KR20100072560A (ko) 이미지센서 및 그 제조방법
KR20100036734A (ko) 이미지 센서 및 그 제조 방법
KR20100080170A (ko) 이미지 센서 및 그 제조 방법
KR20100040034A (ko) 이미지센서의 제조방법
JP2010118660A (ja) イメージセンサの製造方法