KR100851758B1 - 이미지 센서 및 그의 제조방법 - Google Patents

이미지 센서 및 그의 제조방법 Download PDF

Info

Publication number
KR100851758B1
KR100851758B1 KR1020070024915A KR20070024915A KR100851758B1 KR 100851758 B1 KR100851758 B1 KR 100851758B1 KR 1020070024915 A KR1020070024915 A KR 1020070024915A KR 20070024915 A KR20070024915 A KR 20070024915A KR 100851758 B1 KR100851758 B1 KR 100851758B1
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
type conductive
intrinsic
forming
Prior art date
Application number
KR1020070024915A
Other languages
English (en)
Inventor
박진하
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020070024915A priority Critical patent/KR100851758B1/ko
Priority to US11/842,608 priority patent/US7732813B2/en
Priority to DE102007041076A priority patent/DE102007041076A1/de
Priority to CN2007101527962A priority patent/CN101266987B/zh
Priority to JP2007258681A priority patent/JP2008227448A/ja
Application granted granted Critical
Publication of KR100851758B1 publication Critical patent/KR100851758B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Abstract

본 발명의 실시예에 따른 이미지 센서는 회로영역을 포함하는 반도체 기판 상에 형성된 금속배선층; 상기 금속배선층 상에 상호 이격되어 형성된 제1 도전형 전도층; 상기 제1 도전형 전도층 상에 형성된 진성층(intrinsic): 상기 진성층 상에 형성된 제2 도전형 전도층을 포함한다.
이미지 센서, 씨모스 이미지 센서, 포토다이오드

Description

이미지 센서 및 그의 제조방법{Image Sensor and Method for Manufacturing thereof}
도 1 내지 도 7은 본 발명의 실시예에 따른 이미지 센서의 제조방법의 공정단면도이다.
본 발명은 이미지 센서 및 그의 제조방법에 관한 것이다.
이미지 센서는 광학적 영상(Optical Image)을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(charge coupled device:CCD) 이미지 센서와 씨모스(Complementary Metal Oxide Silicon:CMOS) 이미지 센서(CIS)로 구분된다.
CCD 이미지 센서는 구동방식이 복잡하고, 전력소비가 클 뿐만 아니라, 다단계의 포토공정이 요구되므로 제조공정이 복잡한 단점을 갖고 있으므로, 최근에는 상기 전하결합소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다.
씨모스 이미지 센서는 단위 화소 내에 포토다이오드와 모스트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 형상을 구현한다.
이러한 씨모스 이미지 센서는 종래 이미지 센서로 널리 사용되고 있는 CCD 이미지 센서에 비하여 구동방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 씨모스 기술을 사용하므로 제조단가를 낮출 수 있고,전력 소모 또한 낮다는 장점을 지니고 있다.
종래기술에 의한 씨모스 이미지 센서는 빛 신호를 받아서 전기신호로 바꾸어 주는 포토다이오드(Photo diode) 영역(미도시)과 이 전기 신호를 처리하는 트랜지스터 영역(미도시)으로 구분할 수 있다.
그런데 종래기술에 따른 씨모스 이미지 센서는 포토다이오드와 트랜지스터가 반도체 기판에 수평으로 배치되는 구조이다.
물론, 종래기술에 의한 수평형 씨모스 이미지 센서에 의해 CCD 이미지 센서의 단점이 해결되기는 하였으나, 종래기술에 의한 수평형 씨모스 이미지 센서에는 여전히 문제점들이 있다.
즉, 종래기술에 의한 수평형 씨모스 이미지 센서에 의하면 포토다이오드와 트랜지스터가 기판 상에 상호 수평으로 인접하여 형성된다. 이에 따라, 포토다이오드를 위한 추가적인 영역이 요구되며, 이에 의해 필 팩터(fill factor) 영역을 감소시키고 레졀루션(Resolution)의 가능성을 제한하는 문제가 있다.
또한, 종래기술에 의한 수평형 씨모스 이미지 센서에 의하면 포토다이오드와 트랜지스터를 동시에 제조하는 공정에 대한 최적화를 달성하는 점이 매우 어려운 문제가 있다. 즉, 신속한 트랜지스터 공정에서는 작은 면저항(low sheet resistance)을 위해 샐로우 정션(shllow junction)이 요구되나, 포토다이오드에는 이러한 샐로우 정션(shllow junction)이 적절하지 않을 수 있다.
또한, 종래기술에 의한 수평형 씨모스 이미지 센서에 의하면 추가적인 온칩(on-chip) 기능들이 이미지 센서에 부가되면서 단위화소의 크기가 이미지 센서의 센서티버티(sensitivity)를 유지하기 위해 증가되거나 또는 감소되어야 한다. 그런데, 픽셀사이즈가 증가되면 이미지 센서의 레졀루션(Resolution)이 감소하게 되며, 또한 포토다이오드의 면적이 이미지 센서의 센서티버티(sensitivity)가 감소하는 문제가 발생한다.
본 발명의 실시예는 트랜지스터 회로와 포토다이오드의 새로운 집적을 제공할 수 있는 이미지 센서 및 그의 제조방법을 제공하고자 한다.
또한, 본 발명의 실시예는 레졀루션(Resolution)과 센서티버티(sensitivity)가 함께 개선될 수 있는 이미지 센서 및 그의 제조방법을 제공하고자 한다.
또한, 본 발명의 실시예는 포토다이오드 단위픽셀의 사이를 분리하여 픽셀 간의 크로스 토크등을 방지할 수 있는 이미지 센서 및 그의 제조방법을 제공하고자 한다.
본 발명의 실시예에 따른 이미지 센서는 회로영역을 포함하는 반도체 기판 상에 형성된 금속배선층; 상기 금속배선층 상에 상호 이격되어 형성된 제1 도전형 전도층; 상기 제1 도전형 전도층 상에 형성된 진성층(intrinsic): 상기 진성층 상에 형성된 제2 도전형 전도층을 포함한다.
본 발명의 실시예에 따른 이미지 센서의 제조방법은 회로영역이 형성된 반도체 기판 상에 금속배선층을 형성하는 단계; 상기 금속배선층 상에 제1 반도체층을 형성하는 단계; 상기 제1 반도체층에 제1 불순물을 주입하여 제1 도전형 전도층을 형성하는 단계; 상기 제1 도전형 전도층 상에 진성층을 형성하는 단계; 상기 진성층 상에 제2 도전형 전도층을 형성하는 단계; 및 상기 제2 도전형 전도층 상에 상부전극을 형성하는 단계를 포함한다.
이하, 본 발명의 실시예에 따른 이미지 센서 및 그의 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
본 발명의 실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 6은 본 발명의 실시예에 따른 이미지 센서의 단면도이다.
본 발명의 실시예에 따른 이미지 센서는 회로영역을 포함하는 반도체 기판(100) 상에 형성된 금속배선층(130); 상기 금속배선층(130) 상에 상호 이격되어 형성된 제1 도전형 전도층(201); 상기 제1 도전형 전도층(201) 상에 형성된 진성 층(intrinsic)(401): 상기 진성층(401) 상에 형성된 제2 도전형 전도층(501)을 포함할 수 있다.
상기 제1 도전형 전도층(201) 사이에는 픽셀 분리층(202)이 형성되어, 상기 제1 도전형 전도층(201)은 상기 픽셀 분리층(202)에 의해 서로 이격됨으로써 단위픽셀 사이를 분리시켜 크로스 토크 등을 효율적으로 방지할 수 있다.
상기 제2 도전형 전도층(501) 상에 상부전극(600)이 형성되는 것을 더욱 포함할 수 있다.
상기 제1 도전형 전도층(201)과 금속배선(120) 사이에 하부전극이 형성되는 것을 더욱 포함할 수 있다.
본 발명의 실시예에 따른 이미지 센서에 의하면 트랜지스터 회로와 포토다이오드의 수직형 집적을 제공할 수 있다.
또한, 본 발명의 실시예에 의하면 트랜지스터 회로와 포토다이오드의 수직형 집적에 의해 필팩터(fill factor)를100%에 근접시킬 수 있다.
또한, 본 발명의 실시예에 의하면 수직형 집적에 의해 종래기술보다 같은 픽셀 사이즈에서 높은 센서티비티(sensitivity)를 제공할 수 있다.
또한, 본 발명의 실시예에 의하면 종래기술보다 같은 레졀루션(Resolution)을 위해 공정비용을 감축할 수 있다.
또한, 본 발명의 실시예에 의하면 각 단위 픽셀은 센서티비티(sentivity)의 감소없이 보다 복잡한 회로를 구현할 수 있다.
이하, 도 1 내지 도 6을 참조하여 본 발명의 실시예에 따른 이미지 센서의 제조방법을 설명한다.
도 1에 도시된 바와 같이, 회로영역(미도시)이 형성된 반도체 기판(100) 상에는 금속배선(120) 및 층간절연막(110)을 포함하는 금속배선층(130)이 형성되어 있다.
상기 반도체 기판(100)에는 액티브 영역과 필드 영역을 정의하는 소자분리막(미도시)이 형성되어 있으며, 단위화소를 형성하기 위해 후술되는 포토다이오드에 연결되어 수광된 광전하를 전기신호를 변환하는 트랜스퍼 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터 및 셀렉트 트랜지스터 등으로 이루어진 회로영역(미도시)이 형성되어 있을 수 있다.
상기 회로영역이 형성된 반도체 기판(100) 상부에는 전원라인 또는 신호라인과 회로영역을 접속시키기 위하여 복수의 층으로 이루어지는 금속배선층(130)이 형성되어 있다. 상기 금속배선층(130)은 반도체 기판(100) 상에 복수의 층간절연막(110)과 상기 층간절연막(110) 사이에 형성되는 금속배선(120)으로 형성되어 있다.
상기 금속배선(120)은 금속, 합금 또는 실리사이드를 포함한 다양한 전도성 물질로 형성될 수 있다. 예를 들어 상기 금속배선(120)은 알루미늄, 구리, 코발트 또는 텅스텐등으로 형성할 수 있다.
상기 층간절연막(110)에 상기 반도체 기판(100)의 회로영역과 연결되는 금속배선(120)을 형성한 후 상기 금속배선(120)을 후술하는 포토다이오드 단위픽셀 별로 패턴할 수 있다.
따라서, 상기 금속배선층(130) 상에 상기 금속배선(120)과 전기적으로 연결되도록 포토다이오드를 형성한다. 상기 포토다이오드를 형성하기 전에 상기 금속배선(120) 상에 포토다이오드의 하부전극(미도시)을 형성할 수도 있다. 예를 들어 상기 하부전극은 Cr, Ti, TiW 및 Ta과 같은 금속으로 형성할 수 있다. 물론 상기 하부전극은 형성되지 않을 수 있다.
그 다음 상기 금속배선층(130) 상에 포토다이오드를 형성한다. 상기 포토다이오드는 금속배선층(120) 상부에 형성되어 외부에서 입사되는 빛을 받아 전기적 형태로 전환 및 보관하기 위한 것으로 본 발명의 실시예에서는 핀 다이오드(PIN diode)를 사용한다.
상기 핀 다이오드는 n형 비정질 실리콘층(n-type amorphous silicon), 진성 비정질 실리콘층(intrinsic amorphous silicon), p형 비정질 실리콘층(p-type amorphous silicon)이 접합된 구조로 형성되는 것이다. 포토다이오드의 성능은 외부의 빛을 받아 전기적 형태로 전환하는 효율과 총 보관 가능 전기량(charge capacitance)에 따라 결정되는 것으로 기존의 포토다이오드는 P-N, N-P, N-P-N, P-N-P 등의 이종접합시 생성되는 공핍영역(Depletion region)에 전하를 생성 및 보관하였으나, 상기 핀 다이오드는 p형 실리콘층과 n형 실리콘층 사이에 순수한 반도체인 진성 비정질 실리콘층이 접합된 구조의 광 다이오드로서, 상기 p형과 n형 사이에 형성되는 진성 비정질 실리콘층이 모두 공핍영역이 되어 전하의 생성 및 보관에 유리하게 된다.
이와 같이 본 발명의 실시예에서는 포토다이오드로서 핀 다이오드를 사용하 며 핀 다이오드의 구조는 P-I-N 또는 N-I-P의 구조로 형성될 수 있다. 특히, 본 발명의 실시예에서는 P-I-N 구조의 핀 다이오드가 사용되는 것을 예로 하며, 상기 n형 비정질 실리콘층(n-type amorphous silicon)은 제1 도전형 전도층(201), 상기 진성 비정질 실리콘층(intrinsic amorphous silicon)은 진성층(401), 상기 p형 비정질 실리콘층(p-type amorphous silicon)은 제2 도전형 전도층(501)이라 칭하도록 한다.
상기 핀 다이오드를 이용한 포토다이오드를 형성하는 방법에 대하여 설명하면 다음과 같다.
도 1을 참조하여, 본 발명의 실시예에서 채용하는 핀 다이오드의 N층인 제1 도전형 전도층(201)을 형성하기 위하여 상기 금속배선층(130) 상에 제1 반도체층(200)을 형성한다. 상기 제1 반도체층(200)은 비정질 실리콘(amorphous silicon)을 이용하여 형성될 수 있다. 상기 제1 반도체층(200)은 화학기상증착(CVD) 특히, PECVD등에 의해 형성될 수 있다. 예를 들어 상기 제1 반도체층(200)은 실란가스(SiH4)를 이용하여 PECVD에 의해 비정질 실리콘으로 형성될 수 있다.
도 2에 도시된 바와 같이, 상기 제1 반도체층(200) 상에 상기 금속배선(120)을 단위픽셀 별로 패턴하기 위하여 포토레지스트 필름을 패터닝 하여 상기 금속배선(120)에 대응하는 영역에 개구부를 갖는 포토레지스트 패턴(301)을 형성하여 상기 금속배선(120) 상의 제1 반도체층(200)을 노출시킨다.
그리고, 상기 포토레지스트 패턴(301)을 마스크로 하여 상기 제1 반도체층(200)에 n형 불순물을 주입하여 제1 도전형 전도층(201)을 형성한다. 예를 들어 상기 n형 불순물은 인(phosphorus:P), 비소(arsenic:As) 등과 같은 5족원소를 이온주입방법에 의해 주입하여 제1 도전형 전도층(201)이 형성될 수 있다.
상기와 같이 포토레지스트 패턴을 마스크로 하여 n형 불순물의 이온주입에 의해 상기 제1 반도체층(200)은 금속배선(120)과 연결되는 제1 도전형 전도층(201)과 상기 제1 도전형 전도층(201) 사이에 형성되고 금속배선(120)과 연결되지 않는 픽셀 분리층(202)으로 구분되어져, 상기 금속배선(120)과 제1 도전형 전도층(201)은 픽셀 별로 분리된 상태가 된다.
상기와 같이 n형 불순물 이온주입에 의해 제1 도전형 전도층(201)이 형성되면 상기 포토레지스트 패턴(301)을 제거한다.
그 다음 도 3에 도시된 바와 같이 상기 제1 도전형 전도층(201)의 n형 불순물을 활성화를 시키기 위해 어닐링 공정을 진행한다. 예를 들어, 상기 어닐링 공정은 레이져 어닐링(Laser anneal) 공정을 진행함으로써 제1 도전형 전도층(201)만 국부적으로 활성화 시킬 수 있게 된다.
또는 상기 포토레지스트 패턴(301)을 제거하지 않은 상태에서 상기 제1 도전형 전도층(201)에 어닐링 공정을 진행할 수도 있다.
이러한 레이져 어닐(Laser anneal)의 특징은 도 7에 도시된 바와 같이, 어닐링 공정을 하기 위한 기판에 순간적인 시간(t) 동안 고온의 온도(T)를 순간적으로 제공할 수 있으며, 어닐링 하기 위한 기판의 영역이 좁을 수록 고온의 온도(T)를 제공할 수 있는 특징을 갖고 있다.
이와 같이 본 발명의 실시예에서 상기 패턴된 금속배선(120) 상에 형성된 제 1 도전형 전도층(201)을 포토다이오드의 단위픽셀 별로 패턴함으로써 단위픽셀 별로 절연성을 확보하여 크로스토크 등을 방지할 수 있다.
다음으로, 도 4에 도시된 바와 같이 상기 제1 도전형 전도층(201) 및 픽셀 분리층 상으로 제2 반도체층을 증착하여 진성층(401)을 형성한다. 이때, 상기 진성층(401)은 본 발명의 실시예에서 채용하는 핀 다이오드의 I층 역할을 할 수 있다.
상기 진성층(401)은 비정질 실리콘층(amorphous silicon)을 이용하여 형성할 수 있다. 상기 진성층(401)은 화학기상증착(CVD) 특히, PECVD등에 의해 형성될 수 있다. 예를 들어 상기 진성층(401)은 실란가스(SiH4)를 이용하여 PECVD에 의해 비정질 실리콘으로 형성될 수 있다.
이때, 상기 진성층(401)인 제2 반도체층은 상기 제1 반도체층(200)보다 약 10~1,000배 정도의 두꺼운 두께로 형성한다. 이는 상기 진성층(401)의 두께가 두꺼울수록 다이오드의 공핍영역이 늘어나 많은 량의 광전하를 보관 및 생성할 수 있기 때문이다. 또한, 상기 제2 반도체층인 진성층(401) 상으로 불순물 이온을 주입함으로써 본 발명의 실시예에서 채용하는 핀 다이오드의 P층을 형성하기 위함이다.
따라서 도 4에 도시된 바와 같이 상기 진성층(401)을 두꺼운 두께로 형성한 후, 상기 진성층(401)에 p형 불순물을 주입하여 제2 도전형 전도층(501)을 형성한다. 예를 들어 상기 p형 불순물은 보론(boron:B)와 같은 3족 원소를 이온주입방법에 의해 주입하여 제2 도전형 전도층(501)이 형성될 수 있다. 상기 진성층(401)이 두껍게 형성되었기 때문에 상기 p형 불순물의 이온주입시 에너지를 조절함으로써 상기 p형 불순물은 상기 진성층(401)의 상부영역에만 형성되어 상기 진성층(401) 상부에 제2 도전형 전도층(501)을 형성할 수 있게 된다.
그 다음 도 5a에 도시된 바와 같이 상기 제2 도전형 전도층(501)을 형성하고 있는 p형 불순물을 활성화시키기 어닐링 공정을 진행한다. 예를 들어, 상기 어닐링 공정은 레이져 어닐링(Laser anneal) 공정을 진행함으로써 상기 진성층(401)의 상부영역에 형성된 p형 불순물을 활성화시켜 제2 도전형 전도층(501)을 형성할 수 있다.
도 5b에 도시된 바와 같이, 상기 제2 도전형 전도층(501)은 다른 방법으로 형성하는 것도 가능하다. 즉, 상기 진성층(401) 상에 제2 도전형 전도층(501)을 형성한다. 상기 제2 도전형 전도층(501)은 상기 진성층(401)의 형성과 연속공정으로 형성될 수 있다. 상기 제2 도전형 전도층(501)은 본 발명의 실시예에서 채용하는 핀 다이오드의 P층의 역할을 할 수 있는 것으로 상기 제2 도전형 전도층(501)은 P 타입 도전형 전도층일 수 있으나 이에 한정되는 것은 아니다.
상기 제2 도전형 전도층(501)은 P 도핑된 비정질 실리콘(p-doped amorphous silicon)을 이용하여 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 제2 도전형 전도층(501)은 화학기상증착(CVD) 특히, PECVD 등에 의해 형성될 수 있다. 예를 들어, 상기 제2 도전형 전도층(501)은 실란가스(SiH4)에 보론을 혼합하여 PECVD에 의해 비정질 실리콘으로 형성될 수도 있다.
본 발명의 실시예와 같이 핀 다이오드를 반도체 기판(100) 상에 형성함으로써 트랜지스터 회로와 포토다이오드의 수직형 집적을 제공할 수 있고, 이에 의해 필팩터(fill factor)를100%에 근접시킬 수 있다.
그 다음 도 6에 도시된 바와 같이 상기 제2 도전형 전도층(501) 상에 상부전극(600)을 형성하는 단계를 진행한다.
상기 상부전극(600)은 빛의 투과성이 좋고 전도성이 높은 투명전극으로 형성될 수 있다. 예를 들어, 상기 상부전극(600)은 ITO(indium tin oxide) 또는 CTO(cardium thin oxide) 등으로 형성될 수 있다. 이후 상기 상부전극(600)에 대한 패턴공정이 진행될 수 있다.
도면에 도시하지는 않았지만 추가적으로 상기 상부전극(600) 상에 컬러필터 및 마이크로 렌즈 형성공정을 진행할 수 있다.
이상에서 설명한 본 발명의 실시예는 전술한 실시에 및 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
본 발명의 실시예에 따른 이미지 센서 및 그의 제조방법에 의하면 트랜지스터 회로와 포토다이오드의 수직형 집적을 제공할 수 있다.
또한, 본 발명의 실시예에 의하면 트랜지스터 회로와 포토다이오드의 수직형 집적에 의해 필팩터(fill factor)를100%에 근접시킬 수 있다.
또한, 본 발명의 실시예에 의하면 수직형 집적에 의해 종래기술보다 같은 픽셀 사이즈에서 높은 센서티비티(sensitivity)를 제공할 수 있다.
또한, 본 발명의 실시예에 의하면 종래기술보다 같은 레졀루션(Resolution) 을 위해 공정비용을 감축할 수 있다.
또한, 본 발명의 실시예에 의하면 각 단위 픽셀은 센서티비티(sentivity)의 감소없이 보다 복잡한 회로를 구현할 수 있다.
또한, 본 발명의 실시에에 의하면 수직형 포토다이오드를 채용하면서 단위 픽셀 간의 절연성을 확보함으로써 픽셀간의 크로스토크등을 방지하여 이미지 센서의 신뢰성을 향상시킬 수 있다.

Claims (10)

  1. 회로영역을 포함하는 반도체 기판 상에 형성된 금속배선층;
    상기 금속배선층 상에 상호 이격되어 형성된 제1 도전형 전도층;
    상기 제1 도전형 전도층 상에 형성된 진성층(intrinsic):
    상기 진성층 상에 형성된 제2 도전형 전도층; 및
    상기 제2 도전형 전도층 상에 상부전극이 형성되는 것을 포함하는 이미지 센서.
  2. 제1항에 있어서,
    상기 제1 도전형 전도층 사이에는 픽셀분리층이 형성된 것을 특징으로 하는 이미지 센서.
  3. 제1항에 있어서,
    상기 제1 도전형 전도층과 금속배선층 사이에 하부전극이 형성되는 것을 더욱 포함하는 이미지 센서.
  4. 회로영역이 형성된 반도체 기판 상에 금속배선층을 형성하는 단계;
    상기 금속배선층 상에 제1 반도체층을 형성하는 단계;
    상기 제1 반도체층에 제1 불순물을 주입하여 제1 도전형 전도층을 형성하는 단계;
    상기 제1 도전형 전도층 상에 진성층을 형성하는 단계;
    상기 진성층 상에 제2 도전형 전도층을 형성하는 단계; 및
    상기 제2 도전형 전도층 상에 상부전극을 형성하는 단계를 포함하는 이미지 센서의 제조방법.
  5. 제4항에 있어서,
    제1 도전형 전도층을 형성하는 단계는,
    상기 제1 반도체층을 형성한 후 상기 금속배선층의 금속배선과 연결되는 부분을 노출시키는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 마스크로 제1 불순물을 주입하여 제1 도전형 전도층을 형성하는 단계; 및
    상기 포토레지스트 패턴을 제거하여 제1 도전형 전도층 사이에 픽셀 분리층을 형성하는 단계를 포함하는 이미지 센서의 제조방법.
  6. 제4항에 있어서,
    상기 제2 도전형 전도층은 상기 진성층 상에 제2 불순물을 주입하여 형성되는 것을 특징으로 하는 이미지 센서의 제조방법.
  7. 제4항에 있어서,
    상기 제2 도전형 전도층은 상기 진성층 위에 p 도핑된 비정질 실리콘층을 증착하여 형성되는 것을 특징으로 하는 이미지 센서의 제조방법.
  8. 제4항에 있어서,
    상기 진성층은 제1 반도체층보다 10~100배 두껍게 형성되는 것을 특징으로 하는 이미지 센서의 제조방법.
  9. 제4항 또는 제5항에 있어서,
    상기 제1 및 제2 불순물을 주입된 제1 도전형 전도층 및 제2 도전형 전도층에 레이저 어닐링 공정을 진행하는 단계를 더욱 포함하는 이미지 센서의 제조방법.
  10. 제5항에 있어서,
    상기 금속배선층의 금속배선 상부에 하부전극을 형성하는 단계를 더 포함하는 이미지 센서의 제조방법.
KR1020070024915A 2007-03-14 2007-03-14 이미지 센서 및 그의 제조방법 KR100851758B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070024915A KR100851758B1 (ko) 2007-03-14 2007-03-14 이미지 센서 및 그의 제조방법
US11/842,608 US7732813B2 (en) 2007-03-14 2007-08-21 Image sensor and method for manufacturing the same
DE102007041076A DE102007041076A1 (de) 2007-03-14 2007-08-30 Bildsensor und Verfahren zu dessen Herstellung
CN2007101527962A CN101266987B (zh) 2007-03-14 2007-09-21 图像传感器的制造方法
JP2007258681A JP2008227448A (ja) 2007-03-14 2007-10-02 イメージセンサ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070024915A KR100851758B1 (ko) 2007-03-14 2007-03-14 이미지 센서 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR100851758B1 true KR100851758B1 (ko) 2008-08-11

Family

ID=39713275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070024915A KR100851758B1 (ko) 2007-03-14 2007-03-14 이미지 센서 및 그의 제조방법

Country Status (5)

Country Link
US (1) US7732813B2 (ko)
JP (1) JP2008227448A (ko)
KR (1) KR100851758B1 (ko)
CN (1) CN101266987B (ko)
DE (1) DE102007041076A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101033370B1 (ko) * 2008-09-30 2011-05-09 주식회사 동부하이텍 이미지센서 및 그 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100037208A (ko) * 2008-10-01 2010-04-09 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
FR2944140B1 (fr) * 2009-04-02 2011-09-16 Commissariat Energie Atomique Dispositif de detection d'image electronique
JP2012015424A (ja) 2010-07-02 2012-01-19 Panasonic Corp 固体撮像装置
FR3076082B1 (fr) * 2017-12-21 2020-01-24 Isorg Capteur d'image

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040056461A (ko) 2002-12-23 2004-07-01 주식회사 하이닉스반도체 수평형 ｐ-ｉ-ｎ 다이오드의 제조 방법
KR20050057624A (ko) 2002-10-07 2005-06-16 릭신 자오 픽셀 이미지 센서
KR20050117674A (ko) * 2004-06-11 2005-12-15 이상윤 3차원 구조의 영상센서와 그 제작방법
KR100723137B1 (ko) * 2005-11-24 2007-05-30 삼성전기주식회사 포토다이오드 소자 및 이를 이용한 광센서용 포토다이오드어레이

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521777A (ja) * 1991-07-12 1993-01-29 Kanegafuchi Chem Ind Co Ltd 読み取り装置及びその製造方法
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
JPH1187724A (ja) * 1997-09-11 1999-03-30 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
JP3791209B2 (ja) * 1998-10-01 2006-06-28 セイコーエプソン株式会社 アクティブマトリクス基板及びその製造方法、並びに液晶装置
US6586812B1 (en) * 1999-04-13 2003-07-01 Agilent Technologies, Inc. Isolation of alpha silicon diode sensors through ion implantation
US6051867A (en) * 1999-05-06 2000-04-18 Hewlett-Packard Company Interlayer dielectric for passivation of an elevated integrated circuit sensor structure
US6720594B2 (en) 2002-01-07 2004-04-13 Xerox Corporation Image sensor array with reduced pixel crosstalk
US6809358B2 (en) * 2002-02-05 2004-10-26 E-Phocus, Inc. Photoconductor on active pixel image sensor
US6852566B2 (en) * 2003-03-12 2005-02-08 Taiwan Semiconductor Manufacturing Co., Ltd Self-aligned rear electrode for diode array element
KR100651498B1 (ko) * 2004-10-28 2006-11-29 삼성전기주식회사 다파장 수광소자 및 그 제조방법
JP2006147657A (ja) * 2004-11-16 2006-06-08 Sharp Corp 固体撮像装置およびその製造方法
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050057624A (ko) 2002-10-07 2005-06-16 릭신 자오 픽셀 이미지 센서
KR20040056461A (ko) 2002-12-23 2004-07-01 주식회사 하이닉스반도체 수평형 ｐ-ｉ-ｎ 다이오드의 제조 방법
KR20050117674A (ko) * 2004-06-11 2005-12-15 이상윤 3차원 구조의 영상센서와 그 제작방법
KR100723137B1 (ko) * 2005-11-24 2007-05-30 삼성전기주식회사 포토다이오드 소자 및 이를 이용한 광센서용 포토다이오드어레이

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101033370B1 (ko) * 2008-09-30 2011-05-09 주식회사 동부하이텍 이미지센서 및 그 제조방법

Also Published As

Publication number Publication date
US20080224137A1 (en) 2008-09-18
US7732813B2 (en) 2010-06-08
DE102007041076A1 (de) 2008-09-25
CN101266987B (zh) 2011-01-05
CN101266987A (zh) 2008-09-17
JP2008227448A (ja) 2008-09-25

Similar Documents

Publication Publication Date Title
KR100851756B1 (ko) 이미지 센서 및 그 제조방법
KR100894391B1 (ko) 이미지 센서 및 그 제조방법
KR100935771B1 (ko) 이미지 센서 및 그 제조방법
KR100913019B1 (ko) 이미지 센서 및 그 제조방법
KR100872719B1 (ko) 이미지 센서 및 그의 제조방법
KR100868651B1 (ko) 이미지 센서 및 그 제조방법
KR100851758B1 (ko) 이미지 센서 및 그의 제조방법
KR100881276B1 (ko) 이미지 센서 및 그 제조방법
US7968366B2 (en) Image sensor and method for manufacturing the same
KR100997312B1 (ko) 이미지 센서 및 그의 제조방법
KR100872990B1 (ko) 이미지 센서 및 그의 제조 방법
KR100837556B1 (ko) 이미지 센서 및 그의 제조방법
KR100866255B1 (ko) 이미지 센서 및 그 제조방법
KR100871973B1 (ko) 이미지 센서 및 그 제조방법
KR100884204B1 (ko) 이미지 센서 및 그 제조방법
KR20080101301A (ko) 이미지 센서 및 그의 제조방법
KR100936106B1 (ko) 이미지 센서의 제조방법
KR100904815B1 (ko) 이미지 센서 및 그 제조방법
KR100935768B1 (ko) 이미지 센서 제조방법
KR100898477B1 (ko) 이미지 센서 및 그 제조방법
KR100915751B1 (ko) 이미지 센서 및 그 제조방법
KR20090071228A (ko) 이미지 센서 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120726

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee