KR100894391B1 - 이미지 센서 및 그 제조방법 - Google Patents

이미지 센서 및 그 제조방법 Download PDF

Info

Publication number
KR100894391B1
KR100894391B1 KR1020070057065A KR20070057065A KR100894391B1 KR 100894391 B1 KR100894391 B1 KR 100894391B1 KR 1020070057065 A KR1020070057065 A KR 1020070057065A KR 20070057065 A KR20070057065 A KR 20070057065A KR 100894391 B1 KR100894391 B1 KR 100894391B1
Authority
KR
South Korea
Prior art keywords
passivation layer
photodiode
image sensor
layer
interlayer insulating
Prior art date
Application number
KR1020070057065A
Other languages
English (en)
Other versions
KR20080109134A (ko
Inventor
이민형
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070057065A priority Critical patent/KR100894391B1/ko
Priority to CN2007103083415A priority patent/CN101325206B/zh
Priority to US11/967,407 priority patent/US7755158B2/en
Publication of KR20080109134A publication Critical patent/KR20080109134A/ko
Application granted granted Critical
Publication of KR100894391B1 publication Critical patent/KR100894391B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14634Assemblies, i.e. Hybrid structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14665Imagers using a photoconductor layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

실시예에 따른 이미지 센서는 픽셀 영역과 주변회로 영역을 포함하는 반도체 기판; 상기 반도체 기판 상에 형성된 금속배선 및 패드를 포함하는 층간 절연막; 상기 금속배선 상에 선택적으로 형성된 하부전극; 상기 픽셀 영역의 층간 절연막 상에 형성된 포토다이오드; 상기 포토다이오드 상에 형성된 상부전극; 및 상기 상부전극 상에 형성된 패시베이션층을 포함한다.
이미지 센서, 씨모스 이미지 센서, 포토다이오드,

Description

이미지 센서 및 그 제조방법{Image Sensor and Method for Manufacturing Thereof}
도 1 내지 도 12는 제1 실시예에 따른 이미지 센서의 제조공정을 나타내는 단면도이다.
도 13 내지 도 21은 제 2 실시예에 따른 이미지 센서의 제조공정을 나타내는 단면도이다.
실시예에서는 이미지 센서 및 그 제조방법이 개시된다.
이미지 센서는 광학적 영상(Optical Image)을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(charge coupled device:CCD) 이미지 센서와 씨모스(Complementary Metal Oxide Silicon:CMOS) 이미지 센서(CIS)로 구분된다.
씨모스 이미지 센서는 단위 화소 내에 포토다이오드와 모스트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
씨모스 이미지 센서는 빛 신호를 받아서 전기신호로 바꾸어 주는 포토다이오 드(Photo diode) 영역과 이 전기 신호를 처리하는 트랜지스터 영역으로 구분할 수 있다.
씨모스 이미지 센서는 포토다이오드와 트랜지스터가 반도체 기판에 수평으로 배치되는 구조이다.
수평형 씨모스 이미지 센서에 의하면 포토다이오드와 트랜지스터가 기판 상에 상호 수평으로 인접하여 형성된다. 이에 따라, 포토다이오드 형성을 위한 추가적인 영역이 요구되며, 이에 의해 필 팩터(fill factor) 영역을 감소시키고 레졀루션(Resolution)의 가능성을 제한하는 문제가 있다.
또한, 수평형 씨모스 이미지 센서에 의하면 포토다이오드와 트랜지스터를 동시에 제조하는 공정에 대한 최적화를 달성하는 점이 매우 어려운 문제가 있다. 즉, 신속한 트랜지스터 공정에서는 작은 면저항(low sheet resistance)을 위해 샐로우 정션(shllow junction)이 요구되나, 포토다이오드에는 이러한 샐로우 정션(shllow junction)이 적절하지 않을 수 있다.
또한, 수평형 씨모스 이미지 센서에 의하면 추가적인 온칩(on-chip) 기능들이 이미지 센서에 부가될 수 있다. 그러면, 단위화소의 크기는 이미지 센서의 센서티버티(sensitivity)를 유지하기 위해 증가되거나 또는 감소되어야 한다.
그런데, 단위화소의 포토다이오드가 증가되면 이미지 센서의 레졀루션(Resolution)이 감소하게 된다. 또는 포토다이오드의 면적이 감소되면 이미지 센서의 센서티버티(sensitivity)가 감소하는 문제가 발생한다.
실시예는 트랜지스터 회로와 포토다이오드의 새로운 집적을 제공할 수 있는 이미지 센서 및 그 제조방법을 제공한다.
또한, 실시예는 레졀루션(Resolution)과 센서티버티(sensitivity)가 함께 개선될 수 있는 이미지 센서 및 그 제조방법을 제공한다.
또한, 실시예는 수직형의 포토다이오드를 채용하면서 후속의 공정 단계를 개선할 수 있는 이미지 센서 및 그 제조방법을 제공한다.
실시예에 따른 이미지 센서는 픽셀 영역과 주변회로 영역을 포함하는 반도체 기판; 상기 반도체 기판 상에 형성된 금속배선 및 패드를 포함하는 층간 절연막; 상기 금속배선 상에 선택적으로 형성된 하부전극; 상기 픽셀 영역의 층간 절연막 상에 형성된 포토다이오드; 상기 포토다이오드 상에 형성된 상부전극; 및 상기 상부전극 상에 형성된 패시베이션층을 포함한다.
실시예에 따른 이미지 센서의 제조방법은 반도체 기판 상에 픽셀 영역과 주변회로 영역을 형성하는 단계; 상기 반도체 기판 상에 금속배선 및 패드를 포함하는 층간 절연막을 형성하는 단계; 상기 금속배선 상에 선택적으로 하부전극을 형성하는 단계; 상기 픽셀 영역의 층간 절연막 상에 포토다이오드를 형성하는 단계; 상기 포토다이오드 상에 상부전극을 형성하는 단계; 및 상기 상부전극 상에 패시베이션층을 형성하는 단계를 포함한다.
실시예에 따른 이미지 센서 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
<제1 실시예>
도 12는 실시예에 따른 이미지 센서를 나타내는 단면도이다.
실시예에 따른 이미지 센서는 픽셀 영역(A)과 주변회로 영역(B)을 포함하는 반도체 기판(10); 상기 반도체 기판(10) 상에 형성된 금속배선(30,31) 및 패드(2)를 포함하는 층간 절연막(20); 상기 금속배선(30,31) 상에 선택적으로 형성된 하부전극(40); 상기 픽셀 영역(A)의 층간 절연막(20) 상에 형성된 포토다이오드(71); 상기 포토다이오드(71) 상에 형성된 상부전극(81); 및 상기 상부전극(81) 상에 형성된 패시베이션층(91)을 포함한다.
상기 포토다이오드(71)는 진성층(51) 및 도전형 전도층(61)으로 형성될 수 있다.
상기 상부전극(81)은 상기 포토다이오드(71) 상부 표면에만 형성될 수 있다.
상기 패시베이션층(91)에는 상기 상부전극(81) 및 상기 주변회로 영역(B) 상의 하부전극(40)을 노출시키는 제1 오픈홀(92) 및 제2 오픈홀(93)이 형성될 수 있다.
상기 제1 오픈홀(92) 및 제2 오픈홀(93)을 포함하는 상기 패시베시션층(91) 상에 상부전극(81)과 연결되는 상부배선(110)이 형성될 수 있다.
상기 상부전극(81) 상에 컬러필터(120) 및 보호막(130)이 형성될 수 있다.
예를 들어, 상기 패시베이션층(91)은 산화막 및 질화막 중 적어도 어느 하나로 형성될 수 있다.
예를 들어, 상기 상부전극(81)과 연결되는 상부배선(110)은 알루미늄과 같은 금속물질로 형성될 수 있다.
이하, 도 1 내지 도 12를 참조하여 실시예에 따른 이미지 센서의 제조방법을 설명한다.
도 1을 참조하여, 씨모스 회로(미도시)가 형성된 반도체 기판(10) 상에 금속배선(30, 31)을 포함하는 층간 절연막(20)이 형성되어 있다.
도시되지는 않았지만, 상기 반도체 기판(10)에는 액티브 영역 및 필드영역을 정의하는 소자분리막이 형성될 수 있으며, 상기 액티브 영역 상에는 픽셀 영역(A)과 주변회로 영역(B)이 형성될 수 있다.
상기 픽셀 영역(A) 상에는 단위화소가 형성되고, 상기 주변회로 영역(B) 상에는 각 단위화소의 전기적 신호를 순차적으로 검출하여 영상을 구현하기 위한 주변 회로부가 형성된다.
상기 픽셀 영역(A) 상에 형성되는 단위화소에는 후술되는 포토다이오드와 연결되어 수광된 광전하를 전기신호를 변환하는 트랜스퍼 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터 및 셀렉트 트랜지스터 등으로 이루어진 씨모스 회로가 형 성될 수 있다.
상기 씨모스 회로가 형성된 반도체 기판(10) 상부에는 전원라인 또는 신호라인과의 접속을 위하여 층간 절연막(20) 및 금속배선(30, 31)이 형성되어 있다.
상기 층간 절연막(20)은 복수의 층으로 형성될 수 있다.
상기 금속배선(30, 31)은 상기 층간 절연막(20)을 관통하여 복수개로 형성될 수 있다.
예를 들어, 상기 층간 절연막(20)은 산화막으로 형성될 수 있다. 또한, 상기 금속배선(30, 31)은 금속, 합금 또는 실리사이드를 포함하는 다양한 전도성 물질, 즉 알루미늄, 구리, 코발트 또는 텅스텐등으로 형성될 수 있다.
상기 금속배선(30, 31)은 단위화소 별로 배치되어 상기 씨모스 회로와 포토다이오드(70)를 연결하도록 형성된다.
또한, 상기 금속배선(30, 31)의 형성시 주변회로 영역(B)과 연결되는 패드(32)가 형성될 수 있다.
상기 층간 절연막(20)에 상기 반도체 기판(10)의 씨모스 회로와 연결되는 금속배선(30, 31) 및 패드(32)을 형성한 후 상기 금속배선(30)을 후술하는 포토다이오드(70)의 단위픽셀 별로 패턴할 수 있다.
따라서, 상기 금속배선(30, 31)을 포함하는 층간 절연막(20) 상에 상기 금속배선(30, 31)과 전기적으로 연결되도록 포토다이오드(70)를 형성한다.
도 2 및 도 3을 참조하여, 상기 포토다이오드(70)를 형성하기 전에 상기 금속배선(30, 31) 상에 하부전극(40)을 형성할 수 있다. 예를 들어, 상기 하부전 극(40)은 Cr, Ti, TiW 및 Ta과 같은 금속으로 형성할 수 있다. 물론 상기 하부전극(40)은 형성되지 않을 수 있다.
상기 하부전극(40)은 상기 층간 절연막(20) 상에 크롬층(Cr)을 형성한 후 리소그라피 공정에 의하여 금속배선(30, 31) 상부에만 형성할 수 있다.
상기 금속배선(30, 31) 및 패드(32)를 포함하는 층간 절연막(20) 상에 포토다이오드(70)를 형성한다.
상기 포토다이오드(70)는 층간 절연막(20) 상부에 형성되어 외부에서 입사되는 빛을 받아 전기적 형태로 전환 및 보관하기 위한 것으로 실시예에서는 IP 다이오드(IP diode)를 사용한다.
상기 다이오드는 금속, 진성 비정질 실리콘층(intrinsic amorphous silicon), p형 비정질 실리콘층(p-type amorphous silicon)이 접합된 구조로 형성되는 것이다.
포토다이오드의 성능은 외부의 빛을 받아 전기적 형태로 전환하는 효율과 총 보관 가능 전기량(charge capacitance)에 따라 결정된다. 기존의 포토다이오드는 P-N, N-P, N-P-N, P-N-P 등의 이종접합시 생성되는 공핍영역(Depletion region)에 전하를 생성 및 보관하였다.
그러나, 상기 IP 다이오드는 p형 실리콘층과 금속사이에 순수한 반도체인 진성 비정질 실리콘층이 접합된 구조의 광 다이오드로서, 상기 p형과 금속 사이에 형성되는 진성 비정질 실리콘층이 모두 공핍영역이 되어 전하의 생성 및 보관에 유리하게 된다.
이와 같이 실시예에서는 포토다이오드로서 IP 다이오드를 사용하며 상기 다이오드의 구조는 P-I-N 또는 N-I-P, I-P 등의 구조로 형성될 수 있다.
특히, 실시예에서는 I-P 구조의 핀 다이오드가 사용되는 것을 예로 하며, 진성 비정질 실리콘층(intrinsic amorphous silicon)은 진성층, 상기 p형 비정질 실리콘층(p-type amorphous silicon)은 도전형 전도층이라 칭하도록 한다.
도 4를 참조하여, 상기 IP 다이오드를 이용한 포토다이오드(70)를 형성하는 방법에 대하여 설명하면 다음과 같다.
상기 층간 절연막(20) 상에 진성층(intrinsic layer)(50)이 형성된다. 상기 진성층(50)은 실시예에서 채용하는 I-P 다이오드의 I층의 역할을 할 수 있다.
상기 진성층(50)은 비정질 실리콘(intrinsic amorphous silicon)을 이용하여 형성될 수 있다. 상기 진성층(50)은 화학기상증착(CVD) 특히, PECVD 등에 의해 형성될 수 있다. 예를 들어, 상기 진성층(50)은 실란가스(SiH4) 등을 이용하여 PECVD에 의해 비정질 실리콘으로 형성될 수 있다.
여기서, 상기 진성층(50)은 상기 도전형 전도층(60)의 두께 보다 약 10~1,000배 정도의 두꺼운 두께로 형성될 수 있다. 이는 상기 진성층(50)의 두께가 두꺼울 수록 핀 다이오드의 공핍영역이 늘어나 많은 양의 광전하를 보관 및 생성하기에 유리하기 때문이다.
상기 진성층(50)을 형성하기 전에 n형 도전형 전도층을 형성할 수도 있으나, 실시예에서는 생략하도록 한다.
상기 진성층(50)이 형성된 상기 반도체 기판(10) 상에 도전형 전도층(60)이 형성된다.
상기 도전형 전도층(60)은 실시예에서 채용하는 I-P 다이오드의 P층의 역할을 할 수 있다. 즉, 상기 도전형 전도층(60)은 P 타입 도전형 전도층일 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 상기 도전형 전도층(60)은 P 도핑된 비정질 실리콘(p-doped amorphous silicon)을 이용하여 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 도전형 전도층(60)은 화학기상증착(CVD) 특히, PECVD 등에 의해 형성될 수 있다. 예를 들어, 상기 도전형 전도층(60)은 실란가스(SiH4)에 BH3 또는 B2H6 등의 가스를 혼합하여 PECVD에 의해 P 도핑된 비정질 실리콘으로 형성될 수 있다.
상기와 같이 진성층(50) 및 도전형 전도층(60)으로 이루어지는 포토다이오드(70)는 상기 픽셀 영역(A)의 씨모스 회로와 수직형 집적을 이루어 포토다이오드(70)의 필팩터(fill factor)를 100%에 근접시킬 수 있다.
상기 포토다이오드(70)가 형성된 반도체 기판(10) 상부로 상부전극(80)이 형성된다.
상기 상부전극(80)은 빛의 투과성이 좋고 전도성이 높은 투명전극으로 형성될 수 있다. 예를 들어, 상기 상부전극(80)은 ITO(indium tin oxide), CTO(cardium tin oxide), ZnO2 중 어느 하나로 형성될 수 있다.
도 5를 참조하여, 상기 층간 절연막(20) 상에 형성된 포토다이오드(70) 및 상부전극(80)을 패터닝하여 상기 픽셀 영역(A) 상에만 진성층(51) 및 도전형 전도 층(61)으로 이루어지는 포토다이오드(71) 및 상부전극(81)이 형성된다.
상기 포토다이오드(71) 및 상부전극(81)은 포토리소그라피 공정에 의하여 상기 픽셀 영역(A) 상에만 형성된다.
그러면, 상기 주변회로 영역(B) 상의 상기 진성층(50), 도전형 전도층(60) 및 상부전극(80)이 제거되어 상기 층간 절연막(20)과 금속배선(30, 31) 또는 하부전극(40)이 노출된다.
도 6을 참조하여, 상기 상부전극(81)을 포함하는 층간 절연막(20) 상으로 패시베이션층(90)이 형성된다. 예를 들어, 상기 패시베이션층(90)은 산화막(SiO2) 또는 질화막(SiN)으로 형성될 수 있다.
구체적으로, 상기 패시베이션층(90)의 형성은 PECVD공정에 의하여 산화막과 질화막이 적층되도록 형성될 수 있다.
또한, 상기 패시베이션층(90) 형성 이후에 H2 분위기에서 200~400℃의 온도로 열처리를 진행할 수 있다. 상기 H2 분위기에서의 열처리는 H2 이온이 상기 반도체 기판(10)의 씨모스 회로 영역으로 확산되어 이미지 센서의 특성을 향상시킬 수 향상시킬 수 있기 때문이다.
또한, 상기 패시베이션층(90)이 상기 포토다이오드(70)의 측면영역을 감싸도록 형성되어 있으므로 상기 포토다이오드(70)의 측면부로 입사되는 광을 차단하여 크로스 토크 및 노이즈 발생을 차단할 수 있다.
도 7을 참조하여, 상기 패시베이션층(90)을 선택적으로 식각하여 상기 픽셀 영역(A)의 상부전극(81)과 상기 주변회로 영역(B)의 하부전극(40)을 노출시킨다.
상기 상부전극(81)과 하부전극(40)의 노출공정은 포토리소그라피 공정을 통하여 상기 패시베이션층(90)을 선택적으로 식각하면 상기 상부전극(81)의 표면을 노출시키는 제1 오픈홀(92)과 상기 하부전극(40)의 표면을 노출시키는 제2 오픈홀(93)이 동시에 형성된다.
특히, 상기 제1 오픈홀(92)은 상기 픽셀 영역(A) 상에 형성된 상부전극(80)의 상부 표면 가장자리 영역에 형성될 수 있다.
도 8을 참조하여, 상기 제1 및 제2 오픈홀(93)이 형성된 패시베이션층(91) 상으로 상부배선층(100)을 형성한다.
상기 상부배선층(100)은 상기 제1 및 제2 오픈홀(93)을 통해 상기 픽셀 영역(A)의 상부전극(80) 및 주변회로 영역(B)의 하부전극(40)과 전기적으로 연결된 상태가 된다. 예를 들어, 상기 상부배선층(100)은 알루미늄으로 형성될 수 있다.
도 9를 참조하여, 상기 패시베이션층(91)의 제1 및 제2 오픈홀(93) 상에 상기 상부전극(81)과 연결되는 상부배선(110)이 형성된다. 예를 들어, 상기 상부배선(110)의 형성은 상기 제1 및 제2 오픈홀(92,93)과 대응하는 영역을 가리는 포토레지스트 패턴(미도시)을 형성한다. 그리고, 상기 포토레지스트 패턴을 식각마스크로 하여 하부의 상부배선층(100)을 식각하면 상기 픽셀 영역(A)의 상부전극(80) 및 주변회로 영역(B)의 하부전극(40)과 전기적으로 접속되는 상부배선(110)이 형성된다.
상기 상부배선(110)은 상기 제1 오픈홀(92)이 형성된 패시베이션층(91)에서 제2 오픈홀(93)이 형성된 패시베이션층(91)까지 연장형성된다.
따라서, 상기 상부배선(110)은 상기 픽셀 영역(A)의 상부전극(80) 및 상기 주변회로 영역(B)의 금속배선(31)과 연결되는 하부전극(40)과 전기적으로 각각 접속된 상태가 된다.
또한, 상기 상부배선(110)은 상기 픽셀 영역(A) 상의 패시베이션층(91)의 일부를 선택적으로 노출시키고, 상기 주변회로 영역(B)의 상의 패시베이션층(91)의 일부를 선택적으로 노출시키도록 형성된다.
따라서, 상기 상부배선(110)이 형성되지 않은 패시베이션층(90) 상에는 후술되는 컬러필터 및 패드 오픈 공정이 진행될 수 있다.
또한, 상기 상부배선(110)은 상기 제1 오픈홀(92)에서 제2 오픈홀(93)이 형성된 패시베이션층(91) 상에 연장형성되어 있으므로 상기 포토다이오드(70)의 측면 영역을 가리도록 형성된다.
따라서, 상기 상부배선(110)에 의하여 상기 포토다이오드(70)의 측면부로 입사되는 광을 차단하여 이미지 센서의 크로스 토크 및 노이즈 발생을 사전에 차단할 수 있다.
도 10을 참조하여, 상기 주변회로 영역(B) 상에 형성된 패드(32)가 노출된다.
상기 패드(32) 오픈 공정은 상기 패시베이션층(90) 상에 상기 패드(32)에 대응하는 영역에 개구부를 갖는 포토레지스트 패턴(미도시)을 형성한 후, 상기 포토레지스트 패턴을 식각마스크로 하여 상기 패시베이션층(91) 및 층간 절연막(20)을 식각하면 패드 오픈홀(25)이 형성되어 상기 패드(32)가 노출된다.
도 11을 참조하여, 상기 픽셀 영역(A) 상의 노출된 패시베이션층(91) 상에 컬러필터(120)가 형성된다.
상기 컬러필터(120)는 컬러필터층을 패턴 마스크에 의하여 노광한 후 현상하여 형성될 수 있다. 예를 들어, 상기 컬러필터(120)는 컬러 이미지 구현을 위해 3색의 컬러필터로 형성되며, 상기 컬러필터(120)를 구성하는 물질로는 염색된 포토레지스트를 사용하며 각각의 단위화소마다 하나의 컬러필터(120)가 형성되어 입사하는 빛으로부터 색을 분리해 낸다. 이러한 컬러필터(120)는 각각 다른 색상을 나타내는 것으로 레드(Red), 그린(Green) 및 블루(Blue)의 3가지 색으로 이루어져 인접한 컬러필터들은 서로 약간씩 오버랩되어 단차를 가지게 된다.
도 12를 참조하여, 상기 컬러필터(120)의 단차를 보완하고 상기 컬러필터(120)의 표면을 보호하기 위하여 보호막(130)이 형성된다. 예를 들어, 상기 보호막(130)은 저온 산화막(LTO) 또는 포토레지스트막으로 형성될 수 있다. 또는, 상기 보호막(130)은 형성되지 않을 수도 있다.
이후, 추가적으로 마이크로렌즈 공정이 진행될 수도 있다.
실시예에서는 IP 구조의 포토다이오드를 반도체 기판 상에 형성함으로써 트랜지스터 회로와 포토다이오드의 수직형 집적을 제공할 수 있고 이에 의해 필 팩터(fill factor)를 100%에 근접시킬 수 있다.
또한, 상기 포토다이오드의 상부에 패시베이션층이 형성되어 포토다이오드의 표면을 보호할 수 있다.
또한, 상기 패시베이션층의 형성 후 H2 분위기에서의 열처리를 통해 H2 이온이 씨모스 회로 영역으로 확산되어 이미지 센서의 광특성을 향상시킬 수 있다.
또한, 상기 포토다이오드 상의 상부전극 및 주변회로 영역 상의 하부전극 상에 상부배선이 형성되어 외부 전기신호를 인가할 수 있다.
또한, 상기 상부배선이 상기 포토다이오드의 측면 영역을 감싸도록 형성되어 외부의 광이 상기 포토다이오드의 측면으로 입사되는 것을 방지하여 이미지 센서의 크로스 토크 및 노이즈를 방지할 수 있다.
<제 2 실시예>
도 21은 제2 실시예에 따른 이미지 센서를 나타내는 단면도이다.
실시예에 따른 이미지 센서는 픽셀 영역(A)과 주변회로 영역(B)을 포함하는 반도체 기판(10); 상기 반도체 기판(10) 상에 형성된 금속배선(30,31) 및 패드(32)를 포함하는 층간 절연막(20); 상기 금속배선(30) 상에 선택적으로 형성된 하부전극(140); 상기 픽셀 영역(A)의 층간 절연막(20) 상에 형성된 포토다이오드(171); 상기 포토다이오드(171) 상에 형성된 상부전극(181); 및 상기 상부전극(181) 상에 형성된 패시베이션층(191)을 포함한다.
상기 포토다이오드(171)는 제1 도전형 전도층(145), 진성층(151) 및 제2 도전형 전도층(161)으로 형성될 수 있다.
상기 패시베이션층(191) 상에 컬러필터(200) 및 보호막(210)이 형성될 수 있다.
상기 상부전극(181)은 포토다이오드(171) 및 상기 주변회로 영역(B) 상의 금속배선(31)을 포함하는 층간 절연막(20) 상에 형성될 수 있다.
상기 패시베이션층(191)은 상기 상부 전극(181)을 상에 형성될 수 있다.
예를 들어, 상기 패시베이션층(191)은 산화막 및 질화막 중 적어도 어느 하나로 형성될 수 있다.
이하, 도 13 내지 도 21을 참조하여 실시예에 따른 이미지 센서의 제조방법을 설명한다.
도 13을 참조하여, 픽셀 영역(A)과 주변회로 영역(B)이 형성된 반도체 기판(10) 상에 금속배선(30, 31)을 포함하는 층간 절연막(20)이 형성되어 있다.
상기 반도체 기판(10) 상에 형성된 층간 절연막(20), 금속배선(30, 31), 패드(32) 및 하부전극(140)을 형성하는 공정은 전술된 제1 실시예와 동일하므로 이에 대한 설명은 생략하기로 한다.
특히, 제 2 실시예에서는 픽셀 영역(A) 상의 금속배선(30) 상에만 하부전극(140)이 형성된 것을 예로 한다.
도 14를 참조하여, 상기 층간 절연막(20) 상에 포토다이오드(170)를 형성한다.
상기 포토다이오드(170)는 제1 도전형 전도층(145), 진성층(150) 및 제2 도전형 전도층(160)으로 형성된다.
상기 제1 도전형 전도층(145)은 상기 픽셀 영역(A) 상에 형성된 하부전극(140)을 감싸도록 형성된다.
상기 제1 도전형 전도층(145)은 실시예에서 채용하는 P-I-N 다이오드의 N층의 역할을 할 수 있다. 즉, 상기 제1 도전형 전도층(145)은 N 타입 도전형 전도층일수 있으나 이에 한정되는 것은 아니다.
상기 제1 도전형 전도층(145)은 N 도핑된 비정질 실리콘(n-doped amorphous silicon)을 이용하여 형성될 수 있으나, 이에 한정되는 것은 아니다.
즉, 상기 제1 도전형 전도층(145)은 비정질 실리콘에 게르마늄, 탄소,질소 또는 산소 등을 첨가하여 a-Si:H, a-SiGe:H, a-SiC, a-SiN:H a-SiO:H 등으로 형성될 수도 있다.
상기 제1 도전형 전도층(145)은 화학기상증착(CVD) 특히, PECVD에 의해 형성될 수 있다. 예를 들어, 상기 제1 도전형 전도층(145)은 실란가스(SiH4)에 PH3, P2H5 등을 혼합하여 PECVD에 의해 약 100~400℃에서 증착하여 N 도핑된 비정질 실리콘으로 형성될 수 있다.
상기 제1 도전형 전도층(145)은 상기 하부전극(140)을 감싸도록 형성되어 단위픽셀 별로 분리된 금속배선(30) 상부에만 형성되어 있으므로 포토다이오드(70)를 단위픽셀 별로 분리할 수 있게 된다.
상기 제1 도전형 전도층(145)이 형성된 층간 절연막(20) 상으로 진성층(intrinsic layer)(150)이 형성된다. 상기 진성층(150)은 제1 실시예에서 채용하는 진성층(50)과 동일하므로 이에 대한 설명은 생략한다.
상기 진성층(150)이 형성된 층간 절연막(20) 상으로 제2 도전형 전도층(160)이 형성된다. 상기 제2 도전형 전도층(160)은 제1 실시예에서 채용하는 도전형 전 도층(60)과 동일하므로 이에 대한 설명은 생략한다.
상기와 같이 형성된 제1 도전형 전도층(145), 진성층(150) 및 제2 도전형 전도층(160)을 포토리소그라피 공정을 통하여 패터닝한다. 그러면 상기 픽셀 영역(A) 상에만 제1 도전형 전도층(145), 진성층(151) 및 제2 도전형 전도층(161)로 이루어지는 포토다이오드(171)가 형성된다.
상기 포토다이오드(171)는 포토리소그라피 공정을 통해 상기 주변회로 영역(B) 상의 제1 도전형 전도층(145), 진성층(150) 및 제2 도전형 전도층(160)을 제거하여 상기 픽셀 영역(A) 상에만 포토다이오드(171)를 형성한다. 그러면, 상기 주변회로 영역(B)의 층간 절연막(20) 및 금속배선(31)은 노출된다.
도 16을 참조하여, 상기 포토다이오드(170)가 형성된 층간 절연막(20) 상으로 상부전극(180)이 형성된다.
상기 상부전극(180)은 빛의 투과성이 좋고 전도성이 높은 투명전극으로 형성될 수 있다. 예를 들어, 상기 상부전극(180)은 ITO(indium tin oxide), CTO(cardium tin oxide), ZnO2 중 어느 하나로 형성될 수 있다.
도 17을 참조하여, 상기 상부전극(180)을 식각하여 상기 포토다이오드(170)와 상기 주변회로 영역(B)의 금속배선(31) 상에만 상부전극(181)이 형성된다.
상기 상부전극(181)은 포토리소그라피 공정을 통하여 상기 포토다이오드(170) 상부에서 상기 주변회로 영역(B)의 금속배선(31)을 포함하는 층간 절연막(20) 상에 형성된다. 그러면, 상기 주변회로 영역(B)의 패드(32)에 대응하는 상기 층간 절연막(20)의 상부 표면은 노출된다.
상기 상부전극(181)에 의해 상기 포토다이오드(171)와 상기 주변회로 영역(B)의 금속배선(31)에는 전기신호가 인가될 수 있다.
도 18을 참조하여, 상기 상부전극(181)을 포함하는 층간 절연막(20) 상으로 패시베이션층(190)이 형성된다. 예를 들어, 상기 패시베이션층(190)은 PECVD 공정을 통해 산화막(SiO2) 또는 질화막(SiN)으로 형성될 수 있다.
또한, 상기 패시베이션층(190)의 형성 후 H2 분위기에서 200~400℃의 온도로 열처리를 진행할 수 있다. 그러면 H2 이온이 씨모스 회로 영역으로 확산되어 이미지 센서의 특성을 향상시킬 수 있다.
또한, 상기 패시베이션층(190)이 상기 포토다이오드(170)의 측면을 감싸도록 형성되어 있으므로 상기 포토다이오드(170)의 측면부로 입사되는 광을 차단하여 크로스 토크 및 노이즈 발생을 차단할 수 있다.
도 19를 참조하여, 상기 주변회로 영역(B) 상에 형성된 패드(32)가 노출된다.
상기 패드(32) 오픈 공정은 상기 패시베이션층(190) 상에 상기 패드(32)에 대응하는 영역에 개구부를 갖는 포토레지스트 패턴(미도시)을 형성한 후, 상기 포토레지스트 패턴을 식각마스크로 하여 상기 패시베이션층(90) 및 층간 절연막(20)을 식각하면 패드 오픈홀(27)이 형성되어 상기 패드(32)가 노출된다.
도 20을 참조하여, 상기 픽셀 영역(A) 상의 패시베이션층(191) 상에 컬러필터(200)가 형성된다.
상기 컬러필터(200)는 단위화소마다 하나의 컬러필터(200)가 형성되어 입사하는 빛으로부터 색을 분리해 낸다.
도 21을 참조하여, 상기 컬러필터(20)의 단차를 보완하고 상기 컬러필터(200)의 표면을 보호하기 위하여 보호막(210)이 형성된다. 예를 들어, 상기 보호막(210)은 저온 산화막(LTO) 또는 포토레지스트막으로 형성될 수 있다. 또는, 상기 보호막(230)은 형성되지 않을 수도 있다.
이후, 추가적으로 마이크로렌즈 공정이 진행될 수도 있다.
실시예에서는 P-I-N 구조의 포토다이오드를 반도체 기판 상에 형성함으로써 트랜지스터 회로와 포토다이오드의 수직형 집적을 제공할 수 있고 이에 의해 필 팩터(fill factor)를 100%에 근접시킬 수 있다.
또한, 상기 포토다이오드의 상부에 패시베이션층이 형성되어 포토다이오드의 표면을 보호할 수 있다.
또한, 상기 패시베이션층의 형성공정시 H2 이온이 씨모스 회로 영역으로 확산되어 이미지 센서의 광특성을 향상시킬 수 있다.
또한, 상기 포토다이오드 및 주변회로 영역 상의 금속배선까지 전도성 상부전극이 형성되어 픽셀 영역과 주변회로 영역에 전기신호를 인가할 수 있다.
이상에서 설명한 실시예는 전술한 실시에 및 도면에 한정되는 것이 아니고, 본 실시예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
실시예에 따른 이미지 센서 및 그 제조방법에 의하면 트랜지스터 회로와 포토다이오드의 수직형 집적을 제공할 수 있다.
또한, 트랜지스터 회로와 포토다이오드의 수직형 집적에 의해 필 팩터(fill factor)를 100%에 근접시킬 수 있다.
또한, 수직형 집적에 의해 종래기술보다 같은 픽셀 사이즈에서 높은 센서티비티(sensitivity)를 제공할 수 있다.
또한, 각 단위 픽셀은 센서티비티(sentivity)의 감소없이 보다 복잡한 회로를 구현할 수 있다.
또한, 수직형 포토다이오드를 채용하면서 포토다이오드의 측면으로 입사되는 빛을 차단하여 픽셀간의 크로스토크 등을 방지하여 이미지 센서의 신뢰성을 향상시킬 수 있다.
또한, 포토다이오드의 단위픽셀을 구현함에 있어 단위 픽셀 내의 포토다이오드의 표면적을 증가시켜 광감지율을 향상시킬 수 있다.
또한, 포토다이오드의 상부에 패시베이션층이 형성되어 빛의 차단효과와 더불어 트랜지스터 영역의 광 특성을 향상시킬 수 있다.

Claims (14)

  1. 픽셀 영역과 주변회로 영역을 포함하는 반도체 기판;
    상기 반도체 기판 상에 형성된 금속배선 및 패드를 포함하는 층간 절연막;
    상기 금속배선 상에 선택적으로 형성된 하부전극;
    상기 픽셀 영역의 층간 절연막 상에 형성된 포토다이오드;
    상기 포토다이오드 상에 형성된 상부전극;
    상기 상부전극을 포함하는 층간 절연막 상에 형성된 패시베이션층;
    상기 상부전극 및 상기 주변회로 영역 상의 하부전극을 노출시키도록 상기 패시베이션층에 형성된 제1 오픈홀 및 제2 오픈홀; 및
    상기 패시베이션층 상에 형성되고 상기 제1 오픈홀에서 상기 제2 오픈홀까지 연장형성되어 상기 픽셀 영역의 상부전극과 상기 주변회로 영역의 하부전극을 연결되는 상부배선을 포함하는 이미지 센서.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 패시베이션층 상에 형성된 컬러필터 및 보호막을 포함하는 이미지 센서.
  5. 삭제
  6. 제1항에 있어서,
    상기 패시베이션층은 산화막 및 질화막 중 적어도 어느 하나로 형성된 이미지 센서.
  7. 제1항에 있어서,
    상기 상부배선은 알루미늄으로 형성된 이미지 센서.
  8. 반도체 기판 상에 픽셀 영역과 주변회로 영역을 형성하는 단계;
    상기 반도체 기판 상에 금속배선 및 패드를 포함하는 층간 절연막을 형성하는 단계;
    상기 금속배선 상에 선택적으로 하부전극을 형성하는 단계;
    상기 픽셀 영역의 층간 절연막 상에 포토다이오드를 형성하는 단계;
    상기 포토다이오드 상에 상부전극을 형성하는 단계;
    상기 상부전극을 포함하는 층간 절연막 상에 패시베이션층을 형성하는 단계;
    상기 상부전극 및 상기 주변회로 영역 상의 하부전극을 노출시키도록 상기 패시베이션층에 제1 오픈홀 및 제2 오픈홀을 형성하는 단계; 및
    상기 제1 오픈홀에서 상기 제2 오픈홀까지 연장되도록 상기 패시베이션층 상에 상부배선을 형성하는 단계를 포함하는 이미지 센서의 제조방법.
  9. 삭제
  10. 제8항에 있어서,
    상기 픽셀 영역의 상부배선을 제외한 상기 패시베이션층 상에 컬러필터 및 보호막을 형성하는 단계를 포함하는 이미지 센서의 제조방법.
  11. 제8항에 있어서,
    상기 상부배선은 알루미늄으로 형성되는 이미지 센서의 제조방법.
  12. 제8항에 있어서,
    상기 패시베이션층은 산화막 또는 질화막 중 적어도 어느 하나로 형성되는 이미지 센서의 제조방법.
  13. 제8항에 있어서,
    상기 패시베이션층에 대한 열처리 공정을 진행하는 단계를 포함하는 이미지 센서의 제조방법.
  14. 제13항에 있어서,
    상기 패시베이션층의 열처리 공정은 H2 분위기에서 200~250℃ 로 진행되는 이미지 센서의 제조방법.
KR1020070057065A 2007-06-12 2007-06-12 이미지 센서 및 그 제조방법 KR100894391B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070057065A KR100894391B1 (ko) 2007-06-12 2007-06-12 이미지 센서 및 그 제조방법
CN2007103083415A CN101325206B (zh) 2007-06-12 2007-12-29 图像传感器及其制备方法
US11/967,407 US7755158B2 (en) 2007-06-12 2007-12-31 Image sensor and method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070057065A KR100894391B1 (ko) 2007-06-12 2007-06-12 이미지 센서 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080109134A KR20080109134A (ko) 2008-12-17
KR100894391B1 true KR100894391B1 (ko) 2009-04-20

Family

ID=40131499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070057065A KR100894391B1 (ko) 2007-06-12 2007-06-12 이미지 센서 및 그 제조방법

Country Status (3)

Country Link
US (1) US7755158B2 (ko)
KR (1) KR100894391B1 (ko)
CN (1) CN101325206B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796804B2 (en) * 2008-04-22 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Forming sensing elements above a semiconductor substrate
US20120217498A1 (en) * 2009-09-01 2012-08-30 Rohm Co., Ltd. Photoelectric converter and method for manufacturing the same
US8983302B2 (en) * 2009-11-05 2015-03-17 The Boeing Company Transceiver for plastic optical fiber networks
US9105790B2 (en) * 2009-11-05 2015-08-11 The Boeing Company Detector for plastic optical fiber networks
US8994946B2 (en) 2010-02-19 2015-03-31 Pacific Biosciences Of California, Inc. Integrated analytical system and method
EP3943920B1 (en) 2010-02-19 2024-04-03 Pacific Biosciences Of California, Inc. Integrated analytical system and method for fluorescence measurement
JP5693060B2 (ja) * 2010-06-30 2015-04-01 キヤノン株式会社 固体撮像装置、及び撮像システム
US8753917B2 (en) * 2010-12-14 2014-06-17 International Business Machines Corporation Method of fabricating photoconductor-on-active pixel device
KR101890748B1 (ko) 2011-02-01 2018-08-23 삼성전자주식회사 멀티 스택 씨모스(cmos) 이미지 센서의 화소 및 그 제조방법
JP2012238632A (ja) * 2011-05-10 2012-12-06 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US9041837B2 (en) 2013-03-05 2015-05-26 Apple Inc. Image sensor with reduced blooming
KR102011102B1 (ko) 2013-03-13 2019-08-14 삼성전자주식회사 이미지 센서
JP2014192273A (ja) * 2013-03-27 2014-10-06 Sony Corp 撮像素子、撮像装置、製造装置および方法、並びに、半導体素子
CA2983882C (en) 2015-05-07 2023-10-03 Scott E. Helgesen Multiprocessor pipeline architecture
CN110098203A (zh) * 2018-01-30 2019-08-06 维深半导体公司 背照式图像传感器及其制备
WO2020080124A1 (ja) * 2018-10-16 2020-04-23 ソニーセミコンダクタソリューションズ株式会社 半導体素子およびその製造方法
CN113363273B (zh) * 2021-05-31 2023-11-24 武汉新芯集成电路制造有限公司 感光阵列及成像装置
CN115236001A (zh) * 2022-07-26 2022-10-25 豪威半导体(上海)有限责任公司 图像传感器及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030040865A (ko) * 2001-11-16 2003-05-23 주식회사 하이닉스반도체 암전류를 감소시키기 위한 이미지센서의 제조 방법
US6995411B2 (en) * 2004-02-18 2006-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with vertically integrated thin-film photodiode
KR20070026975A (ko) * 2005-08-29 2007-03-09 삼성전자주식회사 크로스토크를 방지할 수 있는 cmos 이미지 센서 및 그제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018187A (en) * 1998-10-19 2000-01-25 Hewlett-Packard Cmpany Elevated pin diode active pixel sensor including a unique interconnection structure
US6252218B1 (en) * 1999-02-02 2001-06-26 Agilent Technologies, Inc Amorphous silicon active pixel sensor with rectangular readout layer in a hexagonal grid layout
US6759262B2 (en) * 2001-12-18 2004-07-06 Agilent Technologies, Inc. Image sensor with pixel isolation system and manufacturing method therefor
US7411233B2 (en) * 2002-08-27 2008-08-12 E-Phocus, Inc Photoconductor-on-active-pixel (POAP) sensor utilizing a multi-layered radiation absorbing structure
US6730900B2 (en) * 2002-02-05 2004-05-04 E-Phocus, Inc. Camera with MOS or CMOS sensor array
US6841411B1 (en) * 2003-06-30 2005-01-11 Agilent Technologies, Inc. Method of utilizing a top conductive layer in isolating pixels of an image sensor array
US7067891B2 (en) * 2003-11-04 2006-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Sensor element having elevated diode with sidewall passivated bottom electrode
JP4046069B2 (ja) * 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
JP4904702B2 (ja) 2005-03-10 2012-03-28 ソニー株式会社 固体撮像装置
US7482646B2 (en) * 2006-10-18 2009-01-27 Hejian Technology (Suzhou) Co., Ltd. Image sensor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030040865A (ko) * 2001-11-16 2003-05-23 주식회사 하이닉스반도체 암전류를 감소시키기 위한 이미지센서의 제조 방법
US6995411B2 (en) * 2004-02-18 2006-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with vertically integrated thin-film photodiode
KR20070026975A (ko) * 2005-08-29 2007-03-09 삼성전자주식회사 크로스토크를 방지할 수 있는 cmos 이미지 센서 및 그제조방법

Also Published As

Publication number Publication date
CN101325206A (zh) 2008-12-17
KR20080109134A (ko) 2008-12-17
US20080308888A1 (en) 2008-12-18
US7755158B2 (en) 2010-07-13
CN101325206B (zh) 2011-04-06

Similar Documents

Publication Publication Date Title
KR100894391B1 (ko) 이미지 센서 및 그 제조방법
KR100851756B1 (ko) 이미지 센서 및 그 제조방법
KR100935771B1 (ko) 이미지 센서 및 그 제조방법
KR100913019B1 (ko) 이미지 센서 및 그 제조방법
KR100872719B1 (ko) 이미지 센서 및 그의 제조방법
KR100877293B1 (ko) 이미지 센서 및 그 제조방법
KR100855408B1 (ko) 이미지 센서 및 그 제조방법
US7968366B2 (en) Image sensor and method for manufacturing the same
KR100881276B1 (ko) 이미지 센서 및 그 제조방법
KR100872990B1 (ko) 이미지 센서 및 그의 제조 방법
KR100851758B1 (ko) 이미지 센서 및 그의 제조방법
US7745896B2 (en) Image sensor and method of manufacturing the same
KR100837556B1 (ko) 이미지 센서 및 그의 제조방법
KR100884204B1 (ko) 이미지 센서 및 그 제조방법
KR100997312B1 (ko) 이미지 센서 및 그의 제조방법
KR100871973B1 (ko) 이미지 센서 및 그 제조방법
KR100878696B1 (ko) 이미지 센서 및 그 제조방법
KR20080107686A (ko) 이미지 센서 및 그 제조방법
KR100935768B1 (ko) 이미지 센서 제조방법
KR100904815B1 (ko) 이미지 센서 및 그 제조방법
KR100906061B1 (ko) 이미지 센서 및 그 제조방법
KR100898477B1 (ko) 이미지 센서 및 그 제조방법
KR100915751B1 (ko) 이미지 센서 및 그 제조방법
KR100936101B1 (ko) 이미지 센서 및 그 제조방법
KR20090073463A (ko) 이미지 센서의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120319

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee