KR20030040865A

KR20030040865A - 암전류를 감소시키기 위한 이미지센서의 제조 방법

Info

Publication number: KR20030040865A
Application number: KR1020010071454A
Authority: KR
Inventors: 이주일
Original assignee: 주식회사 하이닉스반도체
Priority date: 2001-11-16
Filing date: 2001-11-16
Publication date: 2003-05-23
Also published as: US6838298B2; JP4083542B2; US20030096438A1; JP2003282856A

Abstract

본 발명은 다수번의 식각 공정후 포토다이오드 표면에 발생된 댕글링본드로 인한 암전류 발생을 억제하도록 한 이미지센서의 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명은 포토다이오드, 게이트 및 보호막의 순서로 이루어지는 CMOS 로직 공정후, 포토다이오드 표면으로 수소이온을 확산시켜 포토다이오드 표면에 발생된 댕글링본드를 제거하는 단계를 포함한다.

Description

암전류를 감소시키기 위한 이미지센서의 제조 방법{METHOD OF IMAGE SENSOR FOR REDUCING DARK CURRENT}

본 발명은 반도체장치의 제조 방법에 관한 것으로, 특히 CMOS 이미지센서 및 그 제조 방법에 관한 것이다.

일반적으로, CCD(Charge Couple Device) 또는 CMOS 이미지센서에 있어서 포토다이오드(PD)는 각 파장에 따라 입사되는 광을 전기적 신호로 변환 해주는 도입부로서, 이상적인 경우는 모든 파장 대에서 광전하생성율(Quantum Efficiency)이 1인 경우로 입사된 광을 모두 집속하는 경우이기 때문에 이를 달성하기 위한 노력이 진행중이다.

도 1은 통상의 CMOS 이미지센서 단위 화소(Unit Pixel; UP)의 등가회로도로서, 1개의 포토다이오드(PD)와 4개의 NMOS 트랜지스터(Tx, Rx, Dx, Sx)로 구성되고, 4개의 NMOS 트랜지스터는 트랜스퍼트랜지스터(Tx), 리셋트랜지스터(Rx), 드라이브트랜지스터(Dx) 및 셀렉트트랜지스터(Sx)로 이루어져 있다. 단위 화소밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(Vb)가 형성되어 있다. 그리고, 포토다이오드(PD)로부터 전송된 전하가 저장되는 플로팅디퓨전노드(FD)(또는 플로팅센싱노드라 함)가 트랜스퍼트랜지스터와 리셋트랜지스터의 공통 접속단에 형성된다.

도 2는 도 1에 도시된 CMOS 이미지센서 단위화소의 단면도이다.

도 2를 참조하여 종래기술에 따른 CMOS 이미지센서의 제조 방법을 설명하면 다음과 같다.

먼저, 고농도의 p형 불순물이 도핑된 p⁺-기판(11)상에 저농도 p형 불순물이 도핑된 p-에피층(12)을 성장시킨 다음, p-에피층(12)의 소정 부분에 LOCOS(Local oxidation of silicon)법으로 단위화소간 격리를 위한 필드절연막(13)을 형성한다.

다음으로, 후속 열공정에 의한 측면확산을 통해 드라이브게이트(Dx)와 셀렉트게이트(Sx)를 내포할 수 있도록 p-웰(14)을 p-에피층(12)의 소정 영역에 형성한다.

다음으로, p-웰(14)상에 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)의 게이트전극(15a, 15b)을 형성하고, 및 p-에피층(12)상에 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)의 게이트전극(15c, 15d)을 형성한다. 이 때, 4개 트랜지스터의 게이트전극(15a, 15b, 15c, 15d)은 폴리실리콘과 텅스텐실리사이드막으로 이루어진 폴리사이드전극 형태이다.

다음으로, 게이트전극(15a, 15b, 15c, 15d) 중 트랜스퍼트랜지스터(Tx)의 게이트전극(15c)의 일측 p-에피층(12)에 고에너지로 저농도 n형 불순물( n^_)을 이온주입하여 n^_-확산층(16)을 형성한다.

다음으로, 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)의 LDD(Lightly Doped Drain) 구조(17)를 형성하기 위한 불순물의 이온주입공정을 실시한 후, 전면에 스페이서용 절연막을 증착한 후, 절연막을 전면식각하여 4개 게이트전극(15a, 15b, 15c, 15d)의 양측벽에 접하는 스페이서(18)를 형성한다.

계속해서, 블랭킷(blanket) 이온주입법으로 저에너지 p형 불순물(p^o)을 이온주입하여 p-에피층(12)의 표면근처와 n^_-확산층(16)의 상부에 p^o-확산층(19)을 형성한다. 이 때, n^_-확산층(16)내에 형성되는 p^o-확산층(19)은 스페이서(17)의 두께만큼 격리된다.

상술한 저에너지 p 형 불순물의 이온주입을 통해 p^o-확산층(19)과 n^_-확산층(16)으로 이루어지는 얕은(shallow) pn 접합을 형성하고, p-에피층(12)/n^_-확산층(16)/p^o-확산층(19)으로 이루어지는 pnp형 포토다이오드가 형성된다.

다음으로, 소스/드레인 영역(20, 20a)을 형성하기 위한 이온주입공정을 실시한다. 즉, n형 불순물(n⁺)이 도핑된 단위화소내에 2개의 일반적인 NMOS 트랜지스터인 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)의 소스/드레인 영역(20)과 2개의 네이티브 NMOS 트랜지스터인 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)의 공통접속단인 플로팅센싱노드(20a)와 리셋트랜지스터의 일측 소스/드레인 영역(20)을 형성한다.

다음으로, 전면에 주로 산화막계인 층간절연막(Pre-Metal-Dielectric; PMD)(21)을 증착 및 평탄화한후, 제1금속배선(M1, 22)을 위한 금속콘택(미도시) 및 제1금속배선(22)을 형성하고, 제1금속배선(22)상에 금속층간절연막(Inter-Metal-Dielectric; IMD)(23)을 형성한다.

다음으로, 금속층간절연막(23)상에 제2금속배선(M2, 24)을 형성한 후, 제2금속배선을 포함한 전면에 보호막(25)을 형성하여 일반 CMOS 로직 공정을 완료한다. 이 때, 보호막(25)으로는 산화막을 주로 이용하며, 제1금속배선(22)과 제2금속배선(24)은 포토다이오드로의 광투과를 위해 포토다이오드 상부에는 형성되지 않는다.

전술한 CMOS 로직 공정이 완료된 후, 칼라이미지 구현을 위한 세가지 종류의 칼라필터(26) 형성 공정이 진행되고 평탄화를 위한 평탄화층으로서 OCL(Over Coating Layer)층(27)을 형성한 후, 광집속도를 향상시키기 위한 마이크로렌즈(28) 형성 공정을 진행한다.

그러나, 상술한 종래기술은 CMOS 로직 공정시 여러번의 식각공정, 예컨대 LOCOS법에 의한 필드절연막 공정, 게이트전극 식각 공정, 이온주입마스크 공정 등에 의해 포토다이오드 영역의 p^o-확산층(19) 표면에서 댕글링 본드(dangling bond; DB)가 발생한다.

이를 도시한 도 3을 참조하면, 실리콘층인 p^o-확산층(19)과 산화막계인 층간절연막(21)의 경계면에서는 실리콘(Si) 하나에 산소(O) 두개가 붙어있어야(O-Si-O) 안정적인 상태를 유지할 수 있는데, 여러번의 식각 공정으로 p^o-확산층(19) 표면의 결합이 손상되어 (-Si-O)나 (-Si-)의 댕글링본드(DB)가 발생된다.

결국, 광이 입사되지 않은 상태에서 p^o-확산층(19) 표면의 댕글링본드(DB)에 의해 전자(e)가 생성되어 n^_-확산층(16)에 저장됨에 따라 포토다이오드(PD)로부터 플로팅센싱노드(FD, 20)로 암전류(Dark current; D)가 흐르는 문제점이 있다.

다시 말하면, 광이 입사되는 경우에만 포토다이오드의 공핍층(n^_-확산층)에서 전자가 생성 및 저장된 후 플로팅센싱노드로 전자가 이동되어 전류가 흘러야 하나, 실리콘층인 p^o-확산층(19) 표면의 댕글링 본드(-Si-O 또는 -Si-)(DB)는 광에 의한 입력이 없어도 열적으로 전하를 발생시키기 쉬운 상태에 있으므로 댕글링본드(DB)가 다수 존재하면 빛이 없는 어두운 상태에서도 이미지센서가 마치 광이 들어오는 듯한 반응을 보이는 비정상상태를 보인다.

더욱이, 종래기술에서는 CMOS 로직 공정의 마지막 공정인 보호막 공정시 보호막(도 2의 25)으로서 산화막만을 이용하기 때문에 댕글링본드(DB)를 제거할 수 있는 방법이 없어 댕글링본드(DB)에 의한 과다한 암전류(D) 발생을 억제하기가 곤란하며, 결국 암전류(D)가 플로팅센싱노드(FD)로 전달되는 경우 이미지센서의 화질을 저하시키는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 암전류에 의한 화질 저하를 억제하는데 적합한 이미지센서의 제조 방법을 제공하는데 그 목적이 있다.

도 1은 일반적인 CMOS 이미지센서의 단위화소의 등가회로도,

도 2는 종래기술에 따라 제조된 CMOS 이미지센서의 소자 단면도,

도 3은 종래기술에 따른 암전류 발생을 도시한 도면,

도 4a 내지 4c는 본 발명의 제1실시예에 따른 CMOS 이미지센서의 제조 방법을 도시한 공정 단면도,

도 5는 보호막으로서 실리콘옥시나이트라이드을 적용한 경우와 미적용한 경우의 암전류 발생 정도를 비교한 도면,

도 6a 내지 6c는 본 발명의 제2실시예에 따른 CMOS 이미지센서의 제조 방법을 도시한 공정 단면도,

*도면의 주요 부분에 대한 부호의 설명

31 : p⁺-기판 32 : p-에피층

33 : 필드절연막 34 : 트랜스퍼트랜지스터의 게이트전극

35 : n^_-확산층 36 : 스페이서

37 : p^o-에피층 38 : 플로팅센싱노드

39 : 층간절연막 40 : 제1금속배선

41 : 금속층간절연막 42 : 제2금속배선

43 : 산화막 44 : 실리콘옥시나이트라이드

상기 목적을 달성하기 위한 본 발명의 이미지센서의 제조 방법은 포토다이오드, 게이트 및 보호막의 순서로 이루어지는 CMOS 로직 공정, 칼라필터 형성 공정 및 마이크로렌즈 형성 공정의 순서로 이루어지는 이미지센서의 제조 방법에 있어서, 상기 로직 공정후, 상기 포토다이오드 표면으로 수소이온을 확산시켜 상기 포토다이오드 표면에 발생된 댕글링본드를 제거하는 단계를 포함하여 이루어짐을 특징으로 하며, 상기 상기 댕글링 본드를 제거하는 단계는 상기 보호막 형성시 상기 보호막에 다량의 수소이온을 함유시키는 단계, 및 수소분위기의 열처리를 실시하여 상기 보호막에 함유된 수소이온을 상기 포토다이오드 표면으로 확산시키는 단계를 포함하여 이루어짐을 특징으로 한다.

또한, 본 발명의 이미지센서의 제조 방법은 반도체기판내에 매립형 포토다이오드를 형성하는 단계, 상기 반도체기판상에 트랜스퍼게이트, 리셋게이트, 드라이브게이트 및 셀렉트게이트를 형성하는 단계, 및 상기 게이트들을 포함한 상기 반도체기판상에 층간절연막을 형성하는 단계, 상기 층간절연막상에 다량의 수소이온이 함유된 보호막을 형성하는 단계, 및 상기 보호막내 수소이온을 상기 포토다이오드와 상기 층간절연막의 경계면으로 확산시키는 단계를 포함하여 이루어짐을 특징으로 한다.

또한, 본 발명의 이미지센서의 제조 방법은 반도체기판내에 매립형 포토다이오드를 형성하는 단계, 상기 반도체기판상에 트랜스퍼게이트, 리셋게이트, 드라이브게이트 및 셀렉트게이트를 형성하는 단계, 상기 게이트들을 포함한 상기 반도체기판상에 층간절연막을 형성하는 단계, 상기 층간절연막상에 보호막을 형성하는 단계, 상기 보호막상에 수소이온이 다량 함유된 희생막을 형성하는 단계, 상기 희생막내 수소이온을 상기 포토다이오드와 상기 층간절연막의 경계면으로 확산시키는 단계, 및 상기 희생막을 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 4a 내지 도 4c는 본 발명의 제1실시예에 따른 CMOS 이미지센서의 제조 방법을 도시한 공정 단면도로서, 리셋트랜지스터, 드라이브트랜지스터 및 셀렉트트랜지스터는 생략하였다.

도 4a에 도시된 바와 같이, 고농도의 p형 불순물이 도핑된 p⁺-기판(31)상에 저농도 p형 불순물이 도핑된 p-에피층(32)을 성장시킨 후, p-에피층(32)의 소정 부분에 LOCOS법으로 단위화소간 격리를 위한 필드절연막(33)을 형성한다.

다음으로, 후속 열공정에 의한 측면확산을 통해 드라이브게이트(Dx)와 셀렉트게이트(Sx)를 내포할 수 있도록 p-웰(도시 생략)을 p-에피층(32)의 소정 영역에 형성한다. 다음으로, p-웰상에 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)의 게이트전극(도시 생략)을 형성하고, p-에피층(32)상에 트랜스퍼트랜지스터(Tx)의 게이트전극(34)와 리셋트랜지스터(Rx)의 게이트전극(도시 생략)을 형성한다. 이 때, 4개 트랜지스터의 게이트전극은 폴리실리콘과 텅스텐실리사이드막으로 이루어진 폴리사이드전극 형태이다.

다음으로, 트랜스퍼트랜지스터(Tx)의 게이트전극(34)의 일측 p-에피층(32)에 고에너지로 저농도 n형 불순물( n^_)을 이온주입하여 n^_-확산층(35)을 형성한다.

다음으로, 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)의 LDD(Lightly Doped Drain) 구조(도시 생략)를 형성하기 위한 불순물의 이온주입공정을 실시한 후, 전면에 스페이서용 절연막을 증착한 후, 절연막을 전면식각하여 4개 게이트전극의 양측벽에 접하는 스페이서(36)를 형성한다.

계속해서, 블랭킷(blanket) 이온주입법으로 저에너지 p형 불순물(p^o)을 이온주입하여 p-에피층(32)의 표면근처와 n^_-확산층(35)의 상부에 p^o-확산층(37)을 형성한다. 이 때, n^_-확산층(35)내에 형성되는 p^o-확산층(37)은 스페이서(36)의 두께만큼 격리된다.

상술한 저에너지 p 형 불순물의 이온주입을 통해 p^o-확산층(37)과 n^_-확산층(35)으로 이루어지는 얕은(shallow) pn 접합을 형성하고, p-에피층(32)/n^_-확산층(35)/p^o-확산층(37)으로 이루어지는 pnp형 포토다이오드가 형성된다.

다음으로, 소스/드레인 영역을 형성하기 위한 이온주입공정을 실시한다. 즉, n형 불순물(n⁺)이 도핑된 단위화소내에 2개의 일반적인 NMOS 트랜지스터인 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)의 소스/드레인 영역(도시 생략)과 2개의 네이티브 NMOS 트랜지스터인 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)의 공통접속단인 플로팅센싱노드(38)와 리셋트랜지스터(Rx)의 일측 소스/드레인 영역(도시 생략)을 형성한다.

다음으로, 전면에 주로 산화막계(TEOS, BPSG)인 층간절연막(PMD)(39)을 증착 및 평탄화한후, 제1금속배선(M1, 40)을 위한 금속콘택(미도시) 및 제1금속배선(40)을 형성하고, 제1금속배선(40)상에 금속층간절연막(IMD)(41)을 형성한다.

다음으로, 금속층간절연막(41)상에 제2금속배선(M2, 42)을 형성한 후, 제2금속배선(42)을 포함한 전면에 보호막을 형성하여 일반 CMOS 로직 공정을 완료한다. 이 때, 보호막으로는 산화막(43), 실리콘옥시나이트라이드(44)를 차례로 형성한다.

이 때, 실리콘옥시나이트라이드(SiO_xN_y)(44)는 SiH₄와 N₂O의 혼합가스로 형성되며, 이러한 실리콘옥시나이트라이드(44)는 내부에 수소이온을 다량 함유하면서 2000Å∼10000Å의 두께로 형성된다. 특히, 실리콘옥시나이트라이드(44)는 굴절율(Refractive Index; RI)이 1.66 정도로 광투과도 저하가 낮다.

이를 반응식으로 나타내면 다음과 같다.

SiH₄+ N₂O + NH₃→SiO_xN_y+ N₂↑+ H₂O↑+ H⁺

반응식1을 참조하면, SiH₄, N₂O의 혼합 소스가스와 NH₃의 반응가스를 반응시켜 실리콘옥시나이트라이드인 SiO_xN_y를 형성하고, 반응부산물로서 휘발성 질소기체(N₂)가 형성되며, 다른 반응부산물인 수소(H)는 산소(O)와 반응하여 일부 수증기(H₂O)로 배출되기도 하고 일부는 이온 상태의 수소이온(H⁺)으로 SiO_xN_y내에 잔류한다.

상술한 보호막공정까지 완료된 CMOS 로직 공정후 종래와 동일하게 포토다이오드의 p^O-확산층(37) 표면에 댕글링본드(DB)가 발생된다.

도 4b에 도시된 바와 같이, 상술한 공정에 의해 보호막으로서 산화막(43)과 실리콘옥시나이트라이드(44)의 2층막을 수소 분위기의 400℃∼500℃에서 열처리(H₂-열처리)한다.

이 때, 실리콘옥시나이트라이드(44)내에 잔류하는 수소이온(①H⁺)이 산화막(43), 금속층간절연막(41)과 층간절연막(39)을 관통한 후 포토다이오드 영역의 p^o-확산층(37) 표면까지 확산된다.

한편, 포토다이오드를 벗어난 지역(Tx)으로 확산되는 수소이온(②H⁺, ③H⁺)은 제1금속배선(40) 및 제2금속배선(42)에 막혀 더이상 확산되지 않는다.

그리고, 400℃∼500℃의 온도에서 열처리하면 충분히 수소이온을 확산시킬 수 있는데, 만약 400℃ 이하에서 열처리하는 경우에는 수소이온의 확산효과가 저하될 것이며, 500℃ 이상에서 열처리하는 경우에는 기형성된 금속배선에 영향을 미칠정도의 고온이기 때문에 적당하지 않다.

도 4c에 도시된 바와 같이, 칼라이미지 구현을 위한 세가지 종류의 칼라필터(45) 형성 공정이 진행되고 평탄화를 위한 평탄화층으로서 OCL층(46)을 형성한 후, 광집속도를 향상시키기 위한 마이크로렌즈(47) 형성 공정을 진행한다.

상술한 공정에 따르면, 비록 여러 번의 식각 공정으로 p^o-확산층(37) 표면에 다수의 댕글링본드가 발생되더라도 후속 보호막 공정시 수소를 다량 함유한 실리콘옥시나이트라이드(44)를 형성하고 후속 수소열처리를 통해 p^o-확산층(37) 표면으로 소이온(H⁺)을 확산시키면, 확산된 수소이온(H⁺)이 p^o-확산층(37)과 층간절연막(39)의 경계면, 즉 실리콘과 산화막의 경계면에 발생된 댕글링본드(DB)와 결합하여 댕글링본드의 수를 감소시킨다.

다시 말하면, 실리콘과 산화막 경계지역에서 발생된 (-Si-O)나 (-Si-)와 같은 댕글링본드에 수소이온을 결합시켜 p^o-확산층(37)과 층간절연막(39)의 경계지역의 댕글링본드를 감소시켜 플로팅센싱노드(38)로 전달되는 암전류를 최대한 억제시킨다.

도 5는 보호막으로 실리콘옥시나이트라이드를 적용한 경우와 미적용한 경우의 암전류 변화를 비교한 도면이다.

도 5를 참조하면, 실리콘옥시나이트라이드의 두께에 따라서는 암전류 변화가 크게 없으나, 미적용한 경우와 비교해보면 암전류값이 거의 절반정도로 감소됨을 알 수 있다.

도 6a 내지 도 6c는 본 발명의 제2실시예에 따른 CMOS 이미지센서의 제조 방법을 도시한 공정 단면도로서, 포토다이오드, 트랜스퍼트랜지스터 및 플로팅센싱노드만을 도시하였다.

도 6a에 도시된 바와 같이, 고농도의 p형 불순물이 도핑된 p⁺-기판(51)상에 저농도 p형 불순물이 도핑된 p-에피층(52)을 성장시킨 후, p-에피층(52)의 소정 부분에 LOCOS법으로 단위화소간 격리를 위한 필드절연막(53)을 형성한다.

다음으로, 후속 열공정에 의한 측면확산을 통해 드라이브게이트(Dx)와 셀렉트게이트(Sx)를 내포할 수 있도록 p-웰(도시 생략)을 p-에피층(52)의 소정 영역에 형성한다. 다음으로, p-웰상에 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)의 게이트전극(도시 생략)을 형성하고, p-에피층(52)상에 트랜스퍼트랜지스터(Tx)의 게이트전극(34)와 리셋트랜지스터(Rx)의 게이트전극(도시 생략)을 형성한다. 이때, 4개 트랜지스터의 게이트전극은 폴리실리콘과 텅스텐실리사이드막으로 이루어진 폴리사이드전극 형태이다.

다음으로, 트랜스퍼트랜지스터(Tx)의 게이트전극(54)의 일측 p-에피층(52)에 고에너지로 저농도 n형 불순물( n^_)을 이온주입하여 n^_-확산층(55)을 형성한다.

다음으로, 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)의 LDD(Lightly Doped Drain) 구조(도시 생략)를 형성하기 위한 불순물의 이온주입공정을 실시한 후, 전면에 스페이서용 절연막을 증착한 후, 절연막을 전면식각하여 4개 게이트전극의 양측벽에 접하는 스페이서(56)를 형성한다.

계속해서, 블랭킷(blanket) 이온주입법으로 저에너지 p형 불순물(p^o)을 이온주입하여 p-에피층(52)의 표면근처와 n^_-확산층(55)의 상부에 p^o-확산층(57)을 형성한다. 이 때, n^_-확산층(55)내에 형성되는 p^o-확산층(57)은 스페이서(56)의 두께만큼 격리된다.

상술한 저에너지 p 형 불순물의 이온주입을 통해 p^o-확산층(57)과 n^_-확산층(55)으로 이루어지는 얕은 pn 접합을 형성하고, p-에피층(52)/n^_-확산층(55)/p^o-확산층(57)으로 이루어지는 pnp형 포토다이오드가 형성된다.

다음으로, 소스/드레인 영역을 형성하기 위한 이온주입공정을 실시한다. 즉, n형 불순물(n⁺)이 도핑된 단위화소내에 2개의 일반적인 NMOS 트랜지스터인 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)의 소스/드레인 영역(도시 생략)과 2개의 네이티브 NMOS 트랜지스터인 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)의 공통접속단인 플로팅센싱노드(58)와 리셋트랜지스터(Rx)의 일측 소스/드레인 영역(도시 생략)을 형성한다.

다음으로, 전면에 주로 산화막계(TEOS, BPSG)인 층간절연막(PMD)(59)을 증착 및 평탄화한후, 제1금속배선(M1, 60)을 위한 금속콘택(미도시) 및 제1금속배선(60)을 형성하고, 제1금속배선(60)상에 금속층간절연막(IMD)(61)을 형성한다.

다음으로, 금속층간절연막(61)상에 제2금속배선(M2, 62)을 형성한 후, 제2금속배선(62)을 포함한 전면에 보호막을 형성하여 일반 CMOS 로직 공정을 완료한다. 이 때, 보호막으로는 산화막(63), 실리콘실리콘질화막(64)을 차례로 형성한다.

이 때, 실리콘실리콘질화막(Si₃N₄)(64)은 SiH₄가스로 형성되며, 이러한 실리콘실리콘질화막(64)은 내부에 수소이온을 다량 함유하고 2000Å∼10000Å의 두께로 형성된다. 이를 반응식으로 나타내면 다음과 같다.

3SiH₄+ 4NH₃→Si₃N₄+ H₂↑+ H⁺

반응식2을 참조하면, SiH₄소스가스와 NH₃의 반응가스를 반응시켜 실리콘실리콘질화막인 Si₃N₄를 형성하고, 반응부산물인 수소(H)는 일부 가스(H₂)로 배출되기도 하고 일부는 이온 상태의 수소이온(H⁺)으로 Si₃N₄내에 잔류한다.

상술한 보호막공정까지 완료된 CMOS 로직 공정후 종래와 동일하게 포토다이오드의 p^O-확산층(47) 표면에 댕글링본드(DB)가 발생된다.

도 6b에 도시된 바와 같이, 상술한 공정에 의해 보호막으로서 산화막(63)과 실리콘실리콘질화막(64)의 2층막을 수소 분위기의 400℃∼500℃에서 열처리(H₂-열처리)한다.

이 때, 실리콘실리콘질화막(64)내에 잔류하는 수소이온(①H⁺)이 산화막(63), 금속층간절연막(61)과 층간절연막(59)을 관통한 후 포토다이오드 영역의 p^o-확산층(47) 표면까지 확산된다.

한편, 포토다이오드를 벗어난 지역(Tx)으로 확산되는 수소이온(②H⁺, ③H⁺)은 제1금속배선(60) 및 제2금속배선(62)에 막혀 더이상 확산되지 않는다.

도 6c에 도시된 바와 같이, 실리콘실리콘질화막(64)을 습식 또는 건식 전면식각을 통해 제거한 후, 칼라이미지 구현을 위한 세가지 종류의 칼라필터(65) 형성 공정이 진행되고 평탄화를 위한 평탄화층으로서 OCL층(66)을 형성한 후, 광집속도를 향상시키기 위한 마이크로렌즈(67) 형성 공정을 진행한다.

이 때, 보호막인 실리콘실리콘질화막(64)을 제거하는 이유는, 실리콘실리콘질화막(Si₃N₄)은 굴절율(RI)이 2.1 정도로 광투과도 저하가 심한 물질로서 산화막(RI=1.46)이나 실리콘옥시나이트라이드(RI=1.66)에 비해 굴절율이 높고 광흡수율도 높아서 제거하지 않고 잔류시키면 광투과도 및 광감도가 저하되기 때문이다.

상술한 공정에 따르면, 비록 여러 번의 식각 공정으로 p^o-확산층(57) 표면에 다수의 댕글링본드가 발생되더라도 후속 보호막 공정시 수소를 다량 함유한 실리콘질화막(64)을 형성하고 후속 수소열처리를 통해 p^o-확산층(57) 표면으로 수소이온(H⁺)을 확산시키면, 확산된 수소이온(H⁺)이 p^o-확산층(57)과 층간절연막(59)의 경계면, 즉 실리콘과 TEOS의 경계면에 발생된 댕글링본드(DB)와 결합하어 댕글링본드의 수를 감소시킨다.

다시 말하면, 실리콘과 TEOS 경계지역에서 발생된 (-Si-O)나 (-Si-)와 같은 댕글링본드에 수소이온을 결합시켜 p^o-확산층(57)과 층간절연막(59)의 경계지역의 댕글링본드를 감소시켜 플로팅센싱노드(58)로 전달되는 암전류를 최대한 억제시킨다.

상술한 본 발명은 CCD(Charge Coupled Device), APS(Active Pixel Sensor)를 탑재한 모든 이미지센서의 암전류 제거 방법에 적용 가능하다.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상술한 바와 같은 본 발명은 암전류를 최대한 억제시키므로써 이미지센서의 화질을 향상시킬 수 있으며, 암전류 발생에 의한 수율 저하를 방지하여 수율향상을 구현할 수 있는 효과가 있다.

그리고, 암전류 발생과 트레이드오프(trade-off) 관계에 있는 데드존(dead zone) 특성 향상을 위한 실험에 보다 넓은 윈도우(window)를 제공할 수 있는 효과가 있다. 이로써, 이미지센서의 저조도에서의 광특성을 향상시킬 수 있다.

Claims

포토다이오드, 게이트 및 보호막의 순서로 이루어지는 CMOS 로직 공정, 칼라필터 형성 공정 및 마이크로렌즈 형성 공정의 순서로 이루어지는 이미지센서의 제조 방법에 있어서,

상기 로직 공정후, 상기 포토다이오드 표면으로 수소이온을 확산시켜 상기 포토다이오드 표면에 발생된 댕글링본드를 제거하는 단계

를 포함하여 이루어짐을 특징으로 하는 이미지센서의 제조 방법.
제 1 항에 있어서,

상기 댕글링 본드를 제거하는 단계는,

상기 보호막 형성시 상기 보호막에 다량의 수소이온을 함유시키는 단계; 및

수소분위기의 열처리를 실시하여 상기 보호막에 함유된 수소이온을 상기 포토다이오드 표면으로 확산시키는 단계

를 포함하여 이루어짐을 특징으로 하는 이미지센서의 제조 방법.
제 2 항에 있어서,

상기 수소분위기의 열처리는 400℃∼500℃의 온도에서 이루어짐을 특징으로하는 이미지센서의 제조 방법.
반도체기판내에 매립형 포토다이오드를 형성하는 단계;

상기 반도체기판상에 트랜스퍼게이트, 리셋게이트, 드라이브게이트 및 셀렉트게이트를 형성하는 단계; 및

상기 게이트들을 포함한 상기 반도체기판상에 층간절연막을 형성하는 단계;

상기 층간절연막상에 다량의 수소이온이 함유된 보호막을 형성하는 단계; 및

상기 보호막내 수소이온을 상기 포토다이오드와 상기 층간절연막의 경계면으로 확산시키는 단계

를 포함하여 이루어짐을 특징으로 하는 이미지센서의 제조 방법.
제 4 항에 있어서,

상기 보호막을 형성하는 단계는,

상기 게이트들상에 상기 포토다이오드를 향해 입사되는 광을 투과시킬 수 있는 굴절율을 갖는 제1보호막을 형성하는 단계; 및

상기 제1보호막상에 상기 포토다이오드를 향해 입사되는 광을 투과시킬 수 있는 굴절율을 가지며 다량의 수소이온이 함유된 제2보호막을 형성하는 단계

를 포함하여 이루어짐을 특징으로 하는 이미지센서의 제조 방법.
제 5 항에 있어서,

상기 제1보호막은 산화막이며, 상기 제2보호막은 실리콘옥시나이트라이드인 것을 특징으로 하는 이미지센서의 제조 방법.
제 6 항에 있어서,

상기 실리콘옥시나이트라이드는 SiH₄가스와 N₂O가스의 반응에 의해 형성되는 것을 특징으로 하는 이미지센서의 제조 방법.
제 5 항에 있어서,

상기 수소이온을 확산시키는 단계는,

400℃∼500℃ 온도의 수소 분위기에서 열처리하여 이루어짐을 특징으로 하는 이미지센서의 제조 방법.
반도체기판내에 매립형 포토다이오드를 형성하는 단계;

상기 반도체기판상에 트랜스퍼게이트, 리셋게이트, 드라이브게이트 및 셀렉트게이트를 형성하는 단계;

상기 게이트들을 포함한 상기 반도체기판상에 층간절연막을 형성하는 단계;

상기 층간절연막상에 보호막을 형성하는 단계;

상기 보호막상에 수소이온이 다량 함유된 희생막을 형성하는 단계;

상기 희생막내 수소이온을 상기 포토다이오드와 상기 층간절연막의 경계면으로 확산시키는 단계; 및

상기 희생막을 제거하는 단계

를 포함하여 이루어짐을 특징으로 하는 이미지센서의 제조 방법.
제 9 항에 있어서,

상기 희생막을 형성하는 단계는,

SiH₄를 포함하는 소스가스를 이용함을 특징으로 하는 이미지센서의 제조 방법.
제 9 항에 있어서,

상기 수소이온을 확산시키는 단계는,

400℃∼500℃ 온도의 수소분위기에서 열처리하여 이루어짐을 특징으로 하는 이미지센서의 제조 방법.
제 9 항에 있어서,

상기 희생막을 제거하는 단계는,

습식 식각 또는 건식 식각 중에서 선택된 하나의 식각법으로 이루어짐을 특징으로 하는 이미지센서의 제조 방법.
제 9 항에 있어서,

상기 보호막은 산화막이고 상기 희생막은 실리콘질화막인 것을 특징으로 하는 이미지센서의 제조 방법.