KR100399952B1 - 암전류를 감소시키기 위한 이미지센서의 제조 방법 - Google Patents

암전류를 감소시키기 위한 이미지센서의 제조 방법 Download PDF

Info

Publication number
KR100399952B1
KR100399952B1 KR10-2001-0071447A KR20010071447A KR100399952B1 KR 100399952 B1 KR100399952 B1 KR 100399952B1 KR 20010071447 A KR20010071447 A KR 20010071447A KR 100399952 B1 KR100399952 B1 KR 100399952B1
Authority
KR
South Korea
Prior art keywords
forming
insulating film
image sensor
film
gate
Prior art date
Application number
KR10-2001-0071447A
Other languages
English (en)
Other versions
KR20030040860A (ko
Inventor
이주일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0071447A priority Critical patent/KR100399952B1/ko
Priority to US10/218,931 priority patent/US6835590B2/en
Priority to JP2002326864A priority patent/JP4006320B2/ja
Publication of KR20030040860A publication Critical patent/KR20030040860A/ko
Application granted granted Critical
Publication of KR100399952B1 publication Critical patent/KR100399952B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명은 다수번의 식각 공정후 포토다이오드 표면에 발생된 댕글링본드로 인한 암전류 발생을 억제하도록 한 이미지센서의 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명은 반도체기판내에 매립형 포토다이오드를 형성하는 단계, 상기 반도체기판상에 트랜스퍼게이트, 리셋게이트, 드라이브게이트 및 셀렉트게이트를 형성하는 단계, 상기 게이트들을 포함한 상기 반도체기판상에 다량의 수소이온이 함유된 제1층간절연막(실리콘옥시나이트라이드 또는 실리콘질화막)을 형성하는 단계, 및 상기 제1층간절연막상에 제2층간절연막(BPSG)을 형성하는 단계, 상기 제2층간절연막을 리플로우시켜 평탄화하는 동시에 상기 제1층간절연막내 수소이온을 상기 포토다이오드 표면으로 확산시키는 단계를 포함한다.

Description

암전류를 감소시키기 위한 이미지센서의 제조 방법{METHOD OF IMAGE SENSOR FOR REDUCING DARK CURRENT}
본 발명은 반도체장치의 제조 방법에 관한 것으로, 특히 CMOS 이미지센서 및 그 제조 방법에 관한 것이다.
일반적으로, CCD(Charge Couple Device) 또는 CMOS 이미지센서에 있어서 포토다이오드(PD)는 각 파장에 따라 입사되는 광을 전기적 신호로 변환 해주는 도입부로서, 이상적인 경우는 모든 파장 대에서 광전하생성율(Quantum Efficiency)이 1인 경우로 입사된 광을 모두 집속하는 경우이기 때문에 이를 달성하기 위한 노력이 진행중이다.
도 1은 통상의 CMOS 이미지센서 단위 화소(Unit Pixel; UP)의 등가회로도로서, 1개의 포토다이오드(PD)와 4개의 NMOS 트랜지스터(Tx, Rx, Dx, Sx)로 구성되고, 4개의 NMOS 트랜지스터는 트랜스퍼트랜지스터(Tx), 리셋트랜지스터(Rx), 드라이브트랜지스터(Dx) 및 셀렉트트랜지스터(Sx)로 이루어져 있다. 단위 화소밖에는출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(Vb)가 형성되어 있다. 그리고, 포토다이오드(PD)로부터 전송된 전하가 저장되는 플로팅디퓨전노드(FD)(또는 플로팅센싱노드라 함)가 트랜스퍼트랜지스터와 리셋트랜지스터의 공통 접속단에 형성된다.
도 2는 도 1에 도시된 CMOS 이미지센서 단위화소의 단면도이다.
도 2를 참조하여 종래기술에 따른 CMOS 이미지센서의 제조 방법을 설명하면 다음과 같다.
먼저, 고농도의 p형 불순물이 도핑된 p+-기판(11)상에 저농도 p형 불순물이 도핑된 p-에피층(12)을 성장시킨 다음, p-에피층(12)의 소정 부분에 LOCOS(Local oxidation of silicon)법으로 단위화소간 격리를 위한 필드절연막(13)을 형성한다.
다음으로, 후속 열공정에 의한 측면확산을 통해 드라이브게이트(Dx)와 셀렉트게이트(Sx)를 내포할 수 있도록 p-웰(14)을 p-에피층(12)의 소정 영역에 형성한다.
다음으로, p-웰(14)상에 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)의 게이트전극(15a, 15b)을 형성하고, 및 p-에피층(12)상에 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)의 게이트전극(15c, 15d)을 형성한다. 이 때, 4개 트랜지스터의 게이트전극(15a, 15b, 15c, 15d)은 폴리실리콘과 텅스텐실리사이드막으로 이루어진 폴리사이드전극 형태이다.
다음으로, 게이트전극(15a, 15b, 15c, 15d) 중 트랜스퍼트랜지스터(Tx)의 게이트전극(15c)의 일측 p-에피층(12)에 고에너지로 저농도 n형 불순물( n_)을 이온주입하여 n_-확산층(16)을 형성한다.
다음으로, 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)의 LDD(Lightly Doped Drain) 구조(17)를 형성하기 위한 불순물의 이온주입공정을 실시한 후, 전면에 스페이서용 절연막을 증착한 후, 절연막을 전면식각하여 4개 게이트전극(15a, 15b, 15c, 15d)의 양측벽에 접하는 스페이서(18)를 형성한다.
계속해서, 블랭킷(blanket) 이온주입법으로 저에너지 p형 불순물(po)을 이온주입하여 p-에피층(12)의 표면근처와 n_-확산층(16)의 상부에 po-확산층(19)을 형성한다. 이 때, n_-확산층(16)내에 형성되는 po-확산층(19)은 스페이서(17)의 두께만큼 격리된다.
상술한 저에너지 p 형 불순물의 이온주입을 통해 po-확산층(19)과 n_-확산층(16)으로 이루어지는 얕은(shallow) pn 접합을 형성하고, p-에피층(12)/n_-확산층(16)/po-확산층(19)으로 이루어지는 pnp형 포토다이오드가 형성된다.
다음으로, 소스/드레인 영역(20, 20a)을 형성하기 위한 이온주입공정을 실시한다. 즉, n형 불순물(n+)이 도핑된 단위화소내에 2개의 일반적인 NMOS 트랜지스터인 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)의 소스/드레인 영역(20)과 2개의 네이티브 NMOS 트랜지스터인 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)의 공통접속단인 플로팅센싱노드(20a)와 리셋트랜지스터의 일측 소스/드레인 영역(20)을 형성한다.
다음으로, 전면에 층간절연막(Pre-Metal-Dielectric; PMD)으로서 TEOS(Tetra Ethyl Ortho Silicate)(21a), BPSG(Boro Phospho Silicon Glass)(21b)을 순차적으로 증착한 후, BPSG(21b)을 N2분위기의 열처리를 통해 리플로우시켜 평탄화한다. 계속해서, 제1금속배선(M1, 22)을 위한 금속콘택(미도시) 및 제1금속배선(22)을 형성하고, 제1금속배선(22)상에 금속층간절연막(Inter-Metal-Dielectric; IMD)(23)을 형성한다.
다음으로, 금속층간절연막(23)상에 제2금속배선(M2, 24)을 형성한 후, 제2금속배선을 포함한 전면에 보호막(25)을 형성하여 일반 CMOS 로직 공정을 완료한다. 이 때, 보호막(25)으로는 산화막을 주로 이용하며, 제1금속배선(22)과 제2금속배선(24)은 포토다이오드로의 광투과를 위해 포토다이오드 상부에는 형성되지 않는다.
전술한 CMOS 로직 공정이 완료된 후, 칼라이미지 구현을 위한 세가지 종류의 칼라필터(26) 형성 공정이 진행되고 평탄화를 위한 평탄화층으로서 OCL(Over Coating Layer)층(27)을 형성한 후, 광집속도를 향상시키기 위한 마이크로렌즈(28) 형성 공정을 진행한다.
그러나, 상술한 종래기술은 CMOS 로직 공정시 여러번의 식각공정, 예컨대 LOCOS법에 의한 필드절연막 공정, 게이트전극 식각 공정, 이온주입마스크 공정 등에 의해 포토다이오드 영역의 po-확산층(19) 표면에서 댕글링 본드(dangling bond; DB)가 발생한다.
이를 도시한 도 3을 참조하면, 실리콘층인 po-확산층(19)과 층간절연막인 TEOS(21a)의 경계면에서는 실리콘(Si) 하나에 산소(O) 두개가 붙어있어야(O-Si-O) 안정적인 상태를 유지할 수 있는데, 여러번의 식각 공정으로 po-확산층(19) 표면의 결합이 손상되어 (-Si-O)나 (-Si-)의 댕글링본드(DB)가 발생된다.
결국, 광이 입사되지 않은 상태에서 po-확산층(19) 표면의 댕글링본드(DB)에 의해 전자(e)가 생성되어 n_-확산층(16)에 저장됨에 따라 포토다이오드(PD)로부터 플로팅센싱노드(FD, 20)로 암전류(Dark current; D)가 흐르는 문제점이 있다.
다시 말하면, 광이 입사되는 경우에만 포토다이오드의 공핍층(n_-확산층)에서 전자가 생성 및 저장된 후 플로팅센싱노드로 전자가 이동되어 전류가 흘러야 하나, 실리콘층인 po-확산층(19) 표면의 댕글링 본드(-Si-O 또는 -Si-)(DB)는 광에 의한 입력이 없어도 열적으로 전하를 발생시키기 쉬운 상태에 있으므로 댕글링본드(DB)가 다수 존재하면 빛이 없는 어두운 상태에서도 이미지센서가 마치 광이 들어오는 듯한 반응을 보이는 비정상상태를 보인다.
더욱이, 종래기술에서는 층간절연막으로 TEOS, BPSG를 사용하므로 CMOS 로직 공정후 댕글링본드(DB)를 제거할 수 있는 방법이 없어 댕글링본드(DB)에 의한 암전류(D)의 과다한 발생을 억제하기가 곤란하며, 결국 암전류(D)가 플로팅센싱노드(FD)로 전달되는 경우 이미지센서의 화질을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 암전류에 의한 화질 저하를 억제하는데 적합한 이미지센서의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 CMOS 이미지센서의 단위화소의 등가회로도,
도 2는 종래기술에 따라 제조된 CMOS 이미지센서의 소자 단면도,
도 3은 종래기술에 따른 암전류 발생을 도시한 도면,
도 4a 내지 4c는 본 발명의 제1실시예에 따른 CMOS 이미지센서의 제조 방법을 도시한 공정 단면도,
도 5a 내지 5c는 본 발명의 제2실시예에 따른 CMOS 이미지센서의 제조 방법을 도시한 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
31 : p+-기판 32 : p-에피층
33 : 필드절연막 34 : 트랜스퍼트랜지스터의 게이트전극
35 : n_-확산층 36 : 스페이서
37 : po-에피층 38 : 플로팅센싱노드
39a : 실리콘옥시나이트라이드 39b : BPSG
40 : 제1금속배선 41 : 금속층간절연막
42 : 제2금속배선 43 : 보호막
44 : 칼라필터 45 : OCL층
46 : 마이크로렌즈
상기 목적을 달성하기 위한 본 발명의 이미지센서의 제조 방법은 반도체기판내에 매립형 포토다이오드를 형성하는 단계, 상기 반도체기판상에 트랜스퍼게이트, 리셋게이트, 드라이브게이트 및 셀렉트게이트를 형성하는 단계, 상기 게이트들을 포함한 상기 반도체기판상에 다량의 수소이온이 함유된 제1층간절연막을 형성하는 단계, 및 상기 제1층간절연막상에 제2층간절연막을 형성하는 단계, 상기 제2층간절연막을 리플로우시켜 평탄화하는 동시에 상기 제1층간절연막내 수소이온을 상기 포토다이오드 표면으로 확산시키는 단계를 포함하여 이루어짐을 특징으로 한다.
또한, 본 발명의 이미지센서의 제조 방법은 반도체기판내에 매립형 포토다이오드를 형성하는 단계, 상기 반도체기판상에 트랜스퍼게이트, 리셋게이트, 드라이브게이트 및 셀렉트게이트를 형성하는 단계, 상기 게이트들을 포함한 상기 반도체기판상에 다량의 수소이온이 함유된 실리콘산화막을 형성하는 단계, 상기 실리콘산화막상에 BPSG막을 형성하는 단계, 및 상기 BPSG막을 리플로우시켜 평탄화하는 동시에 상기 실리콘산화막내 수소이온을 상기 포토다이오드 표면으로 확산시키는 단계를 포함하여 이루어짐을 특징으로 한다.
또한, 본 발명의 이미지센서의 제조 방법은 반도체기판내에 매립형 포토다이오드를 형성하는 단계, 상기 반도체기판상에 트랜스퍼게이트, 리셋게이트, 드라이브게이트 및 셀렉트게이트를 형성하는 단계, 상기 게이트들을 포함한 상기 반도체기판상에 다량의 수소이온이 함유된 실리콘질화막을 형성하는 단계, 상기 실리콘질화막상에 BPSG막을 형성하는 단계, 및 상기 BPSG막을 리플로우시켜 평탄화하는 동시에 상기 실리콘질화막내 수소이온을 상기 포토다이오드 표면으로 확산시키는 단계를 포함하여 이루어짐을 특징으로 한다.
또한, 본 발명의 이미지센서의 제조 방법은 포토다이오드, 게이트, 다층 금속배선 및 보호막의 순서로 이루어지는 이미지센서의 제조 방법에 있어서, 상기 다층 금속배선간 층간절연막을 형성하는 단계 중 어느 하나는, 다량의 수소이온이 함유된 제1절연막을 형성하는 단계, 상기 제1절연막상에 제2절연막을 형성하는 단계, 및 한 번의 열처리를 통해 상기 제2절연막을 평탄화하는 동시에 상기 제1절연막내 수소이온을 상기 포토다이오드 표면으로 확산시키는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 4a 내지 도 4c는 본 발명의 제1실시예에 따른 CMOS 이미지센서의 제조 방법을 도시한 공정 단면도로서, 리셋트랜지스터, 드라이브트랜지스터 및 셀렉트트랜지스터는 생략하였다.
도 4a에 도시된 바와 같이, 고농도의 p형 불순물이 도핑된 p+-기판(31)상에 저농도 p형 불순물이 도핑된 p-에피층(32)을 성장시킨 후, p-에피층(32)의 소정 부분에 LOCOS법으로 단위화소간 격리를 위한 필드절연막(33)을 형성한다.
다음으로, 후속 열공정에 의한 측면확산을 통해 드라이브게이트(Dx)와 셀렉트게이트(Sx)를 내포할 수 있도록 p-웰(도시 생략)을 p-에피층(32)의 소정 영역에 형성한다. 다음으로, p-웰상에 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)의 게이트전극(도시 생략)을 형성하고, p-에피층(32)상에 트랜스퍼트랜지스터(Tx)의 게이트전극(34)와 리셋트랜지스터(Rx)의 게이트전극(도시 생략)을 형성한다. 이 때, 4개 트랜지스터의 게이트전극은 폴리실리콘과 텅스텐실리사이드막으로 이루어진 폴리사이드전극 형태이다.
다음으로, 트랜스퍼트랜지스터(Tx)의 게이트전극(34)의 일측 p-에피층(32)에 고에너지로 저농도 n형 불순물( n_)을 이온주입하여 n_-확산층(35)을 형성한다.
다음으로, 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)의 LDD(Lightly Doped Drain) 구조(도시 생략)를 형성하기 위한 불순물의 이온주입공정을 실시한 후, 전면에 스페이서용 절연막을 증착한 후, 절연막을 전면식각하여 4개 게이트전극의 양측벽에 접하는 스페이서(36)를 형성한다.
계속해서, 블랭킷(blanket) 이온주입법으로 저에너지 p형 불순물(po)을 이온주입하여 p-에피층(32)의 표면근처와 n_-확산층(35)의 상부에 po-확산층(37)을 형성한다. 이 때, n_-확산층(35)내에 형성되는 po-확산층(37)은 스페이서(36)의 두께만큼 격리된다.
상술한 저에너지 p 형 불순물의 이온주입을 통해 po-확산층(37)과 n_-확산층(35)으로 이루어지는 얕은(shallow) pn 접합을 형성하고, p-에피층(32)/n_-확산층(35)/po-확산층(37)으로 이루어지는 pnp형 포토다이오드가 형성된다.
다음으로, 소스/드레인 영역을 형성하기 위한 이온주입공정을 실시한다. 즉, n형 불순물(n+)이 도핑된 단위화소내에 2개의 일반적인 NMOS 트랜지스터인 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)의 소스/드레인 영역(도시 생략)과 2개의 네이티브 NMOS 트랜지스터인 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)의 공통접속단인 플로팅센싱노드(38)와 리셋트랜지스터(Rx)의 일측 소스/드레인 영역(도시 생략)을 형성한다.
다음으로, 전면에 층간절연막(PMD)으로서 실리콘옥시나이트라이드(39a)와 BPSG(39b)를 순차적으로 형성한다. 이 때, 실리콘옥시나이트라이드(SiOxNy)(39a)는 SiH4와 N2O의 혼합가스로 형성되며, 이러한 실리콘옥시나이트라이드(39a)는 내부에수소이온(H+)을 다량 함유하면서 300Å∼2000Å의 두께로 형성된다. 특히, 실리콘옥시나이트라이드(39a)는 굴절율(Refractive Index; RI)이 1.66 정도로 광투과도 저하가 낮다.
이를 반응식으로 나타내면 다음과 같다.
SiH4+ N2O + NH3→SiOxNy+ N2↑+ H2O↑+ H+
반응식1을 참조하면, SiH4, N2O의 혼합 소스가스와 NH3의 반응가스를 반응시켜 실리콘옥시나이트라이드인 SiOxNy를 형성하고, 반응부산물로서 휘발성 질소기체(N2)가 형성되며, 다른 반응부산물인 수소(H)는 산소(O)와 반응하여 일부 수증기(H2O)로 배출되기도 하고 일부는 이온 상태의 수소이온(H+)으로 SiOxNy내에 잔류한다.
상술한 층간절연막 공정이 완료된 후, 포토다이오드의 pO-확산층(37) 표면에 댕글링본드(DB)가 발생된다.
도 4b에 도시된 바와 같이, BPSG(39b)을 평탄화하기 위해 리플로우 공정을 실시하는데, 리플로우 공정은 700℃∼900℃의 온도에서 H2N2분위기로 열처리한다.
상술한 700℃∼900℃의 고온에서 이루어지는 열처리에 의해 BPSG(39b)이 평탄화됨과 동시에 고온 공정에 의해 실리콘옥시나이트라이드(39a)내 원자상태로 존재하던 수소이온(H+)들이 포토다이오드의 po-확산층(37) 표면으로 확산된다. 이때, 열처리 온도는 BPSG(39b)의 평탄화와 수소 이온이 확산될 수 있는 정도의 온도 이상이면 충분한데, 700℃∼900℃의 온도는 수소 이온의 확산 효과가 크다.
이와 같은 수소이온의 확산을 통해 po-확산층(37) 표면에 발생된 댕글링본드를 제거하여 암전류의 과다한 발생을 억제한다.
도 4c에 도시된 바와 같이, 평탄화된 BPSG(39b)상에 제1금속배선(M1, 40)을 위한 금속콘택(미도시) 및 제1금속배선(40)을 형성하고, 제1금속배선(40)상에 금속층간절연막(IMD)(41)을 형성한다.
다음으로, 금속층간절연막(41)상에 제2금속배선(M2, 42)을 형성한 후, 제2금속배선(42)을 포함한 전면에 보호막을 형성하여 일반 CMOS 로직 공정을 완료한다.
CMOS 로직 공정이 완료된 후, 칼라이미지 구현을 위한 세가지 종류의 칼라필터(43) 형성 공정이 진행되고 평탄화를 위한 평탄화층으로서 OCL층(44)을 형성한 후, 광집속도를 향상시키기 위한 마이크로렌즈(45) 형성 공정을 진행한다.
상술한 공정에 따르면, 비록 여러 번의 식각 공정으로 po-확산층(37) 표면에 다수의 댕글링본드가 발생되더라도 후속 층간절연막 공정시 수소를 다량 함유한 실리콘옥시나이트라이드(39a)와 BPSG(39b)의 2층막을 형성하고 후속 BPSG(39b)의 평탄화를 위한 H2N2열처리를 통해 po-확산층(37) 표면으로 수소이온(H+)을 확산시키면, 확산된 수소이온(H+)이 po-확산층(37)과 실리콘옥시나이트라이드(39a)의 경계면에 발생된 댕글링본드(DB)와 결합하어 댕글링본드의 수를 감소시킨다.
다시 말하면, 실리콘층과 실리콘옥시나이트라이드 경계면에서 발생된 (-Si-O)나 (-Si-)와 같은 댕글링본드에 수소이온(H+)을 결합시켜 po-확산층(37)과 실리콘옥시나이트라이드(39a)의 경계면의 댕글링본드를 감소시켜 플로팅센싱노드(38)로 전달되는 암전류를 최대한 억제시킨다.
도 5a 내지 도 5c는 본 발명의 제1실시예에 따른 CMOS 이미지센서의 제조 방법을 도시한 공정 단면도로서, 리셋트랜지스터, 드라이브트랜지스터 및 셀렉트트랜지스터는 생략하였다.
도 5a에 도시된 바와 같이, 고농도의 p형 불순물이 도핑된 p+-기판(51)상에 저농도 p형 불순물이 도핑된 p-에피층(52)을 성장시킨 후, p-에피층(52)의 소정 부분에 LOCOS법으로 단위화소간 격리를 위한 필드절연막(53)을 형성한다.
다음으로, 후속 열공정에 의한 측면확산을 통해 드라이브게이트(Dx)와 셀렉트게이트(Sx)를 내포할 수 있도록 p-웰(도시 생략)을 p-에피층(52)의 소정 영역에 형성한다. 다음으로, p-웰상에 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)의 게이트전극(도시 생략)을 형성하고, p-에피층(52)상에 트랜스퍼트랜지스터(Tx)의 게이트전극(54)와 리셋트랜지스터(Rx)의 게이트전극(도시 생략)을 형성한다. 이때, 4개 트랜지스터의 게이트전극은 폴리실리콘과 텅스텐실리사이드막으로 이루어진 폴리사이드전극 형태이다.
다음으로, 트랜스퍼트랜지스터(Tx)의 게이트전극(54)의 일측 p-에피층(52)에 고에너지로 저농도 n형 불순물( n_)을 이온주입하여 n_-확산층(55)을 형성한다.
다음으로, 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)의 LDD(Lightly Doped Drain) 구조(도시 생략)를 형성하기 위한 불순물의 이온주입공정을 실시한 후, 전면에 스페이서용 절연막을 증착한 후, 절연막을 전면식각하여 4개 게이트전극의 양측벽에 접하는 스페이서(56)를 형성한다.
계속해서, 블랭킷(blanket) 이온주입법으로 저에너지 p형 불순물(po)을 이온주입하여 p-에피층(52)의 표면근처와 n_-확산층(55)의 상부에 po-확산층(57)을 형성한다. 이 때, n_-확산층(55)내에 형성되는 po-확산층(57)은 스페이서(56)의 두께만큼 격리된다.
상술한 저에너지 p 형 불순물의 이온주입을 통해 po-확산층(57)과 n_-확산층(55)으로 이루어지는 얕은 pn 접합을 형성하고, p-에피층(52)/n_-확산층(55)/po-확산층(57)으로 이루어지는 pnp형 포토다이오드가 형성된다.
다음으로, 소스/드레인 영역을 형성하기 위한 이온주입공정을 실시한다. 즉, n형 불순물(n+)이 도핑된 단위화소내에 2개의 일반적인 NMOS 트랜지스터인 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)의 소스/드레인 영역(도시 생략)과 2개의 네이티브 NMOS 트랜지스터인 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)의 공통접속단인 플로팅센싱노드(58)와 리셋트랜지스터(Rx)의 일측 소스/드레인 영역(도시 생략)을 형성한다.
다음으로, 전면에 층간절연막(PMD)으로서 실리콘질화막(59a)과 BPSG(59b)를 순차적으로 형성한다. 이 때, 실리콘질화막(Si3N4)(59a)은 SiH4가스를 소스가스로 하고 NH3가스를 반응가스로 하여 형성되며, 이러한 실리콘질화막(59a)은 내부에 수소이온(H+)을 다량 함유하고 300Å∼2000Å의 두께로 형성된다. 이를 반응식으로 나타내면 다음과 같다.
3SiH4+ 4NH3→Si3N4+ H2↑+ H+
반응식2을 참조하면, SiH4소스가스와 NH3의 반응가스를 반응시켜 실리콘질화막인 Si3N4를 형성하고, 반응부산물인 수소(H)는 일부 가스(H2)로 배출되기도 하고 일부는 이온 상태의 수소이온(H+)으로 Si3N4내에 잔류한다.
상술한 층간절연막 공정이 완료된 후, 포토다이오드의 pO-확산층(57) 표면에댕글링본드(DB)가 발생된다.
도 5b에 도시된 바와 같이, BPSG(59b)을 평탄화하기 위해 리플로우 공정을 실시하는데, 리플로우 공정은 700℃∼900℃의 온도에서 H2N2분위기로 열처리한다.
상술한 700℃∼900℃의 온도에서 이루어지는 열처리에 의해 BPSG(59b)이 평탄화됨과 동시에 고온 공정에 의해 실리콘질화막(59a)내 원자상태로 존재하던 수소이온(H+)들이 포토다이오드의 po-확산층(57) 표면으로 확산된다. 이때, 열처리 온도는 BPSG(39b)의 평탄화와 수소 이온이 확산될 수 있는 정도의 온도 이상이면 충분한데, 700℃ 이상의 온도는 수소 이온의 확산 효과가 크다.
이와같은 수소이온의 확산을 통해 po-확산층(57) 표면에 발생된 댕글링본드를 제거하여 암전류의 과다한 발생을 억제한다.
상술한 700℃∼900℃의 온도에서 H2N2분위기로 열처리를 통해 수소이온을 확산시키기 위한 별도의 열처리 공정없이 단일 공정에서 수소이온의 확산 및 BPSG(39b)의 평탄화를 동시에 이룰 수 있다.
도 5c에 도시된 바와 같이, 평탄화된 BPSG(59b)상에 제1금속배선(M1, 60)을 위한 금속콘택(미도시) 및 제1금속배선(60)을 형성하고, 제1금속배선(60)상에 금속층간절연막(IMD)(61)을 형성한다.
다음으로, 금속층간절연막(61)상에 제2금속배선(M2, 62)을 형성한 후, 제2금속배선(62)을 포함한 전면에 보호막을 형성하여 일반 CMOS 로직 공정을 완료한다.
CMOS 로직 공정이 완료된 후, 칼라이미지 구현을 위한 세가지 종류의 칼라필터(63) 형성 공정이 진행되고 평탄화를 위한 평탄화층으로서 OCL층(64)을 형성한 후, 광집속도를 향상시키기 위한 마이크로렌즈(65) 형성 공정을 진행한다.
상술한 공정에 따르면, 비록 여러 번의 식각 공정으로 po-확산층(57) 표면에 다수의 댕글링본드가 발생되더라도 후속 층간절연막 공정시 수소를 다량 함유한 실리콘질화막(59a)과 BPSG(59b)의 2층막을 형성하고 후속 BPSG(59b)의 평탄화를 위한 H2N2열처리를 통해 po-확산층(57) 표면으로 수소이온(H+)을 확산시키면, 확산된 수소이온(H+)이 po-확산층(57)과 실리콘질화막(59a)의 경계면에 발생된 댕글링본드(DB)와 결합하어 댕글링본드의 수를 감소시킨다.
다시 말하면, 실리콘층과 실리콘질화막 경계면에서 발생된 (-Si-O)나 (-Si-)와 같은 댕글링본드에 수소이온(H+)을 결합시켜 po-확산층(57)과 실리콘질화막(59a)의 경계지역의 댕글링본드를 감소시켜 플로팅센싱노드(58)로 전달되는 암전류를 최대한 억제시킨다.
제1실시예의 실리콘옥시나이트라이드와 달리 제2실시예의 실리콘질화막은 실리콘옥시나이트라이드에 비해 굴절율 및 광흡수율이 높기 때문에 그 두께 및 굴절율값의 적절한 조절이 요구된다.
한편, 제1실시예 및 제2실시예에 적용된 수소이온이 다량 함유된 실리콘옥시나이트라이드이나 실리콘질화막은 그 굴절율(RI)이 각각 1.66, 2.1 정도로 광투과도 저하가 작은 물질들로서, 수소이온이 함유된 막으로 굴절율이 큰 물질을 적용하는 경우에는 광흡수율이 커 소자의 정상 동작시 광감도가 저하되는 문제점이 있기 때문에 그 적용이 제한된다.
따라서, 본 발명은 광투과도 저하가 낮으며 증착시 수소이온이 다량 함유될 수 있는 막을 층간절연막(PMD) 또는 금속간절연막(IMD)으로 적용할 수 있을 것이며, CCD(Charge Coupled Device), APS(Active Pixel Sensor)를 탑재한 모든 이미지센서의 암전류 제거 방법에 적용 가능하다.
예컨대, 제1실시예 및 제2실시예의 실리콘옥시나이트라이드 및 실리콘질화막은 제1금속배선 형성전 층간절연막에 적용되었으나, 보호막 형성전에 이루어지는 어느 하나의 층간절연막 및 금속간절연막 공정에 전술한 제1 및 제2실시예를 적용하여도 댕글링 본드 제거 및 평탄화 효과를 얻을 수 있다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상술한 바와 같은 본 발명은 암전류를 최대한 억제시키므로써 이미지센서의 화질을 향상시킬 수 있으며, 암전류 발생에 의한 수율 저하를 방지하여 수율향상을 구현할 수 있는 효과가 있다.
그리고, 암전류 발생과 트레이드오프(trade-off) 관계에 있는 데드존(deadzone) 특성 향상을 위한 실험에 보다 넓은 윈도우(window)를 제공할 수 있는 효과가 있다. 이로써, 이미지센서의 저조도에서의 광특성을 향상시킬 수 있다.

Claims (16)

  1. 반도체기판내에 매립형 포토다이오드를 형성하는 단계;
    상기 반도체기판상에 트랜스퍼게이트, 리셋게이트, 드라이브게이트 및 셀렉트게이트를 형성하는 단계; 및
    상기 게이트들을 포함한 상기 반도체기판상에 다량의 수소이온이 함유된 제1층간절연막을 형성하는 단계; 및
    상기 제1층간절연막상에 제2층간절연막을 형성하는 단계;
    상기 제2층간절연막을 리플로우시켜 평탄화하는 동시에 상기 제1층간절연막내 수소이온을 상기 포토다이오드 표면으로 확산시키는 단계
    를 포함하여 이루어짐을 특징으로 하는 이미지센서의 제조 방법.
  2. 제1항에 있어서,
    제2층간절연막의 리플로우는, H2N2분위기와 700℃∼900℃ 온도의 열처리를 통해 이루어짐을 특징으로 하는 이미지센서의 제조 방법.
  3. 제1항에 있어서,
    상기 제1층간절연막을 형성하는 단계는,
    SiH4를 포함하는 소스가스를 이용함을 특징으로 하는 이미지센서의 제조 방법.
  4. 제3항에 있어서,
    상기 소스가스에 N2O, N2, NH3를 더 첨가하는 것을 특징으로 하는 이미지센서의 제조 방법.
  5. 제1항에 있어서,
    상기 제1층간절연막은 300Å∼2000Å의 두께로 형성되는 것을 특징으로 하는 이미지센서의 제조 방법.
  6. 제1항에 있어서,
    상기 제1층간절연막은 실리콘옥시나이트라이드 및 실리콘질화막중에서 선택되는 하나인 것을 특징으로 하는 이미지센서의 제조 방법.
  7. 반도체기판내에 매립형 포토다이오드를 형성하는 단계;
    상기 반도체기판상에 트랜스퍼게이트, 리셋게이트, 드라이브게이트 및 셀렉트게이트를 형성하는 단계; 및
    상기 게이트들을 포함한 상기 반도체기판상에 다량의 수소이온이 함유된 실리콘옥시나이트라이드를 형성하는 단계; 및
    상기 실리콘옥시나이트라이드상에 BPSG막을 형성하는 단계;
    상기 BPSG막을 리플로우시켜 평탄화하는 동시에 상기 실리콘옥시나이트라이드내 수소이온을 상기 포토다이오드 표면으로 확산시키는 단계
    를 포함하여 이루어짐을 특징으로 하는 이미지센서의 제조 방법.
  8. 제7항에 있어서,
    상기 BPSG막의 리플로우는, H2N2분위기와 700℃∼900℃의 온도에서 진행되는 열처리를 통해 이루어짐을 특징으로 하는 이미지센서의 제조 방법.
  9. 제7항에 있어서,
    상기 실리콘옥시나이트라이드는, SiH4가스를 소스가스로 하고, N2O 및 NH3가스를 반응가스로 하여 형성되는 것을 특징으로 하는 이미지센서의 제조 방법.
  10. 제7항에 있어서,
    상기 실리콘옥시나이트라이드는 300Å∼2000Å의 두께로 형성되는 것을 특징으로 하는 이미지센서의 제조 방법.
  11. 반도체기판내에 매립형 포토다이오드를 형성하는 단계;
    상기 반도체기판상에 트랜스퍼게이트, 리셋게이트, 드라이브게이트 및 셀렉트게이트를 형성하는 단계; 및
    상기 게이트들을 포함한 상기 반도체기판상에 다량의 수소이온이 함유된 실리콘질화막을 형성하는 단계; 및
    상기 실리콘질화막상에 BPSG막을 형성하는 단계;
    상기 BPSG막을 리플로우시켜 평탄화하는 동시에 상기 실리콘질화막내 수소이온을 상기 포토다이오드 표면으로 확산시키는 단계
    를 포함하여 이루어짐을 특징으로 하는 이미지센서의 제조 방법.
  12. 제11항에 있어서,
    상기 BPSG막의 리플로우는, H2N2분위기와 700℃∼900℃의 온도에서 진행되는 열처리를 통해 이루어짐을 특징으로 하는 이미지센서의 제조 방법.
  13. 제11항에 있어서,
    상기 실리콘질화막은, SiH4를 소스가스로 하고 NH3를 반응가스로 하여 형성되는 것을 특징으로 하는 이미지센서의 제조 방법.
  14. 포토다이오드, 게이트, 다층 금속배선 및 보호막의 순서로 이루어지는 이미지센서의 제조 방법에 있어서,
    상기 다층 금속배선간 층간절연막을 형성하는 단계 중 어느 하나는,
    다량의 수소이온이 함유된 제1절연막을 형성하는 단계;
    상기 제1절연막상에 제2절연막을 형성하는 단계; 및
    한 번의 열처리를 통해 상기 제2절연막을 평탄화하는 동시에 상기 제1절연막내 수소이온을 상기 포토다이오드 표면으로 확산시키는 단계
    를 포함하여 이루어짐을 특징으로 하는 이미지센서의 제조 방법.
  15. 제14항에 있어서,
    상기 한 번의 열처리는 H2N2분위기와 700℃∼900℃ 온도에서 이루어짐을 특징으로 하는 이미지센서의 제조 방법.
  16. 제14항에 있어서,
    상기 제1절연막은 실리콘옥시나이트라이드 및 실리콘질화막중에서 선택된 하나인 것을 특징으로 하는 이미지센서의 제조 방법.
KR10-2001-0071447A 2001-11-16 2001-11-16 암전류를 감소시키기 위한 이미지센서의 제조 방법 KR100399952B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0071447A KR100399952B1 (ko) 2001-11-16 2001-11-16 암전류를 감소시키기 위한 이미지센서의 제조 방법
US10/218,931 US6835590B2 (en) 2001-11-16 2002-08-14 Method of manufacturing image sensor for reducing dark current
JP2002326864A JP4006320B2 (ja) 2001-11-16 2002-11-11 暗電流を減少させたイメージセンサの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0071447A KR100399952B1 (ko) 2001-11-16 2001-11-16 암전류를 감소시키기 위한 이미지센서의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030040860A KR20030040860A (ko) 2003-05-23
KR100399952B1 true KR100399952B1 (ko) 2003-09-29

Family

ID=19716042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0071447A KR100399952B1 (ko) 2001-11-16 2001-11-16 암전류를 감소시키기 위한 이미지센서의 제조 방법

Country Status (3)

Country Link
US (1) US6835590B2 (ko)
JP (1) JP4006320B2 (ko)
KR (1) KR100399952B1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508086B1 (ko) * 2002-09-11 2005-08-17 삼성전자주식회사 씨모스 이미지 센서 및 그 제조방법
US7253392B2 (en) 2003-09-08 2007-08-07 Micron Technology, Inc. Image sensor with photo diode gate
JP2006040986A (ja) * 2004-07-23 2006-02-09 Sony Corp 固体撮像装置及びその製造方法
US7253020B2 (en) * 2005-01-04 2007-08-07 Omnivision Technologies, Inc Deuterium alloy process for image sensors
JP4933763B2 (ja) * 2005-02-18 2012-05-16 東京エレクトロン株式会社 固体撮像素子の製造方法、薄膜デバイスの製造方法及びプログラム
KR100718781B1 (ko) * 2005-06-15 2007-05-16 매그나칩 반도체 유한회사 콤팩트 픽셀 레이아웃을 갖는 ｃｍｏｓ 이미지 센서
KR100720474B1 (ko) * 2005-06-17 2007-05-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
CN100395883C (zh) * 2005-06-28 2008-06-18 中芯国际集成电路制造(上海)有限公司 利用独立的源极形成的cmos图像传感器件和方法
KR100625945B1 (ko) * 2005-06-30 2006-09-18 매그나칩 반도체 유한회사 씨모스 이미지 센서의 포토다이오드 제조 방법
KR100790228B1 (ko) * 2005-12-26 2008-01-02 매그나칩 반도체 유한회사 시모스 이미지 센서
KR100731064B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100724573B1 (ko) * 2006-01-06 2007-06-04 삼성전자주식회사 수소원 막을 갖는 반도체소자의 제조방법
US7547573B2 (en) * 2006-08-01 2009-06-16 United Microelectronics Corp. Image sensor and method of manufacturing the same
KR100781544B1 (ko) * 2006-08-08 2007-12-03 삼성전자주식회사 이미지 센서의 제조 방법
JP5023768B2 (ja) * 2007-03-30 2012-09-12 ソニー株式会社 固体撮像素子及びその製造方法
KR100872981B1 (ko) * 2007-07-19 2008-12-08 주식회사 동부하이텍 반도체 소자의 제조방법
KR101476367B1 (ko) * 2008-01-29 2014-12-26 삼성전자주식회사 이미지 센서의 제조 방법
JP2009295799A (ja) * 2008-06-05 2009-12-17 Sharp Corp 固体撮像装置の製造方法
KR20100060652A (ko) * 2008-11-28 2010-06-07 주식회사 동부하이텍 반도체 소자의 제조 방법
US8878264B2 (en) * 2011-04-26 2014-11-04 Aptina Imaging Corporation Global shutter pixel with improved efficiency
US8760543B2 (en) 2011-09-26 2014-06-24 Truesense Imaging, Inc. Dark reference in CCD image sensors
JP6086360B2 (ja) * 2012-04-27 2017-03-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
TWI595637B (zh) * 2012-09-28 2017-08-11 Sony Corp 半導體裝置及電子機器
JP6282109B2 (ja) 2013-12-26 2018-02-21 キヤノン株式会社 撮像装置の製造方法および撮像装置
CN104078478B (zh) * 2014-07-04 2017-10-27 豪威科技(上海)有限公司 背照式cmos影像传感器及其制造方法
US9923003B2 (en) * 2015-06-30 2018-03-20 Microsoft Technology Licensing, Llc CMOS image sensor with a reduced likelihood of an induced electric field in the epitaxial layer
JP6659488B2 (ja) * 2016-07-22 2020-03-04 株式会社東芝 半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法
JP7013425B2 (ja) * 2019-10-02 2022-01-31 キヤノン株式会社 光電変換装置、及び撮像システム
US11700464B2 (en) * 2020-01-09 2023-07-11 Omnivision Technologies, Inc. Selective nitrided gate-oxide for RTS noise and white-pixel reduction

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01152761A (ja) * 1987-12-10 1989-06-15 Nec Corp 固体撮像装置の製造方法
JPH10233497A (ja) * 1997-07-22 1998-09-02 Texas Instr Japan Ltd 電荷結合型半導体装置及びその製造方法
KR19980072450A (ko) * 1997-03-05 1998-11-05 김광호 전하결합소자(ccd)의 디펙트 제거방법
KR20000006427A (ko) * 1998-06-24 2000-01-25 가네꼬 히사시 고체촬상장치및그의제조방법
US6271054B1 (en) * 2000-06-02 2001-08-07 International Business Machines Corporation Method for reducing dark current effects in a charge couple device
JP2001267547A (ja) * 1999-12-28 2001-09-28 Hynix Semiconductor Inc Ｃｍｏｓイメージセンサの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5282899A (en) * 1992-06-10 1994-02-01 Ruxam, Inc. Apparatus for the production of a dissociated atomic particle flow
US5462898A (en) * 1994-05-25 1995-10-31 Georgia Tech Research Corporation Methods for passivating silicon devices at low temperature to achieve low interface state density and low recombination velocity while preserving carrier lifetime
JP2914282B2 (ja) * 1996-03-25 1999-06-28 日本電気株式会社 半導体装置の製造方法
TW457555B (en) * 1998-03-09 2001-10-01 Siemens Ag Surface passivation using silicon oxynitride
US6140157A (en) * 1998-08-05 2000-10-31 Sandia Corporation Memory device using movement of protons
US6559007B1 (en) * 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
KR20030040865A (ko) * 2001-11-16 2003-05-23 주식회사 하이닉스반도체 암전류를 감소시키기 위한 이미지센서의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01152761A (ja) * 1987-12-10 1989-06-15 Nec Corp 固体撮像装置の製造方法
KR19980072450A (ko) * 1997-03-05 1998-11-05 김광호 전하결합소자(ccd)의 디펙트 제거방법
JPH10233497A (ja) * 1997-07-22 1998-09-02 Texas Instr Japan Ltd 電荷結合型半導体装置及びその製造方法
KR20000006427A (ko) * 1998-06-24 2000-01-25 가네꼬 히사시 고체촬상장치및그의제조방법
JP2001267547A (ja) * 1999-12-28 2001-09-28 Hynix Semiconductor Inc Ｃｍｏｓイメージセンサの製造方法
US6271054B1 (en) * 2000-06-02 2001-08-07 International Business Machines Corporation Method for reducing dark current effects in a charge couple device

Also Published As

Publication number Publication date
US20030096442A1 (en) 2003-05-22
US6835590B2 (en) 2004-12-28
KR20030040860A (ko) 2003-05-23
JP2003282855A (ja) 2003-10-03
JP4006320B2 (ja) 2007-11-14

Similar Documents

Publication Publication Date Title
KR100399952B1 (ko) 암전류를 감소시키기 위한 이미지센서의 제조 방법
JP4083542B2 (ja) 暗電流を減少させたイメージセンサの製造方法
US6794215B2 (en) Method for reducing dark current in image sensor
KR100801053B1 (ko) 소자 분리 방법 및 이를 이용한 이미지 소자의 형성 방법
KR100761829B1 (ko) 반도체 소자, 시모스 이미지 센서, 반도체 소자의 제조방법및 시모스 이미지 센서의 제조방법
US7994554B2 (en) CMOS image sensor and manufacturing method thereof
JP7418383B2 (ja) 撮像装置およびカメラ
US10777596B2 (en) Imaging apparatus, method of manufacturing the same, and device
KR100674986B1 (ko) 이미지센서 및 그 제조방법
EP0557098A1 (en) Solid-State Image Pick-up Device and Method of manufacturing the same
JP2009295799A (ja) 固体撮像装置の製造方法
US7772625B2 (en) Image sensor having an RPO layer containing nitrogen
KR20070059234A (ko) 암전류를 감소시키기 위한 이미지 센서의 제조 방법
JP2007141938A (ja) 固体撮像素子及びその製造方法
JP2006114657A (ja) 固体撮像装置およびその製造方法
KR100600957B1 (ko) 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법
KR100399955B1 (ko) 암전류를 감소시키기 위한 이미지센서의 제조 방법
KR20070036532A (ko) 시모스 이미지센서 제조 방법
US7829367B2 (en) Image sensor and method for manufacturing the same
KR100670537B1 (ko) 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법
KR20060077093A (ko) 광 특성을 향상시킬 수 있는 이미지센서 제조 방법
KR20080011550A (ko) 이미지 센서의 제조 방법
KR20070064853A (ko) 이미지 센서 및 그 제조방법
JP2003229558A (ja) 固体撮像素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee