CN100395883C - 利用独立的源极形成的cmos图像传感器件和方法 - Google Patents

利用独立的源极形成的cmos图像传感器件和方法 Download PDF

Info

Publication number
CN100395883C
CN100395883C CNB2005100275113A CN200510027511A CN100395883C CN 100395883 C CN100395883 C CN 100395883C CN B2005100275113 A CNB2005100275113 A CN B2005100275113A CN 200510027511 A CN200510027511 A CN 200510027511A CN 100395883 C CN100395883 C CN 100395883C
Authority
CN
China
Prior art keywords
trap
partition
region
ion
grid region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100275113A
Other languages
English (en)
Other versions
CN1889250A (zh
Inventor
杨建平
辛春艳
霍介光
王延勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2005100275113A priority Critical patent/CN100395883C/zh
Priority to US11/185,444 priority patent/US7335546B2/en
Publication of CN1889250A publication Critical patent/CN1889250A/zh
Priority to US11/959,350 priority patent/US7582522B2/en
Application granted granted Critical
Publication of CN100395883C publication Critical patent/CN100395883C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种用于制造图像传感器的方法。该方法包括：在衬底中形成第一阱和第二阱；在所述衬底上形成栅极氧化物层；以及在所述栅极氧化物层上沉积第一栅区和第二栅区。所述第一栅区与所述第一阱相关联，所述第二栅区与所述第二阱相关联。此外，该方法包括在所述衬底中形成第三阱；注入第一多个离子，以在所述第一阱中形成第一轻掺杂源区和第一轻掺杂漏区；注入第二多个离子，以在所述第二阱中至少形成第二轻掺杂漏区；以及注入第三多个离子，以在所述第二阱中形成源极。

Description

利用独立的源极形成的CMOS图像传感器件和方法
技术领域
本发明涉及集成电路及其用于制造半导体器件的处理。更具体地，本发明涉及利用独立的源极形成的器件和方法。本发明已经被应用于CMOS图像传感，而这仅仅是示例性的。但是，应认识到本发明具有更宽的应用范围。
背景技术
集成电路或“IC”已经从制造在单个硅芯片上的少数互连器件发展到数百万的器件。现在的IC所提供的性能和复杂度远远超出了最初的想象。一种这样的IC是CMOS成像系统。CMOS成像系统可以在标准的硅生产线上制造，因此其制造不是很昂贵。此外，CMOS图像传感器的功耗低，特别适于便携式应用。
具体他，CMOS图像传感器将光信号转换成电信号，所述电信号的强度与光强度有关。图1是传统的CMOS图像传感器的简化图。CMOS图像传感器100对应于一个像素，并且包括复位晶体管110、光电二极管120、源极跟随器130、选择晶体管140和偏压电阻器150。光电二极管120接收光信号，并且产生从节点160到节点162的光电流。此外，漏电流也以同一方向流过光电二极管120。漏电流的一个来源是连接到光电二极管120的复位晶体管110的源区。
图2是复位晶体管110和光电二极管120的传统简化图。光电二极管120包括活性区210，而复位晶体管110包括源区220、漏区230和栅区240。源区220与衬底形成一个结或者与衬底中的阱形成一个结，而该结通常发生某种漏电流。漏电流常常穿过活性区210，并且对光电二极管120的漏电流作出贡献。大的漏电流对CMOS图像传感器的性能有不利的影响。
图3是复位晶体管110和光电二极管120的另一个传统简化图。光电二极管120包括形成在场氧化物区320下方的二极管扩散区310。复位晶体管110包括源区330、漏区340和栅区350。源区330被连接到二极管扩散区310并且由透过栅区350的深源极注入形成。栅区350没有与源区对齐，因此CMOS图像传感器的可靠性通常发生劣化。
从上面可以看出，对于CMOS图像传感器的改进技术是人们所期望的。
发明内容
本发明涉及集成电路及其用于制造半导体器件的处理。更具体地，本发明提供了利用独立的源极形成的器件和方法。本发明已经被应用于CMOS图像传感，而这仅仅是示例性的。但是，应认识到本发明具有更宽的应用范围。
在一个具体的实施例中，本发明提供了一种用于制造图像传感器的方法。所述方法包括：在衬底中形成一个第一阱和一个第二阱；在所述衬底上形成一个栅极氧化物层；以及在所述栅极氧化物层上沉积一个第一栅区和一个第二栅区。所述第一栅区配置用于所述第一阱，所述第二栅区配置用于所述第二阱。此外，该方法包括：在所述衬底中形成一个第三阱；注入第一多个离子，以在所述第一阱中形成一个第一轻掺杂源区和一个第一轻掺杂漏区；注入第二多个离子，以在所述第二阱中至少形成一个第二轻掺杂漏区；以及注入第三多个离子，以形成从所述第二阱延伸到所述第三阱的一个源区。所述第一阱和所述第二阱配置用于CMOS，所述第三阱配置用于光电二极管。所述注入第二多个离子的步骤和所述注入第三多个离子的步骤是两个独立的步骤。所述注入第三多个离子的步骤采用从40keV到80KeV的第一注入能量和从103cm-2到105cm-2的第一注入剂量。
根据本发明的另一个实施例，一种用于制造图像传感器的方法包括：在衬底中形成一个第一阱和一个第二阱；在所述衬底上形成一个栅极氧化物层；以及在所述栅极氧化物层上沉积一个第一栅区和一个第二栅区。所述第一栅区配置用于所述第一阱，所述第二栅区配置用于所述第二阱。此外，该方法包括：在所述衬底中形成一个第三阱；注入第一多个离子，以在所述第一阱中形成一个第一轻掺杂源区和一个第一轻掺杂漏区；注入第二多个离子，以在所述第二阱中形成一个第二轻掺杂漏区和一个从所述第二阱延伸到所述第三阱的第二轻掺杂源区；形成紧邻所述第二栅区的一个第一隔片和一个第二隔片；以及注入第三多个离子，以形成从所述第二阱延伸到所述第三阱的一个第二源区。所述第一阱和所述第二阱配置用于CMOS，所述第三阱配置用于光电二极管。在所述注入第二多个离子的步骤之后进行所述形成第一隔片和第二隔片的步骤。在所述注入第三多个离子的步骤之前进行所述形成第一隔片和第二隔片的步骤。
根据本发明的另一个实施例，一种用于图像传感的器件包括半导体衬底。此外，所述器件包括位于所述半导体衬底中的第一第一阱、一个第二阱和一个第三阱。所述第一阱和所述第二阱配置用于CMOS，所述第三阱配置用于光电二极管。此外，所述器件包括位于包含所述第三阱的所述半导体衬底上的一个栅极氧化物层。此外，所述器件包括位于所述栅极氧化物上的第一第一栅区和一个第二栅区。所述第一栅区和所述第二栅区分别配置用于所述第一阱和所述第二阱。此外，所述器件包括紧邻所述第二栅区的一个第一隔片和一个第二隔片；所述第二阱中的并位于所述第二栅区的一侧的一个第一轻掺杂漏区；所述第二阱中的并位于所述第二栅区的与所述第一轻掺杂漏区相相同的一侧的一个第一重掺杂漏区；以及从所述第二阱延伸到所述第三阱并位于所述所述第二栅区的与所述第一第一轻掺杂漏区相反的一个第一源区。所述第一轻掺杂漏区利用所述第二栅区被自对准。所述第一重掺杂漏区具有第一深度，所述源极具有第二深度，所述第二深度为从2000埃到3500埃的范围。所述第二深度与所述第一深度不相同。
较传统技术，通过本发明获得了的很多优点。例如，本技术提供一种使用依赖于传统技术的工艺的简单方法。本发明的一些实施例提供了用于形成连接到光电二极管的源极的独立的离子注入工艺。独立的离子注入工艺具有可调节的注入能量、注入剂量和退火条件。通过提供用于形成源极的独立的离子注入工艺并利用低于用于形成重掺杂源区的注入剂量的注入剂量，本发明的某些实施例改善了信源比(signal-to-source)并减小了源极结漏电流。本发明的一些实施例提供了利用隔片被基本自对准的并连接到光电二极管的源极。本发明的某些实施例改善了CMOS的栅极-源极电容的均一性，并减小了栅极-源极电容和源极薄膜电阻。此外，本方法提供了与传统工艺技术兼容而不用对传统设备和工艺进行实质修改的工艺。依据应用，可以获得这些优点中的一个或多个。这些优点或其他优点将在本说明书全文中并且更具体地在下文中，进行更多的描述。
参考后面的详细描述和附图，可以更加全面地理解本发明的各种附加的目的、特征和优点。
附图说明
图1是传统CMOS图像传感器的简化图；
图2是复位晶体管和光电二极管的传统的简化图；
图3是复位晶体管和光电二极管的另一个传统的简化图；
图4是根据本发明的一个实施例用于形成图像传感器的简化方法；
图5示出了根据本发明的一个实施例用于形成阱和氧化物的步骤；
图6示出了根据本发明的一个实施例用于形成多晶硅的沉积的步骤；
图7示出了根据本发明的一个实施例用于多晶硅的刻蚀的步骤；
图8示出了根据本发明的一个实施例用于光电二极管的阱的形成的步骤；
图9示出了根据本发明的一个实施例用于形成轻掺杂区和隔片的步骤；
图9(a)示出了根据本发明的另一个实施例用于形成轻掺杂区的步骤；
图10示出了根据本发明的一个实施例用于形成源区的步骤；
图10(a)示出了根据本发明的另一个实施例用于形成源区和隔片的步骤；
图11示出了根据本发明的一个实施例用于形成重掺杂区的步骤；
图11(a)示出了根据本发明的另一个实施例用于形成重掺杂区的步骤；
图12是根据本发明的一个实施例用于图像传感的简化的器件；
图12(a)是根据本发明的另一个实施例用于图像传感的简化的器件。
具体实施方式
本发明涉及集成电路及其用于半导体器件制造的处理。更具体地，本发明提供了利用独立的源极形成的方法和器件。本发明已经应用于CMOS图像传感，而这仅仅是示例性的。但是，应认识到本发明具有更宽的应用范围。
图4是根据本发明的一个实施例用于形成图像传感器的简化方法。方法400包括下面的步骤：
1.步骤410，用于形成晶体管阱和栅极氧化物；
2.步骤420，用于沉积多晶硅；
3.步骤430，用于刻蚀多晶硅；
4.步骤440，用于形成光电二极管阱；
5.步骤450，用于形成轻掺杂区和隔片；
6.步骤460，用于形成晶体管源区；
7.步骤470，用于形成重掺杂区。
上述次序的步骤提供了根据本发明的一个实施例的方法。在不偏离本申请的权利要求的范围的情况下，还可以提供其他可选的方法，其中加入了某些步骤、去掉了一个或多个步骤、或者以不同的次序提供一个或多个步骤。例如，可以提供附加的步骤，以形成源极跟随器、选择晶体管和偏压电阻器。此外，本发明的进一步的细节可以在本说明书全文并且更具体地在下文中找到。
在步骤410，形成晶体管阱和栅极氧化物层。图5示出了根据本发明的一个实施例用于形成阱和氧化物的步骤410。此图仅仅是示例，不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。
如图5所示，n型阱510和p型阱520被形成在半导体衬底530中。在一个实施例中，阱510和520至少部分地被浅沟槽隔离540限制。在另一个实施例中，以离子注入工艺和/或扩散工艺形成n型阱510和p型阱520。n型掺杂剂可以是砷和/或磷，而p型掺杂剂可以是硼。在另一个实施例中，n型阱510的深度为从0.5μm到1.0μm的范围，并且n型阱510的掺杂浓度为从5×1016cm-3到3×1017cm-3的范围。p型阱520的深度为从0.5μm到1.0μm的范围，且p型阱510的掺杂浓度为从5×1016cm-3到3×1017cm-3的范围。在另一个实施例中，半导体衬底530是硅衬底。
在图5中还示出，栅极氧化物层550被形成在半导体衬底530上。在一个实施例中，栅极氧化物层550包括氧化硅。栅极氧化物层550是生长或者沉积的。在另一个实施例中，氧化物层550厚度为从150埃到400埃的范围。
在步骤420，沉积多晶硅层。图6示出了根据本发明的一个实施例用于多晶硅的沉积的步骤420。此图仅仅是示例，不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图6所示，多晶硅层610被沉积在栅极氧化物层550上。在一个实施例中，所述沉积包括化学气相沉积、低压化学气相沉积、等离子增强化学气相沉积和/或溅射沉积。在另一个实施例中，多晶硅层610的厚度为从1800埃到2200埃的范围。在另一个实施例中，多晶硅层610或者是n型掺杂的或者是p型掺杂的。掺杂剂的浓度可以为1×1018cm-3到4×1019cm-3的范围。
在步骤430，刻蚀多晶硅层610。图7示出了根据本发明的一个实施例用于多晶硅刻蚀的步骤430。此图仅仅是示例，不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图7所示，多晶硅层610被选择性刻蚀，以形成多晶硅栅极710和720。该刻蚀工艺可以包括干法刻蚀和/或湿法刻蚀。在一个实施例中，多晶硅栅极710位于n型阱510上，而多晶硅栅极720位于p型阱520上。
在步骤440，形成光电二极管阱。图8示出了根据本发明的一个实施例用于光电二极管阱的形成的步骤440。此图仅仅是示例，不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图8所示，光电二极管阱810被形成在半导体衬底530中。在一个实施例中，光电二极管阱810具有p型导电性。在另一个实施例中，由穿过栅极氧化物层550的离子注入工艺形成光电二极管阱810。例如，注入能量为从100KeV到250KeV的范围，并且剂量为从1012到1014cm-2的范围。作为另一个示例，在有阻挡层的情况下进行离子注入工艺。可以利用光掩模820，通过光刻工艺图案化阻挡层。如图8所示，阻挡层可以基本阻挡任何注入离子进入n型阱510和p型阱520。例如，阻挡层包括光刻胶。
在步骤450，形成轻掺杂区和隔片。图9示出了根据本发明的一个实施例用于形成轻掺杂区和隔片的步骤450。此图仅仅是示例，不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图9所示，在栅区710的两侧形成轻掺杂区910和912，并且在栅区720的两侧形成轻掺杂区920和922。在一个实施例中，区910和912是p型的，而区920和922是n型的。区920通过浅沟槽隔离540与区912分隔。在另一个实施例中，轻掺杂区910或者912的深度为500埃到1500埃的范围，并且掺杂剂浓度为从1×1017cm-3到3×1018cm-3的范围。轻掺杂区920或者922的深度为500埃到1500埃的范围，并且掺杂剂浓度为从1×1017cm-3到3×1018cm-3的范围。在另一个实施例中，轻掺杂区910和912分别被用作轻掺杂的源区或者漏区。轻掺杂区920和922分别用作轻掺杂的漏区和轻掺杂的源区。在另一个实施例中，轻掺杂区910、912、920和922分别通过离子注入和/或扩散形成。还是如图9所示的，为栅区710形成隔片930和932，为栅区720形成隔片940和942。在一个实施例中，隔片930和932分别处在轻掺杂区910和912的至少一部分上。隔片940和942分别处在轻掺杂区920和922的至少一部分上。
在步骤460，形成源区。图10示出了根据本发明的一个实施例用于源区的形成的步骤460。此图仅仅是示例，不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图10所示，源区1010被形成在半导体衬底530中。在一个实施例中，利用穿过栅极氧化物层550的离子注入工艺形成源区1010。例如，注入能量为从40KeV到80KeV的范围，并且剂量为从103到105cm-2的范围。作为另一个示例，在有阻挡层的情况下进行离子注入工艺。可以利用光掩模1020，通过光刻工艺图案化阻挡层。如图10所示，阻挡层、栅区720和隔片942可以基本阻挡任何注入离子进入轻掺杂区910、912和920以及轻掺杂区922的一部分中。例如，阻挡层包括光刻胶。
在步骤470，形成重掺杂区。图11示出了根据本发明的一个实施例用于形成重掺杂区的步骤470。此图仅仅是示例，不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图11所示，重掺杂区1110和1112被形成在栅区710的两侧，而重掺杂区1120被形成在栅区720的仅仅一侧。在一个实施例中，区1110和1112是p型的，区1120是n型的。区1120与区1112通过浅沟槽隔离540分隔。在另一个实施例中，重掺杂区1110或者1112的深度为500埃到2000埃的范围，并且掺杂剂浓度为从1×1018cm-3到2×1019cm-3的范围。重掺杂区1120的深度为500埃到2000埃的范围，并且掺杂剂浓度为从1×1018cm-3到2×1019cm-3的范围。在另一个实施例中，重掺杂区1110和1112分别被用作重掺杂的源区或者漏区。重掺杂区1120用作重掺杂的漏区。在另一个实施例中，重掺杂区1110、1112和1120分别通过离子注入和/或扩散形成。
如上所述并在此进一步强调的，图4仅仅是示例，不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。在另一个实施例中，方法400包括如下步骤：
1.步骤410，用于形成晶体管阱和栅极氧化物；
2.步骤420，用于沉积多晶硅；
3.步骤430，用于刻蚀多晶硅；
4.步骤440，用于形成光电二极管阱；
5.步骤455，用于形成轻掺杂区；
6.步骤465，用于形成晶体管源区和隔片；
7.步骤475，用于形成重掺杂区。
在步骤455，形成轻掺杂区。图9(a)示出了根据本发明的另一个实施例用于形成轻掺杂区的步骤455。此图仅仅是示例，不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图9(a)所示，在栅区710的两侧形成轻掺杂区910和912，并且在栅区720的仅仅一侧形成轻掺杂区920。在一个实施例中，区910和912是p型的，而区920是n型的。区920通过浅沟槽隔离540与区912分隔。在另一个实施例中，轻掺杂区910或者912的深度为500埃到1500埃的范围，并且掺杂剂浓度为从1×1017cm-3到3×1018cm-3的范围。轻掺杂区920的深度为500埃到1500埃的范围，并且掺杂剂浓度为从1×1017cm-3到3×1018cm-3的范围。在另一个实施例中，轻掺杂区910和912分别被用作轻掺杂的源区或者漏区。轻掺杂区920用作轻掺杂的漏区。在另一个实施例中，轻掺杂区910、912和920分别通过离子注入和/或扩散形成。
在步骤465，形成源区和隔片。图10(a)示出了根据本发明的一个实施例用于源区和隔片的形成的步骤465。此图仅仅是示例，不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图10(a)所示，源区1015被形成在半导体衬底530中。在一个实施例中，利用穿过栅极氧化物层550的离子注入工艺形成源区1015。例如，注入能量为从40KeV到80KeV的范围，并且剂量为从103到105cm-2的范围。作为另一个示例，在有阻挡层的情况下进行离子注入工艺。可以利用光掩模1020，通过光刻工艺图案化阻挡层。如图10(a)所示，阻挡层和栅区720可以基本阻挡任何注入离子进入轻掺杂区910、912和920中。例如，阻挡层包括光刻胶。在形成源区1015之后，为栅区710形成隔片930和932，为栅区720形成隔片940和942。在一个实施例中，隔片930和932分别处在轻掺杂区910和912的至少一部分上。隔片940和942分别处在轻掺杂区920的至少一部分上和源区1015上。
在步骤475，形成重掺杂区。图11(a)示出了根据本发明的另一个实施例用于形成重掺杂区的步骤475。此图仅仅是示例，不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图11(a)所示，重掺杂区1110和1112被形成在栅区710的两侧，而重掺杂区1120被形成在栅区720的仅仅一侧。在一个实施例中，区1110和1112是p型的，区1120是n型的。区1120与区1112通过浅沟槽隔离540分隔。在另一个实施例中，重掺杂区1110或者1112的深度为500埃到2000埃的范围，并且掺杂剂浓度为从1×1018cm-3到2×1019cm-3的范围。重掺杂区1120的深度为500埃到2000埃的范围，并且掺杂剂浓度为从1×1018cm-3到2×1019cm-3的范围。在另一个实施例中，重掺杂区1110和1112分别被用作重掺杂的源区或者漏区。重掺杂区1120用作重掺杂的漏区。在另一个实施例中，重掺杂区1110、1112和1120分别通过离子注入和/或扩散形成。
图12是根据本发明的一个实施例的用于图像传感的简化器件。器件1200包括如下部件：
1.衬底1210；
2.晶体管阱1220和1222；
3.重掺杂区1230、1232和1234；
4.轻掺杂区1236、1237、1238和1239；
5.源区1240；
6.浅沟槽隔离1254；
7.栅极氧化物层1260；
8.栅区1270和1272；
9.隔片1280、1282、1284和1286；
10.光电二极管阱1290。
上述的一组部件提供了根据本发明的一个实施例的器件。在不偏离本申请的权利要求的范围的情况下，还可以提供其他可选的实施例，其中加入了某些部件、去掉了一个或多个部件、或者以不同的布置提供一个或多个部件。例如，还可以给器件1200提供源跟随器、选择晶体管和偏压电阻器。作为另一个实施例，根据至少包括制造工艺450、460和470的方法400制造器件1200。此外，本发明的进一步的细节可以在本说明书全文并且更具体地在下文中找到。
在一个实施例中，衬底1210是半导体衬底，例如硅衬底。晶体管阱1220和1222分别是n型和p型的。例如，n型阱1220的深度为从0.5μm到1.0μm的范围，并且n型阱1220的掺杂浓度为从5×1016cm-3到3×1017cm-3的范围。p型阱1222的深度为从0.5μm到1.0μm的范围，且p型阱1222的掺杂浓度为从5×1016cm-3到3×1017cm-3的范围。
重掺杂区1230和1232被形成在栅区1270的两侧，并且分别利用隔片1280和1282基本自对准。重掺杂区1234被形成在栅区1272的仅仅一侧，并且利用隔片1284基本自对准。在一个实施例中，区1230和1232是p型的，区1234是n型的。区1232与区1234通过浅沟槽隔离1254分隔。在另一个实施例中，重掺杂区1230或者1232的深度为500埃到2000埃的范围，并且掺杂剂浓度为从1×1018cm-3到2×1019cm-3的范围。重掺杂区1234的深度为500埃到2000埃的范围，并且掺杂剂浓度为从1×1018cm-3到2×1019cm-3的范围。
轻掺杂区1236和1238位于栅区1270的两侧，并且利用栅区1270基本自对准。轻掺杂区1239和1237位于栅区1272的两侧，并且利用栅区1272基本自对准。在一个实施例中，区1236和1238是p型的，而区1239和1237是n型的。区1238通过浅沟槽隔离1254与区1239分隔。在另一个实施例中，轻掺杂区1236或者1238的深度为500埃到1500埃的范围，并且掺杂剂浓度为从1×1017cm-3到3×1018cm-3的范围。轻掺杂区1239和1237的深度为500埃到1500埃的范围，并且掺杂剂浓度为从1×1017cm-3到3×1018cm-3的范围。
源区1240位于半导体衬底1210中。在一个实施例中，源区1240是n型的。源区1240的深度为从2000埃到3500埃的范围，掺杂剂浓度为从1×1018cm-3到1×1019cm-3的范围。在另一个实施例中，源区1240的深度不同于轻掺杂源区1237的深度和/或重掺杂源区1234的深度。在另一个实施例中，源区1240的深度大于轻掺杂源区1237的深度。在另一个实施例中，源区1240利用隔片1286基本自对准。
栅极氧化物层1260被形成在半导体衬底1210上。在一个实施例中，栅极氧化物层1260包括氧化硅。在另一个实施例中，氧化物层1260的厚度为从40埃到90埃的范围。栅区1270和1272位于栅极氧化物层1260上。在一个实施例中，栅区1270处在n型阱1220的上方，而栅区1272位于p型阱1222的上方。在另一个实施例中，栅区1270和1272中的每一个分别或者是n型掺杂的或者是p型掺杂的。掺杂剂浓度可以为从1×1018cm-3到2×1019cm-3的范围。在另一个实施例中，栅区1270或1272的厚度从1800埃到2200埃的范围。
隔片1280和1282紧邻栅区1270，而隔片1284和1286紧邻栅区1272。在一个实施例中，隔片1280和1282分别处在轻掺杂区1236和1238的至少一部分上。隔片1284和1286分别处在轻掺杂区1239和1237的至少一部分上。隔片1280、1282、1284或1286的厚度1288为从1200埃到1800埃的范围。在另一个实施例中，源区1240利用隔片1286基本自对准。
光电二极管阱1290位于栅极氧化物层1260之下并处在半导体衬底1210中。在一个实施例中，光电二极管阱1290具有p型导电性。在另一个实施例中，光电二极管阱的厚度为从3000埃到5000埃的范围。
图12(a)是根据本发明的另一个实施例的用于图像传感的简化器件。器件1250包括如下部件：
1.衬底1210；
2.晶体管阱1220和1222；
3.重掺杂区1230、1232和1234；
4.轻掺杂区1236、1238和1239；
5.源区1240；
6.浅沟槽隔离1254；
7.栅极氧化物层1260；
8.栅区1270和1272；
9.隔片1280、1282、1284和1286；
10.光电二极管阱1290。
上述的一组部件提供了根据本发明的一个实施例的器件。在不偏离本申请的权利要求的范围的情况下，还可以提供其他可选的实施例，其中加入了某些部件、去掉了一个或多个部件、或者以不同的布置提供一个或多个部件。例如，还可以给器件1250提供源跟随器、选择晶体管和偏压电阻器。作为另一个实施例，根据至少包括制造工艺455、465和475的方法400制造器件1250。此外，本发明的进一步的细节可以在本说明书全文并且更具体地在下文中找到。
在一个实施例中，衬底1210是半导体衬底，例如硅衬底。晶体管阱1220和1222分别是n型和p型的。例如，n型阱1220的深度为从0.5μm到1.0μm的范围，并且n型阱1220的掺杂浓度为从5×1016cm-3到3×1017cm-3的范围。p型阱1222的深度为从0.5μm到1.0μm的范围，且p型阱1222的掺杂浓度为从5×1016cm-3到3×1017cm-3的范围。
重掺杂区1230和1232被形成在栅区1270的两侧，并且分别利用隔片1280和1282基本自对准。重掺杂区1234被形成在栅区1272的仅仅一侧，并且利用隔片1284基本自对准。在一个实施例中，区1230和1232是p型的，区1234是n型的。区1232与区1234通过浅沟槽隔离1254分隔。在另一个实施例中，重掺杂区1230或者1232的深度为500埃到2000埃的范围，并且掺杂剂浓度为从1×1018cm-3到2×1019cm-3的范围。重掺杂区1234的深度为500埃到2000埃的范围，并且掺杂剂浓度为从1×1018cm-3到2×1019cm-3的范围。
轻掺杂区1236和1238位于栅区1270的两侧，并且利用栅区1270基本自对准。轻掺杂区1239位于栅区1272的仅仅一侧，并且利用栅区1272基本自对准。在一个实施例中，区1236和1238是p型的，而区1239是n型的。区1238通过浅沟槽隔离1254与区1239分隔。在另一个实施例中，轻掺杂区1236或者1238的深度为500埃到1500埃的范围，并且掺杂剂浓度为从1×1017cm-3到3×1018cm-3的范围。轻掺杂区1239的深度为500埃到1500埃的范围，并且掺杂剂浓度为从1×1017cm-3到3×1018cm-3的范围。
源区1240位于半导体衬底1210中。在一个实施例中，源区1240是n型的。源区1240的深度为从2000埃到3500埃的范围，掺杂剂浓度为从1×1018cm-3到1×1019cm-3的范围。在另一个实施例中，源区1240的深度不同于轻掺杂源区1239的深度和/或重掺杂源区1234的深度。在另一个实施例中，源区1240的深度大于轻掺杂源区1239的深度。在另一个实施例中，源区1240利用栅区1 272基本自对准。
栅极氧化物层1260被形成在半导体衬底1210上。在一个实施例中，栅极氧化物层1260包括氧化硅。在另一个实施例中，氧化物层1260的厚度为从40埃到90埃的范围。栅区1270和1272位于栅极氧化物层1260上。在一个实施例中，栅区1270处在n型阱1220的上方，而栅区1272位于p型阱1222的上方。在另一个实施例中，栅区1270和1272中的每一个分别或者是n型掺杂的或者是p型掺杂的。掺杂剂浓度可以为从1×1018cm-3到2×1019cm-3的范围。在另一个实施例中，栅区1270或1272的厚度从1800埃到2200埃的范围。
隔片1280和1282紧邻栅区1270，而隔片1284和1286紧邻栅区1272。在一个实施例中，隔片1280和1282分别处在轻掺杂区1236和1238的至少一部分上。隔片1284和1286分别处在轻掺杂区1239的至少一部分和源区1240上。隔片1280、1282、1284或1286的厚度1288为从1200埃到1800埃的范围。
光电二极管阱1290位于栅极氧化物层1260之下并处在半导体衬底1210中。在一个实施例中，光电二极管阱1290具有p型导电性。在另一个实施例中，光电二极管阱的厚度为从3000埃到5000埃的范围。
还应理解，在此所描述的示例和实施例仅仅是出于说明的目的，本领域的技术人员将想到根据这些示例和实施例的各种修改和变化，并且这些修改和变化将被包括在本申请的精神和范围和所附权利要求的范围中。

Claims (22)

1.一种用于制造图像传感器的方法，所述方法包括：
在衬底中形成一个第一阱和一个第二阱；
在所述衬底上形成一个栅极氧化物层；
在所述栅极氧化物层上沉积一个第一栅区和一个第二栅区，所述第一栅区配置用于所述第一阱，所述第二栅区配置用于所述第二阱；
在所述衬底中形成一个第三阱；
注入第一多个离子，以在所述第一阱中形成一个第一轻掺杂源区和一个第一轻掺杂漏区；
注入第二多个离子，以在所述第二阱中至少形成一个第二轻掺杂漏区；
注入第三多个离子，以形成从所述第二阱延伸到所述第三阱的一个源区；
其中：
所述第一阱和所述第二阱配置用于CMOS；
所述第三阱配置用于光电二极管；
所述注入第二多个离子的步骤和所述注入第三多个离子的步骤是两个独立的步骤；
所述注入第三多个离子的步骤采用从40keV到80KeV的第一注入能量，从103cm-2到105cm-2的第一注入剂量。
2.如权利要求1所述的方法，其中，注入第二多个离子的步骤还进一步形成一个从所述第二阱延伸到所述第三阱的第二轻掺杂源区。
3.如权利要求2所述的方法，还包括：
形成紧邻所述第一栅区的一个第一隔片和一个第二隔片；
形成紧邻所述第二栅区的一个第三隔片和一个第四隔片；
其中
在所述形成第三隔片和第四隔片的步骤之前进行所述注入第二多个离子的步骤；
在所述形成第三隔片和第四隔片的步骤之后进行所述注入第三多个离子的步骤。
4.如权利要求3所述的方法，其中，所述第三隔片和所述第四隔片能防止任何的所述第三多个离子穿透所述第三隔片和所述第四隔片并进入所述衬底。
5.如权利要求4所述的方法，其中，所述源区利用所述第四隔片被自对准。
6.如权利要求1所述的方法，还包括：
注入第四多个离子以在所述第一阱中形成一个第一重掺杂源区和一个第一重掺杂漏区；
注入第五多个离子以仅在所述第二阱中的所述第二栅区的一侧形成一个第二重掺杂漏区。
7.如权利要求1所述的方法，其中，所述第三多个离子包括选自由砷离子和磷离子构成的组中的至少一种。
8.如权利要求1所述的方法，还包括：
形成配置用于所述第一栅区的一个第一隔片和一个第二隔片；
形成配置用于所述第二栅区的一个第三隔片和一个第四隔片；
其中
在所述形成第三隔片和所述第四隔片的步骤之前，进行所述注入第二多个离子的步骤；
在所述形成第三隔片和所述第四隔片的步骤之前，进行所述注入第三多个离子的步骤。
9.如权利要求8所述的方法，其中，所述源区利用所述第二栅区被自对准。
10.如权利要求1所述的方法，其中，所述在所述衬底中形成第三阱的步骤包括：
注入第四多个离子以形成所述第三阱；
其中：
所述注入第四多个离子的步骤采用第二注入能量和第二注入剂量；
所述第二注入能量为从100KeV到250KeV的范围；
所述第二剂量为从1012cm-2到1014cm-2的范围。
11.如权利要求1所述的方法，其中，所述沉积第一栅区和第二栅区的步骤包括：
在所述栅极氧化物层上沉积多晶硅层；
去除所述多晶硅层的至少一部分，以形成所述第一栅区和所述第二栅区。
12.如权利要求1所述的方法，其中：
所述第一阱具有n型导电性；
所述第二阱与所述第三阱分别具有p型导电性。
13.一种用于制造图像传感器的方法，所述方法包括：
在衬底中形成一个第一阱和一个第二阱；
在所述衬底上形成一个栅极氧化物层；
在所述栅极氧化物层上沉积一个第一栅区和一个第二栅区，所述第一栅区配置用于所述第一阱，所述第二栅区配置用于所述第二阱；
在所述衬底中形成一个第三阱；
注入第一多个离子，以在所述第一阱中形成一个第一轻掺杂源区和一个第一轻掺杂漏区；
注入第二多个离子，以在所述第二阱中形成一个第二轻掺杂漏区和一个从所述第二阱延伸到所述第三阱的第二轻掺杂源区；
形成紧邻所述第二栅区的一个第一隔片和一个第二隔片；
注入第三多个离子，以形成从所述第二阱延伸到所述第三阱的一个源区；
其中：
所述第一阱和所述第二阱配置用于CMOS；
所述第三阱配置用于光电二极管；
在所述注入第二多个离子的步骤之后进行所述形成第一隔片和第二隔片的步骤；
在所述注入第三多个离子的步骤之前进行所述形成第一隔片和第二隔片的步骤。
14.如权利要求13所述的方法，其中，所述第一隔片和所述第二隔片能防止任何的所述第三多个离子穿透所述第一隔片和所述第二隔片并进入所述衬底。
15.如权利要求14所述的方法，其中，所述源区利用所述第二隔片被自对准。
16.一种用于图像传感的器件，所述器件包括：
半导体衬底；
一个第一阱、一个第二阱和一个第三阱，位于所述半导体衬底中，所述第一阱和所述第二阱配置用于CMOS，所述第三阱配置用于光电二极管；
一个栅极氧化物层，位于包含所述第三阱的所述半导体衬底上；
一个第一栅区和一个第二栅区，位于所述栅极氧化物上，所述第一栅区和所述第二栅区分别配置用于所述第一阱和所述第二阱；
一个第一隔片和一个第二隔片，所述第一隔片和第二隔片紧邻所述第二栅区；
一个第一轻掺杂漏区，位于所述第二阱中，并位于所述第二栅区的一侧；
一个第一重掺杂漏区，位于所述第二阱中，并位于所述第二栅区的与所述第一轻掺杂漏区相同的一侧；
一个源区，其从所述第二阱延伸到所述第三阱，并位于所述第二栅区的与所述第一轻掺杂漏区相反的一侧；
其中
所述第一轻掺杂漏区利用所述第二栅区被自对准；
所述第一重掺杂漏区具有第一深度；
所述源区具有第二深度，所述第二深度为从2000埃到3500埃的范围；
所述第二深度与所述第一深度不相同。
17.如权利要求16所述的器件，还包括：
一个第一轻掺杂源区，其从所述第二阱延伸到所述第三阱，并位于所述第二栅区的与所述源区相同的一侧；
其中，所述源区利用所述第二隔片被自对准。
18.如权利要求16所述的器件，其中，所述源区利用所述第二栅区被自对准。
19.如权利要求16所述的器件，其中：
所述第一轻掺杂漏区具有第三深度；
所述第二深度大于所述第一深度。
20.如权利要求16所述的器件，其中，所述栅极氧化物层的厚度为从40埃到90埃的范围。
21.如权利要求16所述的器件，其中，所述栅极氧化物层的一部分在所述第三阱上，该部分的栅极氧化物层不与另一氧化物层直接接触。
22.如权利要求16所述的器件，还包括：
一个第二轻掺杂漏区和一个第二轻掺杂源区，其位于所述第一阱中，并且所述第二轻掺杂漏区和所述第二轻掺杂源区位于所述第一栅区两侧；
一个第二重掺杂漏区和一个第二重掺杂源区，其位于所述第一阱中，所述第二重掺杂漏区和所述第二重掺杂源区分别位于所述第一栅区的与所述第二轻掺杂漏区和所述第二轻掺杂源区相同的一侧。
CNB2005100275113A 2005-06-28 2005-06-28 利用独立的源极形成的cmos图像传感器件和方法 Active CN100395883C (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CNB2005100275113A CN100395883C (zh) 2005-06-28 2005-06-28 利用独立的源极形成的cmos图像传感器件和方法
US11/185,444 US7335546B2 (en) 2005-06-28 2005-07-19 Method and device for CMOS image sensing with separate source formation
US11/959,350 US7582522B2 (en) 2005-06-28 2007-12-18 Method and device for CMOS image sensing with separate source formation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100275113A CN100395883C (zh) 2005-06-28 2005-06-28 利用独立的源极形成的cmos图像传感器件和方法

Publications (2)

Publication Number Publication Date
CN1889250A CN1889250A (zh) 2007-01-03
CN100395883C true CN100395883C (zh) 2008-06-18

Family

ID=37568016

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100275113A Active CN100395883C (zh) 2005-06-28 2005-06-28 利用独立的源极形成的cmos图像传感器件和方法

Country Status (2)

Country Link
US (2) US7335546B2 (zh)
CN (1) CN100395883C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100395883C (zh) * 2005-06-28 2008-06-18 中芯国际集成电路制造(上海)有限公司 利用独立的源极形成的cmos图像传感器件和方法
KR100746222B1 (ko) * 2005-07-11 2007-08-03 삼성전자주식회사 이미지 센서의 제조방법들
KR20070033718A (ko) * 2005-09-22 2007-03-27 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
CN101452886B (zh) * 2007-12-07 2011-05-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN102110694B (zh) * 2009-12-29 2013-03-27 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器的制造方法及其器件结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1231516A (zh) * 1998-02-28 1999-10-13 现代电子产业株式会社 互补型金属氧化物半导体图像传感器及其制造方法
US6221686B1 (en) * 1997-11-14 2001-04-24 Motorola, Inc. Method of making a semiconductor image sensor
CN1305229A (zh) * 1999-11-15 2001-07-25 全视技术有限公司 用于cmos图象传感器的优化浮置p+区光电二极管
US6583484B2 (en) * 2000-06-23 2003-06-24 United Microelectronics Corp. Method of manufacturing photodiode CMOS image sensor
US6642076B1 (en) * 2002-10-22 2003-11-04 Taiwan Semiconductor Manufacturing Company Asymmetrical reset transistor with double-diffused source for CMOS image sensor
US6835590B2 (en) * 2001-11-16 2004-12-28 Hynix Semiconductor Inc. Method of manufacturing image sensor for reducing dark current
US6838716B2 (en) * 2000-04-14 2005-01-04 Fujitsu Limited CMOS image sensor and manufacturing method of the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6161457A (ja) * 1984-09-01 1986-03-29 Canon Inc 光センサおよびその製造方法
US5789774A (en) * 1996-03-01 1998-08-04 Foveonics, Inc. Active pixel sensor cell that minimizes leakage current
US5942775A (en) * 1997-04-30 1999-08-24 Lucent Technologies Inc. Photosensing device with improved spectral response and low thermal leakage
US6177293B1 (en) * 1999-05-20 2001-01-23 Tower Semiconductor Ltd. Method and structure for minimizing white spots in CMOS image sensors
US6617174B2 (en) * 1999-06-08 2003-09-09 Tower Semiconductor Ltd. Fieldless CMOS image sensor
US6306678B1 (en) * 1999-12-20 2001-10-23 Taiwan Semiconductor Manufacturing Company Process for fabricating a high quality CMOS image sensor
US6329218B1 (en) * 2000-06-08 2001-12-11 United Microelectronics Corp. Method for forming a CMOS sensor with high S/N
US6743652B2 (en) * 2002-02-01 2004-06-01 Stmicroelectronics, Inc. Method for making an integrated circuit device including photodiodes
US6495391B1 (en) 2002-02-05 2002-12-17 Taiwan Semiconductor Manufacturing Company Invention for reducing dark current of CMOS image sensor with new structure
JP3795843B2 (ja) * 2002-08-01 2006-07-12 富士通株式会社 半導体受光装置
CN100395883C (zh) * 2005-06-28 2008-06-18 中芯国际集成电路制造(上海)有限公司 利用独立的源极形成的cmos图像传感器件和方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221686B1 (en) * 1997-11-14 2001-04-24 Motorola, Inc. Method of making a semiconductor image sensor
CN1231516A (zh) * 1998-02-28 1999-10-13 现代电子产业株式会社 互补型金属氧化物半导体图像传感器及其制造方法
JPH11317512A (ja) * 1998-02-28 1999-11-16 Hyundai Electronics Ind Co Ltd Ｃｍｏｓイメ―ジセンサ―及びその製造方法
CN1305229A (zh) * 1999-11-15 2001-07-25 全视技术有限公司 用于cmos图象传感器的优化浮置p+区光电二极管
US6838716B2 (en) * 2000-04-14 2005-01-04 Fujitsu Limited CMOS image sensor and manufacturing method of the same
US6583484B2 (en) * 2000-06-23 2003-06-24 United Microelectronics Corp. Method of manufacturing photodiode CMOS image sensor
US6835590B2 (en) * 2001-11-16 2004-12-28 Hynix Semiconductor Inc. Method of manufacturing image sensor for reducing dark current
US6642076B1 (en) * 2002-10-22 2003-11-04 Taiwan Semiconductor Manufacturing Company Asymmetrical reset transistor with double-diffused source for CMOS image sensor

Also Published As

Publication number Publication date
US20060292730A1 (en) 2006-12-28
US20080128770A1 (en) 2008-06-05
US7335546B2 (en) 2008-02-26
US7582522B2 (en) 2009-09-01
CN1889250A (zh) 2007-01-03

Similar Documents

Publication Publication Date Title
US6486521B2 (en) Optimized floating P+ region photodiode for a CMOS image sensor
CN101488512B (zh) 固态图像拾取装置
KR100450670B1 (ko) 포토 다이오드를 갖는 이미지 센서 및 그 제조방법
CN100389498C (zh) 制备cmos图像传感器-混合硅化物的方法
US7141836B1 (en) Pixel sensor having doped isolation structure sidewall
US7732246B2 (en) Method for fabricating vertical CMOS image sensor
CN104377216B (zh) 影像感测器与影像感测器的制造方法
KR20030074104A (ko) 반도체장치의 제조방법 및 반도체장치
CN100395883C (zh) 利用独立的源极形成的cmos图像传感器件和方法
CN101866938B (zh) 互补金属氧化物半导体图像传感器的制造方法
US8383445B2 (en) Method and device for CMOS image sensing with multiple gate oxide thicknesses
CN100428487C (zh) Cmos图像传感器的光电二极管及其制造方法
US6329218B1 (en) Method for forming a CMOS sensor with high S/N
KR100731087B1 (ko) 바이씨모스 소자 및 그의 제조방법
CN101388361A (zh) 制造图像传感器的方法
CN100521152C (zh) 制造cmos图像传感器的方法
CN101238583B (zh) 图像传感器像素及其制造方法
KR100303323B1 (ko) 이미지센서의핀드포토다이오드및그제조방법
KR20060108017A (ko) 씨모스 이미지 센서 및 그 제조방법
JPS6018957A (ja) 固体撮像素子
US7704845B2 (en) Varactor and method for manufacturing the same
KR20050079436A (ko) 화소간 신호왜곡을 개선한 이미지 센서 및 그 제조방법
CN100592529C (zh) 图像传感器及其制造方法
KR20040003961A (ko) 이미지센서 및 그 제조방법
KR20000041452A (ko) 핀드 포토다이오드를 갖는 이미지센서 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111129

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation