JP3795843B2 - 半導体受光装置 - Google Patents
半導体受光装置 Download PDFInfo
- Publication number
- JP3795843B2 JP3795843B2 JP2002224850A JP2002224850A JP3795843B2 JP 3795843 B2 JP3795843 B2 JP 3795843B2 JP 2002224850 A JP2002224850 A JP 2002224850A JP 2002224850 A JP2002224850 A JP 2002224850A JP 3795843 B2 JP3795843 B2 JP 3795843B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- type
- disposed
- buried layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 239000010410 layer Substances 0.000 claims description 191
- 239000000758 substrate Substances 0.000 claims description 52
- 239000012535 impurity Substances 0.000 claims description 40
- 238000009792 diffusion process Methods 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 239000011229 interlayer Substances 0.000 claims description 20
- 239000002344 surface layer Substances 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000003384 imaging method Methods 0.000 description 61
- 230000001133 acceleration Effects 0.000 description 22
- 238000005468 ion implantation Methods 0.000 description 15
- 229910052698 phosphorus Inorganic materials 0.000 description 13
- 239000011574 phosphorus Substances 0.000 description 12
- 230000035945 sensitivity Effects 0.000 description 12
- -1 phosphorus ions Chemical class 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体受光装置に関し、特にフォトダイオードの一方の端子にＭＩＳＦＥＴ（金属／絶縁物／半導体型電界効果トランジスタ）が接続され、このＭＩＳＦＥＴを導通させてフォトダイオードを初期設定することができる半導体受光装置に関する。
【０００２】
【従来の技術】
従来のＣＣＤ型固体撮像装置に加え、ＣＭＯＳ型固体撮像装置が提案されている。ＣＭＯＳ型固体撮像装置の特徴として、単一電源、低電圧駆動、及び低消費電力が挙げられる。ＣＭＯＳ型固体撮像装置は、一般的に、１つの画素（ピクセル）が３つのトランジスタと１つのフォトダイオードで構成される３トランジスタ型と、１つの画素が４つのトランジスタと１つのフォトダイオードで構成された４トランジスタ型とに分類される。
【０００３】
３トランジスタ型の固体撮像装置においては、１つの画素に、リセットトランジスタ、ソースフォロワトランジスタ、及びセレクトトランジスタが含まれる。リセットトランジスタは、フォトダイオードをリセット電圧に初期設定する。ソースフォロワトランジスタは、そのゲート電極がフォトダイオードに接続されており、フォトダイオードに発生した電圧により制御される。セレクトトランジスタはソースフォロワトランジスタに直列に接続され、当該画素の信号読み出しのスイッチングを行う。４トランジスタ型の固体撮像装置においては、３トランジスタ型の固体撮像装置の各画素のフォトダイオードとソースフォロワトランジスタのゲート電極との間に、トランスファトランジスタが挿入される。
【０００４】
いずれの固体撮像装置においても、撮像時には、まずリセットトランジスタを導通させて、フォトダイオードのＮ型層を基準電圧（リセット電圧）に初期設定する。その後、一定期間フォトダイオードで受光する。受光によってフォトダイオードのＮ型層に電子が蓄積され、Ｎ型層の電圧が低下する。この電圧変化がソースフォロワトランジスタで検出され、セレクトトランジスタを介して出力される。
【０００５】
フォトダイオードのＮ型層の電圧変化は、フォトダイオードの接合容量に依存し、接合容量が小さいほど電圧変化が大きい。従って、フォトダイオードの接合容量を小さくすることにより、受光感度の向上を図ることができる。
【０００６】
図１５（Ａ）に、Ｎ+Ｐ型フォトダイオードを用いた従来のＣＭＯＳ型固体撮像装置のフォトダイオードとリセットトランジスタとの断面図を示す。Ｐ型シリコン基板２００の表面にフィールド酸化膜２０１が形成され、活性領域が画定されている。フィールド酸化膜２０１はＰ型ウェル２０５内に配置されている。活性領域の一部の表層部にＮ型層２０２が形成されている。Ｎ型層２０２の一部の外周は、フィールド酸化膜２０１に接している。活性領域のうちＮ型層２０２の形成されていない領域にＰ型ウェル２０３が形成されている。このＰ型ウェル２０３内に、Ｎチャネルのリセットトランジスタ２０４が形成されている。
【０００７】
リセットトランジスタ２０４は、チャネル領域の両側に配置されたソース領域２０４Ｓ、ドレイン領域２０４Ｄ、及びチャネル領域の上にゲート絶縁膜を介して形成されたゲート電極２０４Ｇを含んで構成される。ソース領域２０４ＳはＮ型層２０２に接触している。リセットトランジスタ２０４のドレイン領域２０４Ｄに、リセット電圧ＶＲが印加されている。ソース領域２０４Ｓはソースフォロワトランジスタのゲート電極に接続されている。
【０００８】
Ｎ型層２０２の下方に空乏層が広がる。シリコン基板２００の上面からＮ型層２０２を通って空乏層まで光が進入すると、空乏層内で電子正孔対が発生し、Ｎ型層２０２に電子が蓄積される。このように、Ｎ型層２０２を透過した光によって光電変換が行われる。短波長の光はＮ型層２０２で吸収されやすいため、短波長の光に対する感度が、長波長の光に対する感度に比べて低くなる。
【０００９】
図１５（Ｂ）に示すように、Ｎ型層２０２を薄くすると、短波長の光の吸収が少なくなり、感度を高めることができる。ところが、Ｎ型層２０２を薄くすると、その下に形成される空乏層が、活性領域とその周囲のフィールド酸化膜２０１との境界Ｐにおいて、フィールド酸化膜２０１の底面の浅い部分に接触し易くなる。フィールド酸化膜２０１の底面の浅い部分は、シリコン基板の局所酸化時にストレスが集中する部分である。この部分に空乏層が接触してしまうため、リーク電流が大きくなってしまう。
【００１０】
図１６（Ａ）に、Ｐ+ＮＰ型フォトダイオードを用いた従来のＣＭＯＳ型固体撮像装置のフォトダイオードとリセットトランジスタの断面図を示し、図１６（Ｂ）にその平面図を示す。図１６（Ｂ）の一点鎖線Ａ１４−Ａ１４における断面図が図１６（Ａ）に相当する。以下、図１５（Ａ）に示した固体撮像装置との相違点について説明する。
【００１１】
フィールド酸化膜２０１で囲まれた活性領域の表層部の一部にＰ+型層２１０が形成され、その下にＮ型層２１１が形成されている。Ｎ型層２１１が、リセットトランジスタ２０４のソース領域２０４Ｓに接触している。Ｎ型層２１１とＰ+型層２１０との界面、及びＮ型層２１１の下方に空乏層が形成される。Ｎ型層２１１がシリコン基板２００の表面に露出せず、内部に埋め込まれているため、空乏層がフィールド酸化膜２０１に接触しない。このため、リーク電流を少なくすることができる。
【００１２】
【発明が解決しようとする課題】
図１６に示したＣＭＯＳ型固体撮像装置においては、Ｎ型層２１１とＰ+型層２１０との界面に形成される空乏層が、Ｎ型層２１１の下方に形成される空乏層よりも薄い。従って、Ｎ型層２１１とＰ+型層２１０との間の容量が接合容量の大部分を占める。このように、接合容量が大きくなってしまうため、受光感度が低下してしまう。また、Ｎ型層２１１の上方の空乏層が薄いため、主にＮ型層２１１の下方に形成される空乏層で光電変換が行われる。短波長の光は、Ｐ+型層２１０及びＮ型層２１１を通過するときに減衰するため、特に短波長域の感度が低下する。
【００１３】
図１６（Ｂ）に示したように、Ｎ型層２１１の外周が、フィールド酸化膜２０１と活性領域との境界線から活性領域側に所定の幅、例えば０．１〜０．２μｍだけ離れている。これにより、Ｎ型層２１１とＰ+型層２１０との界面に形成される空乏層がフィールド酸化膜２０１に接触することを防止することができる。ところが、このような構造にすると、フォトダイオードの実効的な受光面積が小さくなってしまう。特に、画素を微細化すると、Ｎ型層２１１とフィールド酸化膜２０１との間の額縁部分の占める割合が大きくなる。
【００１４】
本発明の目的は、高感度、かつ低リーク電流の固体撮像装置に適用される半導体受光装置を提供することである。
【００１５】
本発明の一観点によると、半導体基板の表層部に形成され、活性領域を画定する素子分離絶縁領域と、前記活性領域の表層部の一部に形成された第１導電型の第１の層と、前記半導体基板の表面の法線に平行な視線で見たとき、前記第１の層に部分的に重なるように配置され、該第１の層よりも深く、かつ上面が前記素子分離領域の底面よりも深い位置に配置され、前記第１導電型とは反対の第２導電型を有し、前記第１の層との間に空乏層を画定する埋込層と、前記活性領域のうち前記第１の層の配置されていない領域に形成されたＭＩＳＦＥＴであって、該ＭＩＳＦＥＴは、前記半導体基板の表層部に、チャネル領域を挟んで配置された第２導電型の第１及び第２の不純物拡散領域と該チャネル領域上にゲート絶縁膜を介して形成されたゲート電極とを有し、該第１及び第２の不純物拡散領域の底面が前記埋込層の上面よりも浅い位置に配置されている前記ＭＩＳＦＥＴと、前記第１の不純物拡散領域と前記埋込層とを電気的に接続する第２導電型の埋込層接続部とを有し、前記半導体基板の表面の法線に平行な視線で見たとき、前記埋込層の端部が、前記活性領域に接する前記素子分離絶縁領域に重なっている半導体受光装置が提供される。
【００１６】
第１の層と埋込層との間の空乏層に光が入射すると、電子正孔対が発生し、埋込層にキャリアが蓄積されて、その電位が変化する。キャリアの蓄積による電位の変化量は、受光量に依存する。埋込層が深い領域に形成されているが、埋込層接続部を配置することにより、埋込層とＭＩＳＦＥＴの第１の不純物拡散領域とを電気的に接続することができる。埋込層が深い領域に配置されているため、第１の層と埋込層との間の静電容量が小さくなり、受光感度を高めることができる。
【００２１】
【発明の実施の形態】
図１に、ＣＭＯＳ型固体撮像装置の概略等価回路図を示す。複数の画素ＰＸＬが行列状に配置されている。画素ＰＸＬの各行に対応してセレクト線ＳＥＬとリセット線ＲＳＴとが配置され、各列に対応して信号線ＳＩＧが配置されている。セレクト線ＳＥＬ及びリセット線ＲＳＴは駆動回路ＤＲＶに接続され、信号線ＳＩＧは読出回路ＳＮＳに接続されている。
【００２２】
図２（Ａ）に、３トランジスタ型の固体撮像装置の１画素の等価回路図を示す。フォトダイオードＰＤのカソードが、リセットトランジスタＴRSを介してリセット電圧線ＶＲに接続されている。リセット電圧線ＶＲには、リセット電圧が印加されている。フォトダイオードＰＤのアノードは接地されている。
【００２３】
ソースフォロワトランジスタＴＳＦとセレクトトランジスタＴＳＬとが直列接続されている。ソースフォロワトランジスタＴＳＦのドレイン端子がリセット電圧線ＶＲに接続され、セレクトトランジスタＴＳＬのソース端子が信号線ＳＩＧに接続されている。ソースフォロワトランジスタＴＳＦのゲート電極が、フォトダイオードＰＤのカソードに接続され、セレクトトランジスタＴＳＬのゲート電極がセレクト線ＳＥＬに接続されている。なお、リセットトランジスタＴＲＳ、ソースフォロワトランジスタＴＳＦ、及びセレクトトランジスタＴＳＬは、すべてＮチャネル型ＭＯＳＦＥＴである。
【００２４】
なお、画素内のトランジスタはすべてＮチャネル型ＭＯＳＦＥＴであるが、その周辺回路はＣＭＯＳで構成される。このため、図２（Ａ）に示した固体撮像装置は、ＣＭＯＳ型固体撮像装置と呼ばれる。
【００２５】
以下、図２（Ａ）に示した３トランジスタ型の固体撮像装置の動作について簡単に説明する。まず、リセットトランジスタＴRSを導通させて、フォトダイオードＰＤに逆バイアスを印加し、カソードをリセット電圧に初期設定する。リセットトランジスタＴRSを非導通状態にし、受光を開始する。フォトダイオードＰＤに光が入射すると、カソードに電子が蓄積され、カソードの電位が低下する。
【００２６】
カソードの電位の低下に対応して、ソースフォロワトランジスタＴSFのゲート電極の電位が低下する。セレクトトランジスタＴSLを導通させると、フォトダイオードＰＤのカソードの電圧低下に対応した信号電圧が信号線ＳＩＧに出力される。信号線ＳＩＧに現れた信号電圧が、図１に示した読出回路ＳＮＳで検出される。次に、リセットトランジスタＴRSを導通させて、ソースフォロワトランジスタＴSFのゲート電極にリセット電圧を印加する。この状態で信号線ＳＩＧに現れる電圧を読出回路ＳＮＳで検出する。
【００２７】
読出回路ＳＮＳで検出された２つの電圧の差分を求める。この差分は、フォトダイオードＰＤの受光量に依存した値になる。２つの電圧の差分を求めることにより、ソースフォロワトランジスタＴSF及びセレクトトランジスタＴSLの閾値電圧の画素ごとのばらつきに起因する信号電圧のばらつきの影響を回避することができる。
【００２８】
図２（Ｂ）に、本発明の第１の実施例による３トランジスタ型固体撮像装置の１画素の平面図を示す。活性領域１が、四角形の部分１Ａ、この四角形の部分１Ａの図の右辺の上端近傍から右方向に突出した部分１Ｂ、突出部分１Ｂの先端に連続し、四角形部分１Ａの右辺からある間隔を隔てて列方向に延びた部分１Ｃ、及び列方向に延びた部分１Ｃの下端に連続し、四角形部分１Ａの下辺からある間隔を隔てて行方向に延びた部分１Ｄを含んで構成されている。四角形部分１Ａ内にフォトダイオードＰＤが配置される。
【００２９】
リセットトランジスタＴRSのゲート電極が、活性領域１の列方向に延びた部分１Ｃと交差し、さらにその交差箇所よりも下側において、ソースフォロワトランジスタＴSFのゲート電極が活性領域１の列方向に延びた部分１Ｃと交差している。セレクトトランジスタＴSLのゲート電極が活性領域１の行方向に延びた部分１Ｄと交差している。セレクトトランジスタＴSLのゲート電極は、行方向に延在するセレクト線ＳＥＬから分岐している。
【００３０】
活性領域１のうち、フォトダイオードＰＤの配置された四角形の部分１Ａと、リセットトランジスタＴＲＳのゲート電極の配置された部分との間の領域（リセットトランジスタＴＲＳのドレイン領域）に、コンタクトホールＨＳＦが配置されている。リセットトランジスタＴＲＳのソース領域は、コンタクトホールＨＳＦ、及び上層配線を経由して、ソースフォロワトランジスタＴＳＦのゲート電極に接続されている。
【００３１】
活性領域１のうち、フォトダイオードＰＤの配置された四角形の部分１ＡからコンタクトホールＨSFの配置された領域までにわたって、基板表面からやや深い位置にＮ型埋込層５が配置されている。コンタクトホールＨSFの配置された領域に、Ｎ型埋込層５の上面から基板表面まで達する埋込層接続部８が配置されている。Ｎ型埋込層５の外周は、活性領域１の縁よりもフィールド酸化膜側に入り込んでいる。コンタクトホールＨSFは、埋込層接続部８に内包される。
【００３２】
リセットトランジスタＴＲＳのゲート電極が、コンタクトホールＨＲＳＪを経由して上層のリセット線ＲＳＴ（図１、図２（Ａ）参照）に接続されている。
活性領域１のうち、リセットトランジスタＴＲＳのゲート電極との交差箇所と、ソースフォロワトランジスタＴＳＦのゲート電極との交差箇所との間の領域（リセットトランジスタＴＲＳのドレイン領域及びソースフォロワトランジスタＴＳＦのドレイン領域）にコンタクトホールＨＶＲが配置されている。リセットトランジスタＴＲＳのドレイン領域及びソースフォロワトランジスタＴＳＦのドレイン領域は、コンタクトホールＨＶＲを経由して上層のリセット電圧線ＶＲ（図２（Ａ）参照）に接続されている。
【００３３】
活性領域１Ｄのうち、セレクトトランジスタＴＳＬのゲート電極と交差する箇所よりも左側の領域（セレクトトランジスタＴＳＬのソース領域）にコンタクトホールＨＳＩＧが配置されている。セレクトトランジスタＴＳＬのソース領域は、コンタクトホールＨＳＩＧを経由して、上層の信号線ＳＩＧ（図１、図２（Ａ）参照）に接続されている。
【００３４】
図３に、図２（Ｂ）の一点鎖線Ａ３−Ａ３における断面図を示す。シリコン基板２の表面上に厚さ２５０〜３５０ｎｍのフィールド酸化膜４が形成され、フィールド酸化膜４に囲まれた活性領域１が画定されている。Ｐ型シリコン基板２の表層部のうち、活性領域１内のフォトダイオードＰＤの配置される領域以外の領域、及びフィールド酸化膜４が形成されている領域にＰ型ウェル３が形成されている。
【００３５】
フォトダイオードＰＤが配置される領域の表層部に、Ｐ+型層６が形成され、それよりも深い位置に、Ｐ+型層６からある間隔を隔ててＮ型埋込層５が形成されている。Ｐ+型層６は、フィールド酸化膜４の下方に形成されているＰ型ウェル３に接触している。
【００３６】
Ｎ型埋込層５は、シリコン基板２の表面からの深さが０．５μｍよりも深い位置に配置されており、その上面は、フィールド酸化膜４の底面よりも深い位置に配置される。基板法線方向に平行な視線で見たとき、Ｎ型埋込層５の大部分がＰ+型層６と重なる。フィールド酸化膜４の直下においては、Ｎ型埋込層５の上面が、活性領域直下の部分の上面よりも０．１〜０．２μｍだけ浅い位置に形成される。この部分においても、Ｎ型埋込層５から伸びる空乏層の上面とフィールド酸化膜４の底面との間に０．２μｍ程度の間隔が確保される。Ｎ型埋込層５とＰ+型層６との間、及びＮ型埋込層５の下方に、空乏層が形成される。Ｎ型埋込層５がフォトダイオードＰＤのカソードになり、Ｐ+型層６及びシリコン基板２がフォトダイオードＰＤのアノードになる。
【００３７】
基板法線に平行な視線で見たとき、Ｎ型埋込層５の端部が、フィールド酸化膜４と重なる。Ｎ型埋込層５の上面がフィールド酸化膜４の底面よりも深い位置に配置されているため、Ｎ型埋込層５とフィールド酸化膜４とを部分的に重ねて配置したとしても、Ｎ型埋込層５から伸びる空乏層がフィールド酸化膜４に接触しない。
【００３８】
Ｎ型埋込層５はＰ型ウェル内に配置されていない。Ｎ型埋込層５の下方のシリコン基板２のＰ型不純物濃度は、Ｐ型ウェルの不純物濃度よりも低いため、Ｎ型埋込層５の下方に空乏層が長く延びる。
【００３９】
活性領域１の表面上に、リセットトランジスタＴＲＳ、ソースフォロワトランジスタＴＳＦ、及びセレクトトランジスタＴＳＬが形成されている。これらは、いずれもＮチャネル型ＭＯＳＦＥＴである。Ｎ型埋込層５のうちＰ+型層６と重ならない部分から、Ｎ型の埋込層接続部８が上方に延び、シリコン基板２の表面まで達している。埋込層接続部８は、リセットトランジスタＴＲＳのソース領域１０に接触している。
【００４０】
シリコン基板２の表層部に形成されたＮ型の第１の不純物拡散領域１１が、リセットトランジスタＴＲＳのドレイン領域とソースフォロワトランジスタＴＳＦのドレイン領域とを兼ねる。Ｎ型の第２の不純物拡散領域１２が、ソースフォロワトランジスタＴＳＦのソース領域とセレクトトランジスタＴＳＬのドレイン領域とを兼ねる。Ｎ型の第３の不純物拡散領域１３がセレクトトランジスタＴＳＬのソース領域となる。第１〜第３の不純物拡散領域１１〜１３の底面は、Ｎ型埋込層５の上面よりも浅い位置に配置されている。
【００４１】
フォトダイオードＰＤの配置されたシリコン基板２の表面を、ゲート酸化膜１５が覆っている。ゲート酸化膜１５は、ＭＯＳＦＥＴのゲート電極とシリコン基板２との間にも配置されている。酸化シリコンからなるマスク膜１６が、フォトダイオードＰＤの配置されているシリコン基板２の表面、リセットトランジスタＴＲＳのソース領域１０、及びリセットトランジスタＴＲＳのゲート電極Ｇの上面の一部分を連続的に覆う。
【００４２】
リセットトランジスタＴRSのゲート電極Ｇの上面のうちマスク膜１６で覆われていない領域、ソースフォロワトランジスタＴSFのゲート電極Ｇの上面、セレクトトランジスタＴSLのゲート電極Ｇの上面、第１の不純物拡散領域１１、第２の不純物拡散領域１２、および第３の不純物拡散領域１３の上面に、例えばチタンシリサイドまたはコバルトシリサイド等からなる金属シリサイド膜１８が形成されている。
【００４３】
窒化シリコンまたは酸化窒化シリコンからなる下側層間絶縁膜２０が、マスク膜１６及び各トランジスタを覆う。下側層間絶縁膜２０の上に、酸化シリコンからなる主層間絶縁膜２１が形成されている。
【００４４】
埋込層接続部８の配置された位置に、主層間絶縁膜２１の上面からシリコン基板２の表面まで達するコンタクトホールＨSFが形成されている。図２（Ｂ）に示したように、基板表面の法線に平行な視線で見たとき、コンタクトホールＨSFが埋込層接続部８に内包される。第１の不純物拡散領域１１及び第３の不純物拡散領域１３の配置された位置に、主層間絶縁膜２１の上面から金属シリサイド膜１８の上面まで達するコンタクトホールＨVR及びＨSIGが形成されている。
【００４５】
コンタクトホールＨSF、ＨVR、ＨSIG内に、タングステンからなるプラグ２３が埋め込まれている。なお、コンタクトホールＨSF、ＨVR、ＨSIGの底面及び側面は、ＴｉＮ等からなるバリアメタル層で覆われている。
【００４６】
次に、図４及び図５を参照して、第１の実施例によるＣＭＯＳ型固体撮像装置の製造方法について説明する。
図４（Ａ）に示すように、Ｐ型シリコン基板２の表面上に、シリコン局所酸化（ＬＯＣＯＳ）法により厚さ２５０〜３５０ｎｍ（中心条件３００ｎｍ）のフィールド酸化膜４を形成する。フィールド酸化膜４により活性領域１が画定される。Ｎチャネル型ＭＯＳＦＥＴ形成用のＰ型ウェル３を形成する。活性領域１の表面を熱酸化し厚さ３〜７ｎｍ（中心条件５ｎｍ）のゲート酸化膜１５を形成する。
【００４７】
以下、図４（Ｂ）の状態に至るまでの工程を説明する。基板表面上に化学気相成長（ＣＶＤ）により厚さ１５０〜２５０ｎｍ（中心条件１８０ｎｍ）の多結晶シリコン膜を堆積させる。この多結晶シリコン膜のうち、ＮチャネルＭＯＳＦＥＴのゲート電極となる領域に、加速エネルギ１０〜３０ｋｅＶ（中心条件２０ｋｅＶ）、ドーズ量２×１０15〜６×１０15ｃｍ-2（中心条件４×１０15ｃｍ-2）の条件でリン（Ｐ）イオンを注入する。その後、８００℃程度で活性化アニールを行う。
【００４８】
この多結晶シリコン膜をパターニングし、ＭＯＳＦＥＴのゲート電極Ｇを残す。多結晶シリコン膜のエッチングは、塩素系のエッチングガスを用いた反応性イオンエッチング（ＲＩＥ）により行うことができる。
【００４９】
以下、図５（Ｃ）の状態に至るまでの工程を説明する。加速エネルギ３６０〜５００ｋｅＶ（中心条件４２０ｋｅＶ）、ドーズ量０．５×１０12〜１×１０13ｃｍ-2（中心条件３×１０12ｃｍ-2）、イオン注入後の不純物プロファイルのピークの深さＲｐ＝０．５７μｍの条件でリンイオンを注入することによりＮ型埋込層５を形成する。
【００５０】
次に、リンイオンを注入することにより、埋込層接続部８を形成する。埋込層接続部８は、注入条件の異なる３回のイオン注入により形成される。まず、加速エネルギ３０〜１００ｋｅＶ（中心条件３０ｋｅＶ）、ドーズ量１×１０14〜５×１０15ｃｍ-2（中心条件２×１０15ｃｍ-2）の条件でリンイオンを注入して、最も浅い部分を形成する。次に、加速エネルギ１００〜２２０ｋｅＶ（中心条件１６０ｋｅＶ）、ドーズ量１×１０12〜３×１０13ｃｍ-2（中心条件２×１０13ｃｍ-2）、Ｒｐ＝０．２１μｍの条件でリンイオンを注入して、中央部分を形成する。最後に、加速エネルギ２００〜３６０ｋｅＶ（中心条件２６０ｋｅＶ）、ドーズ量０．５×１０12〜２×１０13ｃｍ-2（中心条件１×１０13ｃｍ-2）、Ｒｐ＝０．３５μｍの条件でリンイオンを注入して、最も深い部分を形成する。
【００５１】
Ｎチャネル型ＭＯＳＦＥＴの低濃度ドレイン（ＬＤＤ）構造を有するソース領域及びドレイン領域の低濃度領域ＬＤＤを形成するためのイオン注入を行う。注入する不純物はリンであり、加速エネルギは１０〜３０ｋｅＶ（中心条件２０ｋｅＶ）であり、ドーズ量は２×１０13〜１×１０14ｃｍ-2（中心条件４×１０13ｃｍ-2）である。
【００５２】
Ｐ+型層６を形成するためのイオン注入を行う。注入する不純物イオンはボロン（Ｂ）であり、加速エネルギは５〜１０ｋｅＶであり、ドーズ量は１×１０13〜１×１０14ｃｍ-2である。なお、注入する不純物イオンをＢＦ2にし、加速エネルギを３０ｋｅＶにしてもよい。このイオン注入は、周辺回路のＰチャネル型ＭＯＳＦＥＴのソース及びドレイン領域の低濃度領域を形成するためのイオン注入を兼ねる。
【００５３】
上述のように、埋込層接続部８を形成するためのイオン注入を、リセットトランジスタＴRSのソース及びドレイン領域を形成するためのイオン注入とは別に行うことにより、埋込層接続部８の不純物濃度をリセットトランジスタＴRSの特性とは独立に設定することができる。
【００５４】
図５（Ｄ）の状態に至るまでの工程を説明する。基板上に、ＣＶＤにより厚さ５０〜１５０ｎｍ（中心条件１００ｎｍ）の酸化シリコン膜を堆積させる。フォトダイオードＰＤの形成される領域からリセットトランジスタＴRSのゲート電極Ｇの上面の一部までを連続的にレジストパターンで覆う。このレジストパターンをマスクとし、フッ素系ガスを用いたＲＩＥにより、酸化シリコン膜を異方性エッチングする。エッチング後、レジストパターンを除去する。フォトダイオードＰＤの配置される領域からリセットトランジスタＴRSのゲート電極Ｇの上面の一部までを連続的に覆うマスク膜１６が残るとともに、ゲート電極Ｇの側面上にサイドウォールスペーサＳＷが残る。
【００５５】
Ｎチャネル型ＭＯＳＦＥＴの形成される領域に、加速エネルギ１０〜３０ｋｅＶ（中心条件２０ｋｅＶ）、ドーズ量１×１０15〜５×１０15ｃｍ-2（中心条件２×１０15ｃｍ-2）の条件でリンイオンを注入し、第１〜第３の不純物拡散領域１１〜１３を形成する。ＰチャネルＭＯＳＦＥＴの形成される領域に、加速エネルギ５〜１０ｋｅＶ（中心条件７ｋｅＶ）、ドーズ量１×１０15〜５×１０15ｃｍ-2（中心条件２×１０15ｃｍ-2）の条件でボロンイオンを注入する。
【００５６】
次に、図３の状態に至るまでの工程を説明する。基板上にＴｉまたはＣｏ膜をスパッタリングにより堆積させ、ラピッドサーマルアニール（ＲＴＡ）を行うことにより、ゲート電極Ｇの上面及び第１〜第３の不純物拡散領域１１〜１３の上に、金属シリサイド膜１８を形成する。ＲＴＡ後、未反応のＴｉまたはＣｏ膜を除去する。このとき、フォトダイオードＰＤの表面はマスク膜１６で覆われているため、この部分には金属シリサイド膜が形成されない。
【００５７】
基板上に、プラズマＣＶＤにより窒化シリコンからなる厚さ５０〜１００ｎｍの下側層間絶縁膜２０を堆積させる。なお、下側層間絶縁膜２０として厚さ１００〜３００ｎｍ（中心条件２００ｎｍ）の酸化窒化シリコン膜を用いてもよい。下側層間絶縁膜２０の上に、酸化シリコンからなる厚さ７００〜１５００ｎｍ（中心条件１０００ｎｍ）の主層間絶縁膜２１をプラズマＣＶＤにより堆積させる。化学機械研磨（ＣＭＰ）を行い、主層間絶縁膜２１の表面を平坦化する。
【００５８】
主層間絶縁膜２１の表面の平坦化を行った後、コンタクトホールＨSF、ＨVR、及びＨSIGを形成する。バリアメタル層の堆積、タングステン層の堆積、及びＣＭＰを行うことにより、コンタクトホールＨSF、ＨVR、及びＨSIG内に導電性プラグ２３を充填する。
【００５９】
図３に示したリセットトランジスタＴRSのドレインの低濃度領域１０の底面は、Ｎ型埋込層５の上面よりも浅い位置に配置されている。Ｎ型埋込層５からシリコン基板２の表面まで達する埋込層接続部８を配置することにより、Ｎ型埋込層５をリセットトランジスタＴRSのドレイン領域１０に電気的に接続することができる。
【００６０】
上記第１の実施例では、Ｎ型埋込層５が深い位置に配置されているため、フォトダイオードＰＤの接合容量を小さくすることができる。これにより、フォトダイオードＰＤの感度向上を図ることができる。
【００６１】
また、Ｎ型埋込層５が、Ｐ+型層６から深さ方向にある間隔を隔てて配置されているため、両者の間の空乏層が厚くなる。主層間絶縁膜２１側からフォトダイオードＰＤに光が入射するとき、主としてＮ型埋込層５よりも浅い位置の空乏層で光電変換が行われるため、Ｎ型埋込層５による光吸収に起因する感度低下を抑制することができる。
【００６２】
フォトダイオードＰＤに隣接するフィールド酸化膜４の下方にシリコン基板２のＰ型不純物濃度よりも高濃度のＰ型ウェル３が形成されているため、Ｎ型埋込層５から延びる空乏層がフィールド酸化膜４に接触することを防止することができる。これにより、リーク電流の増大を防止することができる。
【００６３】
また、上記第１の実施例では、Ｎ型埋込層５の外周近傍領域がフィールド酸化膜４の下方まで入り込んでいる。フォトダイオードのＮ型層の縁をフィールド酸化膜４の縁から活性領域内に後退させていた従来のものに比べて、実効的な受光領域を大きくすることができる。
【００６４】
埋込層接続部８の直上にコンタクトホールＨSFが形成され、導電性のプラグ２３が埋込層接続部８の上面に接触する。このように、比較的深い埋込層接続部８に導電性のプラグ２３が接触するため、ジャンクションリーク電流の増加を防止することができる。
【００６５】
次に、図６を参照して、第１の実施例の変形例について説明する。第１の実施例では、３トランジスタ型固体撮像装置に、図３の埋込層接続部８を適用したが、変形例では、４トランジスタ型固体撮像装置に、埋込層接続部８と同様の構造が適用される。
【００６６】
図６（Ａ）に、一般的な４トランジスタ型固体撮像装置の１画素の等価回路図を示す。図２（Ａ）に示した３トランジスタ型固体撮像装置のリセットトランジスタＴRSとフォトダイオードＰＤとの間に、トランスファトランジスタＴTRが挿入されている。フォトダイオードＰＤのカソードの電圧が、トランスファトランジスタＴTRを介してソースフォロワトランジスタＴSFのゲート電極に印加される。その他の構成は、図２（Ａ）に示した３トランジスタ型固体撮像装置の構成と同様である。
【００６７】
図６（Ｂ）に、フォトダイオードＰＤ及びトランスファトランジスタＴTRの断面図を示す。以下、図３に示した３トランジスタ型固体撮像装置の断面図との相違点に着目して説明する。
【００６８】
トランスファトランジスタＴＴＲがＰ型ウェル３内に形成されている。トランスファトランジスタＴＴＲは、チャネル領域を挟んで配置されたソース領域５０とドレイン領域５１、及びチャネル領域上にゲート絶縁膜を介して形成されたゲート電極Ｇを含んで構成される。ソース領域５０が、埋込層接続部８Ａを介してＮ型埋込層５に接続されている。
【００６９】
埋込層接続部８Ａは、２回のリンのイオン注入によって形成される。第１回目のイオン注入は、加速エネルギ１００〜２２０ｋｅＶ、ドーズ量１×１０12〜３×１０13ｃｍ-2の条件で行われ、第２回目のイオン注入は、加速エネルギ２００〜３６０ｋｅＶ、ドーズ量５×１０11〜２×１０13ｃｍ-2の条件で行われる。
【００７０】
Ｐ+型層６が、ソース領域５０の一部と重なり、トランスファトランジスタＴTRのゲート電極Ｇの近傍まで延びている。これにより、より完全な埋込型フォトダイオードが形成される。なお、３トランジスタ型固体撮像装置の場合と同様に、Ｎ型埋込層５を大きくして、受光部を広くすることができる。
【００７１】
次に、図７〜図９を参照して、本発明の第１の参考例によるＣＭＯＳ型固体撮像装置に付いて説明する。
図７に第１の参考例による３トランジスタ型固体撮像装置の１画素の平面図を示す。以下、図２（Ｂ）に示した第１の実施例によるＣＭＯＳ型固体撮像装置との相違点について説明する。
【００７２】
フォトダイオードＰＤのカソードとなるＮ型層３０が活性領域１の四角形部分１Ａの内側に配置されている。活性領域１の四角形部分１Ａとフィールド酸化膜との境界線に沿ってＮ型額縁領域３１が配置されている。Ｎ型額縁領域３１は、リセットトランジスタＴＲＳのゲート電極の脇まで延在し、リセットトランジスタＴＲＳのソース領域の高濃度部ＤＲＳを形成している。その他の構成は、図２（Ｂ）に示した第１の実施例によるＣＭＯＳ型固体撮像装置の構成と同じである。
【００７３】
図８に、図７の一点鎖線Ａ７−Ａ７における断面図を示す。リセットトランジスタＴRSのゲート電極からセレクトトランジスタＴSLまでの構造は、図３に示した第１の実施例によるＣＭＯＳ型固体撮像装置の構成と同じである。
【００７４】
フォトダイオードＰＤが配置される領域のシリコン基板２の表層部に、Ｎ型層３０が形成されている。フォトダイオードＰＤの周囲のフィールド酸化膜と活性領域との境界線に沿ってＮ型額縁領域３１が形成されている。Ｎ型額縁領域３１は、Ｎ型層３０よりも深い位置まで達する。図７に示したように、Ｎ型額縁領域３１は、図８の断面には現れていない領域を経由して、リセットトランジスタＴＲＳのソース領域の高濃度部ＤＲＳに連続している。
【００７５】
次に、図９を参照して第１の参考例によるＣＭＯＳ型固体撮像装置の製造方法について説明する。第１の実施例の説明で参照した図４（Ａ）から図４（Ｂ）までの工程と同様の工程により、Ｐ型ウェル３、フィールド酸化膜４、ゲート電極Ｇを形成する。Ｎチャネル型ＭＯＳＦＥＴを形成すべき領域及びフォトダイオードＰＤを形成すべき領域に、加速エネルギ１０〜３０ｋｅＶ（中心条件２０ｋｅＶ）、ドーズ量１×１０１３〜１×１０１４ｃｍ−２（中心条件４×１０１３ｃｍ−２）の条件で、リンイオンを注入する。Ｎチャネル型ＭＯＳＦＥＴのＬＤＤ構造を有するソース及びドレイン領域の低濃度部ＬＤＤが形成され、フォトダイオードＰＤのカソードとなるＮ型層３０が形成される。Ｎ型層３０の深さは０．１μｍ未満である。このように、フォトダイオードの中央部のＮ型層３０を浅く形成することにより、Ｎ型層での短波長光の減衰を抑制して、感度を向上させることができる。
【００７６】
次に、Ｎ型額縁領域３１及びリセットトランジスタＴRSのドレイン領域の高濃度部ＤRSを形成するためのリンイオンの注入を行う。加速エネルギは７０〜１８０ｋｅＶ（中心条件１００ｋｅＶ）であり、ドーズ量は１×１０13〜１×１０14ｃｍ-2（中心条件２×１０13ｃｍ-2）である。Ｎ型額縁領域３１の幅は０．３〜０．５μｍであり、深さは０．１〜０．２５μｍである。
【００７７】
図８に示したマスク膜１６及びサイドウォールスペーサＳＷの形成から、導電性プラグ２３の形成までは、図５（Ｄ）及び図３を参照して説明した第１の実施例の製造工程と同じである。リセットトランジスタＴＲＳのソース領域の高濃度部ＤＲＳ上に形成されたコンタクトホールＨＳＦは、基板法線に平行な視線で見たとき、ソース領域の高濃度部ＤＲＳに内包される。導電性プラグ２３が、比較的深いソース領域の高濃度部ＤＲＳに接触するため、導電性プラグを接触させることによるジャンクションリーク電流の増加を抑制することができる。
【００７８】
また、フィールド酸化膜４の縁近傍のストレスの集中する領域に、深いＮ型額縁領域３１が形成されている。このため、Ｎ型層３０から下方に延びる空乏層がストレスの集中する領域に接触しない。これにより、ストレスの集中する領域でのリーク電流の増大を防止することができる。
【００７９】
上記第１の参考例では、Ｎ型額縁領域３１を形成するためのイオン注入の加速エネルギを、Ｎ型層３０を形成するためのイオン注入の加速エネルギよりも高くしたが、加速エネルギを高くする代わりにドーズ量を多くしてもよい。例えば、加速エネルギ１０〜３０ｋｅＶ（中心条件２０ｋｅＶ）、ドーズ量５×１０１４〜５×１０１５ｃｍ−２（中心条件２×１０１５ｃｍ−２）の条件でイオン注入してもよい。ドーズ量を多くすると、活性化アニール時に不純物が深さ方向により深く拡散する。このため、Ｎ型層３０よりも深いＮ型額縁領域３１を形成することができる。
【００８０】
Ｎ型層３０の不純物濃度を１×１０20ｃｍ-3未満とし、Ｎ型額縁領域３１の不純物濃度を１×１０20ｃｍ-3よりも高くすることにより、リーク電流増大防止の十分な効果を得ることができる。
【００８１】
図１０に、第１の参考例の変形例によるＣＭＯＳ型固体撮像装置の平面図を示す。図７に示した第１の参考例では、Ｎ型額縁領域３１がリセットトランジスタＴＲＳのゲート電極の脇まで延びていた。第１の参考例の変形例では、図１０に示すように、Ｎ型額縁領域３１が、リセットトランジスタＴＲＳのゲート電極の一部に掛かっている。このため、リセットトランジスタＴＲＳのゲート電極よりもソース領域ＤＲＳ側の活性領域１に接するフィールド酸化膜の縁の全長さ部分にわたって、深いＮ型額縁領域３１が配置される。このため、フィールド酸化膜の縁近傍のストレス集中箇所を経由して流れるリーク電流をより少なくすることができる。
【００８２】
Ｎ型額縁領域３１を形成するためのイオン注入は、例えば、加速エネルギ１０〜３０ｋｅＶ（中心条件２０ｋｅＶ）、ドーズ量５×１０14〜５×１０15ｃｍ-2（中心条件２×１０15ｃｍ-2）の条件で行う。このように、加速エネルギの低い条件でイオン注入すると、イオン注入される領域がリセットトランジスタＴRSのゲート電極に掛かっても、リセットトランジスタＴRSの特性に影響はない。
【００８３】
次に、図１１〜図１４を参照して、第２の参考例によるＣＭＯＳ型固体撮像装置について説明する。上記第１の実施例及び第１の参考例によるＣＭＯＳ型固体撮像装置は、３トランジスタ型のものであったが、第２の参考例によるＣＭＯＳ型固体撮像装置は４トランジスタ型のものである。
【００８４】
図１１（Ａ）に、第２の参考例によるＣＭＯＳ型固体撮像装置の１画素の等価回路図を示す。図２（Ａ）に示した３トランジスタ型の固体撮像装置のリセットトランジスタＴＲＳとフォトダイオードＰＤとの間にトランスファトランジスタＴＴＲが挿入されている。リセットトランジスタＴＲＳとトランスファトランジスタＴＴＲとの相互接続点が、ソースフォロワトランジスタＴＳＦのゲート電極に接続されている。トランスファトランジスタＴＴＲのゲート電極は、セレクトトランジスタＴＳＬのゲート電極とともにセレクト線ＳＥＬに接続されている。
【００８５】
図１１（Ｂ）に、第２の参考例によるＣＭＯＳ型固体撮像装置の１画素部分の平面図を示す。以下、図２（Ｂ）に示した第１の実施例によるＣＭＯＳ型固体撮像装置の１画素部分の平面図との相違点について説明する。
【００８６】
図２（Ｂ）に示した第１の実施例の場合には、セレクトトランジスタＴＳＬのゲート電極の延長上に、フォトダイオードＰＤが配置されていた。図１１（Ｂ）の第２の参考例においては、フォトダイオードＰＤが図の左方に移動されており、セレクトトランジスタＴＳＬのゲート電極が図の上方に延び、フォトダイオードＰＤが配置された四角形部分１Ａから図の右方に延びた突出部分１Ｂと交差している。この交差箇所に、トランスファトランジスタＴＴＲが配置される。その他の構成は、図２（Ｂ）に示した第１の実施例の構成と同一である。
【００８７】
図１２に、図１１（Ｂ）の一点鎖線Ａ１１−Ａ１１における断面図を示す。シリコン基板２の表層部に形成されたＰ型層４１、及びそれよりも深い位置に形成されたＮ型埋込層４０によりフォトダイオードＰＤが構成されている。フォトダイオードＰＤから図の右方に向かってトランスファトランジスタＴTR、リセットトランジスタＴRS、ソースフォロワトランジスタＴSF、及びセレクトトトランジスタＴSLがこの順番に形成されている。ソースフォロワトランジスタＴSF、及びセレクトトランジスタＴSLの構成は、図３に示した対応するトランジスタの構成と同じである。
【００８８】
第１の実施例では、リセットトランジスタＴＲＳのソース領域１０が埋込層接続部８を介してＮ型埋込層５に接続されていたが、第２の参考例では、リセットトランジスタＴＲＳのゲート電極とトランスファトランジスタＴＴＲのゲート電極との間の基板表層部に形成された第４の不純物拡散領域４２が、リセットトランジスタＴＲＳのソース領域とトランスファトランジスタＴＴＲのドレイン領域とを兼ねる。
【００８９】
Ｎ型埋込層４０がトランスファトランジスタＴＴＲのゲート電極の下に、ある深さだけ侵入しており、トランスファトランジスタＴＴＲのソース領域を兼ねている。Ｐ型層１５は、フォトダイオードＰＤに隣接するフィールド酸化膜４の下方に形成されたＰ型ウェル３に接触しており、Ｎ型埋込層４０の縁は、フィールド酸化膜４と活性領域との境界線よりも活性領域側に後退している。このため、Ｎ型埋込層４０の下方に形成される空乏層が、フィールド酸化膜４の端部近傍に接することがない。これにより、フィールド酸化膜４の端部近傍のシリコンと酸化シリコンとの界面でのリーク電流の発生を防止することができる。
【００９０】
酸化シリコンからなるマスク膜１６が、フォトダイオードＰＤが配置された領域からトランスファトランジスタＴTRのゲート電極の上面の一部分までを連続的に覆う。マスク膜１６及び各トランジスタを、下側層間絶縁膜２０及び主層間絶縁膜２０が覆う。
【００９１】
第４の不純物拡散領域４２が配置された位置に、主層間絶縁膜２１及び下側層間絶縁膜２０を貫通するコンタクトホールＨSFが形成されている。コンタクトホールＨSF内に充填された導電性プラグ２３が、金属シリサイド膜１８を介して第４の不純物拡散領域４２に電気的に接続されている。コンタクトホールＨVR及びＨSIGの構成は、それぞれ図３に示した第１の実施例の対応するコンタクトホールＨVR及びＨSIGと同様である。
【００９２】
図１３を参照して、第２の参考例によるＣＭＯＳ型固体撮像装置の製造方法について説明する。ゲート電極Ｇを形成するまでの工程は、図４（Ａ）及び（Ｂ）を参照して説明した第１の実施例のＣＭＯＳ型固体撮像装置の製造方法と同じである。その後、図５（Ｃ）に示したソース及びドレイン領域の低濃度部ＬＤＤの形成と同じ方法で、低濃度部ＬＤＤを形成する。
【００９３】
次に、加速エネルギ３０〜５０ｋｅＶ（中心条件４０ｋｅＶ）、ドーズ量１×１０12〜５×１０13ｃｍ-2（中心条件１×１０13ｃｍ-2）の条件でリンイオンを注入することにより、Ｎ型埋込層４０を形成する。このとき、Ｎ型埋込層４０の端部がゲート電極の下方にもぐりこむようにイオン注入が行われる。次に、加速エネルギ３０ｋｅＶ、ドーズ量１×１０13ｃｍ-2の条件でＢＦ2イオンを注入することにより、Ｎ型埋込層４０よりも浅い領域にＰ型層４１を形成する。Ｐ型層４１の形成と同時に、周辺回路のＰチャネル型ＭＯＳＦＥＴ（図１３には現れていない）のソース及びドレインの低濃度部が形成される。
【００９４】
図１２に示したマスク膜１６、不純物拡散領域１１、１２、１３、４２、下側層間絶縁膜２０、主層間絶縁膜２１、及び導電性プラグ２３の形成工程は、第１の実施例において図５（Ｄ）及び図３を参照して説明した工程と同様である。
【００９５】
図１４に、第２の参考例のＣＭＯＳ型固体撮像装置の動作タイミングチャートを示す。図中の波形ＲＳＴ、ＳＥＬ、ＶＰＤ、ＧＳＦ、ＶＳＩＧは、それぞれ図１１（Ａ）のリセット線ＲＳＴに印加されるリセット信号、セレクト線ＳＥＬに印加されるセレクト信号、フォトダイオードＰＤのカソード電圧、ソースフォロワトランジスタＴＳＦのゲート電圧、及び信号線ＳＩＧに現れる信号電圧を表している。以下の説明では、特に断らない限りＭＯＳＦＥＴの閾値電圧分の電圧降下を考慮しないこととする。
【００９６】
時刻ｔ1において、セレクト信号ＳＥＬがハイレベルになっており、リセット信号ＲＳＴが立ち上がる。リセットトランジスタＴRS及びトランスファトランジスタＴTRが導通状態になり、フォトダイオードＰＤのカソード電圧ＶＰＤがリセット電圧ＶＲに初期設定される。
【００９７】
時刻ｔ2においてセレクト信号ＳＥＬが立ち下がり、トランスファトランジスタＴTRが非導通状態になる。フォトダイオードＰＤに入射している光の強度に応じて光電変換が行われ、カソードに電子が蓄積される。これにより、フォトダイオードＰＤのカソード電圧ＶＰＤが低下する。
【００９８】
時刻ｔ3において、リセット信号ＲＳＴが立下り、リセットトランジスタＴRSが非導通状態になる。その直後の時刻ｔ4において、セレクト信号ＳＥＬが立ち上がる。これにより、トランスファトランジスタＴTR及びセレクトトランジスタＴSLが導通する。
【００９９】
フォトダイオードＰＤのカソード電圧ＶＰＤがソースフォロワトランジスタＴＳＦのゲート電極に印加され、ソースフォロワトランジスタＴＳＦのソースにカソード電圧ＶＰＤが印加される。このカソード電圧ＶＰＤが、セレクトトランジスタＴＳＬを介して信号線ＳＩＧに出力される。なお、信号線ＳＩＧの電圧ＶＳＩＧは、ＣＲ時定数に制限されて徐々に増加する。信号線ＳＩＧに現れた信号電圧ＶＳＩＧが一定になったところで、図１に示した読出回路ＳＮＳがその電圧を検出する。
【０１００】
時刻ｔ5において、リセット信号ＲＳＴが立ち上がる。フォトダイオードＰＤのカソード電圧ＶＰＤがリセット電圧ＶＲに初期設定されるとともに、ソースフォロワトランジスタＴSFのゲート電極にリセット電圧ＶＲが印加される。ソースフォロワトランジスタＴSFが導通状態になり、信号線ＳＩＧにリセット電圧ＶＲが現れる。図１に示した読出回路ＳＮＳがこのリセット電圧ＶＲを検出する。時刻ｔ5の直前に検出された信号電圧ＶＳＩＧと、検出されたリセット電圧ＶＲとの差分を求める。
【０１０１】
時刻ｔ6においてセレクト信号ＳＥＬが立ち下がり、時刻ｔ1と同じ状態になる。
上記説明では、各ＭＯＳＦＥＴの閾値電圧分の電圧降下を考慮しなかったが、実際には、信号線ＳＩＧに出力される信号電圧ＶＳＩＧ及びリセット電圧ＶＲは、ソースフォロワトランジスタＴSFの閾値電圧分だけ低下する。ＭＯＳＦＥＴの閾値電圧は、画素ごとにばらついている。上述のように、受光量に応じた信号電圧ＶＳＩＧと、検出されたリセット電圧ＶＲとの差分を求めることにより、閾値電圧のばらつきによる影響を排除し、固定ノイズパターンの発生を防止することができる。
【０１０２】
上記第２の参考例では、図１２に示したように、フォトダイオードＰＤのカソードに相当するＮ型埋込層４０にタングステン等からなる導電性プラグが接触していない。このため、導電性プラグの接触によるジャンクションリーク電流の増加を防止することができる。
【０１０３】
また、上記第２の参考例では、図１１（Ｂ）に示したようにセレクトトランジスタＴＳＬのゲート電極が図の上方に延びて、トランスファトランジスタＴＴＲのゲート電極を構成している。従来の４トランジスタ型の固体撮像装置では、トランスファトランジスタＴＴＲのゲート電極を制御する制御線、及びゲート電極と制御線とを接続するためのコンタクトホールを配置する必要があった。第２の参考例では、これらを配置する必要がないため、１画素中でフォトダイオードＰＤの占める面積比を大きくすることができる。
【０１０４】
また、図１４で説明したように、リセット信号ＲＳＴを立ち下げる時刻ｔ3を、セレクト信号ＳＥＬを立ち上げる時刻ｔ4の直前とすることが好ましい。このようなタイミングとすることにより、図１１（Ａ）に示したリセットトランジスタＴRSとトランスファトランジスタＴTRとの相互接続点がフローティング状態である期間を短くすることができる。
【０１０５】
この相互接続点は、図１２に示した第４の不純物拡散領域４２に相当する。第４の不純物拡散領域４２がフローティング状態になっていると、ジャンクションリーク電流によってその電圧が変動し、ソースフォロワトランジスタＴSFのゲート電極に印加される信号電圧がこの電圧変動の影響を受けてしまう。第４の不純物拡散領域４２がフローティング状態になっている期間を短くすることにより、ジャンクションリーク電流の影響を軽減することができる。例えば、時刻ｔ2から時刻ｔ4までの時間が、時刻ｔ3から時刻ｔ4までの時間の３００倍以上になるように、タイミング制御することにより、ジャンクションリーク電流の影響を軽減することができる。
【０１０６】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【０１０７】
【発明の効果】
以上説明したように、本発明によれば、高感度かつリーク電流の少ない固体撮像装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例によるＣＭＯＳ型固体撮像装置の等価回路図である。
【図２】（Ａ）は、第１の実施例によるＣＭＯＳ型固体撮像装置の１画素の等価回路図であり、（Ｂ）は、１画素の平面図である。
【図３】第１の実施例によるＣＭＯＳ型固体撮像装置の１画素の主要部の断面図である。
【図４】第１の実施例によるＣＭＯＳ型固体撮像装置の製造方法を説明するための基板の断面図（その１）である。
【図５】第１の実施例によるＣＭＯＳ型固体撮像装置の製造方法を説明するための基板の断面図（その２）である。
【図６】第１の実施例の変形例によるＣＭＯＳ型固体撮像装置の等価回路図及び部分断面図である。
【図７】第１の参考例によるＣＭＯＳ型固体撮像装置の１画素の平面図である。
【図８】第１の参考例によるＣＭＯＳ型固体撮像装置の１画素の主要部の断面図である。
【図９】第１の参考例によるＣＭＯＳ型固体撮像装置の製造方法を説明するための基板の断面図である。
【図１０】第１の参考例の変形例によるＣＭＯＳ型固体撮像装置の１画素の平面図である。
【図１１】（Ａ）は、第２の参考例によるＣＭＯＳ型固体撮像装置の１画素の等価回路図であり、（Ｂ）は、１画素の平面図である。
【図１２】第２の参考例によるＣＭＯＳ型固体撮像装置の１画素の主要部の断面図である。
【図１３】第２の参考例によるＣＭＯＳ型固体撮像装置の製造方法を説明するための基板の断面図である。
【図１４】第２の参考例によるＣＭＯＳ型固体撮像装置の動作タイミングチャートである。
【図１５】従来のＮ＋Ｐ型フォトダイオードを用いた固体撮像装置の主要部の断面図である。
【図１６】従来のＰ＋ＮＰ型フォトダイオードを用いた固体撮像装置の主要部の断面図及び平面図である。
【発明の属する技術分野】
本発明は、半導体受光装置に関し、特にフォトダイオードの一方の端子にＭＩＳＦＥＴ（金属／絶縁物／半導体型電界効果トランジスタ）が接続され、このＭＩＳＦＥＴを導通させてフォトダイオードを初期設定することができる半導体受光装置に関する。
【０００２】
【従来の技術】
従来のＣＣＤ型固体撮像装置に加え、ＣＭＯＳ型固体撮像装置が提案されている。ＣＭＯＳ型固体撮像装置の特徴として、単一電源、低電圧駆動、及び低消費電力が挙げられる。ＣＭＯＳ型固体撮像装置は、一般的に、１つの画素（ピクセル）が３つのトランジスタと１つのフォトダイオードで構成される３トランジスタ型と、１つの画素が４つのトランジスタと１つのフォトダイオードで構成された４トランジスタ型とに分類される。
【０００３】
３トランジスタ型の固体撮像装置においては、１つの画素に、リセットトランジスタ、ソースフォロワトランジスタ、及びセレクトトランジスタが含まれる。リセットトランジスタは、フォトダイオードをリセット電圧に初期設定する。ソースフォロワトランジスタは、そのゲート電極がフォトダイオードに接続されており、フォトダイオードに発生した電圧により制御される。セレクトトランジスタはソースフォロワトランジスタに直列に接続され、当該画素の信号読み出しのスイッチングを行う。４トランジスタ型の固体撮像装置においては、３トランジスタ型の固体撮像装置の各画素のフォトダイオードとソースフォロワトランジスタのゲート電極との間に、トランスファトランジスタが挿入される。
【０００４】
いずれの固体撮像装置においても、撮像時には、まずリセットトランジスタを導通させて、フォトダイオードのＮ型層を基準電圧（リセット電圧）に初期設定する。その後、一定期間フォトダイオードで受光する。受光によってフォトダイオードのＮ型層に電子が蓄積され、Ｎ型層の電圧が低下する。この電圧変化がソースフォロワトランジスタで検出され、セレクトトランジスタを介して出力される。
【０００５】
フォトダイオードのＮ型層の電圧変化は、フォトダイオードの接合容量に依存し、接合容量が小さいほど電圧変化が大きい。従って、フォトダイオードの接合容量を小さくすることにより、受光感度の向上を図ることができる。
【０００６】
図１５（Ａ）に、Ｎ+Ｐ型フォトダイオードを用いた従来のＣＭＯＳ型固体撮像装置のフォトダイオードとリセットトランジスタとの断面図を示す。Ｐ型シリコン基板２００の表面にフィールド酸化膜２０１が形成され、活性領域が画定されている。フィールド酸化膜２０１はＰ型ウェル２０５内に配置されている。活性領域の一部の表層部にＮ型層２０２が形成されている。Ｎ型層２０２の一部の外周は、フィールド酸化膜２０１に接している。活性領域のうちＮ型層２０２の形成されていない領域にＰ型ウェル２０３が形成されている。このＰ型ウェル２０３内に、Ｎチャネルのリセットトランジスタ２０４が形成されている。
【０００７】
リセットトランジスタ２０４は、チャネル領域の両側に配置されたソース領域２０４Ｓ、ドレイン領域２０４Ｄ、及びチャネル領域の上にゲート絶縁膜を介して形成されたゲート電極２０４Ｇを含んで構成される。ソース領域２０４ＳはＮ型層２０２に接触している。リセットトランジスタ２０４のドレイン領域２０４Ｄに、リセット電圧ＶＲが印加されている。ソース領域２０４Ｓはソースフォロワトランジスタのゲート電極に接続されている。
【０００８】
Ｎ型層２０２の下方に空乏層が広がる。シリコン基板２００の上面からＮ型層２０２を通って空乏層まで光が進入すると、空乏層内で電子正孔対が発生し、Ｎ型層２０２に電子が蓄積される。このように、Ｎ型層２０２を透過した光によって光電変換が行われる。短波長の光はＮ型層２０２で吸収されやすいため、短波長の光に対する感度が、長波長の光に対する感度に比べて低くなる。
【０００９】
図１５（Ｂ）に示すように、Ｎ型層２０２を薄くすると、短波長の光の吸収が少なくなり、感度を高めることができる。ところが、Ｎ型層２０２を薄くすると、その下に形成される空乏層が、活性領域とその周囲のフィールド酸化膜２０１との境界Ｐにおいて、フィールド酸化膜２０１の底面の浅い部分に接触し易くなる。フィールド酸化膜２０１の底面の浅い部分は、シリコン基板の局所酸化時にストレスが集中する部分である。この部分に空乏層が接触してしまうため、リーク電流が大きくなってしまう。
【００１０】
図１６（Ａ）に、Ｐ+ＮＰ型フォトダイオードを用いた従来のＣＭＯＳ型固体撮像装置のフォトダイオードとリセットトランジスタの断面図を示し、図１６（Ｂ）にその平面図を示す。図１６（Ｂ）の一点鎖線Ａ１４−Ａ１４における断面図が図１６（Ａ）に相当する。以下、図１５（Ａ）に示した固体撮像装置との相違点について説明する。
【００１１】
フィールド酸化膜２０１で囲まれた活性領域の表層部の一部にＰ+型層２１０が形成され、その下にＮ型層２１１が形成されている。Ｎ型層２１１が、リセットトランジスタ２０４のソース領域２０４Ｓに接触している。Ｎ型層２１１とＰ+型層２１０との界面、及びＮ型層２１１の下方に空乏層が形成される。Ｎ型層２１１がシリコン基板２００の表面に露出せず、内部に埋め込まれているため、空乏層がフィールド酸化膜２０１に接触しない。このため、リーク電流を少なくすることができる。
【００１２】
【発明が解決しようとする課題】
図１６に示したＣＭＯＳ型固体撮像装置においては、Ｎ型層２１１とＰ+型層２１０との界面に形成される空乏層が、Ｎ型層２１１の下方に形成される空乏層よりも薄い。従って、Ｎ型層２１１とＰ+型層２１０との間の容量が接合容量の大部分を占める。このように、接合容量が大きくなってしまうため、受光感度が低下してしまう。また、Ｎ型層２１１の上方の空乏層が薄いため、主にＮ型層２１１の下方に形成される空乏層で光電変換が行われる。短波長の光は、Ｐ+型層２１０及びＮ型層２１１を通過するときに減衰するため、特に短波長域の感度が低下する。
【００１３】
図１６（Ｂ）に示したように、Ｎ型層２１１の外周が、フィールド酸化膜２０１と活性領域との境界線から活性領域側に所定の幅、例えば０．１〜０．２μｍだけ離れている。これにより、Ｎ型層２１１とＰ+型層２１０との界面に形成される空乏層がフィールド酸化膜２０１に接触することを防止することができる。ところが、このような構造にすると、フォトダイオードの実効的な受光面積が小さくなってしまう。特に、画素を微細化すると、Ｎ型層２１１とフィールド酸化膜２０１との間の額縁部分の占める割合が大きくなる。
【００１４】
本発明の目的は、高感度、かつ低リーク電流の固体撮像装置に適用される半導体受光装置を提供することである。
【００１５】
本発明の一観点によると、半導体基板の表層部に形成され、活性領域を画定する素子分離絶縁領域と、前記活性領域の表層部の一部に形成された第１導電型の第１の層と、前記半導体基板の表面の法線に平行な視線で見たとき、前記第１の層に部分的に重なるように配置され、該第１の層よりも深く、かつ上面が前記素子分離領域の底面よりも深い位置に配置され、前記第１導電型とは反対の第２導電型を有し、前記第１の層との間に空乏層を画定する埋込層と、前記活性領域のうち前記第１の層の配置されていない領域に形成されたＭＩＳＦＥＴであって、該ＭＩＳＦＥＴは、前記半導体基板の表層部に、チャネル領域を挟んで配置された第２導電型の第１及び第２の不純物拡散領域と該チャネル領域上にゲート絶縁膜を介して形成されたゲート電極とを有し、該第１及び第２の不純物拡散領域の底面が前記埋込層の上面よりも浅い位置に配置されている前記ＭＩＳＦＥＴと、前記第１の不純物拡散領域と前記埋込層とを電気的に接続する第２導電型の埋込層接続部とを有し、前記半導体基板の表面の法線に平行な視線で見たとき、前記埋込層の端部が、前記活性領域に接する前記素子分離絶縁領域に重なっている半導体受光装置が提供される。
【００１６】
第１の層と埋込層との間の空乏層に光が入射すると、電子正孔対が発生し、埋込層にキャリアが蓄積されて、その電位が変化する。キャリアの蓄積による電位の変化量は、受光量に依存する。埋込層が深い領域に形成されているが、埋込層接続部を配置することにより、埋込層とＭＩＳＦＥＴの第１の不純物拡散領域とを電気的に接続することができる。埋込層が深い領域に配置されているため、第１の層と埋込層との間の静電容量が小さくなり、受光感度を高めることができる。
【００２１】
【発明の実施の形態】
図１に、ＣＭＯＳ型固体撮像装置の概略等価回路図を示す。複数の画素ＰＸＬが行列状に配置されている。画素ＰＸＬの各行に対応してセレクト線ＳＥＬとリセット線ＲＳＴとが配置され、各列に対応して信号線ＳＩＧが配置されている。セレクト線ＳＥＬ及びリセット線ＲＳＴは駆動回路ＤＲＶに接続され、信号線ＳＩＧは読出回路ＳＮＳに接続されている。
【００２２】
図２（Ａ）に、３トランジスタ型の固体撮像装置の１画素の等価回路図を示す。フォトダイオードＰＤのカソードが、リセットトランジスタＴRSを介してリセット電圧線ＶＲに接続されている。リセット電圧線ＶＲには、リセット電圧が印加されている。フォトダイオードＰＤのアノードは接地されている。
【００２３】
ソースフォロワトランジスタＴＳＦとセレクトトランジスタＴＳＬとが直列接続されている。ソースフォロワトランジスタＴＳＦのドレイン端子がリセット電圧線ＶＲに接続され、セレクトトランジスタＴＳＬのソース端子が信号線ＳＩＧに接続されている。ソースフォロワトランジスタＴＳＦのゲート電極が、フォトダイオードＰＤのカソードに接続され、セレクトトランジスタＴＳＬのゲート電極がセレクト線ＳＥＬに接続されている。なお、リセットトランジスタＴＲＳ、ソースフォロワトランジスタＴＳＦ、及びセレクトトランジスタＴＳＬは、すべてＮチャネル型ＭＯＳＦＥＴである。
【００２４】
なお、画素内のトランジスタはすべてＮチャネル型ＭＯＳＦＥＴであるが、その周辺回路はＣＭＯＳで構成される。このため、図２（Ａ）に示した固体撮像装置は、ＣＭＯＳ型固体撮像装置と呼ばれる。
【００２５】
以下、図２（Ａ）に示した３トランジスタ型の固体撮像装置の動作について簡単に説明する。まず、リセットトランジスタＴRSを導通させて、フォトダイオードＰＤに逆バイアスを印加し、カソードをリセット電圧に初期設定する。リセットトランジスタＴRSを非導通状態にし、受光を開始する。フォトダイオードＰＤに光が入射すると、カソードに電子が蓄積され、カソードの電位が低下する。
【００２６】
カソードの電位の低下に対応して、ソースフォロワトランジスタＴSFのゲート電極の電位が低下する。セレクトトランジスタＴSLを導通させると、フォトダイオードＰＤのカソードの電圧低下に対応した信号電圧が信号線ＳＩＧに出力される。信号線ＳＩＧに現れた信号電圧が、図１に示した読出回路ＳＮＳで検出される。次に、リセットトランジスタＴRSを導通させて、ソースフォロワトランジスタＴSFのゲート電極にリセット電圧を印加する。この状態で信号線ＳＩＧに現れる電圧を読出回路ＳＮＳで検出する。
【００２７】
読出回路ＳＮＳで検出された２つの電圧の差分を求める。この差分は、フォトダイオードＰＤの受光量に依存した値になる。２つの電圧の差分を求めることにより、ソースフォロワトランジスタＴSF及びセレクトトランジスタＴSLの閾値電圧の画素ごとのばらつきに起因する信号電圧のばらつきの影響を回避することができる。
【００２８】
図２（Ｂ）に、本発明の第１の実施例による３トランジスタ型固体撮像装置の１画素の平面図を示す。活性領域１が、四角形の部分１Ａ、この四角形の部分１Ａの図の右辺の上端近傍から右方向に突出した部分１Ｂ、突出部分１Ｂの先端に連続し、四角形部分１Ａの右辺からある間隔を隔てて列方向に延びた部分１Ｃ、及び列方向に延びた部分１Ｃの下端に連続し、四角形部分１Ａの下辺からある間隔を隔てて行方向に延びた部分１Ｄを含んで構成されている。四角形部分１Ａ内にフォトダイオードＰＤが配置される。
【００２９】
リセットトランジスタＴRSのゲート電極が、活性領域１の列方向に延びた部分１Ｃと交差し、さらにその交差箇所よりも下側において、ソースフォロワトランジスタＴSFのゲート電極が活性領域１の列方向に延びた部分１Ｃと交差している。セレクトトランジスタＴSLのゲート電極が活性領域１の行方向に延びた部分１Ｄと交差している。セレクトトランジスタＴSLのゲート電極は、行方向に延在するセレクト線ＳＥＬから分岐している。
【００３０】
活性領域１のうち、フォトダイオードＰＤの配置された四角形の部分１Ａと、リセットトランジスタＴＲＳのゲート電極の配置された部分との間の領域（リセットトランジスタＴＲＳのドレイン領域）に、コンタクトホールＨＳＦが配置されている。リセットトランジスタＴＲＳのソース領域は、コンタクトホールＨＳＦ、及び上層配線を経由して、ソースフォロワトランジスタＴＳＦのゲート電極に接続されている。
【００３１】
活性領域１のうち、フォトダイオードＰＤの配置された四角形の部分１ＡからコンタクトホールＨSFの配置された領域までにわたって、基板表面からやや深い位置にＮ型埋込層５が配置されている。コンタクトホールＨSFの配置された領域に、Ｎ型埋込層５の上面から基板表面まで達する埋込層接続部８が配置されている。Ｎ型埋込層５の外周は、活性領域１の縁よりもフィールド酸化膜側に入り込んでいる。コンタクトホールＨSFは、埋込層接続部８に内包される。
【００３２】
リセットトランジスタＴＲＳのゲート電極が、コンタクトホールＨＲＳＪを経由して上層のリセット線ＲＳＴ（図１、図２（Ａ）参照）に接続されている。
活性領域１のうち、リセットトランジスタＴＲＳのゲート電極との交差箇所と、ソースフォロワトランジスタＴＳＦのゲート電極との交差箇所との間の領域（リセットトランジスタＴＲＳのドレイン領域及びソースフォロワトランジスタＴＳＦのドレイン領域）にコンタクトホールＨＶＲが配置されている。リセットトランジスタＴＲＳのドレイン領域及びソースフォロワトランジスタＴＳＦのドレイン領域は、コンタクトホールＨＶＲを経由して上層のリセット電圧線ＶＲ（図２（Ａ）参照）に接続されている。
【００３３】
活性領域１Ｄのうち、セレクトトランジスタＴＳＬのゲート電極と交差する箇所よりも左側の領域（セレクトトランジスタＴＳＬのソース領域）にコンタクトホールＨＳＩＧが配置されている。セレクトトランジスタＴＳＬのソース領域は、コンタクトホールＨＳＩＧを経由して、上層の信号線ＳＩＧ（図１、図２（Ａ）参照）に接続されている。
【００３４】
図３に、図２（Ｂ）の一点鎖線Ａ３−Ａ３における断面図を示す。シリコン基板２の表面上に厚さ２５０〜３５０ｎｍのフィールド酸化膜４が形成され、フィールド酸化膜４に囲まれた活性領域１が画定されている。Ｐ型シリコン基板２の表層部のうち、活性領域１内のフォトダイオードＰＤの配置される領域以外の領域、及びフィールド酸化膜４が形成されている領域にＰ型ウェル３が形成されている。
【００３５】
フォトダイオードＰＤが配置される領域の表層部に、Ｐ+型層６が形成され、それよりも深い位置に、Ｐ+型層６からある間隔を隔ててＮ型埋込層５が形成されている。Ｐ+型層６は、フィールド酸化膜４の下方に形成されているＰ型ウェル３に接触している。
【００３６】
Ｎ型埋込層５は、シリコン基板２の表面からの深さが０．５μｍよりも深い位置に配置されており、その上面は、フィールド酸化膜４の底面よりも深い位置に配置される。基板法線方向に平行な視線で見たとき、Ｎ型埋込層５の大部分がＰ+型層６と重なる。フィールド酸化膜４の直下においては、Ｎ型埋込層５の上面が、活性領域直下の部分の上面よりも０．１〜０．２μｍだけ浅い位置に形成される。この部分においても、Ｎ型埋込層５から伸びる空乏層の上面とフィールド酸化膜４の底面との間に０．２μｍ程度の間隔が確保される。Ｎ型埋込層５とＰ+型層６との間、及びＮ型埋込層５の下方に、空乏層が形成される。Ｎ型埋込層５がフォトダイオードＰＤのカソードになり、Ｐ+型層６及びシリコン基板２がフォトダイオードＰＤのアノードになる。
【００３７】
基板法線に平行な視線で見たとき、Ｎ型埋込層５の端部が、フィールド酸化膜４と重なる。Ｎ型埋込層５の上面がフィールド酸化膜４の底面よりも深い位置に配置されているため、Ｎ型埋込層５とフィールド酸化膜４とを部分的に重ねて配置したとしても、Ｎ型埋込層５から伸びる空乏層がフィールド酸化膜４に接触しない。
【００３８】
Ｎ型埋込層５はＰ型ウェル内に配置されていない。Ｎ型埋込層５の下方のシリコン基板２のＰ型不純物濃度は、Ｐ型ウェルの不純物濃度よりも低いため、Ｎ型埋込層５の下方に空乏層が長く延びる。
【００３９】
活性領域１の表面上に、リセットトランジスタＴＲＳ、ソースフォロワトランジスタＴＳＦ、及びセレクトトランジスタＴＳＬが形成されている。これらは、いずれもＮチャネル型ＭＯＳＦＥＴである。Ｎ型埋込層５のうちＰ+型層６と重ならない部分から、Ｎ型の埋込層接続部８が上方に延び、シリコン基板２の表面まで達している。埋込層接続部８は、リセットトランジスタＴＲＳのソース領域１０に接触している。
【００４０】
シリコン基板２の表層部に形成されたＮ型の第１の不純物拡散領域１１が、リセットトランジスタＴＲＳのドレイン領域とソースフォロワトランジスタＴＳＦのドレイン領域とを兼ねる。Ｎ型の第２の不純物拡散領域１２が、ソースフォロワトランジスタＴＳＦのソース領域とセレクトトランジスタＴＳＬのドレイン領域とを兼ねる。Ｎ型の第３の不純物拡散領域１３がセレクトトランジスタＴＳＬのソース領域となる。第１〜第３の不純物拡散領域１１〜１３の底面は、Ｎ型埋込層５の上面よりも浅い位置に配置されている。
【００４１】
フォトダイオードＰＤの配置されたシリコン基板２の表面を、ゲート酸化膜１５が覆っている。ゲート酸化膜１５は、ＭＯＳＦＥＴのゲート電極とシリコン基板２との間にも配置されている。酸化シリコンからなるマスク膜１６が、フォトダイオードＰＤの配置されているシリコン基板２の表面、リセットトランジスタＴＲＳのソース領域１０、及びリセットトランジスタＴＲＳのゲート電極Ｇの上面の一部分を連続的に覆う。
【００４２】
リセットトランジスタＴRSのゲート電極Ｇの上面のうちマスク膜１６で覆われていない領域、ソースフォロワトランジスタＴSFのゲート電極Ｇの上面、セレクトトランジスタＴSLのゲート電極Ｇの上面、第１の不純物拡散領域１１、第２の不純物拡散領域１２、および第３の不純物拡散領域１３の上面に、例えばチタンシリサイドまたはコバルトシリサイド等からなる金属シリサイド膜１８が形成されている。
【００４３】
窒化シリコンまたは酸化窒化シリコンからなる下側層間絶縁膜２０が、マスク膜１６及び各トランジスタを覆う。下側層間絶縁膜２０の上に、酸化シリコンからなる主層間絶縁膜２１が形成されている。
【００４４】
埋込層接続部８の配置された位置に、主層間絶縁膜２１の上面からシリコン基板２の表面まで達するコンタクトホールＨSFが形成されている。図２（Ｂ）に示したように、基板表面の法線に平行な視線で見たとき、コンタクトホールＨSFが埋込層接続部８に内包される。第１の不純物拡散領域１１及び第３の不純物拡散領域１３の配置された位置に、主層間絶縁膜２１の上面から金属シリサイド膜１８の上面まで達するコンタクトホールＨVR及びＨSIGが形成されている。
【００４５】
コンタクトホールＨSF、ＨVR、ＨSIG内に、タングステンからなるプラグ２３が埋め込まれている。なお、コンタクトホールＨSF、ＨVR、ＨSIGの底面及び側面は、ＴｉＮ等からなるバリアメタル層で覆われている。
【００４６】
次に、図４及び図５を参照して、第１の実施例によるＣＭＯＳ型固体撮像装置の製造方法について説明する。
図４（Ａ）に示すように、Ｐ型シリコン基板２の表面上に、シリコン局所酸化（ＬＯＣＯＳ）法により厚さ２５０〜３５０ｎｍ（中心条件３００ｎｍ）のフィールド酸化膜４を形成する。フィールド酸化膜４により活性領域１が画定される。Ｎチャネル型ＭＯＳＦＥＴ形成用のＰ型ウェル３を形成する。活性領域１の表面を熱酸化し厚さ３〜７ｎｍ（中心条件５ｎｍ）のゲート酸化膜１５を形成する。
【００４７】
以下、図４（Ｂ）の状態に至るまでの工程を説明する。基板表面上に化学気相成長（ＣＶＤ）により厚さ１５０〜２５０ｎｍ（中心条件１８０ｎｍ）の多結晶シリコン膜を堆積させる。この多結晶シリコン膜のうち、ＮチャネルＭＯＳＦＥＴのゲート電極となる領域に、加速エネルギ１０〜３０ｋｅＶ（中心条件２０ｋｅＶ）、ドーズ量２×１０15〜６×１０15ｃｍ-2（中心条件４×１０15ｃｍ-2）の条件でリン（Ｐ）イオンを注入する。その後、８００℃程度で活性化アニールを行う。
【００４８】
この多結晶シリコン膜をパターニングし、ＭＯＳＦＥＴのゲート電極Ｇを残す。多結晶シリコン膜のエッチングは、塩素系のエッチングガスを用いた反応性イオンエッチング（ＲＩＥ）により行うことができる。
【００４９】
以下、図５（Ｃ）の状態に至るまでの工程を説明する。加速エネルギ３６０〜５００ｋｅＶ（中心条件４２０ｋｅＶ）、ドーズ量０．５×１０12〜１×１０13ｃｍ-2（中心条件３×１０12ｃｍ-2）、イオン注入後の不純物プロファイルのピークの深さＲｐ＝０．５７μｍの条件でリンイオンを注入することによりＮ型埋込層５を形成する。
【００５０】
次に、リンイオンを注入することにより、埋込層接続部８を形成する。埋込層接続部８は、注入条件の異なる３回のイオン注入により形成される。まず、加速エネルギ３０〜１００ｋｅＶ（中心条件３０ｋｅＶ）、ドーズ量１×１０14〜５×１０15ｃｍ-2（中心条件２×１０15ｃｍ-2）の条件でリンイオンを注入して、最も浅い部分を形成する。次に、加速エネルギ１００〜２２０ｋｅＶ（中心条件１６０ｋｅＶ）、ドーズ量１×１０12〜３×１０13ｃｍ-2（中心条件２×１０13ｃｍ-2）、Ｒｐ＝０．２１μｍの条件でリンイオンを注入して、中央部分を形成する。最後に、加速エネルギ２００〜３６０ｋｅＶ（中心条件２６０ｋｅＶ）、ドーズ量０．５×１０12〜２×１０13ｃｍ-2（中心条件１×１０13ｃｍ-2）、Ｒｐ＝０．３５μｍの条件でリンイオンを注入して、最も深い部分を形成する。
【００５１】
Ｎチャネル型ＭＯＳＦＥＴの低濃度ドレイン（ＬＤＤ）構造を有するソース領域及びドレイン領域の低濃度領域ＬＤＤを形成するためのイオン注入を行う。注入する不純物はリンであり、加速エネルギは１０〜３０ｋｅＶ（中心条件２０ｋｅＶ）であり、ドーズ量は２×１０13〜１×１０14ｃｍ-2（中心条件４×１０13ｃｍ-2）である。
【００５２】
Ｐ+型層６を形成するためのイオン注入を行う。注入する不純物イオンはボロン（Ｂ）であり、加速エネルギは５〜１０ｋｅＶであり、ドーズ量は１×１０13〜１×１０14ｃｍ-2である。なお、注入する不純物イオンをＢＦ2にし、加速エネルギを３０ｋｅＶにしてもよい。このイオン注入は、周辺回路のＰチャネル型ＭＯＳＦＥＴのソース及びドレイン領域の低濃度領域を形成するためのイオン注入を兼ねる。
【００５３】
上述のように、埋込層接続部８を形成するためのイオン注入を、リセットトランジスタＴRSのソース及びドレイン領域を形成するためのイオン注入とは別に行うことにより、埋込層接続部８の不純物濃度をリセットトランジスタＴRSの特性とは独立に設定することができる。
【００５４】
図５（Ｄ）の状態に至るまでの工程を説明する。基板上に、ＣＶＤにより厚さ５０〜１５０ｎｍ（中心条件１００ｎｍ）の酸化シリコン膜を堆積させる。フォトダイオードＰＤの形成される領域からリセットトランジスタＴRSのゲート電極Ｇの上面の一部までを連続的にレジストパターンで覆う。このレジストパターンをマスクとし、フッ素系ガスを用いたＲＩＥにより、酸化シリコン膜を異方性エッチングする。エッチング後、レジストパターンを除去する。フォトダイオードＰＤの配置される領域からリセットトランジスタＴRSのゲート電極Ｇの上面の一部までを連続的に覆うマスク膜１６が残るとともに、ゲート電極Ｇの側面上にサイドウォールスペーサＳＷが残る。
【００５５】
Ｎチャネル型ＭＯＳＦＥＴの形成される領域に、加速エネルギ１０〜３０ｋｅＶ（中心条件２０ｋｅＶ）、ドーズ量１×１０15〜５×１０15ｃｍ-2（中心条件２×１０15ｃｍ-2）の条件でリンイオンを注入し、第１〜第３の不純物拡散領域１１〜１３を形成する。ＰチャネルＭＯＳＦＥＴの形成される領域に、加速エネルギ５〜１０ｋｅＶ（中心条件７ｋｅＶ）、ドーズ量１×１０15〜５×１０15ｃｍ-2（中心条件２×１０15ｃｍ-2）の条件でボロンイオンを注入する。
【００５６】
次に、図３の状態に至るまでの工程を説明する。基板上にＴｉまたはＣｏ膜をスパッタリングにより堆積させ、ラピッドサーマルアニール（ＲＴＡ）を行うことにより、ゲート電極Ｇの上面及び第１〜第３の不純物拡散領域１１〜１３の上に、金属シリサイド膜１８を形成する。ＲＴＡ後、未反応のＴｉまたはＣｏ膜を除去する。このとき、フォトダイオードＰＤの表面はマスク膜１６で覆われているため、この部分には金属シリサイド膜が形成されない。
【００５７】
基板上に、プラズマＣＶＤにより窒化シリコンからなる厚さ５０〜１００ｎｍの下側層間絶縁膜２０を堆積させる。なお、下側層間絶縁膜２０として厚さ１００〜３００ｎｍ（中心条件２００ｎｍ）の酸化窒化シリコン膜を用いてもよい。下側層間絶縁膜２０の上に、酸化シリコンからなる厚さ７００〜１５００ｎｍ（中心条件１０００ｎｍ）の主層間絶縁膜２１をプラズマＣＶＤにより堆積させる。化学機械研磨（ＣＭＰ）を行い、主層間絶縁膜２１の表面を平坦化する。
【００５８】
主層間絶縁膜２１の表面の平坦化を行った後、コンタクトホールＨSF、ＨVR、及びＨSIGを形成する。バリアメタル層の堆積、タングステン層の堆積、及びＣＭＰを行うことにより、コンタクトホールＨSF、ＨVR、及びＨSIG内に導電性プラグ２３を充填する。
【００５９】
図３に示したリセットトランジスタＴRSのドレインの低濃度領域１０の底面は、Ｎ型埋込層５の上面よりも浅い位置に配置されている。Ｎ型埋込層５からシリコン基板２の表面まで達する埋込層接続部８を配置することにより、Ｎ型埋込層５をリセットトランジスタＴRSのドレイン領域１０に電気的に接続することができる。
【００６０】
上記第１の実施例では、Ｎ型埋込層５が深い位置に配置されているため、フォトダイオードＰＤの接合容量を小さくすることができる。これにより、フォトダイオードＰＤの感度向上を図ることができる。
【００６１】
また、Ｎ型埋込層５が、Ｐ+型層６から深さ方向にある間隔を隔てて配置されているため、両者の間の空乏層が厚くなる。主層間絶縁膜２１側からフォトダイオードＰＤに光が入射するとき、主としてＮ型埋込層５よりも浅い位置の空乏層で光電変換が行われるため、Ｎ型埋込層５による光吸収に起因する感度低下を抑制することができる。
【００６２】
フォトダイオードＰＤに隣接するフィールド酸化膜４の下方にシリコン基板２のＰ型不純物濃度よりも高濃度のＰ型ウェル３が形成されているため、Ｎ型埋込層５から延びる空乏層がフィールド酸化膜４に接触することを防止することができる。これにより、リーク電流の増大を防止することができる。
【００６３】
また、上記第１の実施例では、Ｎ型埋込層５の外周近傍領域がフィールド酸化膜４の下方まで入り込んでいる。フォトダイオードのＮ型層の縁をフィールド酸化膜４の縁から活性領域内に後退させていた従来のものに比べて、実効的な受光領域を大きくすることができる。
【００６４】
埋込層接続部８の直上にコンタクトホールＨSFが形成され、導電性のプラグ２３が埋込層接続部８の上面に接触する。このように、比較的深い埋込層接続部８に導電性のプラグ２３が接触するため、ジャンクションリーク電流の増加を防止することができる。
【００６５】
次に、図６を参照して、第１の実施例の変形例について説明する。第１の実施例では、３トランジスタ型固体撮像装置に、図３の埋込層接続部８を適用したが、変形例では、４トランジスタ型固体撮像装置に、埋込層接続部８と同様の構造が適用される。
【００６６】
図６（Ａ）に、一般的な４トランジスタ型固体撮像装置の１画素の等価回路図を示す。図２（Ａ）に示した３トランジスタ型固体撮像装置のリセットトランジスタＴRSとフォトダイオードＰＤとの間に、トランスファトランジスタＴTRが挿入されている。フォトダイオードＰＤのカソードの電圧が、トランスファトランジスタＴTRを介してソースフォロワトランジスタＴSFのゲート電極に印加される。その他の構成は、図２（Ａ）に示した３トランジスタ型固体撮像装置の構成と同様である。
【００６７】
図６（Ｂ）に、フォトダイオードＰＤ及びトランスファトランジスタＴTRの断面図を示す。以下、図３に示した３トランジスタ型固体撮像装置の断面図との相違点に着目して説明する。
【００６８】
トランスファトランジスタＴＴＲがＰ型ウェル３内に形成されている。トランスファトランジスタＴＴＲは、チャネル領域を挟んで配置されたソース領域５０とドレイン領域５１、及びチャネル領域上にゲート絶縁膜を介して形成されたゲート電極Ｇを含んで構成される。ソース領域５０が、埋込層接続部８Ａを介してＮ型埋込層５に接続されている。
【００６９】
埋込層接続部８Ａは、２回のリンのイオン注入によって形成される。第１回目のイオン注入は、加速エネルギ１００〜２２０ｋｅＶ、ドーズ量１×１０12〜３×１０13ｃｍ-2の条件で行われ、第２回目のイオン注入は、加速エネルギ２００〜３６０ｋｅＶ、ドーズ量５×１０11〜２×１０13ｃｍ-2の条件で行われる。
【００７０】
Ｐ+型層６が、ソース領域５０の一部と重なり、トランスファトランジスタＴTRのゲート電極Ｇの近傍まで延びている。これにより、より完全な埋込型フォトダイオードが形成される。なお、３トランジスタ型固体撮像装置の場合と同様に、Ｎ型埋込層５を大きくして、受光部を広くすることができる。
【００７１】
次に、図７〜図９を参照して、本発明の第１の参考例によるＣＭＯＳ型固体撮像装置に付いて説明する。
図７に第１の参考例による３トランジスタ型固体撮像装置の１画素の平面図を示す。以下、図２（Ｂ）に示した第１の実施例によるＣＭＯＳ型固体撮像装置との相違点について説明する。
【００７２】
フォトダイオードＰＤのカソードとなるＮ型層３０が活性領域１の四角形部分１Ａの内側に配置されている。活性領域１の四角形部分１Ａとフィールド酸化膜との境界線に沿ってＮ型額縁領域３１が配置されている。Ｎ型額縁領域３１は、リセットトランジスタＴＲＳのゲート電極の脇まで延在し、リセットトランジスタＴＲＳのソース領域の高濃度部ＤＲＳを形成している。その他の構成は、図２（Ｂ）に示した第１の実施例によるＣＭＯＳ型固体撮像装置の構成と同じである。
【００７３】
図８に、図７の一点鎖線Ａ７−Ａ７における断面図を示す。リセットトランジスタＴRSのゲート電極からセレクトトランジスタＴSLまでの構造は、図３に示した第１の実施例によるＣＭＯＳ型固体撮像装置の構成と同じである。
【００７４】
フォトダイオードＰＤが配置される領域のシリコン基板２の表層部に、Ｎ型層３０が形成されている。フォトダイオードＰＤの周囲のフィールド酸化膜と活性領域との境界線に沿ってＮ型額縁領域３１が形成されている。Ｎ型額縁領域３１は、Ｎ型層３０よりも深い位置まで達する。図７に示したように、Ｎ型額縁領域３１は、図８の断面には現れていない領域を経由して、リセットトランジスタＴＲＳのソース領域の高濃度部ＤＲＳに連続している。
【００７５】
次に、図９を参照して第１の参考例によるＣＭＯＳ型固体撮像装置の製造方法について説明する。第１の実施例の説明で参照した図４（Ａ）から図４（Ｂ）までの工程と同様の工程により、Ｐ型ウェル３、フィールド酸化膜４、ゲート電極Ｇを形成する。Ｎチャネル型ＭＯＳＦＥＴを形成すべき領域及びフォトダイオードＰＤを形成すべき領域に、加速エネルギ１０〜３０ｋｅＶ（中心条件２０ｋｅＶ）、ドーズ量１×１０１３〜１×１０１４ｃｍ−２（中心条件４×１０１３ｃｍ−２）の条件で、リンイオンを注入する。Ｎチャネル型ＭＯＳＦＥＴのＬＤＤ構造を有するソース及びドレイン領域の低濃度部ＬＤＤが形成され、フォトダイオードＰＤのカソードとなるＮ型層３０が形成される。Ｎ型層３０の深さは０．１μｍ未満である。このように、フォトダイオードの中央部のＮ型層３０を浅く形成することにより、Ｎ型層での短波長光の減衰を抑制して、感度を向上させることができる。
【００７６】
次に、Ｎ型額縁領域３１及びリセットトランジスタＴRSのドレイン領域の高濃度部ＤRSを形成するためのリンイオンの注入を行う。加速エネルギは７０〜１８０ｋｅＶ（中心条件１００ｋｅＶ）であり、ドーズ量は１×１０13〜１×１０14ｃｍ-2（中心条件２×１０13ｃｍ-2）である。Ｎ型額縁領域３１の幅は０．３〜０．５μｍであり、深さは０．１〜０．２５μｍである。
【００７７】
図８に示したマスク膜１６及びサイドウォールスペーサＳＷの形成から、導電性プラグ２３の形成までは、図５（Ｄ）及び図３を参照して説明した第１の実施例の製造工程と同じである。リセットトランジスタＴＲＳのソース領域の高濃度部ＤＲＳ上に形成されたコンタクトホールＨＳＦは、基板法線に平行な視線で見たとき、ソース領域の高濃度部ＤＲＳに内包される。導電性プラグ２３が、比較的深いソース領域の高濃度部ＤＲＳに接触するため、導電性プラグを接触させることによるジャンクションリーク電流の増加を抑制することができる。
【００７８】
また、フィールド酸化膜４の縁近傍のストレスの集中する領域に、深いＮ型額縁領域３１が形成されている。このため、Ｎ型層３０から下方に延びる空乏層がストレスの集中する領域に接触しない。これにより、ストレスの集中する領域でのリーク電流の増大を防止することができる。
【００７９】
上記第１の参考例では、Ｎ型額縁領域３１を形成するためのイオン注入の加速エネルギを、Ｎ型層３０を形成するためのイオン注入の加速エネルギよりも高くしたが、加速エネルギを高くする代わりにドーズ量を多くしてもよい。例えば、加速エネルギ１０〜３０ｋｅＶ（中心条件２０ｋｅＶ）、ドーズ量５×１０１４〜５×１０１５ｃｍ−２（中心条件２×１０１５ｃｍ−２）の条件でイオン注入してもよい。ドーズ量を多くすると、活性化アニール時に不純物が深さ方向により深く拡散する。このため、Ｎ型層３０よりも深いＮ型額縁領域３１を形成することができる。
【００８０】
Ｎ型層３０の不純物濃度を１×１０20ｃｍ-3未満とし、Ｎ型額縁領域３１の不純物濃度を１×１０20ｃｍ-3よりも高くすることにより、リーク電流増大防止の十分な効果を得ることができる。
【００８１】
図１０に、第１の参考例の変形例によるＣＭＯＳ型固体撮像装置の平面図を示す。図７に示した第１の参考例では、Ｎ型額縁領域３１がリセットトランジスタＴＲＳのゲート電極の脇まで延びていた。第１の参考例の変形例では、図１０に示すように、Ｎ型額縁領域３１が、リセットトランジスタＴＲＳのゲート電極の一部に掛かっている。このため、リセットトランジスタＴＲＳのゲート電極よりもソース領域ＤＲＳ側の活性領域１に接するフィールド酸化膜の縁の全長さ部分にわたって、深いＮ型額縁領域３１が配置される。このため、フィールド酸化膜の縁近傍のストレス集中箇所を経由して流れるリーク電流をより少なくすることができる。
【００８２】
Ｎ型額縁領域３１を形成するためのイオン注入は、例えば、加速エネルギ１０〜３０ｋｅＶ（中心条件２０ｋｅＶ）、ドーズ量５×１０14〜５×１０15ｃｍ-2（中心条件２×１０15ｃｍ-2）の条件で行う。このように、加速エネルギの低い条件でイオン注入すると、イオン注入される領域がリセットトランジスタＴRSのゲート電極に掛かっても、リセットトランジスタＴRSの特性に影響はない。
【００８３】
次に、図１１〜図１４を参照して、第２の参考例によるＣＭＯＳ型固体撮像装置について説明する。上記第１の実施例及び第１の参考例によるＣＭＯＳ型固体撮像装置は、３トランジスタ型のものであったが、第２の参考例によるＣＭＯＳ型固体撮像装置は４トランジスタ型のものである。
【００８４】
図１１（Ａ）に、第２の参考例によるＣＭＯＳ型固体撮像装置の１画素の等価回路図を示す。図２（Ａ）に示した３トランジスタ型の固体撮像装置のリセットトランジスタＴＲＳとフォトダイオードＰＤとの間にトランスファトランジスタＴＴＲが挿入されている。リセットトランジスタＴＲＳとトランスファトランジスタＴＴＲとの相互接続点が、ソースフォロワトランジスタＴＳＦのゲート電極に接続されている。トランスファトランジスタＴＴＲのゲート電極は、セレクトトランジスタＴＳＬのゲート電極とともにセレクト線ＳＥＬに接続されている。
【００８５】
図１１（Ｂ）に、第２の参考例によるＣＭＯＳ型固体撮像装置の１画素部分の平面図を示す。以下、図２（Ｂ）に示した第１の実施例によるＣＭＯＳ型固体撮像装置の１画素部分の平面図との相違点について説明する。
【００８６】
図２（Ｂ）に示した第１の実施例の場合には、セレクトトランジスタＴＳＬのゲート電極の延長上に、フォトダイオードＰＤが配置されていた。図１１（Ｂ）の第２の参考例においては、フォトダイオードＰＤが図の左方に移動されており、セレクトトランジスタＴＳＬのゲート電極が図の上方に延び、フォトダイオードＰＤが配置された四角形部分１Ａから図の右方に延びた突出部分１Ｂと交差している。この交差箇所に、トランスファトランジスタＴＴＲが配置される。その他の構成は、図２（Ｂ）に示した第１の実施例の構成と同一である。
【００８７】
図１２に、図１１（Ｂ）の一点鎖線Ａ１１−Ａ１１における断面図を示す。シリコン基板２の表層部に形成されたＰ型層４１、及びそれよりも深い位置に形成されたＮ型埋込層４０によりフォトダイオードＰＤが構成されている。フォトダイオードＰＤから図の右方に向かってトランスファトランジスタＴTR、リセットトランジスタＴRS、ソースフォロワトランジスタＴSF、及びセレクトトトランジスタＴSLがこの順番に形成されている。ソースフォロワトランジスタＴSF、及びセレクトトランジスタＴSLの構成は、図３に示した対応するトランジスタの構成と同じである。
【００８８】
第１の実施例では、リセットトランジスタＴＲＳのソース領域１０が埋込層接続部８を介してＮ型埋込層５に接続されていたが、第２の参考例では、リセットトランジスタＴＲＳのゲート電極とトランスファトランジスタＴＴＲのゲート電極との間の基板表層部に形成された第４の不純物拡散領域４２が、リセットトランジスタＴＲＳのソース領域とトランスファトランジスタＴＴＲのドレイン領域とを兼ねる。
【００８９】
Ｎ型埋込層４０がトランスファトランジスタＴＴＲのゲート電極の下に、ある深さだけ侵入しており、トランスファトランジスタＴＴＲのソース領域を兼ねている。Ｐ型層１５は、フォトダイオードＰＤに隣接するフィールド酸化膜４の下方に形成されたＰ型ウェル３に接触しており、Ｎ型埋込層４０の縁は、フィールド酸化膜４と活性領域との境界線よりも活性領域側に後退している。このため、Ｎ型埋込層４０の下方に形成される空乏層が、フィールド酸化膜４の端部近傍に接することがない。これにより、フィールド酸化膜４の端部近傍のシリコンと酸化シリコンとの界面でのリーク電流の発生を防止することができる。
【００９０】
酸化シリコンからなるマスク膜１６が、フォトダイオードＰＤが配置された領域からトランスファトランジスタＴTRのゲート電極の上面の一部分までを連続的に覆う。マスク膜１６及び各トランジスタを、下側層間絶縁膜２０及び主層間絶縁膜２０が覆う。
【００９１】
第４の不純物拡散領域４２が配置された位置に、主層間絶縁膜２１及び下側層間絶縁膜２０を貫通するコンタクトホールＨSFが形成されている。コンタクトホールＨSF内に充填された導電性プラグ２３が、金属シリサイド膜１８を介して第４の不純物拡散領域４２に電気的に接続されている。コンタクトホールＨVR及びＨSIGの構成は、それぞれ図３に示した第１の実施例の対応するコンタクトホールＨVR及びＨSIGと同様である。
【００９２】
図１３を参照して、第２の参考例によるＣＭＯＳ型固体撮像装置の製造方法について説明する。ゲート電極Ｇを形成するまでの工程は、図４（Ａ）及び（Ｂ）を参照して説明した第１の実施例のＣＭＯＳ型固体撮像装置の製造方法と同じである。その後、図５（Ｃ）に示したソース及びドレイン領域の低濃度部ＬＤＤの形成と同じ方法で、低濃度部ＬＤＤを形成する。
【００９３】
次に、加速エネルギ３０〜５０ｋｅＶ（中心条件４０ｋｅＶ）、ドーズ量１×１０12〜５×１０13ｃｍ-2（中心条件１×１０13ｃｍ-2）の条件でリンイオンを注入することにより、Ｎ型埋込層４０を形成する。このとき、Ｎ型埋込層４０の端部がゲート電極の下方にもぐりこむようにイオン注入が行われる。次に、加速エネルギ３０ｋｅＶ、ドーズ量１×１０13ｃｍ-2の条件でＢＦ2イオンを注入することにより、Ｎ型埋込層４０よりも浅い領域にＰ型層４１を形成する。Ｐ型層４１の形成と同時に、周辺回路のＰチャネル型ＭＯＳＦＥＴ（図１３には現れていない）のソース及びドレインの低濃度部が形成される。
【００９４】
図１２に示したマスク膜１６、不純物拡散領域１１、１２、１３、４２、下側層間絶縁膜２０、主層間絶縁膜２１、及び導電性プラグ２３の形成工程は、第１の実施例において図５（Ｄ）及び図３を参照して説明した工程と同様である。
【００９５】
図１４に、第２の参考例のＣＭＯＳ型固体撮像装置の動作タイミングチャートを示す。図中の波形ＲＳＴ、ＳＥＬ、ＶＰＤ、ＧＳＦ、ＶＳＩＧは、それぞれ図１１（Ａ）のリセット線ＲＳＴに印加されるリセット信号、セレクト線ＳＥＬに印加されるセレクト信号、フォトダイオードＰＤのカソード電圧、ソースフォロワトランジスタＴＳＦのゲート電圧、及び信号線ＳＩＧに現れる信号電圧を表している。以下の説明では、特に断らない限りＭＯＳＦＥＴの閾値電圧分の電圧降下を考慮しないこととする。
【００９６】
時刻ｔ1において、セレクト信号ＳＥＬがハイレベルになっており、リセット信号ＲＳＴが立ち上がる。リセットトランジスタＴRS及びトランスファトランジスタＴTRが導通状態になり、フォトダイオードＰＤのカソード電圧ＶＰＤがリセット電圧ＶＲに初期設定される。
【００９７】
時刻ｔ2においてセレクト信号ＳＥＬが立ち下がり、トランスファトランジスタＴTRが非導通状態になる。フォトダイオードＰＤに入射している光の強度に応じて光電変換が行われ、カソードに電子が蓄積される。これにより、フォトダイオードＰＤのカソード電圧ＶＰＤが低下する。
【００９８】
時刻ｔ3において、リセット信号ＲＳＴが立下り、リセットトランジスタＴRSが非導通状態になる。その直後の時刻ｔ4において、セレクト信号ＳＥＬが立ち上がる。これにより、トランスファトランジスタＴTR及びセレクトトランジスタＴSLが導通する。
【００９９】
フォトダイオードＰＤのカソード電圧ＶＰＤがソースフォロワトランジスタＴＳＦのゲート電極に印加され、ソースフォロワトランジスタＴＳＦのソースにカソード電圧ＶＰＤが印加される。このカソード電圧ＶＰＤが、セレクトトランジスタＴＳＬを介して信号線ＳＩＧに出力される。なお、信号線ＳＩＧの電圧ＶＳＩＧは、ＣＲ時定数に制限されて徐々に増加する。信号線ＳＩＧに現れた信号電圧ＶＳＩＧが一定になったところで、図１に示した読出回路ＳＮＳがその電圧を検出する。
【０１００】
時刻ｔ5において、リセット信号ＲＳＴが立ち上がる。フォトダイオードＰＤのカソード電圧ＶＰＤがリセット電圧ＶＲに初期設定されるとともに、ソースフォロワトランジスタＴSFのゲート電極にリセット電圧ＶＲが印加される。ソースフォロワトランジスタＴSFが導通状態になり、信号線ＳＩＧにリセット電圧ＶＲが現れる。図１に示した読出回路ＳＮＳがこのリセット電圧ＶＲを検出する。時刻ｔ5の直前に検出された信号電圧ＶＳＩＧと、検出されたリセット電圧ＶＲとの差分を求める。
【０１０１】
時刻ｔ6においてセレクト信号ＳＥＬが立ち下がり、時刻ｔ1と同じ状態になる。
上記説明では、各ＭＯＳＦＥＴの閾値電圧分の電圧降下を考慮しなかったが、実際には、信号線ＳＩＧに出力される信号電圧ＶＳＩＧ及びリセット電圧ＶＲは、ソースフォロワトランジスタＴSFの閾値電圧分だけ低下する。ＭＯＳＦＥＴの閾値電圧は、画素ごとにばらついている。上述のように、受光量に応じた信号電圧ＶＳＩＧと、検出されたリセット電圧ＶＲとの差分を求めることにより、閾値電圧のばらつきによる影響を排除し、固定ノイズパターンの発生を防止することができる。
【０１０２】
上記第２の参考例では、図１２に示したように、フォトダイオードＰＤのカソードに相当するＮ型埋込層４０にタングステン等からなる導電性プラグが接触していない。このため、導電性プラグの接触によるジャンクションリーク電流の増加を防止することができる。
【０１０３】
また、上記第２の参考例では、図１１（Ｂ）に示したようにセレクトトランジスタＴＳＬのゲート電極が図の上方に延びて、トランスファトランジスタＴＴＲのゲート電極を構成している。従来の４トランジスタ型の固体撮像装置では、トランスファトランジスタＴＴＲのゲート電極を制御する制御線、及びゲート電極と制御線とを接続するためのコンタクトホールを配置する必要があった。第２の参考例では、これらを配置する必要がないため、１画素中でフォトダイオードＰＤの占める面積比を大きくすることができる。
【０１０４】
また、図１４で説明したように、リセット信号ＲＳＴを立ち下げる時刻ｔ3を、セレクト信号ＳＥＬを立ち上げる時刻ｔ4の直前とすることが好ましい。このようなタイミングとすることにより、図１１（Ａ）に示したリセットトランジスタＴRSとトランスファトランジスタＴTRとの相互接続点がフローティング状態である期間を短くすることができる。
【０１０５】
この相互接続点は、図１２に示した第４の不純物拡散領域４２に相当する。第４の不純物拡散領域４２がフローティング状態になっていると、ジャンクションリーク電流によってその電圧が変動し、ソースフォロワトランジスタＴSFのゲート電極に印加される信号電圧がこの電圧変動の影響を受けてしまう。第４の不純物拡散領域４２がフローティング状態になっている期間を短くすることにより、ジャンクションリーク電流の影響を軽減することができる。例えば、時刻ｔ2から時刻ｔ4までの時間が、時刻ｔ3から時刻ｔ4までの時間の３００倍以上になるように、タイミング制御することにより、ジャンクションリーク電流の影響を軽減することができる。
【０１０６】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【０１０７】
【発明の効果】
以上説明したように、本発明によれば、高感度かつリーク電流の少ない固体撮像装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例によるＣＭＯＳ型固体撮像装置の等価回路図である。
【図２】（Ａ）は、第１の実施例によるＣＭＯＳ型固体撮像装置の１画素の等価回路図であり、（Ｂ）は、１画素の平面図である。
【図３】第１の実施例によるＣＭＯＳ型固体撮像装置の１画素の主要部の断面図である。
【図４】第１の実施例によるＣＭＯＳ型固体撮像装置の製造方法を説明するための基板の断面図（その１）である。
【図５】第１の実施例によるＣＭＯＳ型固体撮像装置の製造方法を説明するための基板の断面図（その２）である。
【図６】第１の実施例の変形例によるＣＭＯＳ型固体撮像装置の等価回路図及び部分断面図である。
【図７】第１の参考例によるＣＭＯＳ型固体撮像装置の１画素の平面図である。
【図８】第１の参考例によるＣＭＯＳ型固体撮像装置の１画素の主要部の断面図である。
【図９】第１の参考例によるＣＭＯＳ型固体撮像装置の製造方法を説明するための基板の断面図である。
【図１０】第１の参考例の変形例によるＣＭＯＳ型固体撮像装置の１画素の平面図である。
【図１１】（Ａ）は、第２の参考例によるＣＭＯＳ型固体撮像装置の１画素の等価回路図であり、（Ｂ）は、１画素の平面図である。
【図１２】第２の参考例によるＣＭＯＳ型固体撮像装置の１画素の主要部の断面図である。
【図１３】第２の参考例によるＣＭＯＳ型固体撮像装置の製造方法を説明するための基板の断面図である。
【図１４】第２の参考例によるＣＭＯＳ型固体撮像装置の動作タイミングチャートである。
【図１５】従来のＮ＋Ｐ型フォトダイオードを用いた固体撮像装置の主要部の断面図である。
【図１６】従来のＰ＋ＮＰ型フォトダイオードを用いた固体撮像装置の主要部の断面図及び平面図である。
Claims (3)
- 半導体基板の表層部に形成され、活性領域を画定する素子分離絶縁領域と、
前記活性領域の表層部の一部に形成された第１導電型の第１の層と、
前記半導体基板の表面の法線に平行な視線で見たとき、前記第１の層に部分的に重なるように配置され、該第１の層よりも深く、かつ上面が前記素子分離領域の底面よりも深い位置に配置され、前記第１導電型とは反対の第２導電型を有し、前記第１の層との間に空乏層を画定する埋込層と、
前記活性領域のうち前記第１の層の配置されていない領域に形成されたＭＩＳＦＥＴであって、該ＭＩＳＦＥＴは、前記半導体基板の表層部に、チャネル領域を挟んで配置された第２導電型の第１及び第２の不純物拡散領域と該チャネル領域上にゲート絶縁膜を介して形成されたゲート電極とを有し、該第１及び第２の不純物拡散領域の底面が前記埋込層の上面よりも浅い位置に配置されている前記ＭＩＳＦＥＴと、
前記第１の不純物拡散領域と前記埋込層とを電気的に接続する第２導電型の埋込層接続部と
を有し、前記半導体基板の表面の法線に平行な視線で見たとき、前記埋込層の端部が、前記活性領域に接する前記素子分離絶縁領域に重なっている半導体受光装置。 - 前記埋込層接続部が前記シリコン基板の表面まで達しており、
さらに、前記半導体基板の上に、前記第１の層及び前記ＭＩＳＦＥＴを覆うように配置された層間絶縁膜と、
前記半導体基板の表面の法線に平行な視線で見たとき、前記埋込層接続部に内包されるように配置され、前記層間絶縁膜を貫通するコンタクトホールと、
前記コンタクトホール内に埋め込まれた導電性部材と
を有する請求項１に記載の半導体受光装置。 - 半導体基板の表層部に形成され、活性領域を画定する素子分離絶縁領域と、
前記活性領域の表層部の一部に形成された第１導電型の第１の層と、
前記半導体基板の表面の法線に平行な視線で見たとき、前記第１の層に部分的に重なるように配置され、該第１の層よりも深く、かつ上面が前記素子分離領域の底面よりも深い位置に配置され、前記第１導電型とは反対の第２導電型を有し、前記第１の層との間に空乏層を画定する埋込層と、
前記活性領域内に配置されたＭＩＳＦＥＴであって、該ＭＩＳＦＥＴは、前記半導体基板の表層部に、チャネル領域を挟んで配置された第２導電型の第１及び第２の不純物拡散領域と該チャネル領域上にゲート絶縁膜を介して形成されたゲート電極とを有し、前記第１の層が、該第１の不純物拡散領域の一部と重なっている前記ＭＩＳＦＥＴと、
前記第１の不純物拡散領域と前記埋込層とを電気的に接続する第２導電型の埋込層接続部と
を有し、前記半導体基板の表面の法線に平行な視線で見たとき、前記埋込層の端部が、前記活性領域に接する前記素子分離絶縁領域に重なっている半導体受光装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002224850A JP3795843B2 (ja) | 2002-08-01 | 2002-08-01 | 半導体受光装置 |
| US10/631,757 US6894268B2 (en) | 2002-08-01 | 2003-08-01 | Semiconductor photodetector of high sensitivity and small leak current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002224850A JP3795843B2 (ja) | 2002-08-01 | 2002-08-01 | 半導体受光装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006001374A Division JP4303246B2 (ja) | 2006-01-06 | 2006-01-06 | 半導体受光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004071628A JP2004071628A (ja) | 2004-03-04 |
| JP3795843B2 true JP3795843B2 (ja) | 2006-07-12 |
Family
ID=31185026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002224850A Expired - Lifetime JP3795843B2 (ja) | 2002-08-01 | 2002-08-01 | 半導体受光装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6894268B2 (ja) |
| JP (1) | JP3795843B2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3840214B2 (ja) * | 2003-01-06 | 2006-11-01 | キヤノン株式会社 | 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ |
| JP2006040986A (ja) * | 2004-07-23 | 2006-02-09 | Sony Corp | 固体撮像装置及びその製造方法 |
| JP2006059995A (ja) * | 2004-08-19 | 2006-03-02 | Matsushita Electric Ind Co Ltd | 増幅型固体撮像装置 |
| KR100660275B1 (ko) | 2004-12-29 | 2006-12-20 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 화소의 전달 트랜지스터 및 그 제조방법 |
| KR100672704B1 (ko) * | 2004-12-30 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서 및 그 제조방법 |
| JP2009153167A (ja) * | 2005-02-04 | 2009-07-09 | Canon Inc | 撮像装置 |
| JP4340248B2 (ja) * | 2005-03-17 | 2009-10-07 | 富士通マイクロエレクトロニクス株式会社 | 半導体撮像装置を製造する方法 |
| JP4742661B2 (ja) * | 2005-04-25 | 2011-08-10 | ソニー株式会社 | 固体撮像素子の製造方法 |
| KR100720474B1 (ko) * | 2005-06-17 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| CN100395883C (zh) * | 2005-06-28 | 2008-06-18 | 中芯国际集成电路制造(上海)有限公司 | 利用独立的源极形成的cmos图像传感器件和方法 |
| KR100672729B1 (ko) * | 2005-07-14 | 2007-01-24 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| US7344910B2 (en) * | 2005-09-27 | 2008-03-18 | Omnivision Technologies, Inc. | Self-aligned photodiode for CMOS image sensor and method of making |
| US20070108546A1 (en) * | 2005-11-15 | 2007-05-17 | Canon Kabushiki Kaisha | Photoelectric converter and imaging system including the same |
| KR100731064B1 (ko) * | 2005-12-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR100827439B1 (ko) * | 2006-06-30 | 2008-05-06 | 삼성전자주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
| US7795655B2 (en) * | 2006-10-04 | 2010-09-14 | Sony Corporation | Solid-state imaging device and electronic device |
| JP5194419B2 (ja) * | 2006-10-04 | 2013-05-08 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| US8304821B2 (en) * | 2006-12-23 | 2012-11-06 | Semiconductor Manufacturing International (Shanghai) Corporation | CMOS image sensor |
| KR100929349B1 (ko) * | 2007-01-30 | 2009-12-03 | 삼성전자주식회사 | 유기물 컬러 필터를 포함하지 않는 컬러 픽셀, 이미지 센서, 및 컬러 보간방법 |
| US8030114B2 (en) | 2007-01-31 | 2011-10-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and structure to reduce dark current in image sensors |
| JP2009238940A (ja) * | 2008-03-26 | 2009-10-15 | National Univ Corp Shizuoka Univ | フォトダイオード及びそれを含む撮像素子 |
| US7947959B2 (en) * | 2009-04-21 | 2011-05-24 | Honeywell International Inc. | Enhanced sensitivity solid state radiation detector |
| JP5763474B2 (ja) * | 2010-08-27 | 2015-08-12 | 株式会社半導体エネルギー研究所 | 光センサ |
| CN102683374B (zh) * | 2012-05-31 | 2014-10-15 | 中国科学院上海高等研究院 | 高动态范围的图像传感器及其制造方法 |
| JP6198485B2 (ja) * | 2013-06-28 | 2017-09-20 | キヤノン株式会社 | 光電変換装置、及び撮像システム |
| JP6159184B2 (ja) * | 2013-07-25 | 2017-07-05 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| JP6949563B2 (ja) * | 2017-06-02 | 2021-10-13 | キヤノン株式会社 | 固体撮像装置、撮像システム及び移動体 |
| JP2019117855A (ja) * | 2017-12-27 | 2019-07-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| DE102019118390A1 (de) * | 2018-11-30 | 2020-06-04 | Taiwan Semiconductor Manufacturing Co. Ltd. | Halbleitervorrichtung und Herstellungsverfahren |
| KR102697624B1 (ko) * | 2019-03-06 | 2024-08-26 | 삼성전자주식회사 | 이미지 센서 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3406832B2 (ja) | 1998-03-19 | 2003-05-19 | 株式会社東芝 | 固体撮像装置 |
| JP3484071B2 (ja) | 1998-03-19 | 2004-01-06 | 株式会社東芝 | 固体撮像装置 |
| JP3576033B2 (ja) | 1999-03-31 | 2004-10-13 | 株式会社東芝 | 固体撮像装置 |
| JP2001144318A (ja) | 1999-11-18 | 2001-05-25 | Ricoh Co Ltd | 光電変換素子及びその製造方法 |
| KR100386609B1 (ko) | 2000-04-28 | 2003-06-02 | 주식회사 하이닉스반도체 | 씨모스 이미지 센서 및 그의 제조 방법 |
| US6621064B2 (en) * | 2001-05-03 | 2003-09-16 | Texas Instruments Incorporated | CMOS photodiode having reduced dark current and improved light sensitivity and responsivity |
| US6756616B2 (en) * | 2001-08-30 | 2004-06-29 | Micron Technology, Inc. | CMOS imager and method of formation |
| US6730899B1 (en) * | 2003-01-10 | 2004-05-04 | Eastman Kodak Company | Reduced dark current for CMOS image sensors |
-
2002
- 2002-08-01 JP JP2002224850A patent/JP3795843B2/ja not_active Expired - Lifetime
-
2003
- 2003-08-01 US US10/631,757 patent/US6894268B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20040021060A1 (en) | 2004-02-05 |
| US6894268B2 (en) | 2005-05-17 |
| JP2004071628A (ja) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3795843B2 (ja) | 半導体受光装置 | |
| EP1668701B1 (en) | IMAGE SENSOR HAVING PINNED FLOATING DIFFUSION DIODE and its method of manufacturing | |
| JP4604296B2 (ja) | 固体撮像装置及びその製造方法 | |
| US6504194B1 (en) | Solid state imaging device, method of manufacturing the same, and solid state imaging system | |
| EP1394858B1 (en) | Semiconductor device for reading signal from photodiode via transistors | |
| KR100758321B1 (ko) | 포토다이오드 영역을 매립한 이미지 센서 및 그 제조 방법 | |
| EP2341539B1 (en) | Image sensor with embedded photodiode region and manufacturing method for same | |
| US9318523B2 (en) | Solid-state imaging device | |
| KR100461975B1 (ko) | 이미지센서의 트렌치 소자분리막 형성방법 | |
| KR100436067B1 (ko) | 이미지센서 및 그 제조 방법 | |
| JP5100988B2 (ja) | イメージセンサー及びその製造方法 | |
| US7598136B2 (en) | Image sensor and related fabrication method | |
| JP5053526B2 (ja) | 電荷伝送効率を向上させたイメージセンサ及びその製造方法 | |
| JP4406964B2 (ja) | 固体撮像素子及びその製造方法 | |
| KR20170084519A (ko) | 이미지 센서 | |
| KR20080040744A (ko) | 포토 다이오드, 고체 촬상 장치, 및 그 제조 방법 | |
| US20070004076A1 (en) | CMOS image sensor including two types of device isolation regions and method of fabricating the same | |
| JP4303246B2 (ja) | 半導体受光装置 | |
| JP4775486B2 (ja) | 固体撮像装置及びその製造方法 | |
| KR20090079105A (ko) | 이미지 센서 및 그 제조 방법 | |
| KR20040003981A (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| US20090166691A1 (en) | Image Sensor and Method of Manufacturing the Same | |
| US20080048221A1 (en) | Image sensor and manufacturing method thereof | |
| KR20050062143A (ko) | 이미지센서 픽셀영역의 소자분리 방법 | |
| KR100790286B1 (ko) | 이미지센서 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060413 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |