JP5053526B2 - 電荷伝送効率を向上させたイメージセンサ及びその製造方法 - Google Patents
電荷伝送効率を向上させたイメージセンサ及びその製造方法 Download PDFInfo
- Publication number
- JP5053526B2 JP5053526B2 JP2005219927A JP2005219927A JP5053526B2 JP 5053526 B2 JP5053526 B2 JP 5053526B2 JP 2005219927 A JP2005219927 A JP 2005219927A JP 2005219927 A JP2005219927 A JP 2005219927A JP 5053526 B2 JP5053526 B2 JP 5053526B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- image sensor
- impurity region
- depth
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000012546 transfer Methods 0.000 title description 16
- 239000012535 impurity Substances 0.000 claims description 51
- 125000006850 spacer group Chemical group 0.000 claims description 51
- 239000004065 semiconductor Substances 0.000 claims description 47
- 238000005468 ion implantation Methods 0.000 claims description 45
- 238000009792 diffusion process Methods 0.000 claims description 9
- 238000007667 floating Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 238000009826 distribution Methods 0.000 description 21
- 238000002955 isolation Methods 0.000 description 6
- 238000005452 bending Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009313 farming Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
- H01L31/035281—Shape of the body
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
本発明は、イメージセンサ、特に、電荷伝送効率を向上させたイメージセンサ及びその製造方法に関する。
イメージセンサとは、光学的映像を電気信号に変換する半導体素子であり、イメージセンサには、主として電荷結合素子（ＣＣＤ）とＣＭＯＳイメージセンサとがある。
これらのうち、ＣＣＤは、個々のＭＯＳキャパシタが相互に非常に近接して位置され、電荷キャリアがキャパシタに格納されて伝送される素子である。
また、ＣＭＯＳイメージセンサは、制御回路及び信号処理回路がＣＭＯＳ技術を利用して周辺回路として形成され、画素と同じ数のＭＯＳトランジスタが配列され、これらのＭＯＳトランジスタを使用して、順に出力を検出するスイッチング方式が採用された素子である。
ＣＭＯＳイメージセンサには、高い集積度及び低い駆動電圧などの利点があるため、現在、携帯用撮像装置などに幅広く用いられている。
一方、ＣＭＯＳイメージセンサの最も重要な特性の１つは、デッドゾーン（Ｄｅａｄ ｚｏｎｅ）特性であり、これは低照度での画像品質と密接な関係がある。
また、ＣＭＯＳイメージセンサ関連技術の発達に伴なって、画素サイズが小さくなることによって、光応答領域（Ｐｈｏｔｏ ｒｅｓｐｏｎｓｅ ｒｅｇｉｏｎ）であるフォトダイオードの大きさも相対的に小さくなり、また、駆動電圧の減少により、イメージセンサの低照度での画像品質が劣化するという問題が発生する。
したがって、イメージセンサのフォトダイオードの構造は、画期的に電荷伝送効率を改善できる構造に変更されることが必要であり、低電圧及び低電位の条件下でのフォトダイオードの構造の最適化が当面の課題である。
図１は、従来の技術に係るイメージセンサの単位画素の一部を示す断面図である。
図１に示しているように、高濃度のＰ＋＋基板１０とｐ−ｅｐｉ層１１とが積層された下部構造（以下、半導体層と記す）に局部的に素子分離膜１２が形成されており、半導体層上に、４Ｔｒ構造のＣＭＯＳイメージセンサのトランスファーゲートＴｘをなすゲート電極が、導電膜１４及び絶縁膜１３の積層構造とその側壁スペーサ１６とを含む構造として形成されている。
ゲート電極の一方の、アライメントされた半導体層の内部に、Ｐ型不純物領域１７（以下、ｐ０領域と記す）と、Ｎ型不純物領域１５（以下、ｎ−領域と記す）とを備えるフォトダイオードＰＤがイオン注入などの工程により形成されている。
ゲート電極の他方の、アライメントされた半導体層の内部に、高農度のＮ型（ｎ＋）のフローティング拡散領域（ＦＤ）１８が形成されている。
ゲート電極の導電膜１４は、ポリシリコンまたはタングステンシリサイドなどの単独構造または積層された構造であり、スペーサ１６は、窒化膜、酸化膜または酸化窒化膜などからなる。
図１に示した構造を有するイメージセンサの単位画素は、受光領域のフォトダイオードＰＤとフォトダイオードＰＤで生成された電子をフローティング拡散領域ＦＤに伝送できる能力が要求される。
したがって、図１の構造を有するイメージセンサの単位画素では、フォトダイオードＰＤのｎ−領域１５をトランスファーゲートＴｘに接するようにすることで、トランスファーゲートＴｘに電源電圧を加えて電荷を伝送させる場合、フォトダイオードＰＤのｎ−領域１５に及ぼす電位（Ｆｒｉｎｇｉｎｇ ｆｉｅｌｄ）を大きくし、ｎ−領域１５の電荷をよく導き出して伝送できるようにしている。
一方、上述のように、図１に示したｎ−領域１５は、ゲート電極パターンＴｘの一方にアライメントされており、この場合、ｐ０領域１７の拡散によりｎ−領域１５とゲート電極のチャネル部分との通路に電位障壁が形成され、電荷の伝送が妨害されるようになるため、電荷伝送効率が減少する。
また、電位障壁の形成は、フローティング拡散領域１８に伝送されない電子が発生するため、イメージセンサの特性を劣化させる原因になる。
上記の問題を解決するために、ｐ０領域のプロファイルを変化させ、フォトダイオードの電位分布を変化させようとする工夫がなされた（以下、改善された従来技術と記す）。
図２Ａは、電荷伝送効率を向上させるために改善された従来技術に係るイメージセンサの単位画素の一部を示す断面図である。
ここで、上述した図１と同じ構成要素に対しては、同じ符号を付し、その具体的な説明は省略する。
図２の場合、図１とは異なりｐ０領域をｐ０１領域１７ａとｐ０２領域１７ｂとに分離されている。ｐ０１領域１７ａは、ゲート電極の側壁スペーサ１６の形成前にイオン注入を実施することによって、ゲート電極の側面にアライメントされるように形成され、ｐ０２領域１７ｂは、側壁スペーサ１６の形成後、イオン注入を実施することによって、側壁スペーサ１６のプロファイル（断面形状）が下部に転写された形状を有するように、即ち、ｐ０２領域１７ｂの境界が側壁スペーサ１６のエッジによって画定されるようにする。
したがって、ｐ０１領域１７ａとｐ０２領域１７ｂとによって、これら構成されるｐ０領域は、全体として見れば、側壁スペーサ１６とアライメントされる部分においてプロファイルに屈曲を有するようになる。
図２Ｂは、このようなｐ０領域の屈曲による電位分布を概略的に示す模式的断面図である。このように、電位分布が階段形状を有することによって、従来の技術に比べて矢印方向に示した電子の移動が容易になる。
図３は、従来の技術に係るイメージセンサの半導体層に平行な面における電位分布を、２次元的に示す平面図である。図３に示したように、フォトダイオードＰＤの周辺と中央部分との間の電位分布が、「Ｃ」及び「Ｅ」のように断絶されたパターンになっている。
図４は、従来の技術に係るイメージセンサの半導体層に垂直な面における電位分布を、２次元的に示す平面図である。図４では、フォトダイオードＰＤの周辺と中央部分との間の電位分布が、「Ｇ」のように断絶されたパターンになっている。
一方、上記したように、低電圧及びサイズ縮小によって、改善された従来技術の場合にも、電荷伝送効率の限界を示しているのが実情である。
本発明は、上述した従来の技術の問題点を解決するためになされたものであって、その目的とするところは、イメージセンサの電荷伝送効率を向上させたイメージセンサ及びその製造方法を提供することにある。
上記した目的を達成するために、本発明によれば、第１導電型の半導体層に形成されたゲート電極と、該ゲート電極の一方にアライメントされ、前記半導体層の内部の所定領域に拡散され、フォトダイオードを構成する、第２導電型の第１不純物領域と、前記ゲート電極の前記一方にアライメントされ、前記半導体層の表面から所定の深さに拡散され、前記フォトダイオードを構成する、第１導電型の第２不純物領域と、前記ゲート電極の側壁に形成されたスペーサとを備え、前記第１不純物領域において、前記第２不純物領域の下方に形成され、前記第２不純物領域が、前記スペーサの下方に位置する第１領域の不純物濃度に比べて、前記ゲート電極から前記第１領域よりも遠くに位置する第２領域における不純物濃度が高く、前記ゲート電極から前記第２領域よりもさらに離隔された第３領域における不純物濃度が、前記第２領域の不純物濃度よりも高いことを特徴とするイメージセンサを提供することができる。
また、上記した目的を達成するために、本発明によれば、第１導電型の半導体層にゲート電極を形成する第１ステップと、イオン注入を実施して、前記ゲート電極の一方にアライメントされ、前記半導体層の内部に所定の深さに拡散され、フォトダイオードを構成する、第２導電型の第１不純物領域を形成する第２ステップと、ブランケットイオン注入を実施して、前記ゲート電極の前記一方にアライメントされ、前記半導体層の表面から所定の深さに拡散され、前記フォトダイオードを構成する、第１導電型の第２不純物領域を形成する第３ステップと、前記ゲート電極の側壁にスペーサを形成する第４ステップと、ブランケットイオン注入を実施して、前記スペーサにアライメントされて、前記半導体層の表面から拡散され、前記フォトダイオードを構成する、第１導電型の第３不純物領域を形成する第５ステップと、全面に前記ゲート電極から前記スペーサよりもさらに離隔された部分の前記半導体層の表面を露出するイオン注入マスクを形成する第６ステップと、前記イオン注入マスクを用いてイオン注入を実施し、前記半導体層の表面から拡散され、前記フォトダイオードを構成する、第１導電型の第４不純物領域を形成する第７ステップと含むことを特徴とするイメージセンサの製造方法を提供することができる。
本発明では、フォトダイオードを構成するｐ０領域のプロファイルが３重構造になるようにして、電荷伝送効率の向上を図っている。
このために、トランスファーゲートをなすゲート電極の側壁にスペーサを形成する前にイオン注入を行い、スペーサ形成後にブランケットイオン注入によりゲート電極及びスペーサにそれぞれアライメントされたｐ０領域の濃度勾配を形成し、ゲート電極から所定距離だけオフセットされて離隔されるように形成したマスクを利用してイオン注入を実施することによって、３重構造の屈曲、すなわち、濃度勾配を有するようにする。
本発明によれば、フォトダイオードの電荷伝送効率を向上させることができ、イメージセンサの性能を大きく向上させることができるという効果が得られる。
以下、本発明のもっとも好ましい実施の形態を添付する図面を参照して説明する。
図５は、本発明の実施の形態に係るイメージセンサの単位画素の一部を示しす断面図である。
図５に示したように、本発明のイメージセンサは、Ｐ型の半導体層２００上に形成されたゲート電極Ｔｘと、ゲート電極Ｔｘの一方にアライメントされ、即ちゲート電極Ｔｘの一方のエッジによって境界が画定された、半導体層２００の表面から所定の深さ（以下「第１深さ」と記す）に拡散されて形成されたｐ０１領域４０５と、ゲート電極Ｔｘの側壁に形成されたスペーサ４０６と、スペーサ４０６にアライメントされて、半導体層の表面から第１深さよりも深い所定の深さ（以下「第２深さ」と記す）に拡散されて形成されたｐ０２領域４０８と、ゲート電極Ｔｘからスペーサ４０６よりも遠く、即ち距離「ｘ」だけ離隔された位置でアライメントされて、半導体層２００の表面から第２深さよりも深い所定の深さ（以下「第３深さ」と記す）に拡散されて形成されたｐ０３領域４１１と、ｐ０３領域４１１の下方に位置する、半導体層２００の所定領域にイオン注入によって形成されたフォトダイオード用ｎ−領域４０４とを備えて構成されている。
ｐ０１領域４０５、ｐ０２領域４０８、ｐ０３領域４１１及びｎ−領域４０４は、ＰＮ接合のフォトダイオードＰＤを構成し、図５では、それらの深さが相互に大きく異なっているように見えるが、実際にはそれらの深さはほとんど近似している。ただし、ｐ０３領域４１１の場合、３回のイオン注入がなされ、ｐ０２領域４０８の場合、２回のイオン注入がなされ、ｐ０１領域４０５の場合、１回のイオン注入がなされるため、Ｐ型不純物の濃度は、ｐ０３領域４１１からゲート電極Ｔｘ方向であるｐ０１領域４０５に近いほど減少する勾配を示す。
ここで、半導体層２００は、高濃度Ｐ型（Ｐ＋＋）基板４００とＰ型エピ層（ｐ−ｅｐｉ）４０１とが積層された構造である。
フォトダイオードＰＤで生成された光電荷がゲート電極Ｔｘのターンオン動作によって移動し、センス（検知）される高濃度のＮ型（ｎ＋）のフローティング拡散領域（ＦＤ）４０７が、ゲート電極Ｔｘを基準にフォトダイオードＰＤと対向して、スペーサ４０６にアライメントされるように、半導体層２００の表面から所定の深さに拡散されて形成されている。フォトダイオードＰＤ及びフローティング拡散領域ＦＤの端部側には、素子分離膜４０２が形成されている。
一方、ｐ０３領域４１１形成の際、イオン注入マスクを利用してゲート電極Ｔｘから離隔される距離「ｘ」を調節することによって、フォトダイオードＰＤの全体の濃度勾配を変化させることができる。
図５において、断面図の下方には、フォトダイオードのｐ０領域４０５の電位分布を示している。
ｐ０１領域４０５と、ｐ０２領域４０８及びｐ０３領域４１１とが、ゲート電極Ｔｘからそれぞれ異なる距離を有するように、半導体層２００中にアライメントされて形成されているため、ｐ０領域（ｐ０１領域４０５、ｐ０２領域４０８及びｐ０３領域４１１）自体の電位分布が、ゲート電極Ｔｘ方向に近い場所ほど低くなり、傾斜が急な階段状をしている。これによって、フォトダイオードＰＤで生成された光電荷の矢印方向への伝送が活発になり、これによって、電荷伝送効率が増大する。
以下、上述した構成を有するイメージセンサの製造方法を説明する。
図６Ａ〜図６Ｃは、本発明の実施の形態に係るイメージセンサの製造工程を示すための断面図である。
まず、図６Ａに示しているように、高濃度Ｐ型（Ｐ＋＋）基板４００とＰ型のエピ層（ｐ−ｅｐｉ）４０１とが積層された構造のＰ型の半導体層２００に素子分離膜４０２を形成する。
ここで、素子分離膜４０２は、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）または、ＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）構造などに形成され得る。
次いで、半導体層２００上に絶縁膜と導電膜とを蒸着した後、これらをパターニングし、ゲート導電膜４０３及びゲート絶縁膜（図示せず）の積層構造のゲート電極Ｔｘを形成する。
ここで、ゲート導電膜４０３は、ポリシリコン膜、タングステン膜、タングステンシリサイドなどが単独または積層された構造として形成され得る。
次いで、フォトダイオード用の深いＮ型不純物領域すなわち、ｎ−領域４０４を形成するためのイオン注入マスク（図示せず）を形成した後、ゲート電極Ｔｘにアライメントされるようにイオン注入を実施し、フォトダイオード用ｎ−領域４０４を形成する。
次いで、イオン注入マスクを除去する。
この時、イオン注入による半導体層２００の上面の損傷を防止するためにスクリーン膜を用いるが、図面の簡約化のために省略した。
イオン注入の際、その不純物濃度は、通常使用される濃度に準じた値であり、そのイオン注入エネルギは、また深い不純物プロファイルを有するように適切に調節され得る。
次いで、ブランケットイオン注入を実施して、ゲート電極Ｔｘにアライメントされ、半導体層２００の表面から第１深さに拡散されたｐ０１領域４０５を形成する。
次いで、ゲート電極Ｔｘを含む全面に、スペーサ用の絶縁膜を蒸着した後、全面エッチングを実施してゲート電極Ｔｘの側壁にスペーサ４０６を形成する。
ここで、スペーサ用の絶縁膜には、酸化膜系または窒化膜系の絶縁膜として形成され得る。
次いで、イオン注入を実施してスペーサ４０６にアライメントされるようにＮ型及びＰ型ソース／ドレンを形成する。この時、Ｎ型不純物をイオン注入し、スペーサ４０６にアライメントされるフローティング拡散領域（Ｎ＋）４０７を形成する。
次いで、ブランケットイオン注入を実施してスペーサ４０６にアライメントされたフォトダイオード用のｐ０２領域４０８を第２深さに形成する。
ｐ０２領域４０８は、スペーサ４０６によって、ｐ０１領域４０５に比べて、ゲート電極Ｔｘのエッジからスペーサ４０６の厚さだけ離隔される。
図６Ａでは、ｐ０２領域４０８が、ｐ０１領域４０５よりも深く形成された状態を示しているが、同じ深さに形成することもできる。この時、スペーサ４０６の下方を除く領域は、２回のＰ型不純物イオン注入が行われるため、スペーサ４０６下方の領域に比べてＰ型不純物の濃度が高い。
ｐ０１領域４０５とｐ０２領域４０８とは、スペーサ４０６が転写された形態の濃度勾配、即ちスペーサのエッジに対応する位置で変化する濃度勾配を有する。
次いで、図６Ｂに示すように、全面にｐ０３領域形成のためのイオン注入マスク４０９を形成する。
イオン注入マスク４０９を形成する際、ｐ０３領域がゲート電極Ｔｘから離隔される距離「ｘ」がスペーサ４０７の厚さよりも大きくなるようにする。
次いで、ｐ０３領域を形成するためのイオン注入４１０を実施することによって、図６Ｃに示すフォトダイオード用のｐ０３領域４１１を形成する。
図６Ｃでは、ｐ０３領域４１１が、ｐ０２領域４０８よりも深く形成された状態を示しているが、同じ深さに形成することもできる。この時、ｐ０３領域４１１は、３回のＰ型不純物イオン注入が行われる。また、「ｘ」（図６Ｂ参照）からスペーサの厚さを引いた距離だけ、ゲート電極Ｔｘから離隔されたｐ０２領域４０８は、２回のＰ型不純物イオン注入が行われ、スペーサ４０６の下方のｐ０１領域４０５は、１回のイオン注入が行われている。
したがって、ｐ０１領域４０５、ｐ０２領域４０８及びｐ０３領域４１１は、スペーサ４０６及びイオン注入マスク４０９のプロファイルが半導体層に転写された３重構造の屈曲すなわち、スペーサ４０６及びイオン注入マスク４０９のエッジに対応する位置で変化する濃度勾配を有するようになる。
イオン注入マスク４０９形成の際、ゲート電極Ｔｘから離隔される「ｘ」距離を調節することによって、ｐ０３領域４１１のプロファイルを変化させることができる。
図７は、本発明の実施の形態に係るイメージセンサの半導体層に平行な面における電位分布を、２次元的に示す平面図である。
図３では、フォトダイオードＰＤの周辺と中央部分との間の電位分布が、「Ｃ」及び「Ｅ」のように断絶されたパターンであったが、図７では、フォトダイオードＰＤの周辺と中央とで、「Ｄ」及び「Ｆ」として示したように一定の勾配を有することが分かる。
図８は、本発明の実施の形態に係るイメージセンサの半導体層に垂直な面における電位分布を、２次元的に示す平面図である。
図４では、フォトダイオードＰＤの周辺と中央部分との間の電位分布が「Ｇ」のように断絶されたパターンであったが、図８では、フォトダイオードＰＤの周辺と中央部分とで、「Ｈ」として示したように一定の勾配を有することが分かる。
上述のように構成される本発明の実施の形態に係るイメージセンサは、スペーサ形成前、スペーサ形成後、及びイオン注入マスクを形成後の３回のイオン注入により、上部のスペーサ４０６及びイオン注入マスク４０９の形状が半導体層に転写され、フォトダイオードをなすｐ０領域が屈曲を有するように形成されていることによって、電荷伝送効率を向上させている。
尚、本発明は、上記した実施の形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で種々に変更が可能であり、それらも本発明の技術的範囲に属する。
４００ 高濃度Ｐ型（Ｐ＋＋）基板
４０１ Ｐ型エピ層（ｐ−ｅｐｉ）エピ層
４０２ 素子分離膜
４０３ ゲート導電膜
４０４ ｎ−領域
４０５ ｐ０１領域
４０６ スペーサ
４０７ フローティング拡散領域
４０８ ｐ０２領域
４１１ ｐ０３領域
４０１ Ｐ型エピ層（ｐ−ｅｐｉ）エピ層
４０２ 素子分離膜
４０３ ゲート導電膜
４０４ ｎ−領域
４０５ ｐ０１領域
４０６ スペーサ
４０７ フローティング拡散領域
４０８ ｐ０２領域
４１１ ｐ０３領域
Claims (9)
- 第１導電型の半導体層の表面上に形成されたゲート電極と、
該ゲート電極の一方にアライメントされ、前記半導体層の前記表面から第１深さまで拡散された、第１導電型の第１不純物領域と、
前記ゲート電極の側壁にそれぞれ形成されたスペーサと、
前記スペーサの一方にアライメントされ、前記第１深さよりも深い第２深さまで前記半導体層の表面から拡散された、第１導電型の第２不純物領域と、
前記スペーサのそれぞれの膜厚よりも大きい所定の距離だけ前記ゲート電極の一方から離れた領域にアラインメントされ、前記第２深さよりも深い第３深さまで前記半導体基板の表面から拡散された、第３不純物領域と
を備え、
前記第１不純物領域と前記第２不純物領域と前記第３不純物領域とによってフォトダイオードが構成されており、
前記第２深さまでの前記第２不純物領域の不純物濃度が、前記第１深さまでの前記第１不純物領域の不純物濃度に比べて高く、前記ゲート電極および前記第３不純物領域間の距離が、前記ゲート電極および前記第２不純物領域間の距離よりも大きく、前記ゲート電極および前記第２不純物領域間の距離が、前記ゲート電極および前記第１不純物領域間の距離よりも大きく、前記第３深さまでの前記第３不純物領域の不純物濃度が、前記第２深さまでの前記第２不純物領域の不純物濃度に比べて高いことを特徴とするイメージセンサ。 - 前記スペーサが、酸化膜または窒化膜の絶縁膜であることを特徴とする請求項１に記載のイメージセンサ。
- 前記ゲート電極の他方から、前記スペーサにアライメントされ、前記半導体層の表面から所定の深さに拡散されて形成された前記第２導電型のフローティング拡散領域をさらに備えることを特徴とする請求項１または請求項２に記載のイメージセンサ。
- 前記半導体層が、第１導電型の基板と該基板上の第１導電型エピ層とを備えることを特徴とする請求項１または請求項２に記載のイメージセンサ。
- 第１導電型の半導体層の表面上にゲート電極を形成する第１ステップと、
第１のイオン注入を実施して、前記ゲート電極の一方にアライメントされ、前記半導体層の前記表面から第１深さまで拡散された、第１導電型の第１不純物領域を形成する第２ステップと、
前記ゲート電極の側壁にスペーサをそれぞれ形成する第３ステップと、
第２のイオン注入を実施して、前記スペーサの一方にアライメントされ、前記半導体層の表面から第２深さまで拡散された、第１導電型の第２不純物領域を形成する第４ステップと、
第３のイオン注入を実施して、前記スペーサのそれぞれの膜厚よりも大きい所定の距離だけ前記ゲート電極の一方から離れた領域にアライメントされ、前記半導体層の前記表面から第３深さまで拡散された、第１導電型の第３不純物領域を形成する第５ステップと
を含み、前記第１不純物領域と前記第２不純物領域と前記第３不純物領域とによってフォトダイオードが構成されていることを特徴とするイメージセンサの製造方法。 - 前記スペーサが、窒化膜または酸化膜の絶縁膜であることを特徴とする請求項５に記載のイメージセンサの製造方法。
- 前記スペーサを形成する前記第３ステップの後、イオン注入を実施して、前記ゲート電極の他方で前記スペーサにアライメントされ、前記半導体層の表面から所定の深さに拡散された前記第２導電型のフローティング拡散領域を形成する第６ステップをさらに含むことを特徴とする請求項５または請求項６に記載のイメージセンサの製造方法。
- 前記第３不純物領域を形成する前記第５ステップにおいて、前記第２不純物領域を形成する前記第４ステップよりも大きいイオン注入エネルギを用いることを特徴とする請求項５に記載のイメージセンサの製造方法。
- 前記第３不純物領域を形成する前記第５ステップにおいて、前記第１不純物領域を形成する前記第２ステップよりも大きいイオン注入エネルギを用いることを特徴とする請求項５に記載のイメージセンサの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2004-0059472 | 2004-07-29 | ||
| KR1020040059472A KR101069103B1 (ko) | 2004-07-29 | 2004-07-29 | 전하운송효율을 향상시키기 위한 이미지센서 및 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006041538A JP2006041538A (ja) | 2006-02-09 |
| JP5053526B2 true JP5053526B2 (ja) | 2012-10-17 |
Family
ID=35731129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005219927A Expired - Fee Related JP5053526B2 (ja) | 2004-07-29 | 2005-07-29 | 電荷伝送効率を向上させたイメージセンサ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7361527B2 (ja) |
| JP (1) | JP5053526B2 (ja) |
| KR (1) | KR101069103B1 (ja) |
| TW (1) | TWI301320B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7115924B1 (en) * | 2005-06-03 | 2006-10-03 | Avago Technologies Sensor Ip Pte. Ltd. | Pixel with asymmetric transfer gate channel doping |
| KR100703987B1 (ko) * | 2006-05-17 | 2007-04-09 | 삼성전자주식회사 | 이미지 센서의 제조 방법 및 그에 의해 제조된 이미지 센서 |
| KR101019279B1 (ko) | 2007-07-24 | 2011-03-07 | 크로스텍 캐피탈, 엘엘씨 | 이미지 센서 및 그 제조방법 |
| KR100868646B1 (ko) * | 2007-08-27 | 2008-11-12 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
| KR100997326B1 (ko) * | 2007-12-27 | 2010-11-29 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
| EP2133918B1 (en) * | 2008-06-09 | 2015-01-28 | Sony Corporation | Solid-state imaging device, drive method thereof and electronic apparatus |
| JP2010161236A (ja) | 2009-01-08 | 2010-07-22 | Canon Inc | 光電変換装置の製造方法 |
| JP4832541B2 (ja) * | 2009-03-17 | 2011-12-07 | シャープ株式会社 | 固体撮像素子および電子情報機器 |
| JP2012164768A (ja) * | 2011-02-04 | 2012-08-30 | Toshiba Corp | 固体撮像装置 |
| JP2013042074A (ja) * | 2011-08-19 | 2013-02-28 | Toshiba Corp | 固体撮像装置および固体撮像装置の製造方法 |
| JP5956840B2 (ja) | 2012-06-20 | 2016-07-27 | キヤノン株式会社 | 固体撮像装置及びカメラ |
| US9917168B2 (en) | 2013-06-27 | 2018-03-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal oxide semiconductor field effect transistor having variable thickness gate dielectric |
| JP2015035449A (ja) | 2013-08-07 | 2015-02-19 | 株式会社東芝 | 固体撮像装置および固体撮像装置の製造方法 |
| TWI722598B (zh) * | 2019-10-09 | 2021-03-21 | 晶相光電股份有限公司 | 影像感測器結構及其形成方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3431408B2 (ja) * | 1996-07-31 | 2003-07-28 | シャープ株式会社 | 固体撮像素子 |
| JPH1126741A (ja) * | 1997-07-04 | 1999-01-29 | Toshiba Corp | 固体撮像装置 |
| KR100278285B1 (ko) * | 1998-02-28 | 2001-01-15 | 김영환 | 씨모스 이미지센서 및 그 제조방법 |
| JP4258875B2 (ja) * | 1999-02-15 | 2009-04-30 | 株式会社ニコン | 光電変換素子及び光電変換装置 |
| JP3934827B2 (ja) * | 1999-06-30 | 2007-06-20 | 株式会社東芝 | 固体撮像装置 |
| KR20010061353A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 씨모스 이미지센서 및 그 제조방법 |
| FR2820882B1 (fr) * | 2001-02-12 | 2003-06-13 | St Microelectronics Sa | Photodetecteur a trois transistors |
| KR20030057709A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 이미지센서 및 그 제조 방법 |
| KR100494030B1 (ko) * | 2002-01-10 | 2005-06-10 | 매그나칩 반도체 유한회사 | 이미지센서 및 그 제조 방법 |
| KR100883758B1 (ko) | 2002-07-19 | 2009-02-12 | 매그나칩 반도체 유한회사 | 전하운송효율과 암전류 특성을 향상시킨 이미지센서 및 그제조방법 |
| JP2004207455A (ja) * | 2002-12-25 | 2004-07-22 | Trecenti Technologies Inc | フォトダイオードおよびイメージセンサ |
| US7148528B2 (en) * | 2003-07-02 | 2006-12-12 | Micron Technology, Inc. | Pinned photodiode structure and method of formation |
| US7288788B2 (en) * | 2004-12-03 | 2007-10-30 | International Business Machines Corporation | Predoped transfer gate for an image sensor |
-
2004
- 2004-07-29 KR KR1020040059472A patent/KR101069103B1/ko not_active IP Right Cessation
-
2005
- 2005-07-28 US US11/193,253 patent/US7361527B2/en active Active
- 2005-07-29 TW TW094125809A patent/TWI301320B/zh not_active IP Right Cessation
- 2005-07-29 JP JP2005219927A patent/JP5053526B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20060022232A1 (en) | 2006-02-02 |
| US7361527B2 (en) | 2008-04-22 |
| JP2006041538A (ja) | 2006-02-09 |
| TWI301320B (en) | 2008-09-21 |
| TW200610142A (en) | 2006-03-16 |
| KR20060010886A (ko) | 2006-02-03 |
| KR101069103B1 (ko) | 2011-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5053526B2 (ja) | 電荷伝送効率を向上させたイメージセンサ及びその製造方法 | |
| JP4922582B2 (ja) | 電荷伝送効率を向上させたイメージセンサ及びその製造方法 | |
| KR100619396B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR100959435B1 (ko) | 이미지 센서 및 그 제조방법 | |
| US8076702B2 (en) | CMOS image sensor and fabricating method thereof | |
| US7592196B2 (en) | Method for fabricating a CMOS image sensor | |
| JP5713956B2 (ja) | Ｃｍｏｓイメージ・センサー及びその製造方法 | |
| KR20050109050A (ko) | 고체 촬상 장치 | |
| US20070145440A1 (en) | CMOS Image Sensor and Method for Fabricating the Same | |
| KR20040003981A (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| KR20030000654A (ko) | 이미지센서 제조 방법 | |
| KR100790287B1 (ko) | 이미지센서 제조 방법 | |
| US20090166691A1 (en) | Image Sensor and Method of Manufacturing the Same | |
| KR20050062143A (ko) | 이미지센서 픽셀영역의 소자분리 방법 | |
| KR20060127498A (ko) | 암전류를 감소시키기 위한 씨모스 이미지 센서의 제조 방법 | |
| KR100790286B1 (ko) | 이미지센서 제조 방법 | |
| KR100535920B1 (ko) | 시모스 이미지 센서의 제조방법 | |
| KR20060010895A (ko) | 전하운송효율을 향상시키기 위한 이미지센서 및 제조 방법 | |
| KR20040059759A (ko) | 새로운 형태의 소자분리막을 구비한 시모스 이미지센서 및그 제조방법 | |
| KR20050079436A (ko) | 화소간 신호왜곡을 개선한 이미지 센서 및 그 제조방법 | |
| KR100749254B1 (ko) | 전하운송효율을 향상시키기 위한 이미지센서 제조 방법 | |
| KR20040032542A (ko) | 크로스 토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| KR20100077986A (ko) | 이미지 센서 및 그의 제조 방법 | |
| KR20060110508A (ko) | 이미지 센서의 픽셀 구조 및 그 제조 방법 | |
| KR20040004902A (ko) | 청색광감도를 향상시킬 수 있는 이미지센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080715 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110826 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110901 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110928 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111124 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111129 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111221 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120611 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120706 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120726 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5053526 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |