KR20030000654A - 이미지센서 제조 방법 - Google Patents

Abstract

본 발명은 이미지센서에 관한 것으로, 특히 키 마스크 공정시 트랜스퍼 게이트의 단차를 형성함으로써, 별도의 추가 공정없이 전하 전송 효율을 높일 수 있는 이미지센서 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 제1도전형의 기판 상에 기준 정렬 패턴 형성을 위한 포토레지스트 패턴을 형성하는 제1단계; 상기 포토레지스트 패턴을 사용하여 상기 기판을 식각하여 상기 기준 정렬 패턴을 형성하되, 프랜스퍼 게이트 형성 영역에 트렌치가 형성되도록 하는 제2단계; 적어도 상기 트렌치를 매립하도록 트랜스퍼 게이트를 형성하는 제3단계; 및 상기 트랜스퍼 게이트의 일측 기판에 상기 트렌치에 인접하도록 포토다이오드를 형성하는 제4단계를 포함하여 이루어지는 이미지센서 제조 방법을 제공한다.

Description

이미지센서 제조 방법{A fabricating method of image sensor}

본 발명은 반도체 소자에 관한 것으로 특히, 이미지센서에 관한 것으로, 더욱 상세하게는 포토다이오드와 단차가 있는 트랜스퍼 게이트를 갖는 이미지센서 제조 방법에 관한 것이다.

일반적으로, 이미지센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 전송되는 소자이며, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.

이러한 다양한 이미지센서를 제조함에 있어서, 이미지센서의 감광도(Photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있는 바, 그 중 하나가 집광기술이다. 예컨대, CMOS 이미지센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직회로부분으로 구성되어 있는 바, 광감도를 높이기 위해서는 전체 이미지센서 면적에서 포토다이오드의 면적이 차지하는 비율(이를 통상 Fill Factor"라 한다)을 크게 하려는 노력이 진행되고 있다.

도 1은 종래기술에 따른 이미지센서를 도시한 단면도이다.

도 1을 참조하면, P형의 기판(10)에 국부적으로 필드 절연막(11)이 형성되어 있는 바, STI 또는 LOCOS(LOCal Oxidation of Silicon) 등의 구조로 형성되어 있으며, 필드 절연막(11)과 떨어진 영역에 게이트전극(12) 예컨대, 트랜스퍼 게이트(Transfer gate)가 형성되어 있으며, 이는 포토다이오드에서 플로팅 센싱 노드(Floating sensing node; 이하 FD라 함)로 광전자를 운반하기 위한 역할을 한다.

필드 절연막(11)과 게이트전극(12)에 접하는 포토다이오드용 불순물 영역(n-, 13)이 기판(10) 내부에 소정의 깊이로 형성되어 있으며, 이는 높은 에너지 예컨대, 160KeV 내지 180KeV의 에너지를 이용하여 저농도로 도핑된 것이다. n- 영역(13)의 상부와 기판(10) 표면에 접하는 불순물 영역(P0, 16)이 형성되어 있다.

즉, PNP 구조의 포토다이오드를 이루며 n- 영역(13)이 높은 포텐셜을 갖게 되어 입사광에 의해 기판(10) 내부에서 생성된 광전자가 n- 영역(13)으로 모이게 된다. 또한, 포토다이오드 영역의 타측에 게이트전극(12)과 접하는 n+영역(15, 소스/드레인)이 형성되어 있으며, 이는 센싱노드의 역할을 수행한다.

상기한 바와 같은 종래의 이미지센서는 전하 용량을 증대시키고 단파장에 대한 광감도를 증대시키기 위해 NP 구조의 포토다이오드 상부에 P형 불순물 영역(16)을 형성시킴으로써 PNP 구조의 포토다이오드 구조를 갖는 바, 상부의 P0 영역(16)은 n- 영역(13)을 완전히 공핍(Fully depletion)시키며, 포토다이오드의 실리콘 표면의 격자 결함 등에서 발생하는 전자가 n- 영역(13)에 모아지는 것을 방지하는 역할을 하는 반면, 상부의 P0 영역(16)은 후속 열공정에 의해 기판(10) 내부로 확산되어 n- 영역(13)에서 트랜스퍼 게이트(12)에 이르는 전하 운송 통로(X)에 전위 장벽을 형성하는 경우 상기 전위 장벽을 넘지 못하는 전자에 대해서는 신호 처리가 되지 않기 때문에 광감도를 저하시키는 문제점도 있다.

한편, 다른 측면에서 전하 운송 효율에 기여하는 인자가 포토다이오드 내부의 n- 영역(13)의 농도 분포이므로, 종래의 이온주입 방법에 의해 n- 영역(13)을 형성시키면, 트랜스퍼 게이트(12)에 가까운 포토다이오드 표면의 N형 농도가 내부에 비해 낮게 되므로, 수광하기 위해 포토다이오드를 공핍시키면 표면의 트랜스퍼 게이트(12)에 가까운 부분이 낮은 전위에서 빨리 공핍되며 N형 농도가 높은 포토다이오드 내부에는 높은 전위에서 공핍이 발생하여 포토다이오드 내부의 n- 영역(13)에 전위 우물(Potential well)이 형성된다. 따라서, 전자를 트랜스퍼 게이트(12)를 통해 센싱영역(Floating Diffusion; 이하 FD라 함15)으로 완전히 전송하기 위해서는 n- 영역(13)에서 형성되는 전위 우물에 의한 자체 전위 장벽을 극복하여야 한다.

그러나, 종래의 이온주입 방법에서와 같이 n- 영역(13)의 최고 농도를 갖는 지점이 트랜스퍼 게이트(12)에서 멀리 형성되는 경우에는 n- 영역(13)에 미치는 트랜스퍼 게이트(12) 전위의 영향이 약해지기 때문에 n- 영역(13)에 전하 전송에 유리한 전위 구배(Fringing field)를 형성시키는데 어려움이 있다.

한편, 상기와 같은 문제점을 극복하기 위하여 필드 절연막 형성 공정시 포토다이오드 영역과 트랜스퍼 게이트 형성 영역에 단차를 만들어서 포토다이오드의 n- 영역의 최대 농도를 갖는 깊이를 트랜스퍼 게이트의 전하 운송 통로로 직접 연결시킨 구조 및 방법에 관해 선출원(출원번호 2000-0074495) 되어 있는 바, 도 2는 이러한 이미지센서의 포토다이오드 영역 및 트랜스퍼 게이트의 단면을 도시한다.

도 2를 참조하면, 도 1과는 달리 트랜스퍼 게이트(12)의 담차를 만들어서 전하 운송 통로를 직접 연결하여 전하 운송 효율을 높일 수는 있으나, 이를 구현하기 위해 별도의 추가 공정이 필요하게 된다.

즉, 트랜스퍼 게이트가 형성될 영역의 필드 절연막 하부에 소자 격리를 위한 P형 채널 스탑 영역 형성을 위한 추가적인 마스크와 이 영역의 필드 절연막을 선택적으로 제거하기 위한 마스크 및 식각 공정이 필요하게 되어 공정이 복잡해질 뿐만 아니라 제조 단가가 상승하게 되는 악영향을 초래한다.

상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 키 마스크 공정시 트랜스퍼 게이트의 단차를 형성함으로써, 별도의 추가 공정없이 전하 전송 효율을 높일 수 있는 이미지센서 제조 방법을 제공하는데 그 목적이 있다.

도 1은 종래기술의 일예에 따른 이미지센서를 도시한 단면도,

도 2는 종래기술의 다른 예에 따른 이미지센서의 포토다이오드 영역 및 트랜스퍼 게이트를 도시한 단면도,

도 3a 내지 도 3c는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명 *

20 : 기판

22 : 필드 절연막

23 : 트랜스퍼 게이트

24 : n- 영역

25 : 스페이서

26 : n+ 영역

27 : P0 영역

상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 기판 상에 기준 정렬 패턴 형성을 위한 포토레지스트 패턴을 형성하는 제1단계; 상기 포토레지스트 패턴을 사용하여 상기 기판을 식각하여 상기 기준 정렬 패턴을 형성하되, 프랜스퍼 게이트 형성 영역에 트렌치가 형성되도록 하는 제2단계; 적어도 상기 트렌치를 매립하도록 트랜스퍼 게이트를 형성하는 제3단계; 및 상기 트랜스퍼 게이트의 일측 기판에 상기 트렌치에 인접하도록 포토다이오드를 형성하는 제4단계를 포함하여 이루어지는 이미지센서 제조 방법을 제공한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.

도 3a 내지 도 3c는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도로서, 이하 도 3a 내지 도 3c를 참조하여 상세하게 설명한다.

먼저, 이후 열공정에 의한 측면 확산(Lateral Diffusion)을 통해 소스 팔로워(Source Follower) 역할을 하는 드라이브 게이트(Drive Gate, Dx)와 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 게이트(Select Gate, Sx)를 내포할 수 있도록 P-well(도시하지 않음)을 형성시키는 공정을 실시한다.

이어서, 도 3a에 도시된 바와 같이, P형의 기판(20) 상에 마스크 공정시 정렬을 위한 기준을 잡기 위해 타공정에 우선하여 기판(20)을 식각하는 키 마스크 공정 및 식각 공정을 실시하는 바, 기준 정렬 패턴 형성을 위한 포토레지스트 패턴(21)을 형성한 다음, 포토레지스트 패턴(21)을 사용하여 기판(20)을 식각하여 기준 정렬 패턴을 형성한다. 이 때, 트랜스퍼 게이트 형성 영역에 트렌치(t)가 형성되도록 하며, 트렌치(t) 단차에 의해 후속 트랜스퍼 게이트를 형성하는 공정시추가의 마스크 공정을 줄일 수 있도록 하는 바, 트렌치(t)의 깊이는 후속의 포토다이오드 형성을 위한 저농도 n- 영역 형성을 위한 이온주입시 사용되는 에너지에 따라 최대 농도를 갖는 깊이가 달라지며, 이러한 최대 농도를 갖는 깊이와 유사하도록 조절한다. 따라서, 소자 동작시 포토다이오드를 완전히 공핍시킬 때 n- 영역 내의 최대 농도를 갖는 깊이 근방에서 최대 전위 지점이 형성되어, 이 최대 전위가 형성되는 깊이를 트랜스퍼 게이트의 전하 운송 통로의 깊이에 맞춰지게 되므로 두 깊이가 정확히 일치함을 요하지 않고 발명의 목적을 달성할 수 있을 정도로 유지한다.

다음으로, 도 3b에 도시된 바와 같이, 포토레지스트 패턴(21)을 제거한 다음, 소자 격리를 위한 필드 절연막을 형성하고 게이트 절연막(도시하지 않음)과 폴리실리콘 등을 이용하여 적어도 트렌치(t)를 매립하도록 트랜스퍼 게이트(23)를 형성하는 바, 포토다이오드에 인접한 트랜스퍼 게이트(23)의 끝은 포토다이오드 영역과 트랜스퍼 게이트(23)의 단차가 발생하는 부분에 정렬되거나 단차를 지나 소정의 폭으로 오버랩되도록 형성할 수 있으며, 도시된 것은 소정의 폭으로 오버랩된 상태를 도시하고 있다.

다음으로 도 3c에 도시된 바와 같이, 이온주입을 실시하여 기판(20) 내에 포토다이오드용 N형 불순물 영역(24, n- 영역)을 형성한 다음, N형 불순물 영역(24) 상부 및 기판(20) 표면에 접하는 P형 불순물 영역(27)을 형성한다.

구체적으로, 이온주입 마스크(도시하지 않음)를 이용하여 필드 절연막(22)에 접하는 포토다이오드용 N형 불순물 영역(24)을 기판(20) 내부에 소정의 깊이로 형성하는 바, 높은 에너지를 이용하여 저농도로 도핑한 다음, 피알 스트립(PR strip)을 통해 이온주입 마스크(도시하지 않음)를 제거한다. 다음으로, 질화막 등을 전면에 증착한 후 전면식각을 통해 트랜스퍼 게이트(23) 측벽에 스페이서(25)를 형성한, 센싱노드 형성을 위한 고농도의 N형 불순물을 이온주입하여 n+ 영역(소스/드레인, 26)를 형성한 후, 포토다이오드용 P형 전극 형성을 위한 이온주입을 실시하여 N형 불순물 영역(24)의 상부와 기판(20) 표면에 접하는 포토다이오드용 P형 불순물 영역(27)을 형성함으로써, P/N/P 접합에 의해 공핍영역이 형성되면서 포토다이오드가 형성되고 P/N 접합의 FD(n+)가 형성된다.

상기한 바와 같이 이루어지는 본 발명은, 트랜스퍼 게이트 형성시 별도의 추가 공정없이 단차를 갖도록 함으로써, 포토다이오드용 n- 영역의 최대 농도 지점과 유사한 깊이로 형성된 트랜스퍼 게이트에 의해 전위 구배의 형성을 보다 쉽게 함으로써, 전하 운송 통로의 운송 효율을 극대화할 수 있으며, 전하 움송 통로를 포토다이오드용 P0 영역과 격리시킴으로써 P0 영역에 의한 전위 장벽의 영향을 피할 수 있으며, n- 영역을 기판으로부터 분리시켜 기판 표면의 격자 결함으로부터 발생되는 노이즈성 전자가 포토다이오드에 모이는 것을 방지할 수 있음을 실시예를 통해 알아 보았다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 본 발명은, 별도의 추가 공정 없이 포토다이오드의 전하 운송 효율을 높일 수 있어, 궁극적으로 포토다이오드의 성능 및 수율을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (4)

1. 이미지센서 제조 방법에 있어서,

   제1도전형의 기판 상에 기준 정렬 패턴 형성을 위한 포토레지스트 패턴을 형성하는 제1단계;

   상기 포토레지스트 패턴을 사용하여 상기 기판을 식각하여 상기 기준 정렬 패턴을 형성하되, 프랜스퍼 게이트 형성 영역에 트렌치가 형성되도록 하는 제2단계;

   적어도 상기 트렌치를 매립하도록 트랜스퍼 게이트를 형성하는 제3단계; 및

   상기 트랜스퍼 게이트의 일측 기판에 상기 트렌치에 인접하도록 포토다이오드를 형성하는 제4단계

   를 포함하여 이루어지는 이미지센서 제조 방법.
2. 제 1 항에 있어서,

   상기 포토다이오드는, 상기 트랜스퍼 게이트 내의 상기 트렌치에 의한 단차에 정렬되거나 또는 소정의 폭으로 오버랩되는 것을 특징으로 하는 이미지센서 제조 방법.
3. 제 1 항에 있어서,

   상기 포토다이오드는, 상기 기판 저면에 형성된 제2도전형의 제1불순물 영역과 상기 제1불순물 영역 상부의 상기 기판 표면에 접하는 제1도전형의 제2불순물 영역을 포함하여 이루어지는 것을 특징으로 하는 이미지센서 제조 방법.
4. 제 1 항 또는 제 3 항에 있어서,

   상기 제1도전형은 P형이며, 상기 제2도전형은 N형인 것을 특징으로 하는 이미지센서 제조 방법.