KR20030001116A - 이미지센서 및 그 제조 방법 - Google Patents

Abstract

본 발명은 이미지센서에 관한 것으로, 특히 실리콘에 비해 밴드갭 에너지가 작은 게르마늄(Ge)을 이용하여 트렌치 식각을 통해 포토다이오드를 형성함으로써, 정전 용량을 증가시킬 수 있으며 EHP 생성을 증가시켜 광감도를 향상시킬 수 있는 이미지센서를 제공하며, 게이트 및 포토다이오드 공핍층을 동시에 형성함으로써 공정 단순화를 이룰 수 있는 이미지센서 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 트렌치 구조를 갖는 제1도전형의 반도체층; 상기 트렌치 단차를 따라 배치된 제1Ge막 패턴; 상기 제1Ge막 패턴 상에 배치된 포토다이오드용 제1도전형의 불순물 영역; 및 상기 트렌치 이외의 상기 반도체층 상에 배치된 제2Ge막 패턴을 포함하여 이루어지는 이미지센서를 제공한다.

또한, 상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 반도체층을 선택적으로 식각하여 포토다이오드 영역에 트렌치를 형성하는 제1단계; 상기 제1단계가 완료된 결과물 표면을 따라 제2도전형 물질이 도핑된 Ge막을 형성하는 제2단계; 상기 Ge막을 선택적으로 식각하여 상기 트렌치 내부에 포토다이오드용 제1Ge막 패턴을 형성함과 동시에 상기 트렌치 이외의 상기 반도체층 상에 제2Ge막 패턴을 형성하는 제3단계; 및 이온주입을 통해 상기 제1Ge막 패턴의 표면에 포토다이오드용 제1도전형의 불순물 영역을 형성하는 제4단계를 포함하여 이루어지는 이미지센서 제조 방법을 제공한다.

Description

이미지센서 및 그 제조 방법{Image sensor and fabricating method of the same}

본 발명은 반도체 소자에 관한 것으로 특히, 이미지센서에 관한 것으로, 더욱 상세하게는 Ge을 이용한 트렌치 구조의 포토다이오드를 형성함으로써 정전 용량 및 광감도를 향상시킬 수 있는 이미지센서에 관한 것이다.

일반적으로, 이미지센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.

이러한 다양한 이미지센서를 제조함에 있어서, 이미지센서의 감광도(Photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있는 바, 그 중 하나가 집광기술이다. 예컨대, CMOS 이미지센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직회로부분으로 구성되어 있는 바, 광감도를 높이기 위해서는 전체 이미지센서 면적에서 포토다이오드의 면적이 차지하는 비율(이를 통상 Fill Factor"라 한다)을 크게 하려는 노력이 진행되고 있다.

도 1a 내지 도 1c는 종래기술에 따른 이미지센서 제조 공정을 도시한 단면도이다.

이하, 도 1a 내지 도 1c를 참조하여 종래의 이미지센서 제조 공정을 살펴보는 바, 여기서 반도체층(10)은 고농도인 P++ 층 및 P-Epi층이 적층된 것을 이용하는 바, 이하 도면의 간략화를 위해 반도체층(10)으로 칭한다.

먼저, 이후 열공정에 의한 측면 확산(Lateral Diffusion)을 통해 소스 팔로워(Source Follower) 역할을 하는 드라이브 게이트(Drive Gate, Dx)와 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 게이트(Select Gate, Sx)를 내포할 수 있도록 P-well(도시하지 않음)을 형성시키는 공정을 실시한다.

이어서, 도 1a에 도시된 바와 같이, 반도체층(10)에 국부적으로 필드 절연막(11)을 형성한 다음, 필드 절연막(11)과 떨어진 영역에 게이트전극(12, 13) 예컨대, 트랜스퍼 게이트(Transfer gate)를 형성하는 바, 이는 포토다이오드에서 플로팅 센싱 노드(Floating sensing node; 이하 FD라 함)로 광전자를 운반하기 위한 역할을 한다. 이어서, 이온주입 마스크(14)를 이용하여 필드 절연막(11)과 게이트전극(12, 13)에 접하는 포토다이오드용 불순물 영역(n-)을 반도체층(10) 내부에 소정의 깊이로 형성하는 바, 높은 에너지를 이용하여 저농도로 도핑한다.

다음으로 도 1b에 도시된 바와 같이, 피알 스트립(PR strip)을 통해 이온주입 마스크(14)를 제거한 다음, 산화막 또는 질화막 등을 전면에 증착한 후 전면식각을 통해 게이트전극(12, 13) 측벽에 스페이서(15)를 형성한다. 여기서, 스페이서는 후속 이온주입을 통한 얕은 드레인 접합(Lightly Doped Drain; 이하 LDD라 함)을 형성하여 핫 캐리어(Hot carrier) 효과 등을 억제하기 위한 것이다. 이어서, FD 형성을 위한 고농도의 N형 불순물을 이온주입하여 n+를 형성한다.

다음으로 도 1c에 도시된 바와 같이, 포토다이오드용 P형 전극 형성을 위한 이온주입을 실시하여 n- 영역의 상부와 반도체층(10) 표면에 접하는 불순물 영역(P0)을 형성함으로써, P/N/P 접합에 의해 공핍영역이 형성되면서 포토다이오드가 형성되고 P/N 접합의 FD(n+)가 형성된다.

그러나, 상술한 바와 같은 종래의 이미지센서는 반도체층으로 사용된 실리콘의 밴드갭 에너지가 커서 전자-정공 쌍(Electron-Hole Pair; 이하 EHP라 함)의 형성이 용이하지 않아 광감도가 떨어지게 되는 문제점이 발생하게 된다.

상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 실리콘에 비해 밴드갭 에너지가 작은 게르마늄(Ge)을 이용하여 트렌치 식각을 통해 포토다이오드를 형성함으로써, 정전 용량을 증가시킬 수 있으며 EHP 생성을 증가시켜 광감도를 향상시킬 수 있는 이미지센서를 제공하는데 그 목적이 있다.

또한, 본 발명은 게이트 및 포토다이오드 공핍층을 동시에 형성함으로써 공정 단순화를 이룰 수 있는 이미지센서 제조 방법을 제공하는데 다른 목적이 있다.

도 1a 내지 도 1c는 종래기술에 따른 이미지센서 제조 공정을 도시한 단면도,

도 2a 내지 도 2c는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명 *

20 : 반도체층

21 : 필드 절연막

22 : 게이트 절연막

24a : 게이트전극

24b : PD용 n- 불순물 영역(공핍층 형성 지역)

26 : 스페이서

t : 트렌치

상기 목적을 달성하기 위하여 본 발명은, 트렌치 구조를 갖는 제1도전형의 반도체층; 상기 트렌치 단차를 따라 배치된 제1Ge막 패턴; 상기 제1Ge막 패턴 상에 배치된 포토다이오드용 제1도전형의 불순물 영역; 및 상기 트렌치 이외의 상기 반도체층 상에 배치된 제2Ge막 패턴을 포함하여 이루어지는 이미지센서를 제공한다.

또한, 상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 반도체층을 선택적으로 식각하여 포토다이오드 영역에 트렌치를 형성하는 제1단계; 상기 제1단계가 완료된 결과물 표면을 따라 제2도전형 물질이 도핑된 Ge막을 형성하는 제2단계; 상기 Ge막을 선택적으로 식각하여 상기 트렌치 내부에 포토다이오드용 제1Ge막 패턴을 형성함과 동시에 상기 트렌치 이외의 상기 반도체층 상에 제2Ge막 패턴을 형성하는 제3단계; 및 이온주입을 통해 상기 제1Ge막 패턴의 표면에 포토다이오드용 제1도전형의 불순물 영역을 형성하는 제4단계를 포함하여 이루어지는 이미지센서 제조 방법을 제공한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.

도 2c는 본 발명의 이미지센서를 도시한 단면도이다.

도 2c를 참조하면 본 발명의 이미지센서는, P 형의 반도체층(20)에 포토다이오드용 트렌치(t)가 형성되어 있으며, 상기 트렌치(t) 단차를 따라 Ge막 패턴(24b)이 형성되어 있고, Ge막 패턴(24b) 상에 포토다이오드용 P 형의 불순물 영역(P0)이형성되어 있고, 트렌치(t) 이외의 반도체층(20) 상에 Ge막 패턴(24a)이 형성되어 있다.

여기서, 상기 Ge막 패턴(24b)은, 포토다이오드용 공핍층을 나타내며 상기 Ge막 패턴(24a)은, 게이트전극을 나타낸다.

상기한 구성을 갖는 이미지센서의 제조 공정을 첨부한 도 2a 내지 도 2c를 참조하여 상세하게 설명한다.

여기서, 반도체층(20)은 고농도인 P++ 층 및 P-Epi층이 적층된 것을 이용하는 바, 이하 도면의 간략화를 위해 반도체층(20)으로 칭한다.

먼저, 이후 열공정에 의한 측면 확산(Lateral Diffusion)을 통해 소스 팔로워(Source Follower) 역할을 하는 드라이브 게이트(Drive Gate, Dx)와 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 게이트(Select Gate, Sx)를 내포할 수 있도록 P-well(도시하지 않음)을 형성시키는 공정을 실시한다.

이어서, 도 2a에 도시된 바와 같이, 반도체층(20) 상에 포토다이오드(이하 PD라 함) 형성용 마스크를 이용하여 반도체층을 선택적으로 식각하여 PD용 트렌치(t)를 형성한 다음, 세정 공정 등을 통해 잔류물을 제거한다.

이어서, 전면에 일정 두께의 산화막 등의 게이트 절연막(22)을 형성한 다음, PD 형성용 마스크(25)를 이용하여 트렌치(t) 상의 게이트 절연막(22)을 제거한다. 여기서, 도면부호 '21'은 필드 절연막을 나타내며, 여기서, 필드 절연막(21)은 통상의 산화막 등을 이용하여 도시된 STI(Shallow Trench Isolation) 이외에LOCOS(LOCal Oxidation of Silicon) 구조로 형성 할 수 있다.

다음으로 도 2b에 도시된 바와 같이, 저농도의 N형 불순물이 도핑된 Ge을 트렌치를 포함한 결과물 표면을 따라 증착하여 Ge막(24)을 형성한 다음, PD 게이트용 마스크(25)를 이용하여 상기 트렌치(t) 내부에 포토다이오드용 Ge막 패턴 즉, 포토다이오드용 n- 불순물 영역(공핍층 형성 지역, 24b)을 형성함과 동시에 상기 트렌치(t) 이외의 반도체층(20) 상에 Ge막 패턴 즉, 트랜스퍼 게이트(게이트전극, 25)을 형성한다.

다음으로 도 2c에 도시된 바와 같이, 게이트전극(24a) 측벽에 산화막 또는 질화막 계열의 스페이서(26)를 형성하여 후속 이온주입을 통한 LDD 구조를 형성하여 핫 캐리어 효과 등을 억제하도록 한다.

이어서, FD 형성을 위한 고농도의 N형 불순물을 이온주입하여 n+를 형성한 후, 포토다이오드용 P형 전극 형성을 위한 이온주입을 실시하여 n- 영역(24b)의 상부에 포토다이오드용 불순물 영역(P0)을 형성함으로써, P/N/P 접합에 의해 공핍영역이 형성되면서 포토다이오드가 형성되고 P/N 접합의 FD(n+)가 형성된다.

상기한 바와 같이 이루어지는 본 발명은, 종래의 PD 면적(Fill factor)을 동일하게 사용하면서도 PD 표면적을 증가시켜 PD 정전 용량을 증가시킬 수 있으며, 한번의 N형 Ge의 증착 및 식각에 의해 PD 영역과 게이트전극을 동시에 형성할 수 있어 공정을 단순화할 수 있다.

또한, 실리콘에 비해 EHP 형성이 용이한 Ge를 이용하여 PD를 형성함으로써광감도를 향상시킬 수 있으며, 종래의 PD 형성용 저농도 n- 영역의 이온주입은 고에너지로 진행하여야 하며 이온주입 장비의 상태에 따라 PD간 특성의 불균일한 문제가 있었으나, n- 영역 형성시 트렌치를 이용하여 직접 증착할 수 있어 PD 제조시 진행되던 2회의 이온주입 공정을 1회로 줄일 수 있는 부가적인 장점이 있음을 실시예를 통해 알아 보았다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 본 발명은, 포토다이오드의 정전 용량을 증가시킬 수 있으며, 공정 단순화를 기할 수 있을 뿐만 아니라 이온주입에 따른 막의 불균일도를 방지할 수 있으며, Ge을 이용하여 포토다이오드를 형성함으로써 광감도를 향상시킬 수 있어, 궁극적으로 이미지센서의 성능 및 가격 경쟁력을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (9)

1. 이미지센서 제조 방법에 있어서,

   제1도전형의 반도체층을 선택적으로 식각하여 포토다이오드 영역에 트렌치를 형성하는 제1단계;

   상기 제1단계가 완료된 결과물 표면을 따라 제2도전형 물질이 도핑된 Ge막을 형성하는 제2단계;

   상기 Ge막을 선택적으로 식각하여 상기 트렌치 내부에 포토다이오드용 제1Ge막 패턴을 형성함과 동시에 상기 트렌치 이외의 상기 반도체층 상에 제2Ge막 패턴을 형성하는 제3단계; 및

   이온주입을 통해 상기 제1Ge막 패턴의 표면에 포토다이오드용 제1도전형의 불순물 영역을 형성하는 제4단계

   를 포함하여 이루어지는 이미지센서 제조 방법.
2. 제 1 항에 있어서,

   상기 제1Ge막 패턴은, 포토다이오드용 공핍층인 것을 특징으로 하는 이미지센서 제조 방법.
3. 제 1 항에 있어서,

   상기 제2Ge막 패턴은, 게이트전극인 것을 특징으로 하는 이미지센서 제조 방법.
4. 제 1 항에 있어서,

   상기 제1도전형은 P형이며, 상기 제2도전형은 N형인 것을 특징으로 하는 이미지센서 제조 방법.
5. 제 1 항에 있어서,

   상기 제3단계 후, 이온주입을 실시하여 상기 제1불순물 영역의 반대 영역에 상기 게이트전극과 접하는 제2도전형의 소스/드레인을 형성하는 제5단계를 더 포함하는 것을 특징으로 하는 이미지센서 제조 방법.
6. 이미지센서에 있어서,

   트렌치 구조를 갖는 제1도전형의 반도체층;

   상기 트렌치 단차를 따라 배치된 제1Ge막 패턴;

   상기 제1Ge막 패턴 상에 배치된 포토다이오드용 제1도전형의 불순물 영역;및

   상기 트렌치 이외의 상기 반도체층 상에 배치된 제2Ge막 패턴

   을 포함하여 이루어지는 이미지센서.
7. 제 6 항에 있어서,

   상기 제1Ge막 패턴은, 포토다이오드용 공핍층인 것을 특징으로 하는 이미지센서.
8. 제 6 항에 있어서,

   상기 제2Ge막 패턴은, 게이트전극인 것을 특징으로 하는 이미지센서.
9. 제 6 항에 있어서,

   상기 제1도전형은 P형이며, 상기 제2도전형은 N형인 것을 특징으로 하는 이미지센서.