KR20010004105A

KR20010004105A - 이미지센서 및 그 제조방법

Info

Publication number: KR20010004105A
Application number: KR1019990024716A
Authority: KR
Inventors: 이재동; 이난이
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1999-06-28
Filing date: 1999-06-28
Publication date: 2001-01-15

Abstract

본 발명은 포토다이오드의 정전용량이 증대되고, 단파장에 대해 광감도가 향상되며, 포토다이오드에서 생성된 광전하를 플로팅확산으로 전달하는 효율을 증대시킨 이미지센서 및 그 제조방법을 제공하고자 하는 것으로, 이를 위한 본 발명의 이미지센서의 포토다이오드는 P-에피층과, P-에피층 내부에 형성되는 N^-이온주입층과, N^-이온주입층과 접하여 N^-이온주입층 상부의 P-에피층 내부에 형성되는 P⁰이온주입층과, 상기 P⁰이온주입층과 접하여 P⁰이온주입층 상부의 상기 P-에피층 내부에 형성되는 N⁰이온주입층, 및 상기 N⁰이온주입층과 접하여 상기 N⁰이온주입층 상부와상기 P-에피층 표면 하부에 형성된 P⁺이온주입층을 구비한다. 그리고, 상기 N^-이온주입층은 트랜스퍼트랜지스터의 게이트전극 에지에 자신의 일측 에지가 실질적으로 얼라인되어 형성되며, 상기 N⁰이온주입층, 상기 P⁰이온주입층 및 상기 P⁺이온주입층은 상기 게이트전극 에지로부터 수평적으로 이격되어 형성된다.

Description

이미지센서 및 그 제조방법{Image sensor and method for fabricating the same}

본 발명은 CMOS(complementary metal oxide semiconductor) 이미지센서(Image sensor)에 관한 것으로, 특히 포토다이오드와 함께 집적화된 CMOS 이미지센서 및 그 제조방법에 관한 것이다.

잘 알려진 바와같이, CCD는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그날 프로세싱 회로를 CCD 칩내에 구현 할 수 없어 원칩(One Chip) 화가 곤란하는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(Sub- micron) CMOS 제조기술을 이용한 CMOS 이미지센서의 개발이 많이 연구되고 있다. CMOS 이미지센서는 단위 화소(Pixel) 내에 포토다이오드와 모스트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조기술을 이용하므로 전력 소모도 적고 마스크 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원칩화가 가능하여 차세대 이미지센서로 각광을 받고 있다. 그러나 현재까지는 CCD에 비하여 화질이 떨어지므로 이를 개선하려는 노력이 진행중이다. 즉, CCD 또는 CMOS 이미지센서에 있어서 포토다이오드는 각 파장에 따라 입사되는 광을 전기적 신호로 변환 해주는 도입부로써, 이상적인 경우는 모든 파장 대에서 광전하생성율(Quantum Efficiency)이 1인 경우로 입사된 광을 모두 모으는 경우이기 때문에 이를 위한 노력이 진행중이다.

도1은 통상의 CMOS 이미지센서 단위 화소(Unit Pixel) 회로도로서, 1개의 포토다이오드(PD)와 4개의 MOS트랜지스터로 구성되고, 4개의 MOS트랜지스터는 트랜스퍼트랜지스터(Tx), 리셋트랜지스터(Rx), 드라이브트랜지스터(MD), 및 셀렉트트랜지스터(Sx)로 이루어져 있다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터가 형성되어 있다. 도면부호 Cfd는 플로팅확산의 커패시턴스를 나타낸다.

도2에는 종래기술에 따른 CMOS 이미지센서의 단위화소 중에서 포토다이오드(PD)와 트랜스퍼트랜지스터(Tx) 및 리셋트랜지스터(Rx)에 대한 레이아웃이 도시되어 있고, 도3a 내지 도3d에는 도2의 A-A'를 따른 제조 공정 순서를 보여주는 단면도이다.

도2와, 도3a 내지 도3d를 참조하여 종래기술에 따른 포토다이오드 제조 공정을 살펴보도록 한다.

먼저, 도3a를 참조하면, P⁺실리콘기판 상에 저농도의 P-에피층(1)이 성장된 웨이퍼를 준비한 다음, 필드절연막(2)과 트랜지스터들의 게이트산화막(3) 및 게이트전극(4)을 형성한다. 도2 및 도3a에는 트랜스퍼트랜지스터의 게이트전극(204)과 리셋트랜지스터의 게이트전극(202) 만이 도시되어 있다.

이어서, 도3b를 참조하면, 마스크패턴(5a)을 형성하고 저농도 고에너지 이온주입을 실시하여 포토다이오드 활성영역의 P-에피층(1) 내에 N^-이온주입층(6)을 형성한다. 이때 도2에 도시된 바와 같이, N^-이온주입 마스크패턴(5a)은 그 오픈되는 영역(206)이 활성영역(205) 전체가 아니라 활성영역 모서리 에지를 덮도록 디자인되게 된다. 또한 트랜스퍼트랜지스터의 게이트전극(204) 일측을 노출시키도록 디자인된다.

이어서, 도3c를 참조하면, 상기 마스크패턴(5a)을 제거하고 다시 마스크패턴(5b)을 형성한 다음 고농도 저에너지 이온주입을 실시하여 P-에피층(1) 표면 하부에 P⁰이온주입층(7)을 형성한다. 이때 도2에 도시된 바와 같이, P⁰이온주입 마스크패턴(5b)은 그 오픈되는 영역(207)이 활성영역(205) 전체이며, 트랜스퍼트랜지스터의 게이트전극(204) 일측을 노출시키도록 디자인된다.

이어서, 도3d는 게이트 측벽 스페이서(8)와 각 트랜지스터들의 소스/드레인접합(9)을 형성한 상태를 나타낸다. 도2와의 관계에서 트랜스퍼트랜지스터와 리셋트랜지스터를 연결하는 소스/드레인접합이 플로팅확산(203)이 되며, 리셋트랜지스터의 타접합에는 공급전압 VDD를 인가받는 드레인접합(201)이 된다.

이상에서 살펴본 바와 같이, 종래의 포토다이오드는 PNP형 포토다이오드로 구성되는바, PNP형 포토다이오드는 P-에피층(1)과, N^-이온주입층(6) 및 P⁰이온주입층(7)으로 이루어진다. N^-이온주입층(6)은 입사하는 광자에 의하여 생성되는 광전하(Photogenerated Charge)를 모으는 공핍층(Depletion Region)의 역할을 한다. 그리고 P⁰이온주입층(7)은 N^-이온주입층(6)을 완전히 공핍시키는 역할뿐만 아니라 정전용량(Charge Capacity)의 증가를 도모하여 광감지영역에서 모을 수 있는 광전하의 수를 증가시켜서 광감도를 증가시킬 목적으로 형성되는 것이다. 따라서 P⁰이온주입층(7)으로 내부의 N^-이온주입층(6)을 완전히 공핍시키기 위해서는 N^-이온주입층(6) 보다 P⁰이온주입층(7)의 도펀트 농도가 상대적으로 높게 형성된다.

그런데, 이러한 구조의 종래 포토다이오드는, 한정된 파장대역에서만 국한되어 정전 용량과 광감도가 증가되는 문제점이 있다. 즉, 파장이 긴 레드(red) 빛이나 그린(Green) 빛의 경우에는 아무 문제가 되지 않으나, 단파장의 블루(blue) 빛은 실리콘기판(P-에피층) 깊숙이 투과되지 못하기 때문에 표면에서 광전하를 생성하게 되는데, 이 표면에 P⁰이온주입층(7)이 존재하기 때문에 광자에 의해 생성되는 광전하(Photogenerated Charge)가 훨씬 감소하게 되어 광감도가 상대적으로 감소하게 된다. 따라서, 결핍된 블루 칼러로 인해 컬러 이미지를 구현하는데 있어 문제점이 발생된다.

또한, 종래에는 P⁰이온주입층(7)이 트랜스퍼트랜지스터의 게이트전극(204) 에지에 얼라인되도록 이온주입되어 형성되기 때문에, 이후의 후속 열공정에서 P⁰이온주입층(7)의 도펀트들이 트랜스퍼트랜지스터의 채널 지역으로 확산되어 고 전위장벽을 형성하게되고, 이에 의해 광전하가 플로팅확산(203)으로 전달되는 효율(Charge Transfer Efficiency)이 감소할 뿐만 아니라, 이러한 고전위장벽을 극복할 수 있는 만큼의 광전자가 필요하기 때문에 충분한 광전자를 모으는 시간이 더 필요하게 되어 동영상 이미지를 구현하는데 많은 문제점이 발생하게 된다.

본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 포토다이오드의 정전용량이 증대되고, 단파장에 대해 광감도가 향상된 이미지센서 및 그 제조방법을 제공하는데 목적이 있다.

본 발명의 다른 목적은 포토다이오드에서 생성된 광전하를 플로팅확산으로 전달하는 효율을 증대시킨 이미지센서 및 그 제조방법을 제공하는데 있다.

도1은 통상의 CMOS 이미지센서 단위 화소(Unit Pixel) 회로도.

도2는 종래기술에 따른 CMOS 이미지센서의 단위화소 일부 평면도.

도3a 내지 도3d는 도2의 A-A'를 따른 제조 공정 순서를 보여주는 단면도.

도4는 본 발명에 따른 CMOS 이미지센서의 단위화소 일부 평면도.

도5a 내지 도5e는 본 발명의 일실시예에 따른 이미지센서 제조 공정 순서를 보여주는 단면도.

* 도면의 주요 부분에 대한 부호의 설명

501 : P-에피층 502 : 필드절연막

503 : 게이트산화막 504 : 게이트전극

505a, 505b, 505c : 마스크패턴 506A : N^-이온주입층

506B : N⁰이온주입층 507A : P⁰이온주입층

507B : P⁺이온주입층 508 : 게이트 측벽 스페이서

509 : N⁺확산층

상기 목적을 달성하기 위한 본 발명의 이미지센서는, 포토다이오드와 트랜스퍼트랜지스터를 갖는 이미지센서에 있어서, 상기 포토다이오드는, 제1도전형의 반도체층; 상기 반도체층 내부에 형성되는 제2도전형의 제1이온주입층; 상기 제1이온주입층과 접하여 상기 제1이온주입층 상부의 상기 반도체층 내부에 형성되는 제1도전형의 제2이온주입층; 상기 제2이온주입층과 접하여 상기 제2이온주입층 상부의 상기 반도체층 내부에 형성되는 제2도전형의 제3이온주입층; 및 상기 제3이온주입층과 상기 반도체층 표면 사이의 상기 반도체층 내에 형성되는 제1도전형의 제4이온주입층을 포함하여 이루어진다.

상기 본 발명의 이미센서에서 상기 제1이온주입층은 상기 트랜스퍼트랜지스터의 게이트전극 에지에 자신의 일측 에지가 실질적으로 얼라인되어 형성되고, 상기 제1이온주입층과 상기 제3이온주입층이 상기 게이트전극 에지 부분에서 서로 접하도록 상기 제2이온주입층은 상기 트랜스퍼트랜지스터의 게이트전극 에지로부터 수평적으로 이격되어 형성되며, 상기 제4이온주입층은 상기 트랜스퍼트랜지스터의 게이트전극 에지로부터 수평적으로 이격되어 형성된는 것이 바람직하다.

상기 본 발명의 이미지센서에서, 상기 반도체층과 상기 제2이온주입층 및 상기 에피층이 필드절연막의 에지부분에서 서로 접하도록 상기 제1 및 제3 이온주입층은 그 일부분이 상기 필드절연막의 에지로부터 수평적으로 이격되어 형성되는 것이 바람직하다.

상기 본 발명의 이미지센서에서, 상기 제1이온주입층, 제2이온주입층, 제3이온주입층 및 제4이온주입층의 도펀트 농도를 각기 제1농도, 제2농도, 제3농도 및 제4농도라 할때, 제4농도＞제3농도≥제2농도＞제1농도의 관계를 갖는 것이 바람직하다.

또한 본 발명의 이미지센서 제조방법은, 제1도전형의 반도체층에 필드절연막을 형성하는 제1단계; 상기 필드절연막으로부터 상기 포토다이오드가 형성될 광감지영역을 두고 떨어진 상기 반도체층 상에 트랜스퍼트랜지스터의 게이트전극을 패터닝하는 제2단계; 상기 게이트전극 일측에지가 노출되고 상기 광감지영역의 상기 반도체층 일부분을 덮도록 제1이온주입마스크를 형성하는 제3단계; 제2도전형 불순물을 이온주입하여 상기 반도체층 내부에 제1이온주입층을 형성하는 제4단계; 상기 제1이온주입마스크를 제거하는 제5단계; 상기 게이트전극의 측벽에 스페이서를 형성하고 상기 게이트전극의 타측의 상기 반도체층에 확산층을 형성하는 제6단계; 상기 제1이온주입마스크와 동일한 제2이온주입마스크를 형성하는 제7단계; 제2도전형 불순물을 이온주입하여 상기 제1이온주입층상의 상기 반도체층 내에 제2이온주입층을 형성하는 제8단계; 상기 제2이온주입마스크를 제거하는 제9단계: 상기 게이트전극 일측에지가 노출되고 상기 광감지영역의 상기 반도체층이 모두 노출되는 제3이온주입마스크를 형성하는 제10단계; 제1도전형의 불순물을 이온주입하여 상기 제1이온주입층과 상기 제2이온주입층 사이에 제3이온주입층을 형성하는 제11단계; 및 제1도전형의 불순물을 이온주입하여 상기 제3이온주입층 상부와 상기 반도체층 표면 하부에 제4이온주입층을 형성하는 제12단계를 포함하여 이루어진다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도4에는 본 발명에 따른 CMOS 이미지센서의 단위화소 중에서 포토다이오드가 형성될 광감지영역과 트랜스퍼트랜지스터의 게이트전극(404) 및 플로팅확산층(403)에 대한 레이아웃이 도시되어 있고, 도5a 내지 도5e는 도4의 A-A'를 따른 제조 공정 순서를 보여주는 단면도이다.

도4와, 도5a 내지 도5g를 참조하여 본 발명에 따른 포토다이오드 제조 공정을 살펴보도록 한다.

먼저, 도5a를 참조하면, P⁺실리콘기판 상에 저농도의 P-에피층(501)이 성장된 웨이퍼를 준비한 다음, 필드절연막(502)과 트랜지스터들의 게이트산화막(503) 및 게이트전극(504)을 형성한다. 도면에는 트랜스퍼트랜지스터의 게이트전극(404)만이 도시되어 있다.

이어서, 도5b를 참조하면, 마스크패턴(505a)을 형성하고, 저농도 고에너지 이온주입을 실시하여 광감지영역의 P-에피층(501) 내에 N^-이온주입층(506A)을 형성한다. 이때 도4에 도시된 바와 같이, N^-이온주입 마스크패턴(505a)은 그 오픈되는 영역(406)이 활성영역(405) 전체가 아니라 활성영역 모서리 에지를 덮도록 디자인되게 된다. 또한 트랜스퍼트랜지스터의 게이트전극(404) 일측을 노출시키도록 디자인된다.

이어서, 도5c를 참조하면, 상기 마스크패턴(505a)을 제거하고 게이트전극 측벽에 스페이서(508)를 형성한 다음, 상기 광감지영역 반대편의 트랜스퍼트랜지스터 타측에 N⁺확산층(509)을 형성한다.

이어서, 도5d를 참조하면, 상기 마스크패턴(505a)과 동일한 형상(크기 및 위치)를 갖는 마스크패턴(505b)을 형성하고, 상기 N^-이온주입층(506A)을 형성하기 위한 이온주입시보다는 상대적으로 고농도 저에너지 이온주입을 실시하여 N⁰이온주입층(506B)을 형성한다. 이때 스페이서가 형성된 상태에서 N⁰이온주입이 이루어지기 때문에 N⁰이온주입층(506B)는 트랜스퍼트랜지스터의 게이트전극 에지로부터 스페이서(508) 폭 만큼 수평적으로 이격되어 형성되게 된다.

이어서, 도5e를 참조하면, 상기 마스크패턴(505b)을 제거하고 다시 새로운 마스크패턴(505c)을 형성한 다음, N^-이온주입층(506A) 형성시의 에너지보다 적은 저에너지로 이온주입을 실시하여 P⁰이온주입층(507A)을 형성한다. 이때, P⁰이온주입층(507A)의 도펀트 농도는 전원공급시 광감지영역 내부의 N^-이온주입층(506A)을 완전히 공핍시킬 수 있도록 할뿐만 아니라, 자신도 N⁰이온주입층(506B)에 의해 완전공핍될 수 있도록 N^-이온주입층(506A)과 N⁰이온주입층(506B) 사이의 도폰트 농도를 갖는다. 계속해서, 다시 N⁰이온주입층(506B) 형성시의 에너지보다 적은 저에너지로 이온주입을 실시하여 P⁺이온주입층(507B)을 형성한다. 이때, 역시 P⁺이온주입층(507B)의 불순물 양은 전원공급시 광감지영역 내부의 N⁰이온주입층(506B)을 완전히 공핍시킬 수 있도록 N⁰이온주입층(506B) 보다 높은 도펀트 농도를 가져야 한다.

이상에서 상술한 바와 같은 방법에 의해 제조된 본 발명의 이미지센서 구조와 그 구조가 갖는 특징적 작용효과를 상기 도5e를 참조하여 상세히 살펴본다.

도5e를 참조하면, 본 발명에 따른 이미지센서의 포토다이오드는 P-에피층(501)과, 상기 P-에피층(501) 내부에 형성되는 N^-이온주입층(506A)과, 상기 N^-이온주입층(506A)과 접하여 상기 N^-이온주입층(506A) 상의 상기 P-에피층(501) 내부에 형성되는 P⁰이온주입층(507A)과, 상기 P⁰이온주입층(507A)과 접하여 상기 P⁰이온주입층(507A) 상의 상기 P-에피층(501) 내부에 형성되는 N⁰이온주입층(506B), 및 상기 N⁰이온주입층(506B)과 상기 P-에피층(501) 표면 사이의 P-에피층(501)에 형성되는 P⁺이온주입층(507B)를 구비하고 있다.

그리고, 상기 N^-이온주입층(506A))은 상기 트랜스퍼트랜지스터의 게이트전극 에지에 자신의 일측 에지가 실질적으로 얼라인되어 형성되며, 상기 N^-이온주입층(506A) 및 상기 N⁰이온주입층(506B)이 상기 트랜스퍼트랜지스터의 게이트전극 에지 부분에서 서로 접하도록 상기 P⁰이온주입층(507A)은 상기 트랜스퍼트랜지스터의 게이트전극 에지로부터 수평적으로 이격되어 형성된다. 그리고, 역시 상기 P⁺이온주입층(507B)도 상기 트랜스퍼트랜지스터의 게이트전극 에지로부터 수평적으로 이격되어 형성된다.

이에 의해 본 발명의 포토다이오드는 광감지영역의 활성영역에서는 PNPNP 다이오드를 구성하되 트랜스퍼트랜지스터의 게이트전극 에지 부위에서는 PN 다이오드를 형성하게 된다.

한편, 상기 P-에피층(501)과 상기 P⁰이온주입층(507A) 및 상기 P⁺이온주입층(507B)은 필드절연막(5022)의 에지부분에서 서로 접해야만 저전압에서 상기 포토다이오드는 완전공핍 구현이 용이하기 때문에, 상기 N^-이온주입층(506A) 및 상기 N⁰이온주입층(506B)은 그 일부분이 상기 필드절연막(502)의 에지로부터 수평적으로 이격되어 형성되는 것이 바람직하다.

그리고, 본 발명의 포토다이오드는 전원 공급시 상기 N^-이온주입층(506A), 상기 N⁰이온주입층(506B), 및 상기 P⁰이온주입층(507A)이 완전공핍되어야 하는바, 이를 위해서는 각 이온주입층들의 도펀드 농도 관계를 적절히 설정하여야 하는 바, 상기 N^-이온주입층(506A), 상기 N⁰이온주입층(506B), 상기 P⁰이온주입층(507A) 및 P⁺이온주입층(507B)의 도펀트 농도를 각기 제1농도, 제2농도, 제3농도 및 제4농도라 할때, 제4농도＞제3농도≥제2농도＞제1농도의 관계를 갖는 것이 바람직하다.

이와 같은 이미지센서의 포토다이오드를 형성하면, 포토다이오드의 정전용량은 PNPNP 접합 구조를 갖기 때문에 매우 증대되게 되며, 이에 의해 포토다이오드의 광전하생성율을 크게 증대된다.

또한 P⁺이온주입층(507B)의 하부에는 N⁰이온주입층(506B)이 존재하기 때문에 P⁺이온주입층(507B) 내의 도펀트들이 열적확산되는 것을 억제할 수 있어, P⁺이온주입층(507B)을 얕은 깊이로 형성하는 것이 가능하다. 따라서, 블루 빛과 같은 단파장의 빛에 대한 광감도를 증대시킬 수 있고, 암전류(Dark Current)와 같은 노이즈(Noise) 효과를 제거할 수 있다.

아울러, 본 발명에 따른 포토다이오드는 광감지영역에서는 PNPNP 접합 구조를 가지지만, 트랜스퍼트랜지스터의 게이트전극 에지 부분에서는 NP 접합 구조를 가진다. 때문에 트랜스퍼트랜지스터의 게이트전극 에지 부분에서 고전위장벽은 제거되고 이 부분에서 N^-이온주입층의 전위는 증가하기 때문에, 포토다이오드에서 생성된 광전하를 플로팅확산으로 전달하는 효율(Photogenerated Charge Transfer Efficiency)을 증대시킬 수 있다.

그리고 본 발명의 이미지센서 제조방법에서, N⁺확산층(509) 형성시에 열공정이 수반되는데, 종래기술과는 다르게 이 열공정 이후에 P⁺이온주입층(507B)이 형성되기 때문에 P⁺이온주입층(507B)의 열적확산을 더욱 최소화시킬 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

본 발명의 이미지센서는, 제한된 면적하에서 PNPNP 접합 구조를 가짐과 동시에, 트랜스퍼트랜지스터의 게이트 에지에서는 NP 접합 구조를 갖는 포토다이오드를 구비하기 때문에, 포토다이오드의 큰 정전용량에 의해 광전하생성효율이 크게 증대되고, 광전하전달효율 역시 증대되며, 아울러 단파장 빛에 대한 광감도가 크게 개선되므로써, 매우 우수한 특성을 갖게 된다.

Claims

포토다이오드와 트랜스퍼트랜지스터를 갖는 이미지센서에 있어서,

상기 포토다이오드는,

제1도전형의 반도체층;

상기 반도체층 내부에 형성되는 제2도전형의 제1이온주입층;

상기 제1이온주입층과 접하여 상기 제1이온주입층 상부의 상기 반도체층 내부에 형성되는 제1도전형의 제2이온주입층;

상기 제2이온주입층과 접하여 상기 제2이온주입층 상부의 상기 반도체층 내부에 형성되는 제2도전형의 제3이온주입층; 및

상기 제3이온주입층과 상기 반도체층 표면 사이의 상기 반도체층 내에 형성되는 제1도전형의 제4이온주입층

을 포함하여 이루어진 이미지센서.
제1항에 있어서,

상기 제1이온주입층은 상기 트랜스퍼트랜지스터의 게이트전극 에지에 자신의 일측 에지가 실질적으로 얼라인되어 형성된 것을 특징으로 하는 이미지센서.
제2항에 있어서,

상기 제1이온주입층과 상기 제3이온주입층이 상기 게이트전극 에지 부분에서 서로 접하도록, 상기 제2이온주입층은 상기 트랜스퍼트랜지스터의 게이트전극 에지로부터 수평적으로 이격되어 형성된 것을 특징으로 하는 이미지센서.
제3항에 있어서,

상기 제4이온주입층은 상기 트랜스퍼트랜지스터의 게이트전극 에지로부터 수평적으로 이격되어 형성된 것을 특징으로 하는 이미지센서.
제1항 내지 제4항중 어느한 항에 있어서,

상기 반도체층과 상기 제2이온주입층 및 상기 에피층이 필드절연막의 에지부분에서 서로 접하도록 상기 제1 및 제3 이온주입층은 그 일부분이 상기 필드절연막의 에지로부터 수평적으로 이격되어 형성된 것을 특징으로 하는 이미지센서.
제5항에 있어서,

상기 제1이온주입층, 제2이온주입층, 제3이온주입층 및 제4이온주입층의 도펀트 농도를 각기 제1농도, 제2농도, 제3농도 및 제4농도라 할때,

제4농도＞제3농도≥제2농도＞제1농도의 관계를 갖는 것을 특징으로 하는 이미지센서.
이미지센서 제조방법에 있어서,

제1도전형의 반도체층에 필드절연막을 형성하는 제1단계;

상기 필드절연막으로부터 상기 포토다이오드가 형성될 광감지영역을 두고 떨어진 상기 반도체층 상에 트랜스퍼트랜지스터의 게이트전극을 패터닝하는 제2단계;

상기 게이트전극 일측에지가 노출되고 상기 광감지영역의 상기 반도체층 일부분을 덮도록 제1이온주입마스크를 형성하는 제3단계;

제2도전형 불순물을 이온주입하여 상기 반도체층 내부에 제1이온주입층을 형성하는 제4단계;

상기 제1이온주입마스크를 제거하는 제5단계;

상기 게이트전극의 측벽에 스페이서를 형성하고 상기 게이트전극의 타측의 상기 반도체층에 확산층을 형성하는 제6단계;

상기 제1이온주입마스크와 동일한 제2이온주입마스크를 형성하는 제7단계;

제2도전형 불순물을 이온주입하여 상기 제1이온주입층상의 상기 반도체층 내에 제2이온주입층을 형성하는 제8단계;

상기 제2이온주입마스크를 제거하는 제9단계:

상기 게이트전극 일측에지가 노출되고 상기 광감지영역의 상기 반도체층이 모두 노출되는 제3이온주입마스크를 형성하는 제10단계;

제1도전형의 불순물을 이온주입하여 상기 제1이온주입층과 상기 제2이온주입층 사이에 제3이온주입층을 형성하는 제11단계; 및

제1도전형의 불순물을 이온주입하여 상기 제3이온주입층 상부와 상기 반도체층 표면 하부에 제4이온주입층을 형성하는 제12단계

를 포함하여 이루어진 이미지센서 제조방법.
제7항에 있어서,

상기 제1이온주입층, 제2이온주입층, 제3이온주입층 및 제4이온주입층의 도펀트 농도를 각기 제1농도, 제2농도, 제3농도 및 제4농도라 할때,

제4농도＞제3농도≥제2농도＞제1농도의 관계를 갖도록 각 이온주입을 실시함을 특징으로 하는 이미지센서 제조방법.