KR100873812B1 - 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법 - Google Patents
전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100873812B1 KR100873812B1 KR1020020038971A KR20020038971A KR100873812B1 KR 100873812 B1 KR100873812 B1 KR 100873812B1 KR 1020020038971 A KR1020020038971 A KR 1020020038971A KR 20020038971 A KR20020038971 A KR 20020038971A KR 100873812 B1 KR100873812 B1 KR 100873812B1
- Authority
- KR
- South Korea
- Prior art keywords
- impurity region
- insulating film
- semiconductor layer
- photodiode
- image sensor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 239000012535 impurity Substances 0.000 claims abstract description 41
- 238000005468 ion implantation Methods 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 abstract description 5
- 229910052709 silver Inorganic materials 0.000 abstract 1
- 239000004332 silver Substances 0.000 abstract 1
- 230000005465 channeling Effects 0.000 description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 206010034960 Photophobia Diseases 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 208000013469 light sensitivity Diseases 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 244000025254 Cannabis sativa Species 0.000 description 1
- 235000012766 Cannabis sativa ssp. sativa var. sativa Nutrition 0.000 description 1
- 235000012765 Cannabis sativa ssp. sativa var. spontanea Nutrition 0.000 description 1
- 108091006146 Channels Proteins 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 244000269722 Thea sinensis Species 0.000 description 1
- 235000009120 camo Nutrition 0.000 description 1
- 235000005607 chanvre indien Nutrition 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000011487 hemp Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 이미지센서에 관한 것으로, 특히 별도의 추가 공정없이 단위 화소에서의 포토다이오드의 전하용량을 증가시켜 동적영역을 증가시킬 수 있는 이미지센서 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 제1도전형의 반도체층; 상기 반도체층 하부에 형성되며, 반도체층과의 접촉계면에서 제1요철을 갖는 제2도전형의 포토다이오드용 제1불순물영역; 및 상기 제1불순물영역 상부의 상기 반도체층 표면에 형성되며, 상기 제1불순물영역과의 접촉 계면에서 제2요철을 갖는 제1도전형의 포토다이오드용 제2불순물영역을 포함하는 이미지센서를 제공한다.
또한, 본 발명은, 제1도전형의 반도체층 상에 게이트전극을 형성하는 단계; 상기 게이트전극이 형성된 전체 프로파일을 따라 절연막을 형성하는 단계; 상기 절연막을 선택적으로 식각하여 포토다이오드가 형성될 상기 반도체층과 상기 게이트전극 상부에 국부적으로 상기 절연막을 잔류시키는 절연막패턴을 형성하는 단계; 상기 게이트전극의 일측에 얼라인되는 상기 반도체층 내에 제2도전형의 포토다이오드용 제1불순물영역을 형성하기 위한 이온주입을 실시하되, 상기 절연막패턴의 프로파일이 전사되어 상기 제1불순물영역과의 계면이 요철지도록 하는 단계; 및 상기 제1불순물영역에 제1도전형의 포토다이오드용 제2불순물영역을 형성하기 위한 이온주입을 실시하되, 상기 절연막패턴의 프로파일이 전사되어 상기 제1불순물영역과의 계면이 요철지도록 하는 단계를 포함하는 이미지센서 제조방법을 제공한다.
포토다이오드, 요철, 포화신호, 전하용량, 동적영역.
Description
도 1은 통상적인 CMOS 이미지센서의 단위 화소 회로도,
도 2는 종래기술에 따른 이미지센서를 도시한 단면도,
도 3a 내지 도 3c는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도,
도 4는 본 발명의 이미지센서를 도시한 단면도,
도 5a 내지 도 5c는 본 발명의 절연막 패턴 형성을 위한 마스크를 도시한 평면도.
* 도면의 주요부분에 대한 부호의 설명 *
30 : 반도체층 31 : 필드절연막
32 : 게이트절연막 33 : 게이트전극용 전도막
34 : n-영역 36 : 스페이서
38 : P0영역 34a,34b,38a,38b : 요철
39 : 센싱확산영역
본 발명은 이미지센서에 관한 것으로 특히, 포토다이오드의 전하용량(Charge capacity)을 향상시킬 수 있는 이미지센서 및 그 제조방법에 관한 것이다.
일반적으로, 이미지센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.
이러한 다양한 이미지센서를 제조함에 있어서, 이미지센서의 감광도(Photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있는 바, 그 중 하나가 집광기술이다. 예컨대, CMOS 이미지센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직회로부분으로 구성되어 있는 바, 광감도를 높이기 위해서는 전체 이미지센서 면적에서 포토다이오드의 면적이 차지하는 비율(이를 통상 Fill Factor"라 한다)을 크게 하려는 노력이 진행되고 있다.
도 1은 통상적인 CMOS 이미지센서의 단위 화소(Unit Pixer) 회로도로서, 광 감도(Sensitivity)를 높이고, 단위 화소간의 크로스 토크 효과를 줄이기 위하여 서브미크론 CMOS 에피(Epi) 공정을 적용하였다.
단위 화소 내에는 1개의 저전압 베리드 포토 다이오드(Buried Photodiode)와 4개의 NMOS 트랜지스터로 구성되어 있는데, 저전압 베리드 포토 다이오드 구조는 기존의 포토 게이트 구조와 달리 광감지 영역(Light Sensing Region)이 폴리실리콘으로 덮여있지 않아 단파장의 청색광에 대한 광감도가 우수할 뿐 만아니라 광감지영역에서의 공핍층 깊이(Depletion Depth)를 증가시킬 수 있어 장파장의 적색광 또는 적외선에 대한 광감도 또한 우수한 특성을 갖는다. 한편, 저전압 베리드 포토 다이오드 구조를 사용하면 광감지영역에 모인 광전하(Photogenerated Charge)를 플로팅 센싱 노드(Floating Sensing Node)로 완전히 운송할 수 있어서 전하 운송 효율(Charge Transfer Efficiency)을 현저하게 증가시킬 수 있는 장점이 있다.
그리고 4개의 트랜지스터 중에서 광전하를 운송하는 역할을 하는 트랜스퍼 게이트(Transfer Gate, Tx) 즉, 게이트전극과 리셋 게이트(Reset Gate, Rx)는 양의 문턱 전압(Positive Threshold Voltage)으로 인한 전압 강하로 전자가 손실되어 전하 운송 효율이 저하되는 현상을 방지하기 위하여 음의 문턱 전압을 갖는 Native NMOS 트랜지스터로 구성하며 아울러 이와같이 하면 N-LDD 이온 주입을 생략함으로써 게이트전극 및 리셋 게이트와 플로팅 센싱 노드와의 오버랩 캐패시턴스(Overlap Capacitance)를 저하시킬 수 있어 운송되는 전하량에 따른 플로팅 센싱 노드의 전위 변화량을 증폭시킬 수 있다.(△ V-△Q/C)
한편, 소스 팔로워(Source Follower) 역할을 하는 드라이브 게이트(Drive Gate, Sx)는 일반적인 서브미크론 NMOS 트랜지스터로 이루어져 있다. 이와같은 구조는 서브미크론 CMOS Epi 공정을 최소한으로 바꾸면서 구성되었고, 특히 열공정(Thermal Cycle)은 전혀 변화가 없도록 고안되었다. 한편, 칼라 이미지 구현을 위해서 이와같은 단위 화소 배열(Unit Pixel Array)위에 레드(Red), 그린(Green), 블루(Blue) 또는 엘로우(Yellow), 마젠타(Magenta), Cyan등으로 구성된 칼라 필터 배열(Color Filter Array) 형성 공정을 진행한다.
이러한 단위 화소로부터 출력을 얻어내는 동작원리를 살펴보면 다음과 같다.
가. Tx, Rx, Sx를 오프 시킨다. 이때 저전압 베리드 포토 다이오드는 완전한 공핍(Fully depletion) 상태이다.
나. 광전하(Photogenerated Charge)를 저전압 Buried 포토 다이오드에 모은다.
다. 적정 인터그레이션(Integration) 시간후에 Rx를 온시켜 플로팅 센싱 노드(Floating Sensing Node)를 1차 리셋(Reset) 시킨다.
라. Sx를 온시켜 단위 화소를 온시킨다.
마. 소스 팔로워 버퍼(Source Follower Buffer)의 출력전압(V1)을 측정한다. 이 값은 단지 플로팅 센싱 노드(Floating Sensing Node; 이하 FD라 함)의 직류 전위 변화(CD level shift)를 의미한다.
바. Tx를 온 시킨다.
사. 모든 광전하(Photogenerated Charge)는 FD로 운송된다.
아. Tx를 오프 시킨다.
자. 소스 팔로워 버퍼(Source Follower Buffer)의 출력전압(V2)을 측정한다.
차. 출력신호(V1-V2)는 V1과 V2 사이의 차이에서 얻어진 광전하 운송의 결과이며, 이느 노이즈(Noise)가 배제된 순수 시그날 값이 된다. 이러한 방법을 CDS(Corelated Double Sampling)라고 한다.
카. '가' ∼ '차' 과정을 반복한다. 단, 저전압 베리드 포토 다이오드는 '사' 과정에서 완전한 공핍상태(Fully Depletion)로 되어 있다.
도 2는 종래기술에 따른 이미지센서를 도시한 단면도이다.
도 2를 참조하면, 반도체층(10) 내부에 포토다이오드용 P형 불순물영역(P0)과 N형불순물영역(n-)을 포함하는 포토다이오드(Photo Diode; 이하 PD라 함)가 이온주입 등의 공정을 통해 형성되어 있으며, 이러한 이웃하는 PD간의 데이타 간섭에 따른 크로스 토크를 방지하기 위한 P형의 채널스탑영역(Channel STop; 이하 CST라 함)이 형성되어 있는 바, CST는 통상적으로 P형 불순물 이온주입을 통하여 필드절연막(Fox) 하부에 형성된다. 또한, PD와 일측이 접하는 반도체층(10) 상에 트랜스퍼 게이트(이하 Tx라 함)가 형성되어 있으며, Tx의 타측에 접하는 FD가 형성되어 있다.
여기서, 반도체층(10)은 고농도인 P++ 층 및 P형 에피층 즉, P-Epi층이 적층된 것을 이용하며, P-Epi층은 주지된 바와 같이 크로스토크 감소와 감광특성의 향상을 위해 사용한다.
부연하자면, 전술한 이미지센서의 포토다이오드는 외부의 광신호를 전기적인 신호로 변환시키는 역할을 수행하며, 포토다이오드 자체에 수용될 수 있는 최대 전 하용량은 포토다이오드 자체의 사이즈와 접합(Junction) 형성을 위한 이온주입 조건과 관련을 갖는다. 즉, 반도체층에 평판 캐패시터 형태의 구성을 가지기 때문에 화소의 사이즈가 감소함에 따라 포토다이오드 자체의 면적이 비례적으로 감소되는 특성 때문에 선폭(Line width)이 감소함에 따라 이미지센서의 기본적인 동적영역(Dynamic range)의 감소와 포화(Saturation) 특성을 열화시키는 문제가 발생한다. 또한, 이러한 문제의 해결을 위하여 포토다이오드 형성을 위한 이온주입 공정을 조정(Tuning)하는 방법이 있을 수 있으나, 이는 전하운송효율(Charge transfer efficiency)과 암신호(Dark signal) 특성 등 다른 변수 들과 트레이드-오프(Trade-off) 관계에 있으므로, 그 한계가 드러나고 있는 실정이다.
즉, 전술한 동적영역을 확보하게 위해서는 포토다이오드의 전하용량을 증가하거나 센싱확산영역의 용량을 감소시켜야한다.
또한, 기존의 공정에서 포토다이오드의 N형 불순물영역을 크게하기 위해 고에너지를 이용하고, 이 때 Tx의 두께가 얇으면 Tx의 채널 아래에까지 도핑이 되어 채널링(Channeling) 문제가 발생하므로, 현재는 캡핑(Capping) TEOS(Tetra Ethyl Ortho Silicate)막을 Tx위에 추가로 형성하여 이러한 채널링을 방지하기도 한다.
이러한 TEOS막 등을 사용하게 되면, 증착 공정의 추가 뿐만아니라 Tx 식각공정에서 TEOS막을 먼저 제거한 후 게이트를 제거하게 되어 공정이 복잡해지고 공정을 제어하는 것 자체가 어려워지는 문제점이 있다.
상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 별도의 추가 공정없이 단위 화소에서의 포토다이오드의 전하용량을 증가시켜 동적영역을 증가시킬 수 있는 이미지센서 및 그 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 반도체층과, 상기 반도체층 내에 형성되며, 저부에 제1요철을 갖는 제2도전형의 포토다이오드용 제1불순물영역과, 상기 제1불순물영역 상부의 상기 반도체층 표면에 형성되며, 상기 제1불순물영역과의 접촉 계면에서 제2요철을 갖는 제1도전형의 포토다이오드용 제2불순물영역을 포함하는 이미지센서를 제공한다.
또한, 상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 반도체층 상에 게이트전극을 형성하는 단계와, 상기 게이트전극이 형성된 전체 프로파일을 따라 절연막을 형성하는 단계와, 상기 절연막을 선택적으로 식각하여 포토다이오드가 형성될 상기 반도체층에는 부분적으로 형성하고 상기 게이트전극 상부 전체를 덮는 절연막 패턴을 형성하는 단계와, 이온주입을 실시하여 상기 게이트전극의 일측에 얼라인되는 상기 반도체층 내에 제2도전형의 포토다이오드용 제1불순물영역을 형성하되, 상기 절연막 패턴의 프로파일이 전사되어 저부에 제1요철을 갖도록 상기 제1불순물영역을 형성하는 단계와, 이온주입을 실시하여 상기 제1불순물영역의 상부면에 제1도전형의 포토다이오드용 제2불순물영역을 형성하되, 상기 절연막 패턴의 프로파일이 전사되어 상기 제1불순물영역과의 계면에 제2요철을 갖도록 상기 제2불순물영역을 형성하는 단계를 포함하는 이미지센서 제조 방법을 제공한다.
본 발명은, 포토다이오드(저전압 베리드 포토다이오드)의 n-영역 및 P0영역을 형성시 절연막을 이용하여 도핑영역을 요철지도록 형성하여 포토다이오드의 면적 및 에지 용량 증가에 따른 전하용량을 증가시켜 이미지센서의 동적영역을 확보하는 동시에 포토다이오드의 고집적화에 따른 포화신호의 저하를 방지하며, 이 때, 게이트전극위에 절연막을 남겨놓아 N형 불순물 이온주입시 게이트전극을 통한 채널링을 방지할 수 있어 추가의 캡핑 TEOS막 형성 공정을 생략할 수 있도록 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하는 바, 도 3a 내지 도 3c는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도이며, 도 4는 최종 완성된 본 발명의 이미지센서를 도시한 단면도이며, 도 5a 내지 도 5c는 본 발명의 절연막 패턴 형성을 위한 마스크를 도시한 평면도이다.
도 4를 참조하면, 본 발명의 이미지센서는 고농도의 P++ 기판과 P에피층이 적층된 P형의 반도체층(30)과, 반도체층(30)에 국부적으로 형성된 필드절연막(31)과, 필드절연막(31)과 떨어진 반도체층(30) 상에 형성되며 게이트절연막(32)과 게이트전극용 전도막(33)과 그 측벽에 형성된 스페이서(36)를 포함하는 게이트전극 예컨대, 트랜스퍼 게이트와, 반도체층(30) 하부에 형성되며, 반도체층(30)과의 접촉계면에서 요철(34a, 34b)을 갖는 N형의 포토다이오드용 불순물영역(34, 이하 n-영역이라 함)과, n-영역(34) 상부의 반도체층(30) 표면에 형성된 P형 불순물영역(38, 이하 P0영역이라 함)과 고농도의 N형 불순물영역인 센싱확산영역(39, 이하 n+영역이라 함)을 구비하여, P0영역(38)이 n-영역(34)과의 접촉 계면에서 요철(38a, 38b)을 가져 요철(38a, 38b)에 의해 포토다이오드(PD)의 면적이 증가하며, 용량을 증가시킬 수 있는 구조이다.
전술한 바와 같이 본 발명은 제한된 화소영역 내에서 평탄형 포토다이오드에 비해 그 면적 및 전하 용량을 증대시켜 이미지센서의 동적영역을 확보할 수 있으며, 고집적화로 인한 포토다이오드의 면적 감소에 따른 포화신호의 저하를 방지할 수 있다.
전술한 이미지센서의 제조 공정을 도 3a 내지 도 3c를 참조하여 후술한다.
먼저, 도 3a에 도시된 바와 같이 P형의 반도체층(30)에 국부적으로 STI(Shallow Trench Isolation) 또는 LOCOS(LOCal Oxidation of Silicon) 구조의 필드절연막(31)을 형성하는 바, 여기서 반도체층(30)은 고농도인 P++층 및 P-에피층이 적층된 것을 이용하는 바, 도면의 간략화를 위해 반도체층(30)으로 약칭한다.
이어서, 반도체층(30) 상에 게이트절연막(32)과 게이트전도막(33)을 구비하는 게이트전극을 형성한다.
계속해서, 게이트전극이 형성된 프로파일을 따라 절연막(40a)을 형성하는 바, 1000Å ∼ 1500Å의 두께가 되도록 한다.
절연막(40a)은 산화막을 포함하는 절연성 물질을 이용하는 것이 바람직하며, 후속 포토다이오드용 N형 및 P 형 불순물영역 형성시 그 패턴에 의해 전사된 요철부를 갖도록 하는 중요한 역할을 하게 된다.
다음으로, 도 3b에 도시된 바와 같이 절연막(40a) 상에 포토레지스트를 도포한 다음, 절연막(40a) 식각을 위한 마스크(도시하지 않음)를 이용한 노광 및 현상 공정을 통해 포토다이오드 형성 영역(41) 상부와 게이트전극 상부에서 절연막(40a)을 국부적으로 노출시키는 포토레지스트 패턴(42)을 형성한 다음, 포토레지스트 패턴(42)을 식각마스크로 하여 절연막(40a)을 선택적으로 식각하여 반도체층(30) 표면을 노출시키는 절연막 패턴(40b)을 형성한다.
여기서, 절연막 패턴(40b)은 포토다이오드 형성 영역(41)에서 이온주입시 그 굴곡을 하부에 전사시키는 역할을 할 뿐만아니라, 게이트전극 상부에서 N형 불순물영역 형성을 위한 고에너지의 이온주입시 채널링을 방지하는 역할을 한다.
여기서, 전술한 마스크는 도 5a 내지 도 5c에 도시된 줄무늬 모양 또는 격자 모양 등을 이용하는 바, 도면부호 '가'는 절연막(40a)이 잔류하여 절연막 패턴(40b)이 형성되는 부분이며, 도면부호 '나'는 절연막(40a)이 제거되는 부분이다.
다음으로, 도 3c에 도시된 바와 같이 포토레지스트 패턴(42)을 제거함으로써 포토다이오드 형성 영역(41) 상부의 반도체층(30) 상부에 게이트전극 상부에 잔류하는 절연막패턴(40b)을 형성한 다음, 이온주입 마스크(43)를 형성한다. 이어서, 이온주입 마스크를 이용하여 게이트전극에 얼라인되며 필드절연막(31)에 접하는 포토다이오드용 n-영역(34)을 형성한다. 이 때, 절연막 패턴(40b)의 프로파일이 반도 체층(30) 하부에 전사되어 하부 반도체층(30)과의 접촉계면에서 요철(34a, 34b)을 갖도록 즉, 반도체층(34)과의 계면이 요철지도록 형성한다. 이 때, 게이트전극 상부의 절연막 패턴(40b)에 의해 게이트전극을 통한 채널링은 발생하지 않는다.
계속해서, n-영역(34) 상부의 반도체층(30) 표면에 P0영역(38)을 형성하기 위한 이온주입을 실시하여, 절연막 패턴(40b)의 프로파일이 반도체층(30) 하부에 전사되어 P0영역(38)과 n-영역(34)의 계면이 요철지도록 즉, 요철(38a, 38b)을 갖도록 형성하는 바, 고농도 저에너지를 이용하는 것이 바람직하다.
전술한 바와 같이 n-영역(34)과 P0영역(38)은 모두 동일한 절연막 패턴(40b)의 전사를 통해 이루어지므로 오버랩되도록 형성된다.
다음으로, 이온주입 마스크(43)와 절연막 패턴(40b)을 제거한 후 고농도의 N형 센싱확산영역(39, n+)를 형성함으로써, 도 4와 같은 이미지센서가 완료된다.
전술한 본 발명은, 포토다이오드의 P0영역과 n-영역의 계면 및 n-영역과 반도체층의 계면이 요철지도록 함으로써, 포토다이오드의 표면적을 증가시켜 고집적화에 따른 포화신호의 감소를 방지하며, 전하용량을 증가시켜 동적영역을 확보할 수 있으며, n-영역 형성을 위한 이온주입시 게이트를 통한 채널링을 별도의 TEOS막 형성 공정없이 방지할 수 있음을 실시예를 통해 알아 보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여 야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은, 단위화소 내에서 차지하는 포토다이오드의 표면적을 넓힘으로써 이미지센서의 포화신호 특성 및 동적영역을 향상시킬 수 있으며 게이트전극의 채널링을 방지할 수 있어, 궁극적으로 이미지센서의 성능을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.
Claims (11)
- 제1도전형의 반도체층;상기 반도체층 내에 형성되며, 저부에 제1요철을 갖는 제2도전형의 포토다이오드용 제1불순물영역; 및상기 제1불순물영역 상부의 상기 반도체층 표면에 형성되며, 상기 제1불순물영역과의 접촉 계면에서 제2요철을 갖는 제1도전형의 포토다이오드용 제2불순물영역을 포함하는 이미지센서.
- 제 1 항에 있어서,상기 제1요철과 상기 제2요철은 오버랩되도록 형성된 것을 특징으로 하는 이미지센서.
- 제 1 항에 있어서,상기 제1불순물영역에 접하며 상기 반도체층 상에 형성된 게이트전극을 더 포함하는 것을 특징으로 하는 이미지센서.
- 제 1 항에 있어서,상기 반도체층은,제1도전형의 기판; 및상기 기판 상부의 제1도전형의 에피층을 포함하는 것을 특징으로 하는 이미지센서.
- 제 1 항 또는 제 4 항에 있어서,상기 제1도전형은 P형이며, 상기 제2도전형은 N형인 것을 특징으로 하는 이미지센서.
- 제1도전형의 반도체층 상에 게이트전극을 형성하는 단계;상기 게이트전극이 형성된 전체 프로파일을 따라 절연막을 형성하는 단계;상기 절연막을 선택적으로 식각하여 포토다이오드가 형성될 상기 반도체층에는 부분적으로 형성하고 상기 게이트전극 상부 전체를 덮는 절연막 패턴을 형성하는 단계;이온주입을 실시하여 상기 게이트전극의 일측에 얼라인되는 상기 반도체층 내에 제2도전형의 포토다이오드용 제1불순물영역을 형성하되, 상기 절연막 패턴의 프로파일이 전사되어 저부에 제1요철을 갖도록 상기 제1불순물영역을 형성하는 단계; 및이온주입을 실시하여 상기 제1불순물영역의 상부면에 제1도전형의 포토다이오드용 제2불순물영역을 형성하되, 상기 절연막 패턴의 프로파일이 전사되어 상기 제1불순물영역과의 계면에 제2요철을 갖도록 상기 제2불순물영역을 형성하는 단계를 포함하는 이미지센서 제조 방법.
- 제 6 항에 있어서,상기 절연막은 산화막을 포함하는 것을 특징으로 하는 이미지센서 제조 방법.
- 제 7 항에 있어서,상기 절연막을 1000Å 내지 1500Å의 두께로 형성하는 것을 특징으로 하는 이미지센서 제조 방법.
- 제 6 항에 있어서,상기 절연막 패턴을 형성하는 단계는,상기 절연막 상에 포토레지스트를 도포하는 단계;마스크를 이용한 노광 및 현상 공정을 통해 상기 제1불순물영역 상부의 상기 절연막 상에 상기 절연막을 국부적으로 노출시키는 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각마스크로 하여 상기 절연막을 식각하여 상기 반도체층 표면을 노출시키는 단계; 및상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 이미지센서 제조 방법.
- 제 9 항에 있어서,상기 마스크는 격자 모양 또는 줄무늬 모양을 포함하는 것을 특징으로 하는 이미지센서 제조 방법.
- 제 6 항에 있어서,상기 제1도전형은 P형이며, 상기 제2도전형은 N형인 것을 특징으로 하는 이미지센서 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020038971A KR100873812B1 (ko) | 2002-07-05 | 2002-07-05 | 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020038971A KR100873812B1 (ko) | 2002-07-05 | 2002-07-05 | 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040003941A KR20040003941A (ko) | 2004-01-13 |
| KR100873812B1 true KR100873812B1 (ko) | 2008-12-11 |
Family
ID=37323742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020038971A KR100873812B1 (ko) | 2002-07-05 | 2002-07-05 | 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100873812B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100778858B1 (ko) * | 2005-10-12 | 2007-11-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| KR100880287B1 (ko) | 2007-12-27 | 2009-01-23 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000041447A (ko) * | 1998-12-22 | 2000-07-15 | 김영환 | 이미지센서의 핀드 포토다이오드 및 그 제조방법 |
-
2002
- 2002-07-05 KR KR1020020038971A patent/KR100873812B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000041447A (ko) * | 1998-12-22 | 2000-07-15 | 김영환 | 이미지센서의 핀드 포토다이오드 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040003941A (ko) | 2004-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100278285B1 (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| JP4284062B2 (ja) | イメージセンサ及びその製造方法 | |
| JP4224036B2 (ja) | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 | |
| JP4870656B2 (ja) | シーモスイメージセンサー及びその製造方法 | |
| US8076702B2 (en) | CMOS image sensor and fabricating method thereof | |
| KR100384836B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100873812B1 (ko) | 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법 | |
| KR100893054B1 (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| KR100748323B1 (ko) | 이미지센서 제조 방법 | |
| KR100776151B1 (ko) | 고집적 이미지센서 제조 방법 | |
| KR100535911B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR20030056060A (ko) | 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법 | |
| KR100813801B1 (ko) | 광감도를 향상시키기 위한 이미지센서 및 그 제조 방법 | |
| KR100440775B1 (ko) | 이미지센서 제조 방법 | |
| KR100748314B1 (ko) | 이미지센서 및 그 제조 방법 | |
| KR100851497B1 (ko) | 저조도 특성을 향상시킬 수 있는 이미지센서 및 그 제조방법 | |
| KR100790287B1 (ko) | 이미지센서 제조 방법 | |
| KR20010004105A (ko) | 이미지센서 및 그 제조방법 | |
| KR20010004106A (ko) | 이미지센서 및 그 제조방법 | |
| KR100790229B1 (ko) | 이미지센서 및 그 제조 방법 | |
| KR100748345B1 (ko) | 광감도를 향상시킬 수 있는 이미지센서 및 그 제조 방법 | |
| KR20030057677A (ko) | 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법 | |
| KR100714604B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100790286B1 (ko) | 이미지센서 제조 방법 | |
| KR20030057710A (ko) | 감도개선을 위한 씨모스 이미지센서 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111129 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |