KR100748314B1

KR100748314B1 - 이미지센서 및 그 제조 방법

Info

Publication number: KR100748314B1
Application number: KR1020010037524A
Authority: KR
Inventors: 황준
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2001-06-28
Filing date: 2001-06-28
Publication date: 2007-08-09
Also published as: KR20030001798A

Abstract

본 발명은 이미지센서에 관한 것으로, 특히 소자 분리용의 필드 절연막을 형성하지 않고 채널 스탑을 위한 이온주입만으로 소자간 격리를 함으로써, 공정을 단순화할 수 있으며, P+ 이온을 깊게 이온주입함으로써, 넓은 포토다이오드 영역의 확보와 크로스 토크를 방지할 수 있는 이미지센서 및 그 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 제1도전형의 반도체층; 제1깊이로 상기 반도체층 내부에 배치되어 소자간 분리 역할을 하는 제1도전형의 채널 스탑 영역; 상기 반도체층 상에 배치된 게이트전극; 상기 채널 스탑 영역과 실질적으로 동일한 제2깊이로 상기 반도체층 내부에 배치되며, 상기 게이트전극 및 상기 채널 스탑 영역에 접하는 포토다이오드용 제2도전형의 제1불순물 영역; 및 상기 제1불순물 영역 상부에 배치되되, 상기 반도체층 표면에 접하는 포토다이오드용 제1도전형의 제2불순물 영역을 포함하여 이루어지는 이미지센서를 제공한다.

또한, 본 발명은 이미지센서 제조 방법을 제공한다.

암전류, 포토다이오드, 크로스 토크, 채널 스탑 영역, 포토다이오드.

Description

이미지센서 및 그 제조 방법{Image sensor and fabricating method of the same}

도 1은 통상적인 CMOS 이미지센서의 단위 화소 회로도,

도 2a 내지 도 2c는 종래기술에 따른 이미지센서 제조 공정을 도시한 단면도,

도 3a 내지 도 3d는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도,

* 도면의 주요부분에 대한 부호의 설명 *

10 : 반도체층

14, 15, 16 : 게이트전극

P+ : 채널 스탑 영역

본 발명은 반도체 소자에 관한 것으로 특히, 이미지센서에 관한 것으로, 더욱 상세하게는 포토다이오드 면적을 확보하고 화소간의 크로스 토크(Cross Talk)를 최소화할 수 있는 이미지센서에 관한 것이다.

일반적으로, 이미지센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.

이러한 다양한 이미지센서를 제조함에 있어서, 이미지센서의 감광도(Photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있는 바, 그 중 하나가 집광기술이다. 예컨대, CMOS 이미지센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직회로부분으로 구성되어 있는 바, 광감도를 높이기 위해서는 전체 이미지센서 면적에서 포토다이오드의 면적이 차지하는 비율(이를 통상 Fill Factor"라 한다)을 크게 하려는 노력이 진행되고 있다.

도 1은 통상적인 CMOS 이미지센서의 단위 화소(Unit Pixer) 회로도로서, 광감도(Sensitivity)를 높이고, 단위 화소간의 크로스 토크 효과를 줄이기 위하여 서브미크론 CMOS Epi 공정을 적용하였다.

단위 화소 내에는 1개의 저전압 베리드 포토 다이오드(Buried Photodiode)와 4개의 NMOS 트랜지스터로 구성되어 있는데, 저전압 베리드 포토 다이오드 구조는 기존의 포토 게이트 구조와 달리 광감지 영역(Light Sensing Region)이 폴리실리콘으로 덮여있지 않아 단파장의 청색광에 대한 광감도가 우수할 뿐 만아니라 광감지영역에서의 공핍층 깊이(Depletion Depth)를 증가시킬 수 있어 장파장의 적색광 또는 적외선에 대한 광감도 또한 우수한 특성을 갖는다. 한편, 저전압 베리드 포토 다이오드 구조를 사용하면 광감지영역에 모인 광전하(Photogenerated Charge)를 플로팅 센싱 노드(Floating Sensing Node)로 완전히 운송할 수 있어서 전하 운송 효율(Charge Transfer Efficiency)을 현저하게 증가시킬 수 있는 장점이 있다.

그리고 4개의 트랜지스터 중에서 광전하를 운송하는 역할을 하는 트랜스퍼 게이트(Transfer Gate, Tx) 즉, 게이트전극과 리셋 게이트(Reset Gate, Rx)는 양의 문턱 전압(Positive Threshold Voltage)으로 인한 전압 강하로 전자가 손실되어 전하 운송 효율이 저하되는 현상을 방지하기 위하여 음의 문턱 전압을 갖는 Native NMOS 트랜지스터로 구성하며 아울러 이와같이 하면 N-LDD 이온 주입을 생략함으로써 게이트전극 및 리셋 게이트와 플로팅 센싱 노드와의 오버랩 캐패시턴스(Overlap Capacitance)를 저하시킬 수 있어 운송되는 전하량에 따른 플로팅 센싱 노드의 전위 변화량을 증폭시킬 수 있다.(△ V-△Q/C)

한편, 소스 팔로워(Source Follower) 역할을 하는 드라이브 게이트(Drive Gate, Sx)는 일반적인 서브미크론 NMOS 트랜지스터로 이루어져 있다. 이와같은 구조는 서브미크론 CMOS Epi 공정을 최소한으로 바꾸면서 구성되었고, 특히 열공정(Thermal Cycle)은 전혀 변화가 없도록 고안되었다. 한편, 칼라 이미지 구현을 위해서 이와같은 단위 화소 배열(Unit Pixel Array)위에 레드(Red), 그린(Green), 블루(Blue) 또는 엘로우(Yellow), 마젠타(Magenta), Cyan등으로 구성된 칼라 필터 배열(Color Filter Array) 형성 공정을 진행한다.

이러한 단위 화소로부터 출력을 얻어내는 동작원리를 살펴보면 다음과 같다.

가. Tx, Rx, Sx를 오프 시킨다. 이때 저전압 베리드 포토 다이오드는 완전한 공핍(Fully depletion) 상태이다.

나. 광전하(Photogenerated Charge)를 저전압 Buried 포토 다이오드에 모은다.

다. 적정 인터그레이션(Integration) 시간후에 Rx를 온시켜 플로팅 센싱 노드(Floating Sensing Node)를 1차 리셋(Reset) 시킨다.

라. Sx를 온시켜 단위 화소를 온시킨다.

마. 소스 팔로워 버퍼(Source Follower Buffer)의 출력전압(V1)을 측정한다. 이 값은 단지 플로팅 센싱 노드(Floating Sensing Node)의 직류 전위 변화(CD level shift)를 의미한다.

바. Tx를 온 시킨다.

사. 모든 광전하(Photogenerated Charge)는 플로팅 센싱 노드(Floating Sensing Node)로 운송된다.

아. Tx를 오프 시킨다.

자. 소스 팔로워 버퍼(Source Follower Buffer)의 출력전압(V2)을 측정한다.

차. 출력신호(V1-V2)는 V1과 V2 사이의 차이에서 얻어진 광전하 운송의 결과이며, 이느 노이즈(Noise)가 배제된 순수 시그날 값이 된다. 이러한 방법을 CDS(Corelated Double Sampling)라고 한다.

카. '가' ∼ '차' 과정을 반복한다. 단, 저전압 베리드 포토 다이오드는 '사' 과정에서 완전한 공핍상태(Fully Depletion)로 되어 있다.

도 2a 내지 도 2c는 종래기술에 따른 이미지센서 제조 공정을 도시한 단면도이다.

먼저, 이후 열공정에 의한 측면 확산(Lateral Diffusion)을 통해 소스 팔로워(Source Follower) 역할을 하는 드라이브 게이트(Drive Gate, Dx)와 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 게이트(Select Gate, Sx)를 내포할 수 있도록 P-well(도시하지 않음)을 형성시키는 공정을 실시한다.

이어서, 도 2a에 도시된 바와 같이, 이후 필드 절연막(Field Oxide) 영역과 활성영역(Active Region)을 구분하기 위하여 패드산화막(Pad Oxide, 11)/버퍼 폴리실리콘막(Buffer Polysilicon, 도시하지 않음)/질화막(Nitride, 12) 등을 연속적으로 도포한 후 감광막(PR)을 코팅하고 소자분리(ISO) 마스크를 사용하여 노광 및 현상을 실시하고 건식식각을 통해 필드절연막 영역이 될 부분을 식각한다.

다음으로 도 2b에 도시된 바와 같이, N 채널 필드 스탑(Field stop)을 위한 P+ 이온 주입을 실시한 다음, 열공정을 통하여 필드 절연막(13)을 형성시킨 다음, 이후 활성영역 위의 패드 산화막(11)과 질화막(12) 등은 식각을 통해 제거한다.

이 때, 채널 스탑 영역(P+)은 'A'의 폭으로 넓게 형성됨으로써, 포토다이오드 영역을 침범허게 되며, 깊이 또한 'B'와 같이 좁아지게 된다.

다음으로 도 2c에 도시된 바와 같이, 단위 화소 내 4개의 NMOS 트랜지스터의 게이트전극을 형성하기 위해 폴리실리콘막과 텅스텐 실리사이드막을 연속적으로 도포하고 감광막(도시하지 않음)을 도포한 후 게이트전극 형성 용 마스크를 사용하여 노광 및 현상을 실시한다. 이때, 이후 형성되는 트랜스터 게이트(Transfer Gate, Tx)의 한쪽면에서의 저전압 베리드 포토다이오드의 도핑 프로파일(Doping profile)이 전하 운송 효율(Charge Transfer Efficience)을 결정하게 되므로 게이트 전극의 두께를 충분히 두껍게 하여 저전압 베리드 포토 다이오드를 형성하기 위한 고에너지 N-type 이온주입과 저에너지 P-type 이온주입을 게이트전극 한쪽면에서 자기 정렬(Self Alignment)할 수 있도록 한다.(Thick Polycide 공정)

만일 게이트 전극의 두께를 충분히 두껍게 하지 않으면 고에너지 N-type 이온주입시 도판트인 인(P31)이 게이트전극을 뚫고 들어가 고에너지 P-type 이온주입과 저에너지 P-type 이온주입을 게이트전극의 한쪽면에서 자기 정렬(self Alignment)할 수 없게 되어 전하 운송 효율(Charge Transfer Efficience)이 저하된다.

이어서, 건식식각을 통해 게이트 전극 이외의 부분의 폴리사이드층을 제거하여 게이트전극(14, 15)을 형성한 다음, 저전압 베리드 포토다이오드를 형성하기 위하여 감광막(도시하지 않음)을 도포한 후 고에너지 N-type 이온주입을 실시하는 바, 이때 고에너지 N-type 이온주입용 마스크의 한쪽 면은 게이트전극의 중앙에 정 렬(Align)되고 다른 한쪽 면은 필드 산화막과 활성영역의 경계면에 정렬(Align)되는데 그 일부는 반드시 활성영역 안으로 들어오게 된다. 즉, 저전압 베리드 포토 다이오드는 이후 진행될 저에너지 P-type 이온주입은 실시되고 고에너지 N-type 이온주입은 실시되지 않는 영역을 반드시 포함하여야만 한다.(Connection Window 구조)

그 이유는 저에너지 P-type 이온주입에 의해 형성된 영역이 고에너지 N-type 이온주입에 의해 형성된 영역에 의해 P-Epi층과 전기적으로 분리되어서는 안되고 반드시 연결되어야 하기 때문이다. 만일 저에너지 P-type 영역이 P-epi층과 전기적으로 연결되지 않으며 전압 베리드 포토 다이오드는 정상적으로 동작하지 않고 단순한 PN 접합과 같이 동작할 것이다. 이와같은 공정을 통해 저농도의 P-epi층에 첫 번째 딥(Deep) 베리드 PN 접합을 형성시킨후 감광막을 제거한다.

이어서, 저전압 베리드 포토 다이오드를 형성하기 위하여 감광막(도시하지 않음)을 도포한 후 저에너지 P-type 이온주입용 마스크를 사용하여 저에너지 P-type 이온주입을 실시하는 바, 이때 저에너지 P-type 이온주입용 마스크의 한쪽 면은 게이트전극의 중앙에 정렬(Align)되고 다른 한쪽면은 필드 산화막과 활성영역의 경계면에 정렬(Align)되며 활성영역 안으로 들어오는 부분은 없다. 따라서, 저에너지 P-type 이온주입 영역은 고에너지 N-type 이온주입이 되지 않은 필드 절연막(13)과 활성영역의 경계면에서 저농도의 P-epi 층과 전기적으로 반드시 연결되어 저전압 베리드 포토 다이오드 동작시 항상 등가전위(Equpotential)를 갖는다. 이와같은 공정을 통해 고에너지 N-type 이온주입층과 두 번째 앝은(Shallow) PN 접 합을 형성시킨후 감광막(도시하지 않음)을 제거한다.

한편, 상기한 바와 같은 종래의 포토다이오드는 다음과 같은 문제점이 발생한다.

즉, 채널 필드 스탑(P+)이 도 2c에 도시된 'A' 만큼 넓은 폭을 가지게 되므로, 포토다이오드 영역을 침범하여 포토다이오드 영역을 감소시키고 있으며, n- 영역에 비해 'B' 만큼의 이온주입이 되지 않는 영역이 존재하게 되며, 이는 화소간 전자의 크로스 토크를 유발시켜 이미지센서의 오동작을 유발시키게 된다.

상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 소자 분리용의 필드 절연막을 형성하지 않고 채널 스탑을 위한 이온주입만으로 소자간 격리를 함으로써, 공정을 단순화할 수 있으며, P+ 이온을 깊게 이온주입함으로써, 넓은 포토다이오드 영역의 확보와 크로스 토크를 방지할 수 있는 이미지센서 및 그 제조 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 반도체층; 제1깊이로 상기 반도체층 내부에 배치되어 소자간 분리 역할을 하는 제1도전형의 채널 스탑 영역; 상기 반도체층 상에 배치된 게이트전극; 상기 채널 스탑 영역과 실질적으로 동일한 제2깊이로 상기 반도체층 내부에 배치되며, 상기 게이트전극 및 상기 채널 스탑 영역에 접하는 포토다이오드용 제2도전형의 제1불순물 영역; 및 상기 제1불순물 영역 상부에 배치되되, 상기 반도체층 표면에 접하는 포토다이오드용 제1도전형의 제2불순물 영역을 포함하여 이루어지는 이미지센서를 제공한다.

또한, 상기 목적을 달성하기 위하여 본 발명은, 이온주입을 통해 제1도전형의 반도체층 내부에 제1깊이로 소자간 분리용 하는 제1도전형의 채널 스탑 영역을 형성하는 제1단계; 상기 반도체층 상에 게이트전극을 형성하는 제2단계; 이온주입을 통해 상기 채널 스탑 영역과 실질적으로 동일한 제2깊이로 상기 채널 스탑 영역 및 상기 게이트전극에 접하는 제2도전형의 제1불순물 영역을 형성하는 제3단계; 및 상기 제1불순물 영역 내의 상기 반도체층과 접하는 계면에 제1도전형의 제2불순물 영역을 형성하는 제4단계를 포함하여 이루어지는 이미지센서 제조 방법을 제공한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.

도 3b는 본 발명의 이미지센서를 도시한 단면도이다.

도 3b를 참조하면, 본 발명의 이미지센서는 P형의 반도체층(10)과, 반도체층(10)에 내부에 A'의 폭을 가지고 B' 깊이로 반도체층(10) 내부에 배치되어 소자간 분리 역할을 하는 P형의 채널 스탑 영역(P+)과, 반도체층(10) 상에 배치된 게이트전극(14, 15, 16)과, 채널 스탑 영역(P+)과 실질적으로 동일한 'C' 깊이로 반도체층(10) 내부에 배치되며, 게이트전극(14, 15, 16) 및 채널 스탑 영역(P+)에 접하는 포토다이오드용 N 형의 불순물 영역(n-)과, 불순물 영역(n-) 상부에 배치되되, 반도체층(10) 표면에 접하는 포토다이오드용 P 형의 불순물 영역(P0)을 구비하여 구성된다.

이하 첨부한 도면을 참조하여 본 발명의 이미지 센서 제조 공정을 상세히 설명한다.

도 3a 내지 도 3b는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도이다.

먼저 도 3a에 도시된 바와 같이, 이후 소자간 분리 영역과 활성영역을 구분하기 위하여 패드산화막(11)/버퍼 폴리실리콘막(도시하지 않음) 등을 연속적으로 도포한 후 감광막(도시하지 않음)을 도포하고 소자분리 마스크(20)를 사용하여 노광 및 현상을 실시하고 건식식각을 통해 소자간 분리 영역이 될 부분을 식각한다.

이어서, P+ 이온주입을 실시하여 B'와 같이 깊은 채널 스탑 영역(P+)을 형성하는 바, 그 폭은 A'과 같이 좁아 포토다이오드 영역으로의 침범을 최대한 방지할 수 있으며, 이온주입시 큰 에너지를 이용하여 깊게 형성되도록 한다. 이어서, 활성영역 위의 패드 산화막(11)을 제거한다.

또한, 채널 스탑 영역(P+)은 소자간 분리 역할을 수행하므로, 필드 절연막의 역할을 대신할 수 있으므로, 필드 절연막 형성 공정을 생략할 수 있다.

다음으로 도 3b에 도시된 바와 같이, 단위 화소 내 4개의 NMOS 트랜지스터의 게이트전극을 형성하기 위해 폴리실리콘막과 텅스텐 실리사이드막을 연속적으로 도 포하고 감광막(도시하지 않음)을 도포한 후 게이트전극 형성 용 마스크를 사용하여 노광 및 현상을 실시한다. 이때, 이후 형성되는 게이트전극의 한쪽면에서의 저전압 베리드 포토다이오드의 도핑 프로파일(Doping profile)이 전하 운송 효율(Charge Transfer Efficience)을 결정하게 되므로 게이트전극의 두께를 충분히 두껍게 하여 저전압 베리드 포토 다이오드를 형성하기 위한 고에너지 N-type 이온주입과 저에너지 P-type 이온주입을 게이트전극의 한쪽면에서 자기 정렬(Self Alignment)할 수 있도록 한다.(Thick Polycide 공정)

만일 게이트전극의 두께를 충분히 두껍게 하지 않으면 고에너지 N-type 이온주입시 도판트인 인(P31)이 게이트전극을 뚫고 들어가 고에너지 P-type 이온주입과 저에너지 P-type 이온주입을 게이트전극의 한쪽면에서 자기 정렬(self Alignment)할 수 없게 되어 전하 운송 효율(Charge Transfer Efficience)이 저하된다.

이어서, 건식식각을 통해 게이트전극(14, 15) 이외의 부분의 폴리사이드층을 제거하여 게이트전극(14, 15)을 형성한 다음, 저전압 베리드 포토다이오드를 형성하기 위하여 감광막(도시하지 않음)을 도포한 후 고에너지 N-type 이온주입을 실시하는 바, 이때 고에너지 N-type 이온주입용 마스크의 한쪽 면은 게이트전극의 중앙에 정렬(Align)되고 다른 한쪽 면은 필드 산화막과 활성영역의 경계면에 정렬(Align)되는데 그 일부는 반드시 활성영역 안으로 들어오게 된다. 즉, 저전압 베리드 포토 다이오드는 이후 진행될 저에너지 P-type 이온주입은 실시되고 고에너지 N-type 이온주입은 실시되지 않는 영역을 반드시 포함하여야만 한다.(Connection Window 구조)

이어서, 저전압 베리드 포토 다이오드를 형성하기 위하여 감광막(도시하지 않음)을 도포한 후 저에너지 P-type 이온주입용 마스크를 사용하여 저에너지 P-type 이온주입을 실시하는 바, 이때 저에너지 P-type 이온주입용 마스크의 한쪽 면은 게이트전극의 중앙에 정렬(Align)되고 다른 한쪽면은 필드 산화막과 활성영역의 경계면에 정렬(Align)되며 활성영역 안으로 들어오는 부분은 없다. 따라서, 저에너지 P-type 이온주입 영역은 고에너지 N-type 이온주입이 되지 않은 소자간 분리 영역 즉, P+ 영역과 활성영역의 경계면에서 저농도의 P-epi 층과 전기적으로 반드시 연결되어 저전압 베리드 포토 다이오드 동작시 항상 등가전위(Equpotential)를 갖는다. 이와같은 공정을 통해 고에너지 N-type 이온주입층과 두 번째 앝은(Shallow) PN 접합을 형성시킨후 감광막(도시하지 않음)을 제거한다.

상기한 바와 같이 이루어지는 본 발명은, 채널 스탑 영역의 폭을 최소화하여 포토다이오드 영역을 최대로 확보할 수 있으며, 그 깊이를 포토다이오드 형성 영역의 불순물 영역과 실질적으로 동일하게 함으로써, 크로스 토크 및 암전류를 최소화 할 수 있어 이미지센서의 동작 특성을 개선할 수 있으며, 필드 절연막 형성 공정을 생랴할 수 있어 공정 단순화를 기할 수 있음을 실시예를 통해 알아 보았다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 본 발명은, 포토다이오드 영역을 최대화하여 광감도를 향상시킬 수 있으며, 화소간 데이타의 크로스 토크 및 암전류를 최소화함으로써, 궁극적으로 이미지센서의 성능을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

또한, 본 발명은 필드 절연막 형성 공정을 생략할 수 있어 공정 단순화를 기할 수 있다.

Claims

CMOS 이미지센서에 있어서,

제1도전형의 반도체층;

상기 반도체층 내부에 배치되어 소자간 분리 역할을 하는 제1도전형의 채널 스탑 영역;

상기 반도체층 상에 배치된 게이트전극;

상기 채널 스탑 영역과 실질적으로 동일한 깊이로 상기 반도체층 내부에 배치되며, 상기 게이트전극 및 상기 채널 스탑 영역에 접하는 포토다이오드용 제2도전형의 제1불순물 영역; 및

상기 제1불순물 영역 상부에 배치되되, 상기 반도체층 표면에 접하는 포토다이오드용 제1도전형의 제2불순물 영역

을 포함하여 이루어지는 이미지센서.
제 1 항에 있어서,

상기 제1도전형은 P형이며, 상기 제2도전형은 N형인 것을 특징으로 하는 이미지센서.
이미지센서 제조 방법에 있어서,

이온주입을 통해 제1도전형의 반도체층 내부에 소자간 분리 역할을 하는 제1도전형의 채널 스탑 영역을 형성하는 제1단계;

상기 반도체층 상에 게이트전극을 형성하는 제2단계;

이온주입을 통해 상기 채널 스탑 영역과 실질적으로 동일한 깊이로 배치되고, 상기 채널 스탑 영역 및 상기 게이트전극에 접하여 형성되며, 포토다이오드 역할을 하는 제2도전형의 제1불순물 영역을 형성하는 제3단계; 및

상기 제1불순물 영역 내의 상기 반도체층과 접하는 계면에 형성되고, 포토다이오드 역할을 하는 제1도전형의 제2불순물 영역을 형성하는 제4단계

를 포함하여 이루어지는 이미지센서 제조 방법.
제 3 항에 있어서,

상기 제1도전형은 P형이며, 상기 제2도전형은 N형인 것을 특징으로 하는 이미지센서 제조 방법.