KR100806783B1 - 씨모스 이미지 센서 및 그 형성 방법 - Google Patents
씨모스 이미지 센서 및 그 형성 방법 Download PDFInfo
- Publication number
- KR100806783B1 KR100806783B1 KR1020060137559A KR20060137559A KR100806783B1 KR 100806783 B1 KR100806783 B1 KR 100806783B1 KR 1020060137559 A KR1020060137559 A KR 1020060137559A KR 20060137559 A KR20060137559 A KR 20060137559A KR 100806783 B1 KR100806783 B1 KR 100806783B1
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion layer
- gate electrode
- semiconductor substrate
- forming
- conductivity type
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 24
- 238000009792 diffusion process Methods 0.000 claims abstract description 148
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 125000006850 spacer group Chemical group 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims description 20
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Abstract
본 발명은, 제 1 도전형 반도체 기판상에 게이트 전극을 형성하는 단계와, 상기 반도체 기판 내에 상기 게이트 전극의 일측 에지에 정렬되는 제 2 도전형 제 1 확산층을 형성하는 단계와, 상기 게이트 전극의 양 측벽에 접하는 스페이서를 형성하는 단계와, 상기 스페이서의 폭만큼 거리를 두고 상기 제 1 확산층 내에 제 1 도전형 제 2 확산층을 형성하는 단계와, 상기 반도체 기판 내에 상기 게이트 전극의 타측 에지에 정렬되는 제 2 도전형 제 3 확산층을 형성하는 단계와, 상기 제 3 확산층의 상부에 제 1 도전형 제 4 확산층과, 상기 제 3 확산층의 하부에 제 1 도전형 제 5 확산층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 씨모스 이미지 센서의 형성 방법에 관한 것이다.
씨모스 이미지 센서, 플로팅디퓨젼영역
Description
도 1은 통상적인 4-T CMOS 이미지 센서의 단위 화소를 나타낸 회로도.
도 2a 및 도 2b는 본 발명의 실시예에 따른 씨모스 이미지 센서의 형성 방법을 설명하기 위한 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
200 : 반도체 기판 210 : 에피층
220 : 게이트 전극 230 : n-확산층
240 : 스페이서 250 : p˚확산층
260 : n+확산층 261 : 제 1 p+확산층
262 : 제 2 p+확산층 270 : 콘택
290 : 플로팅디퓨젼영역
본 발명은 씨모스 이미지 센서 및 그 형성 방법에 관한 것으로, 특히 플로팅 디퓨전(floating diffusion) 영역에서 전자가 누설(leakage)되는 문제를 개선함으 로써 소자의 동작 특성을 크게 향상시킬 수 있는 씨모스 이미지 센서 및 그 형성 방법에 관한 것이다.
CMOS 이미지 센서는 제어 회로(control circuit) 및 신호 처리 회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소(Pixel) 수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 순차적으로 출력을 검출하는 스위칭 방식을 채용하는 소자이다. 이러한 CMOS 이미지 센서는 구동 방식이 간편하고, 다양한스캐닝 방식의 구현이 가능하며, 신호 처리 회로를 단일 칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 CMOS 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 CCD에 비해 크게 낮은 장점이 있어 광범위한 제품에서 사용되고 있다.
도 1은 통상적인 4-T CMOS 이미지 센서의 단위 화소를 나타낸 회로도이다.
도 1에 도시된 바와 같이, 4-T CMOS 이미지 센서의 단위 화소는 광 감지 수단인 포토다이오드(Photodiode, PD)와, 4개의 NMOS 트랜지스터(Tx, Rx, Dx, Sx)로 이루어진다. 4개의 NMOS트랜지스터 중 트랜스퍼 트랜지스터(Tx)는 포토다이오드(PD)에서 생성된 광전하를 플로팅 센싱 노드(floating sensing node)로 전달하는 역할을 하고, 리셋 트랜지스터(Rx)는 신호검출을 위해 플로팅 센싱 노드에 저장되어 있는 전하를 배출하는 역할을 하고, 드라이브 트랜지스터(Dx)는 소스 팔로워(source follower)로서 역할하며, 셀렉트 트랜지스터(Sx)는 스위칭(switching) 및 어드레싱(addressing)을 위한 것이다. 그리고, DC 게이트는 트랜지스터의 게이트 전위를 항상 일정한 전압으로 인가하여 일정 전류만 흐르도록 하는 부하 트랜지 스터이고, VDD는 구동 전원전압, VSS는 그라운드 전압이다.
한편, 전술한 바와 같은 회로도로 구성된 4T CMOS 이미지 센서의 구조에서는, 트랜스퍼트랜지스터(Tx)의 게이트 전극이 턴온(turn on)되면서 포토다이오드(Photodiode, PD)에 의해 발생한 전자가 플로팅디퓨젼영역(Floating diffusion, FD) 영역으로 넘어가게 된다. 또한, 플로팅디퓨전영역(FD)에서는, 소스 팔로워 트랜지스터(source follower transistor)를 이용하여 포토다이오드(PD)로부터 넘어온 전자를 전압으로 바꾸어 결과적으로 빛 에너지를 전압으로 전달해 준다. 이때, 플로팅디퓨전영역(FD)은 일종의 캐패시터(capasitor)로 동작을 하게 되는데 이때, 플로팅디퓨전영역(FD)의 누설(leakage)로 인해 전자가 유실되게 되면 결과적으로 정확한 전압을 전달해 주지 못해 소자의 특성 저하를 유발하는 문제가 있다.
전술한 문제를 해결하기 위해 본 발명은, 플로팅디퓨전(floating diffusion) 영역에서의 전자가 유실되는 문제를 개선할 수 있는 씨모스 이미지 센서의 형성 방법을 제공하는데 목적이 있다.
또한, 본 발명의 다른 목적은, 플로팅디퓨전영역의 형태가 개선된 씨모스 이미지 센서를 제공하는 것이다.
전술한 목적을 달성하기 위해 본 발명은, 제 1 도전형 반도체 기판상에 게이트 전극을 형성하는 단계와, 상기 반도체 기판 내에 상기 게이트 전극의 일측 에지에 정렬되는 제 2 도전형 제 1 확산층을 형성하는 단계와, 상기 게이트 전극의 양 측벽에 접하는 스페이서를 형성하는 단계와, 상기 스페이서의 폭만큼 거리를 두고 상기 제 1 확산층 내에 제 1 도전형 제 2 확산층을 형성하는 단계와, 상기 반도체 기판 내에 상기 게이트 전극의 타측 에지에 정렬되는 제 2 도전형 제 3 확산층을 형성하는 단계와, 상기 제 3 확산층의 상부에 제 1 도전형 제 4 확산층과, 상기 제 3 확산층의 하부에 제 1 도전형 제 5 확산층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 씨모스 이미지 센서의 형성 방법을 제공한다.
본 발명에서, 상기 제 3 확산층을 형성하고, 상기 제 3 확산층에 대해 콘택을 형성하는 단계를 더 포함한다.
본 발명에서, 상기 콘택은 상기 제 4 확산층을 통과하여 상기 제 3 확산층까지 연결되도록한다.
본 발명에서, 상기 제 3 확산층의 불순물 농도는 상기 제 1 확산층의 불순물 농도보다 상대적으로 높다.
본 발명에서, 상기 제 4 확산층 및 상기 제 5 확산층은 1E14 ~ 1E16의 ions/cm2 도즈량으로 형성한다.
본 발명에서, 상기 제 4 확산층 및 상기 제 5 확산층은 상기 제 3 확산층의 상부에 대해 포토마스크를 이용하여 선택적으로 이온주입공정을 수행한다.
또한, 본 발명에 따른 씨모스 이미지 센서는, 제 1 도전형 반도체 기판과, 상기 반도체 기판 내부에 형성된 제 2 도전형 제 1 확산층과, 상기 제 1 확산층의 일측 에지에 일측 에지가 정렬되면서 상기 반도체 기판상에 형성된 게이트 전극과, 상기 게이트 전극의 양 측벽에 형성된 스페이서와, 상기 스페이서의 폭만큼 이격되 어 상기 반도체 기판 표면 근처의 상기 제 1 확산층 내에 형성된 제 1 도전형 제 2 확산층과, 상기 게이트 전극의 타측 에지에 정렬되면서 상기 반도체 기판 내부에 형성된 제 2 도전형 제 3 확산층과, 상기 제 3 확산층의 상부 표면에 형성된 제 1 도전형 제 4 확산층 및 상기 제 3 확산층의 하부 예컨대, 상기 반도체 기판과 접하는 계면에 형성된 제 1 도전형 제 5 확산층을 포함한다.
본 발명에서, 상기 제 4 확산층을 통과하여 상기 제 3 확산층까지 연결되도록 형성된 콘택을 포함한다.
본 발명에서, 상기 제 3 확산층, 상기 제 4 확산층 및 상기 제 5 확산층으로 적층된 플로팅디퓨젼영역을 구성한다.
본 발명에서, 상기 제 4 확산층 및 상기 제 5 확산층은 1E14 ~ 1E16의 ions/cm2 도즈량이 주입된다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예에 따른 씨모스 이미지 센서 및 그 형성 방법을 자세히 설명한다.
본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
도 2a 및 도 2b는, 씨모스 이미지 센서의 트랜스퍼트랜지스터(Tx)의 게이트 전극, 포토다이오드영역 및 플로팅디퓨젼영역을 포함하는 일부만을 계략적으로 도시하였다. 즉, 도면에 도시하지는 않았지만, 리셋 트랜지스터(Rx), 드라이브 트랜지스터(Dx) 및 셀렉트 트랜지스터(Sx)가 동시에 형성되어 구비될 수 있다.
먼저, 도 2a에 도시된 바와 같이, 고농도의 p형 불순물이 도핑된 p+기판(200)상에 저농도 p형 불순물이 도핑된 p-에피층(210)을 성장시킨 다음, 도면에 도시하지는 않았지만, p-에피층(210)의 소정 부분에 LOCOS(Local oxidation of silicon) 또는 STI(Shallow Trench Isolation) 방법으로 단위 화소간 격리를 위한 소자 분리막이 형성될 수 있다.
이어서, p-에피층(210) 상에 트랜스퍼트랜지스터(Tx) 게이트 전극(이하, '게이트 전극'(220)이라 약칭함)을 형성하고, 게이트 전극(220)의 일측 p-에피층(210)에 고에너지로 저농도 n형 불순물(n-)을 이온 주입하여 깊은 n-확산층(deep n- diffusion region)(230)을 형성한다. 이때, 도면에 도시하지는 않았지만, n-확산층(230) 형성시, 게이트 전극(220)의 타측에 정렬되는 플로팅디퓨젼영역(FD)을 이룰 n- VLDD(Very Low Doped Drain) 영역이 동시에 형성될 수 있다.
이어서, 전술한 바와 같은 구조물 전면에 스페이서용 절연막을 증착한 후, 절연막에 대해 전면식각하여 게이트 전극(220)의 양 측벽에 접하는 스페이서(240)를 형성한다.
계속해서, 블랭킷(blanket) 이온주입법으로 저에너지로 p형 불순물(p˚)을 이온주입하여 p-에피층(210)의 표면 근처와 n-확산층(230)의 상부에 p˚확산층(250)을 형성한다. 이때, n-확산층(230) 내에 형성되는 p˚확산층(250)은 스페이서(240)의 두께만큼 격리된다.
전술한 p형 불순물의 이온주입을 통해 p˚ 확산층(250)과 n-확산층(230)으로 이루어지는 얕은(shallow) pn 접합을 형성하고, p-에피층(210)/n-확산층(230)/pˇ 확산층(250)으로 이루어지는 pnp형 포토다이오드가 형성된다.
이어서, 플로팅디퓨젼영역(FD)을 형성하기 위하여 게이트 전극(220)의 타측 p-에피층(210)에 고농도 n형 불순물(n+)을 이온 주입하여 n+확산층(260)을 형성한다. 여기서, 도면에는 플로팅디퓨젼영역(FD)을 이룰 n+확산층(260)만을 개략적으로 도시하였지만, 결국 플로팅디퓨젼영역(FD)은 도시되지 않았지만 이전에 언급한 n- VLDD와 n+확산층(260)으로 이루어질 수 있다.
여기서, 플로팅디퓨전영역(FD)을 이룰 n+확산층(260) 상부에 고농도의 p형 불순물(p+)을 포토마스크(미도시)를 사용하여 선택적으로 이온 주입하여 제 1 p+확산층(261)을 형성한다. 따라서, 기판(200) 표면으로부터 플로팅디퓨전영역(FD)을 분리(isolation) 시킴으로써 n+확산층(260)에서 기판(200) 표면으로의 전자 유실(leakage) 현상을 감소시킬 수 있다. 이때, 사용되는 고농도의 p형 불순물(p+)의 주입 농도는 고농도의 n형 불순물(n+)의 주입 농도와 비슷한 수준인 1E14 ~ 1E16의 ions/cm2 도즈량의 조건으로 한다.
그 후, 제 1 p+확산층(261)에 대해 소정의 콘택(270)이 구비될 수 있다. 이때, 콘택(270)은 제 1 p+확산층(261)을 통과하여 n+확산층(260)까지 연결되는 것이 바람직하다.
다음으로, 도 3b에 도시된 바와 같이, 고농도의 p형 불순물(p+)을 n+확산층(260)의 하부에도 주입함으로써 제 2 p+확산층(262)을 형성한다.
전술한 바와 같이, 고농도의 n+형 불순물의 이온주입을 통해 n+확산층(260)을 형성하고, n+확산층(260)의 상부 및 하부에 제 1 p+확산층(261) 및 제 2 p+확산 층(262)을 형성함으로써 제 1 p+확산층(261)/n+확산층(260)/제 2 p+확산층(262)으로 이루어지는 플로팅디퓨젼영역(290)이 형성된다.
따라서, 고농도의 p형 불순물(p+)을 n+확산층(260)의 상부 뿐만 아니라 하부에도 주입함으로써 플로팅디퓨전영역(290)이 좀 더 분리(isolation)되는 효과를 크게 할 수 있다. 즉, 플로팅디퓨전영역(290)을 형성하기 전에 포토마스트를 이용하여 선택적으로 고농도의 제 1 p형 불순물(p+)을 먼저 주입한 후, 고농도의 제 1 p형 불순물 상에 고농도의 n형 불순물(n+)을 주입하고, 다시 고농도의 n형 불순물 상에 다시 한번 고농도의 제 2 p형 불순물(p+)을 주입하는 공정으로 진행할 수 있다.
따라서, 플로팅디퓨젼영역(FD)에서 발생하는 전자 유실(leakage) 현상을 억제하여 포토다이오드(PD)의 전달특성을 개선할 수 있다. 즉, 이러한 전자의 유실 현상을 최소화함으로써 저조도 특성이 개선될 수 있다.
또한, 플로팅디퓨젼영역(FD)의 상부 및 하부에 이온주입공정을 수행하여 플로팅디퓨젼영역의 캡(cap)이 전체적으로 커지는 효과가 있어 노이즈(noise)의 특성을 개선하는 효과가 있다.
이렇게 하여, n-확산층(230)에서 완전공핍이 이루어지고, n-확산층(230)으로부터 p˚확산층(250)을 통해 제 1 p+확산층(261) 및 제 2 p+확산층(262)를 포함하는 n+확산층(260)으로 전하가 전송되는 씨모스 이미지 센서를 구현할 수 있다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.
이상에서 설명한 바와 같이 본 발명에 의하면, 플로팅디퓨전영역을 기판의 표면과 최대한 분리(isolation) 시킴으로써, 플로팅디퓨젼영역에서 발생하는 전자 유실(leakage) 현상을 억제하여 포토다이오드의 전달특성을 개선할 수 있다. 즉, 이러한 전자의 유실 현상을 최소화함으로써 저조도 특성이 개선될 수 있다.
또한, 플로팅디퓨젼영역의 상부 및 하부에 이온주입공정을 수행하여 플로팅디퓨젼영역의 캡(cap)이 전체적으로 커지는 효과가 있어 노이즈(noise)의 특성을 개선하는 효과가 있다.
Claims (10)
- 제 1 도전형 반도체 기판상에 게이트 전극을 형성하는 단계와,상기 반도체 기판 내에 상기 게이트 전극의 일측 에지에 정렬되는 제 2 도전형 제 1 확산층을 형성하는 단계와,상기 게이트 전극의 양 측벽에 접하는 스페이서를 형성하는 단계와,상기 스페이서의 폭만큼 거리를 두고 상기 제 1 확산층 내에 제 1 도전형 제 2 확산층을 형성하는 단계와,상기 반도체 기판 내에 상기 게이트 전극의 타측 에지에 정렬되는 제 2 도전형 제 3 확산층을 형성하는 단계와,상기 제 3 확산층의 상부에 제 1 도전형 제 4 확산층과, 상기 제 3 확산층의 하부에 제 1 도전형 제 5 확산층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 씨모스 이미지 센서의 형성 방법.
- 제 1 항에 있어서,상기 제 3 확산층을 형성하고, 상기 제 3 확산층에 대해 콘택을 형성하는 단계를 더 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 형성 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 콘택은 상기 제 4 확산층을 통과하여 상기 제 3 확산층까지 연결되도록 하는 것을 특징으로 하는 씨모스 이미지 센서의 형성 방법.
- 제 1 항에 있어서,상기 제 3 확산층의 불순물 농도는 상기 제 1 확산층의 불순물 농도보다 상대적으로 높은 것을 특징으로 하는 씨모스 이미지 센서의 형성 방법.
- 제 1 항에 있어서,상기 제 4 확산층 및 상기 제 5 확산층은 1E14 ~ 1E16의 ions/cm2 도즈량으로 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 형성 방법.
- 제 1 항 또는 제 5 항에 있어서,상기 제 4 확산층 및 상기 제 5 확산층은 상기 제 3 확산층의 상부에 대해 포토마스크를 이용하여 선택적으로 이온주입공정을 수행하는 것을 특징으로 하는 씨모스 이미지 센서의 형성 방법.
- 제 1 도전형 반도체 기판과,상기 반도체 기판 내부에 형성된 제 2 도전형 제 1 확산층과,상기 제 1 확산층의 일측 에지에 일측 에지가 정렬되면서 상기 반도체 기판상에 형성된 게이트 전극과,상기 게이트 전극의 양 측벽에 형성된 스페이서와,상기 스페이서의 폭만큼 이격되어 상기 반도체 기판 표면 근처의 상기 제 1 확산층 내에 형성된 제 1 도전형 제 2 확산층과,상기 게이트 전극의 타측 에지에 정렬되면서 상기 반도체 기판 내부에 형성된 제 2 도전형 제 3 확산층과,상기 제 3 확산층의 상부 표면에 형성된 제 1 도전형 제 4 확산층 및 상기 제 3 확산층의 하부 예컨대, 상기 반도체 기판과 접하는 계면에 형성된 제 1 도전형 제 5 확산층을 포함하여 이루어지는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 7 항에 있어서,상기 제 4 확산층을 통과하여 상기 제 3 확산층까지 연결되도록 형성된 콘택을 포함하는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 7 항에 있어서,상기 제 3 확산층, 상기 제 4 확산층 및 상기 제 5 확산층으로 적층된 플로팅디퓨젼영역을 구성하는 것을 특징으로 하는 씨모스 이미지 센서.
- 상기 제 7 항 또는 상기 제 9 항에 있어서,상기 제 4 확산층 및 상기 제 5 확산층은 1E14 ~ 1E16의 ions/cm2 도즈량이 주입되는 것을 특징으로 하는 씨모스 이미지 센서.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060137559A KR100806783B1 (ko) | 2006-12-29 | 2006-12-29 | 씨모스 이미지 센서 및 그 형성 방법 |
| US11/963,433 US7670864B2 (en) | 2006-12-29 | 2007-12-21 | CMOS image sensor and fabricating method thereof |
| CN200710305923A CN100592498C (zh) | 2006-12-29 | 2007-12-28 | Cmos图像传感器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060137559A KR100806783B1 (ko) | 2006-12-29 | 2006-12-29 | 씨모스 이미지 센서 및 그 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100806783B1 true KR100806783B1 (ko) | 2008-02-27 |
Family
ID=39383137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060137559A KR100806783B1 (ko) | 2006-12-29 | 2006-12-29 | 씨모스 이미지 센서 및 그 형성 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7670864B2 (ko) |
| KR (1) | KR100806783B1 (ko) |
| CN (1) | CN100592498C (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100870821B1 (ko) * | 2007-06-29 | 2008-11-27 | 매그나칩 반도체 유한회사 | 후면 조사 이미지 센서 |
| KR20150071768A (ko) * | 2013-12-18 | 2015-06-29 | 에스케이하이닉스 주식회사 | 이미지 센서 및 그 제조방법 |
| CN103928487B (zh) * | 2014-05-08 | 2016-11-16 | 格科微电子（上海）有限公司 | 背照式图像传感器及其形成方法 |
| JP6623594B2 (ja) * | 2015-07-22 | 2019-12-25 | セイコーエプソン株式会社 | 固体撮像素子及びその製造方法 |
| JP2017054947A (ja) * | 2015-09-10 | 2017-03-16 | セイコーエプソン株式会社 | 固体撮像素子及びその製造方法、並びに、電子機器 |
| CN110854146B (zh) * | 2019-11-19 | 2024-03-12 | 上海华力微电子有限公司 | 一种改善小像素cmos图像传感器性能的结构和工艺方法 |
| CN113169204A (zh) * | 2020-06-30 | 2021-07-23 | 深圳市大疆创新科技有限公司 | 图像传感器及其制作方法、搭载图像传感器的成像装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000041453A (ko) * | 1998-12-22 | 2000-07-15 | 김영환 | 큰 정전용량의 포토다이오드를 갖는 이미지센서 및 그 제조방법 |
| KR20010004105A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 이미지센서 및 그 제조방법 |
| KR20020052791A (ko) * | 2000-12-26 | 2002-07-04 | 박종섭 | 기판 표면을 보호할 수 있는 이미지 센서 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494030B1 (ko) * | 2002-01-10 | 2005-06-10 | 매그나칩 반도체 유한회사 | 이미지센서 및 그 제조 방법 |
| US7115855B2 (en) * | 2003-09-05 | 2006-10-03 | Micron Technology, Inc. | Image sensor having pinned floating diffusion diode |
-
2006
- 2006-12-29 KR KR1020060137559A patent/KR100806783B1/ko not_active IP Right Cessation
-
2007
- 2007-12-21 US US11/963,433 patent/US7670864B2/en not_active Expired - Fee Related
- 2007-12-28 CN CN200710305923A patent/CN100592498C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000041453A (ko) * | 1998-12-22 | 2000-07-15 | 김영환 | 큰 정전용량의 포토다이오드를 갖는 이미지센서 및 그 제조방법 |
| KR20010004105A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 이미지센서 및 그 제조방법 |
| KR20020052791A (ko) * | 2000-12-26 | 2002-07-04 | 박종섭 | 기판 표면을 보호할 수 있는 이미지 센서 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101211840A (zh) | 2008-07-02 |
| US20080157147A1 (en) | 2008-07-03 |
| US7670864B2 (en) | 2010-03-02 |
| CN100592498C (zh) | 2010-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100760913B1 (ko) | 씨모스 이미지 센서 및 이의 제조 방법 | |
| US20060286708A1 (en) | Image sensor and pixel having an optimized floating diffusion | |
| KR100806783B1 (ko) | 씨모스 이미지 센서 및 그 형성 방법 | |
| KR100809322B1 (ko) | 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서 | |
| US20080061328A1 (en) | Cmos image sensor using surface field effect | |
| KR20010061353A (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| KR20050018512A (ko) | Ｃｍｏｓ 이미지 센서 및 그 제조방법 | |
| KR100660345B1 (ko) | 씨모스 이미지 센서 및 그의 제조방법 | |
| US20110210381A1 (en) | Transistor, image sensor with the same, and method of manufacturing the same | |
| KR20010061349A (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| KR20030001116A (ko) | 이미지센서 및 그 제조 방법 | |
| US10217784B2 (en) | Isolation structure and image sensor having the same | |
| KR20040003981A (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| KR100321768B1 (ko) | 씨모스이미지센서에서의음의기판전압을갖는단위화소제조방법 | |
| KR100714604B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR20030052635A (ko) | 시모스 이미지센서 및 제조방법 | |
| KR100440775B1 (ko) | 이미지센서 제조 방법 | |
| KR100748314B1 (ko) | 이미지센서 및 그 제조 방법 | |
| KR100922930B1 (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
| KR20020058919A (ko) | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 | |
| KR20050093061A (ko) | Ｃｍｏｓ 이미지 센서 및 그 제조방법 | |
| KR20030056071A (ko) | 고집적 이미지센서 제조 방법 | |
| KR100720507B1 (ko) | 씨모스 이미지 센서의 트랜지스터 및 그의 제조방법 | |
| KR20030049109A (ko) | 이미지센서 제조 방법 | |
| KR20030000653A (ko) | 이미지센서 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130121 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140121 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150106 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170105 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |