JP6623594B2 - 固体撮像素子及びその製造方法 - Google Patents

固体撮像素子及びその製造方法 Download PDF

Info

Publication number
JP6623594B2
JP6623594B2 JP2015145271A JP2015145271A JP6623594B2 JP 6623594 B2 JP6623594 B2 JP 6623594B2 JP 2015145271 A JP2015145271 A JP 2015145271A JP 2015145271 A JP2015145271 A JP 2015145271A JP 6623594 B2 JP6623594 B2 JP 6623594B2
Authority
JP
Japan
Prior art keywords
impurity region
semiconductor layer
impurity
conductivity type
type impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015145271A
Other languages
English (en)
Other versions
JP2017028106A (ja
Inventor
充生 関澤
充生 関澤
和伸 桑澤
和伸 桑澤
紀元 中村
紀元 中村
剛廣 遠藤
剛廣 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2015145271A priority Critical patent/JP6623594B2/ja
Priority to US15/202,172 priority patent/US9728566B2/en
Priority to CN201610580088.8A priority patent/CN106373972B/zh
Publication of JP2017028106A publication Critical patent/JP2017028106A/ja
Application granted granted Critical
Publication of JP6623594B2 publication Critical patent/JP6623594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions

Description

本発明は、固体撮像素子及びその製造方法に関する。
固体撮像素子は、従来ＣＣＤが主流であったが、低電圧で駆動でき、且つ、周辺回路も混載できるＣＭＯＳセンサーの発展が著しい。ＣＭＯＳセンサーは、完全転送技術や暗電流防止構造等の製造プロセスでの対策や、ＣＤＳ（correlated double sampling：相関２重サンプリング）等の回路対策によるノイズ対策等がなされ、今や、ＣＣＤと同等の画質を得られると言われるまでに改善されて、ＣＣＤを質量共に凌ぐデバイスに成長している。ＣＭＯＳセンサーの飛躍の大きな要因は、画質が大きく改善されたことであるが、その改善要因に、電荷転送技術の改善があった。
関連する技術として、特許文献１には、リセット雑音の発生しないＦＤ（フローティング・ディフュージョン）増幅器を備えた固体撮像装置が開示されている。この固体撮像装置は、第１導電型の半導体層上に形成した第２導電型の拡散領域と、該拡散領域に隣接して設けた電位障壁形成ゲート電極と、電位障壁形成ゲート電極に隣接して設けた電荷転送装置の最終ゲート電極と、該拡散領域をソース電極として形成した拡散領域リセット用のＭＯＳトランジスターと、該拡散領域の電位を検出するソースフォロア回路とで構成されたＦＤ増幅器型の電荷検出部を備えており、該拡散領域を、その不純物濃度が拡散領域中央部で濃く、端部で薄くなるように形成すると共に、該拡散領域中央部の上に第１導電型の拡散領域を形成したことを特徴とする。
特許文献１によれば、フローティング・ディフュージョンを形成する第２導電型の拡散領域上に第１導電型の高濃度の拡散層が形成されるので、リセット用トランジスターをオン状態にすれば、拡散層が完全に空乏化し、撮像部から転送された信号電荷がフローティング・ディフュージョンに流れ込み、リセット用トランジスターのドレインに完全転送される。また、リセット用トランジスターがオフ状態のときには、電位がフローティング状態となるので、リセット動作時の電位変動は起こらず、リセット雑音は発生しない。
特開平５−１２１４５９号公報（段落０００９−００１２、図１及び図２）
しかしながら、撮像部のフォトダイオードから信号電荷が転送される第２導電型の拡散領域上に第１導電型の高濃度の拡散層（ピニング層）を形成すると、フォトダイオードから信号電荷を転送する経路にポテンシャルの障壁（バリア）が発生したり、また、転送先の不純物領域に転送された信号電荷が逆流したりして、転送不良が起こるという問題がある。
本発明の幾つかの態様は、フォトダイオードから信号電荷が転送される不純物領域に残留した電荷による暗電流を低減すると共に、信号電荷の転送経路におけるポテンシャル障壁の発生を抑制することが可能な固体撮像装置を提供することに関連している。
また、本発明の幾つかの態様は、フォトダイオードから転送先の不純物領域に転送された信号電荷の逆流を抑制することが可能な固体撮像装置を提供することに関連している。
本発明の第１の態様に係る固体撮像素子は、第１導電型の半導体層と、半導体層上に位置するゲート絶縁膜と、ゲート絶縁膜上に位置するゲート電極と、半導体層に位置し、少なくともゲート電極の第１の端部よりも平面視で外側の領域に位置する第２導電型の第１の不純物領域と、半導体層に位置し、ゲート電極の第１の端部に対向する第２の端部よりも平面視で外側及び内側の領域に位置する第２導電型の第２の不純物領域と、半導体層に位置し、ゲート電極の第２の端部よりも平面視で外側の第２の不純物領域の上層に位置して第２の不純物領域に接する第１導電型の第３の不純物領域とを備える。
本発明の第１の態様によれば、フォトダイオードを構成する第１の不純物領域から信号電荷が転送される第２の不純物領域の上層に第３の不純物領域を備えることにより、第２の不純物領域に残留した電荷による暗電流を低減すると共に、ゲート電極の第２の端部よりも平面視で内側の半導体層にも第２の不純物領域を備えることにより、信号電荷の転送経路におけるポテンシャル障壁の発生を抑制して、残留電荷の少ない転送が実現される。
ここで、半導体層に位置し、第２の不純物領域とゲート絶縁膜との間に位置して第２の不純物領域及びゲート絶縁膜に接すると共に、第３の不純物領域の不純物濃度よりも低い不純物濃度を有する第１導電型の第４の不純物領域をさらに備えるようにしても良い。第４の不純物領域はポテンシャルの井戸の発生を抑制する役割を果たすので、信号電荷の転送経路においてポテンシャルの障壁や井戸が発生しないように、各部のサイズや不純物濃度を調整することができる。
また、半導体層に位置し、ゲート絶縁膜の下部から第２の不純物領域の下部に延在してゲート絶縁膜及び第２の不純物領域に接すると共に、第２の不純物領域の不純物濃度よりも低い不純物濃度を有する第２導電型の第５の不純物領域をさらに備えるようにしても良い。それにより、ポテンシャルの障壁や井戸が殆ど発生しないので、なだらかなプロファイルを有する信号電荷の転送経路が実現される。また、第５の不純物領域が追加されたことにより、信号電荷の転送経路において第１の不純物領域から最初のポテンシャルの段差までの距離が短くなるので、転送ゲートがオフしたときに、ポテンシャルの段差が電荷を堰き止める役割を果たし、第２の不純物領域に転送された信号電荷の逆流を防止する効果がある。
以上において、第２の不純物領域がゲート電極に平面視で重なる長さが、ゼロより大きく、且つ、ゲート電極の長さの１／３以下であることが望ましい。それにより、固体撮像素子の出力電圧があまり低下しない範囲で、信号電荷の転送経路におけるポテンシャルの障壁の発生を抑制して残像電圧を低下させることができる。
本発明の第２の態様に係る固体撮像素子の製造方法は、第１のフォトレジストをマスクとして第１導電型の半導体層に第２導電型の不純物イオンを注入することにより、半導体層に第２導電型の第１の不純物領域を形成する工程（ａ）と、第２のフォトレジストをマスクとして半導体層に第２導電型の不純物イオンを注入することにより、半導体層に第２導電型の第２の不純物領域を形成する工程（ｂ）と、第２の不純物領域に平面視で重なる部分を有するゲート電極を、半導体層上にゲート絶縁膜を介して形成する工程（ｃ）と、ゲート電極及び第３のフォトレジストをマスクとして半導体層に第１導電型の不純物イオンを注入することにより、半導体層に、第２の不純物領域の上層に位置して第２の不純物領域に接する第１導電型の第３の不純物領域を形成する工程（ｄ）とを備える。
本発明の第２の態様によれば、第２の不純物領域に平面視で重なる部分を有するゲート電極を形成した後に、ゲート電極及び第３のフォトレジストをマスクとして第３の不純物領域を形成するので、第２の不純物領域をゲート電極の下部まで延在させると共に、第３の不純物領域をゲート電極に対して正確に位置決めすることができる。従って、信号電荷の転送経路におけるポテンシャルの制御が容易になる。
ここで、工程（ｃ）に先立って、第２のフォトレジストをマスクとして第２の不純物領域に第１導電型の不純物イオンを注入することにより、半導体層に、第２の不純物領域に接すると共に、第３の不純物領域の不純物濃度よりも低い不純物濃度を有する第１導電型の第４の不純物領域を形成する工程（ｅ）をさらに備えても良い。それにより、第２の不純物領域と第４の不純物領域とを、同じマスクを用いて自己整合的に形成できるので、信号電荷の転送経路におけるポテンシャルの制御が容易になる。
また、工程（ｃ）に先立って、第４のフォトレジストをマスクとして半導体層に第２導電型の不純物イオンを注入することにより、半導体層に、半導体層の表面から第２の不純物領域の下部に延在して第２の不純物領域に接すると共に、第２の不純物領域の不純物濃度よりも低い不純物濃度を有する第２導電型の第５の不純物領域を形成する工程（ｆ）をさらに備えても良い。第２の不純物領域の形成に用いるのとは異なるマスクを用いることにより、第２の不純物領域よりも広範囲に第５の不純物領域を形成することができるので、信号電荷の転送経路におけるポテンシャルの制御が容易になる。
なお、本願において、半導体層とは、半導体基板、半導体基板に形成されたウェル、又は、半導体基板上に形成されたエピタキシャル層のことをいう。また、第１導電型がＰ型で第２導電型がＮ型であっても良いし、第１導電型がＮ型で第２導電型がＰ型であっても良い。
本発明の第１の実施形態に係る固体撮像素子を示す図。 オーバーラップ量と固体撮像素子の特性との関係を示す図。 図１に示す固体撮像素子の製造方法を説明するための工程図。 本発明の第２の実施形態に係る固体撮像素子を示す図。 図４に示す固体撮像素子の製造方法を説明するための工程図。 本発明の第３の実施形態に係る固体撮像素子を示す図。 図６に示す固体撮像素子の製造方法を説明するための工程図。 本発明の第３の実施形態の変形例に係る固体撮像素子を示す図。 本発明の第４の実施形態に係る固体撮像素子を示す図。 図９に示す固体撮像素子の製造方法を説明するための工程図。 本発明の第４の実施形態の変形例に係る固体撮像素子を示す図。 従来例に係る固体撮像素子とポテンシャルの状態とを示す図。 第１の実施形態の固体撮像素子とポテンシャルの状態とを示す図。 第２の実施形態の固体撮像素子とポテンシャルの状態とを示す図。 第３の実施形態の固体撮像素子とポテンシャルの状態とを示す図。 第４の実施形態の固体撮像素子とポテンシャルの状態とを示す図。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。以下の実施形態においては、低電圧で駆動される固体撮像素子について説明する。固体撮像素子が形成される半導体基板としては、Ｎ型半導体基板又はＰ型半導体基板を用いることができるが、以下においては、一例として、Ｎ型シリコン基板を用いる場合について説明する。
<第１の実施形態＞
図１は、本発明の第１の実施形態に係る固体撮像素子を示す図である。図１（Ａ）は、平面図であり、図１（Ｂ）は、図１（Ａ）に示す１Ｂ−１Ｂ'における断面図であり、図１（Ｃ）は、図１（Ａ）に示す１Ｃ−１Ｃ'における断面図である。
この固体撮像素子は、Ｎ型シリコン基板（Ｎｓｕｂ）１１に形成されたＰウェル（Ｐ−−）１２と、Ｐウェル１２に形成されたＮ型不純物領域（Ｎ−）１３、Ｎ型不純物領域（Ｎ＋）１４、及び、Ｐ型不純物領域（Ｐ＋）１５と、Ｐウェル１２上に位置するゲート絶縁膜１９と、ゲート絶縁膜１９上に位置するゲート電極（転送ゲート電極）２０とを含んでいる。
第１の不純物領域であるＮ型不純物領域（Ｎ−）１３は、Ｐウェル１２に位置し、少なくともゲート電極２０の第１の端部（図中左側の端部）よりも平面視で外側の領域に位置しており、フォトダイオードのＮ型不純物領域を構成している。なお、Ｎ型不純物領域１３は、ゲート電極２０の第１の端部よりも平面視で外側及び内側の領域に位置しても良い。本願において、「平面視」とは、Ｎ型シリコン基板１１の主面（図中の上面）に垂直な方向から各部を透視することをいう。
第２の不純物領域であるＮ型不純物領域（Ｎ＋）１４は、Ｐウェル１２に位置し、ゲート電極２０の第１の端部に対向する第２の端部（図中右側の端部）よりも平面視で外側及び内側の領域に位置している。Ｎ型不純物領域１４は、フォトダイオードから転送された電荷を蓄積する不純物領域として用いられる。
第３の不純物領域であるＰ型不純物領域（Ｐ＋）１５は、Ｐウェル１２に位置し、ゲート電極２０の第２の端部よりも平面視で外側のＮ型不純物領域１４の上層に位置しており、Ｎ型不純物領域１４に接している。このように、フォトダイオードのＮ型不純物領域１３から信号電荷が転送されるＮ型不純物領域１４の上層にＰ型不純物領域（ピニング層）１５を設けることにより、Ｎ型不純物領域１４に残留した電荷による暗電流を低減することができる。なお、本願において、「上」とは、Ｎ型シリコン基板１１の主面（図１（Ｂ）中の上面）に垂直な方向のうち、主面からゲート電極２０に向かう方向を表す。
しかしながら、Ｎ型不純物領域１４上に高濃度のＰ型不純物領域（ピニング層）１５を設けると、フォトダイオードから信号電荷を転送する経路にポテンシャルの障壁（バリア）が発生したり、また、転送先のＮ型不純物領域１４に転送された信号電荷が逆流したりして、転送不良が起こるおそれがある。
そこで、本実施形態によれば、ゲート電極２０の第２の端部よりも内側のＰウェル１２にもＮ型不純物領域１４を設けることにより、信号電荷の転送経路におけるポテンシャル障壁の発生を抑制することができる。固体撮像素子の特性は、Ｎ型不純物領域１４がゲート電極２０に平面視で重なる長さ（オーバーラップ量）ｄによって変化する。
図２は、転送先の不純物領域と転送ゲート電極とのオーバーラップ量と固体撮像素子の残像及び出力との関係を示す図である。図２において、実線は、オーバーラップ量ｄ（μｍ）に対する残像電圧（任意単位）の変化を表しており、破線は、オーバーラップ量ｄ（μｍ）に対する出力電圧（任意単位）の変化を表している。なお、図２に示す特性は、図１に示すゲート電極２０のゲート長Ｌが３μｍである場合に測定されたものである。
図２に示すように、オーバーラップ量ｄが負の値になると、残像電圧が急増するので、信号電荷の転送経路において大きなポテンシャルの障壁が発生していることが分かる。一方、オーバーラップ量ｄが正の値になると、残像電圧が減少するので、信号電荷の転送経路におけるポテンシャルの障壁の発生が抑制されることが分かる。
また、オーバーラップ量ｄが負の値になると、信号電荷の転送経路が途切れるので、出力電圧が低下する。これも、大きなポテンシャルの障壁が原因となっている。一方、オーバーラップ量ｄが大き過ぎると、転送ゲートがオフしたときにポテンシャルの障壁が低下して、フォトダイオードのＮ型不純物領域１３に蓄積された信号電荷が漏れ出すので、出力電圧が低下する。
このように、オーバーラップ量ｄが０μｍよりも大きいと残像電圧が低下するが、オーバーラップ量ｄが１μｍを超えると出力電圧が大きく低下するので、オーバーラップ量ｄは、０μｍ＜ｄ≦１μｍの範囲内にあることが望ましい。ここで、オーバーラップ量１μｍは、ゲート長３μｍの１／３に相当する。それにより、固体撮像素子の出力電圧があまり低下しない範囲で、信号電荷の転送経路におけるポテンシャルの障壁の発生を抑制して残像電圧を低下させることができる。また、オーバーラップ量ｄが０．５μｍを超えると出力電圧の低下が開始するので、オーバーラップ量ｄは、０μｍ＜ｄ≦０．５μｍの範囲内にあることがさらに望ましい。ここで、オーバーラップ量０．５μｍは、ゲート長３μｍの１／６に相当する。
＜製造方法１＞
次に、図１に示す固体撮像素子の製造方法について説明する。
図３は、図１に示す固体撮像素子の製造方法を説明するための工程図である。固体撮像素子の製造に用いられる半導体基板としては、不純物濃度が１×１０１４ａｔｏｍｓ／ｃｍ３代のＮ型半導体基板、又は、不純物濃度が１×１０１４ａｔｏｍｓ／ｃｍ３代の後半から１×１０１５ａｔｏｍｓ／ｃｍ３代前半のＰ型半導体基板を用いることが望ましい。以下においては、一例として、不純物濃度が１×１０１４ａｔｏｍｓ／ｃｍ３代のＮ型シリコン基板１１（図１参照）を用いる場合について説明する。
Ｎ型シリコン基板１１の表面にボロン等のＰ型の不純物イオンを注入し、熱処理を施すことによって不純物イオンが熱拡散されて、図３（Ａ）に示すように、Ｎ型シリコン基板１１にＰウェル（Ｐ−−）１２が形成される。なお、Ｐ型の不純物イオンを多段で（加速エネルギーを変えて複数回）注入したり高エネルギーで注入したりすることによってＰウェル１２を形成しても良い。Ｐウェル１２の不純物濃度は、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３程度とすることが望ましい。さらに、Ｎ型シリコン基板１１の表面に、ＬＯＣＯＳ（local oxidation of silicon）法等によって、素子分離領域となる酸化膜（図示せず）が形成されると共に、イオン注入時の透過膜となるシリコン酸化膜（図示せず）が形成される。
次に、図３（Ｂ）に示すように、Ｐウェル１２上に、フォトリソグラフィー技術によってフォトレジスト３１が形成される。フォトレジスト３１には、フォトダイオードとなる領域に開口が形成されている。さらに、このフォトレジスト３１をマスクとして、Ｐウェル１２にＮ型の不純物イオンを注入することにより、Ｐウェル１２にフォトダイオードのＮ型不純物領域（Ｎ−）１３が形成される。
上記のイオン注入は、例えば、リンイオンを用いて、１．２ＭｅＶ〜１５０ｋｅＶ程度の加速エネルギーで多段の注入を行い、Ｎ型不純物領域１３において深い側から浅い側に向けて不純物濃度が濃くなるような不純物プロファイルを形成することが望ましい。また、後に周囲のＰ型不純物拡散層との間にできる空乏層がフォトダイオードのＮ型不純物領域１３を空乏化させるように、１×１０１５ａｔｏｍｓ／ｃｍ３〜１×１０１６ａｔｏｍｓ／ｃｍ３程度の不純物濃度となるようにイオン注入を行うことが望ましい。
なお、本実施形態においては、Ｎ型シリコン基板１１にＰウェル１２を形成し、Ｐウェル１２にＮ型不純物領域１３を形成しているが、Ｎ型シリコン基板１１上にエピタキシャル成長法によりＰ型シリコン層を形成し、このＰ型シリコン層にＮ型不純物領域１３を形成しても良い。
次に、図３（Ｃ）に示すように、フォトレジスト３１が除去され、Ｎ型シリコン基板１１上に、フォトリソグラフィー技術によってフォトレジスト３２が形成される。フォトレジスト３２には、電荷転送先となる領域に開口が形成されている。さらに、このフォトレジスト３２をマスクとして、Ｐウェル１２にＮ型の不純物イオンを注入することにより、Ｐウェル１２にＮ型不純物領域（Ｎ＋）１４が形成される。Ｎ型不純物領域１４の不純物濃度は、フォトダイオードのＮ型不純物領域１３の不純物濃度よりも高くなるように調整される。
上記のイオン注入は、例えば、砒素イオン又はリンイオンを用いて行われる。リンイオンを用いる場合の注入条件としては、例えば、加速エネルギーを１００ｋｅＶ〜１５０ｋｅＶ程度とし、ドーズ量を１×１０１２ａｔｏｍｓ／ｃｍ２〜５×１０１４ａｔｏｍｓ／ｃｍ２程度とし、注入角度を７°程度とすることが望ましい。
次に、図３（Ｄ）に示すように、フォトレジスト３２を除去し、透過膜として用いられたシリコン酸化膜を剥離した後、あらためてゲート絶縁酸化膜を形成し、さらに多結晶シリコン等を成膜してパターニングすることにより、Ｐウェル１２上にゲート絶縁膜１９を介してゲート電極（転送ゲート電極）２０が形成される。その際に、ゲート電極２０がＮ型不純物領域１４に平面視で重なる部分を有するように、マスクの位置が調整される。なお、マスクの位置の調整は、Ｎ型不純物領域１４を形成する際に行っても良い。
次に、図３（Ｅ）に示すように、ゲート電極２０等が形成されたＮ型シリコン基板１１上に、フォトリソグラフィー技術によってフォトレジスト３４が形成される。さらに、ゲート電極２０及びフォトレジスト３４をマスクとして、Ｐウェル１２にＰ型の不純物イオンを注入することにより、Ｐウェル１２に、Ｎ型不純物領域１４の上層に位置してＮ型不純物領域１４に接するＰ型不純物領域（ピニング層Ｐ＋）１５が形成される。その際に、Ｎ型不純物領域１３にもＰ型不純物領域（ピニング層）を形成しても良い。
上記のイオン注入は、例えば、ホウ素イオンを用いて行われる。Ｐ型不純物領域１５の不純物濃度は、例えば、１×１０１７ａｔｏｍｓ／ｃｍ３〜１×１０１８ａｔｏｍｓ／ｃｍ３程度とする。注入条件としては、例えば、ＢＦ２＋イオンを用いる場合に、加速エネルギーを４０ｋｅＶ程度とし、ドーズ量を５×１０１２ａｔｏｍｓ／ｃｍ２〜５×１０１３ａｔｏｍｓ／ｃｍ２程度とし、注入角度を７°程度とすることが望ましい。
次に、図３（Ｆ）に示すように、フォトレジスト３４が剥離される。その後、Ｐ型不純物領域１５等が形成されたＮ型シリコン基板１１上に層間絶縁膜が形成され、層間絶縁膜にコンタクトホールが形成される。さらに、層間絶縁膜上にアルミニウム（Ａｌ）等の配線層が形成され、コンタクトホールを通して配線が行われて、固体撮像素子が完成する。配線層は、必要に応じて多層としても良い。また、Ｎ型シリコン基板１１に、次段のトランジスター等の回路素子が同時に形成されるようにしても良い。
以上においては、ゲート電極２０がＮ型不純物領域１４に平面視で重なる部分を有するようにマスクの位置を調整する場合について説明した。しかしながら、それらを形成する際に用いられるマスクの位置を整合させておき、Ｎ型不純物領域１４を形成する際に、ゲート電極２０が形成される領域の下方に向けて斜めに不純物イオンを注入しても良い。その際の注入角度は、例えば、Ｎ型シリコン基板１１に垂直な方向に対して３０°〜４５°程度とすることが望ましい。
<第２の実施形態＞
図４は、本発明の第２の実施形態に係る固体撮像素子を示す図である。図４（Ａ）は、平面図であり、図４（Ｂ）は、図４（Ａ）に示す４Ｂ−４Ｂ'における断面図であり、図４（Ｃ）は、図４（Ａ）に示す４Ｃ−４Ｃ'における断面図である。
第２の実施形態に係る固体撮像素子は、第４の不純物領域として、Ｐウェル１２に設けられたＰ型不純物領域（Ｐ−）１６をさらに含んでいる。Ｐ型不純物領域１６は、Ｐウェル１２に位置し、Ｎ型不純物領域１４とゲート絶縁膜１９との間に位置しており、Ｎ型不純物領域１４及びゲート絶縁膜１９に接している。また、Ｐ型不純物領域１６は、Ｐ型不純物領域（ピニング層Ｐ＋）１５の不純物濃度よりも低い不純物濃度を有している。その他の点に関しては、第２の実施形態は第１の実施形態と同様である。
＜製造方法２＞
次に、図４に示す固体撮像素子の製造方法について説明する。
図５は、図４に示す固体撮像素子の製造方法を説明するための工程図である。図５（Ａ）〜図５（Ｃ）は、図３（Ａ）〜図３（Ｃ）と同じであるので、説明を省略する。
図５（Ｄ）に示すように、Ｎ型不純物領域１４を形成する際に用いられたフォトレジスト３２をマスクとして、Ｎ型不純物領域１４にＰ型の不純物イオンを注入することにより、Ｐウェル１２に、Ｎ型不純物領域１４に接するＰ型不純物領域（Ｐ−）１６が形成される。Ｐ型不純物領域１６は、Ｐ型不純物領域（ピニング層Ｐ＋）１５の不純物濃度よりも低い不純物濃度を有している。
上記のイオン注入は、例えば、ホウ素イオンを用いて行われる。ホウ素イオンを用いる場合の注入条件としては、例えば、加速エネルギーを２０ｋｅＶ程度とし、ドーズ量を１×１０１２ａｔｏｍｓ／ｃｍ２〜１×１０１３ａｔｏｍｓ／ｃｍ２程度とし、注入角度を７°程度とすることが望ましい。
次に、図５（Ｅ）に示すように、フォトレジスト３２を除去し、透過膜として用いられたシリコン酸化膜を剥離した後、あらためてゲート絶縁酸化膜を形成し、さらに多結晶シリコン等を成膜してパターニングすることにより、Ｐウェル１２上にゲート絶縁膜１９を介してゲート電極（転送ゲート電極）２０が形成される。その際に、ゲート電極２０がＮ型不純物領域１４及びＰ型不純物領域１６に平面視で重なる部分を有するように、マスクの位置が調整される。なお、マスクの位置の調整は、Ｎ型不純物領域１４及びＰ型不純物領域１６を形成する際に行っても良い。
次に、図５（Ｆ）に示すように、ゲート電極２０等が形成されたＮ型シリコン基板１１（図４参照）上に、フォトリソグラフィー技術によってフォトレジスト３４が形成される。さらに、ゲート電極２０及びフォトレジスト３４をマスクとして、Ｐウェル１２にＰ型の不純物イオンを注入することにより、Ｐウェル１２に、Ｎ型不純物領域１４の上層に位置してＮ型不純物領域１４に接するＰ型不純物領域（ピニング層Ｐ＋）１５が形成される。その際に、Ｎ型不純物領域１３にもＰ型不純物領域（ピニング層）を形成しても良い。
次に、図５（Ｇ）に示すように、フォトレジスト３４が剥離される。その後の工程は、第１の実施形態において説明したものと同様である。以上においては、ゲート電極２０がＮ型不純物領域１４及びＰ型不純物領域１６に平面視で重なる部分を有するようにマスクの位置を調整する場合について説明した。
しかしながら、それらを形成する際に用いられるマスクの位置を整合させておき、Ｎ型不純物領域１４を形成する際に、ゲート電極２０が形成される領域の下方に向けて斜めに不純物イオンを注入しても良い。その際の注入角度は、例えば、Ｎ型シリコン基板１１に垂直な方向に対して３０°〜４５°程度とすることが望ましい。
また、Ｐ型不純物領域１６を形成する際に、ゲート電極２０が形成される領域の下方に向けて斜めに不純物イオンを注入しても良い。その際の注入角度は、例えば、Ｎ型シリコン基板１１に垂直な方向に対して３０°〜４５°程度とすることが望ましいが、ポテンシャルの障壁を発生させないために７°程度としても良い。
<第３の実施形態＞
図６は、本発明の第３の実施形態に係る固体撮像素子を示す図である。図６（Ａ）は、平面図であり、図６（Ｂ）は、図６（Ａ）に示す６Ｂ−６Ｂ'における断面図であり、図６（Ｃ）は、図６（Ａ）に示す６Ｃ−６Ｃ'における断面図である。
第３の実施形態に係る固体撮像素子は、Ｐ型不純物領域（Ｐ−）１６に加えて、第５の不純物領域として、Ｐウェル１２に設けられたＮ型不純物領域（Ｎ−）１７をさらに含んでいる。Ｎ型不純物領域１７は、Ｐウェル１２に位置し、ゲート絶縁膜１９の下部からＮ型不純物領域１４の下部に延在してゲート絶縁膜１９及びＮ型不純物領域１４に接している。また、Ｎ型不純物領域１７は、Ｎ型不純物領域（Ｎ＋）１４の不純物濃度よりも低い不純物濃度を有している。その他の点に関しては、第３の実施形態は第２の実施形態と同様である。
＜製造方法３＞
次に、図６に示す固体撮像素子の製造方法について説明する。
図７は、図６に示す固体撮像素子の製造方法を説明するための工程図である。図７（Ａ）〜図７（Ｄ）は、図５（Ａ）〜図５（Ｄ）と同じであるので、説明を省略する。
図７（Ｅ）に示すように、フォトレジスト３２が除去され、Ｎ型シリコン基板１１（図６参照）上に、フォトリソグラフィー技術によってフォトレジスト３３が形成される。フォトレジスト３３は、フォトレジスト３２よりも、Ｎ型不純物領域１３の方向（図中の左方向）に開口が広げられている。さらに、このフォトレジスト３３をマスクとして、Ｐウェル１２にＮ型の不純物イオンを注入することにより、Ｐウェル１２に、Ｐウェル１２の表面からＮ型不純物領域１４の下部に延在してＮ型不純物領域１４に接するＮ型不純物領域（Ｎ−）１７が形成される。
Ｎ型不純物領域１７は、Ｎ型不純物領域（Ｎ＋）１４の不純物濃度よりも低い不純物濃度を有し、Ｎ型不純物領域１７における不純物イオンの注入深さは、Ｎ型不純物領域１４におけるよりも深くなるように、イオン注入が調整される。上記のイオン注入は、例えば、リンイオンを用いて行われる。リンイオンを用いる場合の注入条件としては、例えば、加速エネルギーを２００ｋｅＶ〜３５０ｋｅＶ程度とし、ドーズ量を５×１０１１ａｔｏｍｓ／ｃｍ２〜１×１０１３ａｔｏｍｓ／ｃｍ２程度とし、注入角度を７°程度とすることが望ましい。
次に、図７（Ｆ）に示すように、フォトレジスト３３を除去し、透過膜として用いられたシリコン酸化膜を剥離した後、あらためてゲート絶縁酸化膜を形成し、さらに多結晶シリコン等を成膜してパターニングすることにより、Ｐウェル１２上にゲート絶縁膜１９を介してゲート電極（転送ゲート電極）２０が形成される。その際に、ゲート電極２０がＮ型不純物領域１７、Ｎ型不純物領域１４、及び、Ｐ型不純物領域１６に平面視で重なる部分を有するように、マスクの位置が調整される。
次に、図７（Ｇ）に示すように、ゲート電極２０等が形成されたＮ型シリコン基板１１上に、フォトリソグラフィー技術によってフォトレジスト３４が形成される。さらに、ゲート電極２０及びフォトレジスト３４をマスクとして、Ｐウェル１２にＰ型の不純物イオンを注入することにより、Ｐウェル１２に、Ｎ型不純物領域１４の上層に位置してＮ型不純物領域１４に接するＰ型不純物領域（ピニング層Ｐ＋）１５が形成される。その際に、Ｎ型不純物領域１３にもＰ型不純物領域（ピニング層）を形成しても良い。
次に、図７（Ｈ）に示すように、フォトレジスト３４が剥離される。その後の工程は、第１の実施形態において説明したものと同様である。
<第３の実施形態の変形例＞
図８は、本発明の第３の実施形態の変形例に係る固体撮像素子を示す図である。図８（Ａ）は、平面図であり、図８（Ｂ）は、図８（Ａ）に示す８Ｂ−８Ｂ'における断面図であり、図８（Ｃ）は、図８（Ａ）に示す８Ｃ−８Ｃ'における断面図である。
図８に示すように、第３の実施形態の変形例においては、Ｎ型不純物領域（Ｎ−）１７が、Ｎ型不純物領域１４の下部からＮ型不純物領域１４の正面端部（ゲート幅方向に略平行なＮ型不純物領域１３側の端部）よりも平面視で外側の領域に延在すると共に、Ｎ型不純物領域１４の２つの側面端部（ゲート長方向に略平行な端部）よりも平面視で外側の領域に延在している。
それにより、Ｎ型不純物領域１７は、正面からのキャリアの流れのみならず、側面からのキャリアの流れを制御して、残留電荷の低減等にさらに寄与することができる。正面方向と側面方向とにおいて同じ構造を形成するという観点からは、Ｎ型不純物領域１４に対するＮ型不純物領域１７の側面方向の突出量が、正面方向の突出量と略等しいことが望ましい。その他の点に関しては、第３の実施形態の変形例は第３の実施形態と同様である。
<第４の実施形態＞
図９は、本発明の第４の実施形態に係る固体撮像素子を示す図である。図９（Ａ）は、平面図であり、図９（Ｂ）は、図９（Ａ）に示す９Ｂ−９Ｂ'における断面図であり、図９（Ｃ）は、図９（Ａ）に示す９Ｃ−９Ｃ'における断面図である。
第４の実施形態に係る固体撮像素子は、図６に示す第３の実施形態におけるＰ型不純物領域（Ｐ−）１６が省略されている。その他の点に関しては、第４の実施形態は第３の実施形態と同様である。
＜製造方法４＞
次に、図９に示す固体撮像素子の製造方法について説明する。
図１０は、図９に示す固体撮像素子の製造方法を説明するための工程図である。図１０（Ａ）〜図１０（Ｃ）は、図７（Ａ）〜図７（Ｃ）と同じであるので、説明を省略する。
図１０（Ｄ）に示すように、フォトレジスト３２が除去され、Ｎ型シリコン基板１１（図９参照）上に、フォトリソグラフィー技術によってフォトレジスト３３が形成される。フォトレジスト３３は、フォトレジスト３２よりも、Ｎ型不純物領域１３の方向（図中の左方向）に開口が広げられている。さらに、このフォトレジスト３３をマスクとして、Ｐウェル１２にＮ型の不純物イオンを注入することにより、Ｐウェル１２に、Ｐウェル１２の表面からＮ型不純物領域１４の下部に延在してＮ型不純物領域１４に接するＮ型不純物領域（Ｎ−）１７が形成される。
次に、図１０（Ｅ）に示すように、フォトレジスト３３を除去し、透過膜として用いられたシリコン酸化膜を剥離した後、あらためてゲート絶縁酸化膜を形成し、さらに多結晶シリコン等を成膜してパターニングすることにより、Ｐウェル１２上にゲート絶縁膜１９を介してゲート電極（転送ゲート電極）２０が形成される。その際に、ゲート電極２０がＮ型不純物領域１７及びＮ型不純物領域１４に平面視で重なる部分を有するように、マスクの位置が調整される。
次に、図１０（Ｆ）に示すように、ゲート電極２０等が形成されたＮ型シリコン基板１１上に、フォトリソグラフィー技術によってフォトレジスト３４が形成される。さらに、ゲート電極２０及びフォトレジスト３４をマスクとして、Ｐウェル１２にＰ型の不純物イオンを注入することにより、Ｐウェル１２に、Ｎ型不純物領域１４の上層に位置してＮ型不純物領域１４に接するＰ型不純物領域（ピニング層Ｐ＋）１５が形成される。その際に、Ｎ型不純物領域１３にもＰ型不純物領域（ピニング層）を形成しても良い。
次に、図１０（Ｇ）に示すように、フォトレジスト３４が剥離される。その後の工程は、第１の実施形態において説明したものと同様である。
<第４の実施形態の変形例＞
図１１は、本発明の第４の実施形態の変形例に係る固体撮像素子を示す図である。図１１（Ａ）は、平面図であり、図１１（Ｂ）は、図１１（Ａ）に示す１１Ｂ−１１Ｂ'における断面図であり、図１１（Ｃ）は、図１１（Ａ）に示す１１Ｃ−１１Ｃ'における断面図である。
図１１に示すように、第４の実施形態の変形例においては、Ｎ型不純物領域（Ｎ−）１７が、Ｎ型不純物領域１４の下部からＮ型不純物領域１４の正面端部（ゲート幅方向に略平行なＮ型不純物領域１３側の端部）よりも平面視で外側の領域に延在すると共に、Ｎ型不純物領域１４の２つの側面端部（ゲート長方向に略平行な端部）よりも平面視で外側の領域に延在している。
それにより、Ｎ型不純物領域１７は、正面からのキャリアの流れのみならず、側面からのキャリアの流れを制御して、残留電荷の低減等にさらに寄与することができる。正面方向と側面方向とにおいて同じ構造を形成するという観点からは、Ｎ型不純物領域１４に対するＮ型不純物領域１７の側面方向の突出量が、正面方向の突出量と略等しいことが望ましい。その他の点に関しては、第４の実施形態の変形例は第４の実施形態と同様である。
次に、本発明の第１〜第４の実施形態に係る固体撮像素子の信号電荷の転送経路におけるポテンシャルの状態を従来例と比較しながら説明する。
図１２は、従来例に係る固体撮像素子とポテンシャルの状態とを模式的に示す図である。図１３〜図１６は、それぞれ本発明の第１〜第４の実施形態に係る固体撮像素子とポテンシャルの状態とを模式的に示す図である。
図１２（Ａ）〜図１６（Ａ）は、固体撮像素子の断面図である。また、図１２（Ｂ）〜図１６（Ｂ）は、図１２（Ａ）〜図１６（Ａ）に示すＸ−Ｙにおいて、転送ゲートがオンしたときのポテンシャル（実線）と、転送ゲートがオフしたときのポテンシャル（破線）とを示している。
図１２（Ａ）に示すように、従来例においては、ゲート電極２０の第２の端部（図中右側の端部）よりも外側のＰウェル１２にＮ型不純物領域１４及びＰ型不純物領域１５が位置している。その場合には、図１２（Ｂ）に示すように、転送ゲートの出口にポテンシャルの障壁が発生して、転送され残った電荷が残像現象の原因となってしまう。
図１３（Ａ）に示すように、本発明の第１の実施形態においては、ゲート電極２０の第２の端部（図中右側の端部）よりも内側のＰウェル１２にもＮ型不純物領域１４が位置している。その場合には、図１３（Ｂ）に示すように、転送ゲートの出口におけるポテンシャルの障壁を低くすることができるので、残留電荷の少ない転送が実現される。
図１４（Ａ）に示すように、本発明の第２の実施形態においては、Ｎ型不純物領域１４とゲート絶縁膜１９との間に位置するＰ型不純物領域（Ｐ−）１６が追加されている。Ｐ型不純物領域１６は、Ｐ型不純物領域（ピニング層Ｐ＋）１５の不純物濃度よりも低い不純物濃度を有している。
その場合には、Ｐ型不純物領域１６がポテンシャルの井戸の発生を抑制する役割を果たすので、図１４（Ｂ）に示すように、信号電荷の転送経路においてポテンシャルの障壁や井戸が発生しないように、各部のサイズや不純物濃度を調整することができる。
図１５（Ａ）に示すように、本発明の第３の実施形態においては、Ｐ型不純物領域（Ｐ−）１６に加えて、ゲート絶縁膜１９の下部からＮ型不純物領域１４の下部に延在してゲート絶縁膜１９及びＮ型不純物領域１４に接するＮ型不純物領域（Ｎ−）１７が追加されている。Ｎ型不純物領域１７は、Ｎ型不純物領域（Ｎ＋）１４の不純物濃度よりも低い不純物濃度を有している。
その場合には、図１５（Ｂ）に示すように、ポテンシャルの障壁や井戸が殆ど発生しないので、なだらかなプロファイルを有する信号電荷の転送経路が実現される。また、Ｎ型不純物領域１７が追加されたことにより、信号電荷の転送経路においてＮ型不純物領域１３から最初のポテンシャルの段差までの距離が短くなる。それにより、転送ゲートがオフしたときに、ポテンシャルの段差が電荷を堰き止める役割を果たし、Ｎ型不純物領域１４に転送された信号電荷の逆流を防止する効果がある。
図１６（Ａ）に示すように、本発明の第４の実施形態においては、図１５（Ａ）に示すＰ型不純物領域（Ｐ−）１６は省略されるが、ゲート絶縁膜１９の下部からＮ型不純物領域１４の下部に延在してゲート絶縁膜１９及びＮ型不純物領域１４に接するＮ型不純物領域（Ｎ−）１７は設けられている。Ｎ型不純物領域１７は、Ｎ型不純物領域（Ｎ＋）１４の不純物濃度よりも低い不純物濃度を有している。
その場合には、図１６（Ｂ）に示すように、Ｎ型不純物領域（Ｎ−）１７とＮ型不純物領域（Ｎ＋）１４との境界部分におけるポテンシャルの井戸が、従来例におけるポテンシャルの障壁よりも小さくなる。また、第３の実施形態と同様に、転送ゲートがオフしたときに、ポテンシャルの段差が電荷を堰き止める役割を果たし、転送された信号電荷の逆流を防止する効果がある。
上記の実施形態においては、Ｐ型の半導体層にＮ型不純物領域等を形成する場合について説明したが、本発明は、以上説明した実施形態に限定されるものではない。例えば、本発明は、Ｎ型の半導体層にＰ型不純物領域等を形成する場合に適用することも可能である。このように、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
１１…Ｎ型シリコン基板、１２…Ｐウェル、１３、１４、１７…Ｎ型不純物領域、１５、１６…Ｐ型不純物領域、１９…ゲート絶縁膜、２０…ゲート電極、３１〜３４…フォトレジスト。

Claims (5)

  1. 第１導電型の半導体層と、
    前記半導体層上に位置するゲート絶縁膜と、
    前記ゲート絶縁膜上に位置するゲート電極と、
    前記半導体層に位置し、少なくとも前記ゲート電極の第１の端部よりも平面視で外側の領域に位置する第２導電型の第１の不純物領域と、
    前記半導体層に位置し、前記ゲート電極の第１の端部に対向する第２の端部よりも平面視で外側及び内側の領域に位置する第２導電型の第２の不純物領域と、
    前記半導体層に位置し、前記ゲート電極の第２の端部よりも平面視で外側の前記第２の不純物領域の上層に位置して前記第２の不純物領域に接する第１導電型の第３の不純物領域と、
    前記半導体層に位置し、前記第２の不純物領域と前記ゲート絶縁膜との間に位置して前記第２の不純物領域及び前記ゲート絶縁膜に接すると共に、前記第３の不純物領域の不純物濃度よりも低い不純物濃度を有する第１導電型の第４の不純物領域と、
    を備え、
    前記第１の不純物領域はフォトダイオードの第２導電型不純物領域である固体撮像素子。
  2. 前記半導体層に位置し、前記ゲート絶縁膜の下部から前記第２の不純物領域の下部に延在して前記ゲート絶縁膜及び前記第２の不純物領域に接すると共に、前記第２の不純物領域の不純物濃度よりも低い不純物濃度を有する第２導電型の第５の不純物領域をさらに備える、請求項１記載の固体撮像素子。
  3. 前記第２の不純物領域が前記ゲート電極に平面視で重なる長さが、ゼロより大きく、且つ、前記ゲート電極の長さの１／３以下である、請求項１または２記載の固体撮像素子。
  4. 第１のフォトレジストをマスクとして第１導電型の半導体層に第２導電型の不純物イオンを注入することにより、前記半導体層に第２導電型の第１の不純物領域を形成する工程（ａ）と、
    第２のフォトレジストをマスクとして前記半導体層に第２導電型の不純物イオンを注入することにより、前記半導体層に第２導電型の第２の不純物領域を形成する工程（ｂ）と、
    前記第２のフォトレジストをマスクとして前記第２の不純物領域に第１導電型の不純物イオンを注入することにより、前記半導体層に、前記第２の不純物領域に接する第１導電型の第４の不純物領域を形成する工程（ｅ）と、
    前記第２の不純物領域に平面視で重なる部分を有するゲート電極を、前記半導体層上にゲート絶縁膜を介して形成する工程（ｃ）と、
    前記ゲート電極及び第３のフォトレジストをマスクとして前記半導体層に第１導電型の不純物イオンを注入することにより、前記半導体層に、前記第２の不純物領域の上層に位置して前記第２の不純物領域に接する第１導電型の第３の不純物領域を形成する工程（ｄ）と、
    を備え、
    前記第１の不純物領域はフォトダイオードの第２導電型不純物領域であり、
    前記第４の不純物領域は、前記第３の不純物領域の不純物濃度よりも低い不純物濃度を有する固体撮像素子の製造方法。
  5. 工程（ｃ）に先立って、第４のフォトレジストをマスクとして前記半導体層に第２導電型の不純物イオンを注入することにより、前記半導体層に、前記半導体層の表面から前記第２の不純物領域の下部に延在して前記第２の不純物領域に接すると共に、前記第２の不純物領域の不純物濃度よりも低い不純物濃度を有する第２導電型の第５の不純物領域を形成する工程（ｆ）をさらに備える、請求項４記載の固体撮像素子の製造方法。
JP2015145271A 2015-07-22 2015-07-22 固体撮像素子及びその製造方法 Active JP6623594B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015145271A JP6623594B2 (ja) 2015-07-22 2015-07-22 固体撮像素子及びその製造方法
US15/202,172 US9728566B2 (en) 2015-07-22 2016-07-05 Solid state imaging device and manufacturing method thereof
CN201610580088.8A CN106373972B (zh) 2015-07-22 2016-07-21 固态成像元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015145271A JP6623594B2 (ja) 2015-07-22 2015-07-22 固体撮像素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017028106A JP2017028106A (ja) 2017-02-02
JP6623594B2 true JP6623594B2 (ja) 2019-12-25

Family

ID=57837406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015145271A Active JP6623594B2 (ja) 2015-07-22 2015-07-22 固体撮像素子及びその製造方法

Country Status (3)

Country Link
US (1) US9728566B2 (ja)
JP (1) JP6623594B2 (ja)
CN (1) CN106373972B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10672824B2 (en) * 2016-11-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor
CN109979955B (zh) * 2019-04-03 2021-06-18 上海华力微电子有限公司 一种半导体结构及其制造方法
KR102516860B1 (ko) * 2020-09-24 2023-03-31 한국과학기술원 임의 배열된 금속 나노입자를 이용한 실리콘 광검출기 및 그 제작방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2846513B2 (ja) 1991-10-24 1999-01-13 松下電子工業株式会社 固体撮像装置とその製造方法
US6690423B1 (en) * 1998-03-19 2004-02-10 Kabushiki Kaisha Toshiba Solid-state image pickup apparatus
US7105793B2 (en) * 2003-07-02 2006-09-12 Micron Technology, Inc. CMOS pixels for ALC and CDS and methods of forming the same
JP2005109439A (ja) * 2003-09-09 2005-04-21 Seiko Epson Corp 固体撮像装置及びその製造方法
US8072520B2 (en) 2004-08-30 2011-12-06 Micron Technology, Inc. Dual pinned diode pixel with shutter
KR100672688B1 (ko) * 2005-06-07 2007-01-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
JP4313789B2 (ja) * 2005-07-29 2009-08-12 富士通マイクロエレクトロニクス株式会社 半導体撮像装置およびその製造方法
KR100809322B1 (ko) * 2006-01-12 2008-03-05 삼성전자주식회사 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서
US7795655B2 (en) * 2006-10-04 2010-09-14 Sony Corporation Solid-state imaging device and electronic device
KR100836507B1 (ko) * 2006-12-27 2008-06-09 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100806783B1 (ko) * 2006-12-29 2008-02-27 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 형성 방법
JP4788742B2 (ja) * 2008-06-27 2011-10-05 ソニー株式会社 固体撮像装置及び電子機器
JP5493430B2 (ja) * 2009-03-31 2014-05-14 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5215963B2 (ja) * 2009-04-10 2013-06-19 シャープ株式会社 固体撮像素子およびその駆動方法、固体撮像素子の製造方法、電子情報機器
US8569807B2 (en) * 2009-09-01 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illuminated image sensor having capacitor on pixel region
JP5621266B2 (ja) * 2010-01-27 2014-11-12 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
JP5083380B2 (ja) * 2010-06-25 2012-11-28 ソニー株式会社 固体撮像装置及び電子機器
JP2012009652A (ja) * 2010-06-25 2012-01-12 Panasonic Corp 固体撮像装置およびその製造方法
JP2015026679A (ja) * 2013-07-25 2015-02-05 株式会社東芝 固体撮像装置

Also Published As

Publication number Publication date
CN106373972A (zh) 2017-02-01
JP2017028106A (ja) 2017-02-02
US9728566B2 (en) 2017-08-08
CN106373972B (zh) 2021-12-21
US20170025452A1 (en) 2017-01-26

Similar Documents

Publication Publication Date Title
JP4729933B2 (ja) 固体撮像装置の製造方法
US7939859B2 (en) Solid state imaging device and method for manufacturing the same
US20090212335A1 (en) Complementary metal-oxide-semiconductor (cmos) image sensor and fabricating method thereof
JP2009158932A (ja) イメージセンサ及びその製造方法
JP2007053217A (ja) 固体撮像素子
JP2005072236A (ja) 半導体装置および半導体装置の製造方法
US20170271396A1 (en) Semiconductor device and semiconductor device manufacturing method
JP6623594B2 (ja) 固体撮像素子及びその製造方法
US9899444B2 (en) Solid-state image capturing device and manufacturing method for the same
US20150084106A1 (en) Solid-state imaging device and method of manufacturing the device
JP2008016723A (ja) 固体撮像装置の製造方法および固体撮像装置
US7687306B2 (en) CMOS image sensor and method for manufacturing the same
KR100748324B1 (ko) 이미지센서의 제조 방법
JP6668600B2 (ja) 固体撮像素子及びその製造方法
CN105990389B (zh) 固态成像元件及其制造方法
KR101024825B1 (ko) 이미지 센서 및 이미지 센서의 제조 방법
KR100873288B1 (ko) 이미지센서 및 그 제조방법
KR100776151B1 (ko) 고집적 이미지센서 제조 방법
JP2018125518A (ja) トランジスタ、製造方法
CN105990388B (zh) 固态成像元件及其制造方法
JP6706931B2 (ja) 半導体装置および半導体装置の製造方法
KR100748317B1 (ko) 이미지센서의 제조 방법
JP2016207791A (ja) 撮像装置の製造方法
KR100298200B1 (ko) 핀드 포토다이오드를 갖는 이미지센서 제조방법
WO2018142970A1 (ja) トランジスタ、製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191111

R150 Certificate of patent or registration of utility model

Ref document number: 6623594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150