KR100672688B1 - 씨모스 이미지 센서의 제조방법 - Google Patents
씨모스 이미지 센서의 제조방법 Download PDFInfo
- Publication number
- KR100672688B1 KR100672688B1 KR1020050048480A KR20050048480A KR100672688B1 KR 100672688 B1 KR100672688 B1 KR 100672688B1 KR 1020050048480 A KR1020050048480 A KR 1020050048480A KR 20050048480 A KR20050048480 A KR 20050048480A KR 100672688 B1 KR100672688 B1 KR 100672688B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- gate electrode
- forming
- conductivity type
- impurity
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 15
- 150000002500 ions Chemical class 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 21
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 37
- 238000011161 development Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 PDP 이온 주입시 포토 공정을 생략함으로써 공정을 단순화하도록 한 씨모스 이미지 센서의 제조방법에 관한 것으로서, 포토 다이오드 영역과 트랜지스터 영역으로 정의된 액티브 영역을 갖는 반도체 기판의 트랜지스터 영역에 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극 일측의 트랜지스터 영역에 제 1 도전형 제 1 불순물 영역을 형성하는 단계와, 상기 게이트 전극의 타측 포토다이오드 영역에 제 1 도전형 제 2 불순물 영역을 형성하는 단계와, 상기 게이트 전극의 양측면에 측벽 절연막을 형성하는 단계와, 상기 제 1 불순물 영역이 형성된 게이트 전극의 일측에 제 1 도전형 제 3 불순물 영역을 형성하는 단계와, 상기 반도체 기판의 전면에 제 2 도전형 불순물 이온을 주입하여 상기 게이트 전극 및 포토 다이오드 영역 그리고 트랜지스터 영역에 제 2 도전형 제 4 불순물 영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이미지 센서, 포토 다이오드, 감광막, 리플로우
Description
도 1은 일반적인 4T형 CMOS 이미지 센서의 등가 회로도
도 2는 일반적인 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도
도 3은 도 2의 I-I'선상의 포토 다이오드 및 트랜스퍼 게이트를 나타낸 구조 단면도
도 4a 내지 도 4i는 종래 기술에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도
도 5a 내지 도 5h는 본 발명에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
111 : 에피층 112 : 게이트 절연막
113 : 게이트 전극 114 : 열산화막
115 : 제 1 감광막 116 : n-형 확산 영역
117 : 제 2 감광막 118 : n-형 확산 영역
119 : 제 1 측벽 절연막 120 : 제 2 측벽 절연막
121 : 제 3 감광막 122 : n+형 확산 영역
124 : p0형 확산 영역
본 발명은 씨모스 이미지 센서에 관한 것으로, 특히 공정을 단순화하도록 한 씨모스 이미지 센서의 제조방법에 관한 것이다.
일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Semiconductor) 이미지 센서(Image Sensor)로 구분된다.
상기 전하 결합 소자(charge coupled device: CCD)는 빛의 신호를 전기적 신호로 변환하는 복수개의 포토 다이오드(Photo diode; PD)가 매트릭스 형태로 배열되고, 상기 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 상기 각 포토 다이오드에서 생성된 전하를 수직방향으로 전송하는 복수개의 수직 방향 전하 전송 영역(Vertical charge coupled device; VCCD)과, 상기 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 수평방향 전하전송영역(Horizontal charge coupled device; HCCD) 및 상기 수평방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력하는 센스 엠프(Sense Amp)를 구비하여 구성 된 것이다.
그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만 아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다.
또한, 상기 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.
최근에는 상기 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다.
상기 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 상기 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다.
즉, 상기 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
상기 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 적은 전력 소모, 적은 포토공정 스텝에 따른 단순한 제조공정 등과 같은 장점을 갖는다.
또한, 상기 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다.
따라서, 상기 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.
한편, CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으로 구분된다. 3T형은 1개의 포토다이오드와 3개의트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다.
여기서, 상기 4T형 CMOS 이미지 센서의 단위화소에 대한 레이아웃(lay-out)을 살펴보면 다음과 같다.
도 1은 일반적인 4T형 CMOS 이미지 센서의 등가 회로도이고, 도 2는 일반적인 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃이다. 도 3은 도 2의 I-I'선상의 포토 다이오드 및 트랜스퍼 게이트를 나타낸 구조 단면도이다.
도 1에 도시된 바와 같이, 씨모스 이미지 센서의 단위 화소(100)는 광전 변환부로서의 포토 다이오드(photo diode)(10)와, 4개의 트랜지스터들을 포함하여 구성된다. 상기 4개의 트랜지스터들의 각각은 트랜스퍼 트랜지스터(20), 리셋 트랜지스터(30), 드라이브 트랜지스터(40) 및 셀렉트 트랜지스터(50)이다. 그리고, 상기 각 단위 화소(100)의 출력단(OUT)에는 로드 트랜지스터(60)가 전기적으로 연결된다.
여기서, 미설명 부호 FD는 플로팅 확산 영역이고, Tx는 셀렉트 트랜지스터(20)의 게이트 전압이고, Rx는 리셋 트랜지스터(30)의 게이트 전압이고, Dx는 드라이브 트랜지스터(40)의 게이트 전압이고, Sx는 셀렉트 트랜지스터(50)의 게이트 전 압이다.
일반적인 4T형 CMOS 이미지 센서의 단위화소는, 도 2에 도시한 바와 같이, 액티브 영역이 정의되어 상기 액티브 영역을 제외한 부분에 소자 분리막이 형성된다. 상기 액티브 영역 중 폭이 넓은 부분에 1개의 포토다이오드(PD)가 형성되고, 상기 나머지 부분의 액티브 영역에 각각 오버랩되는 4개의 트랜지스터의 게이트 전극(23, 33, 43, 53)이 형성된다.
즉, 상기 게이트 전극(23)에 의해 트랜스퍼 트랜지스터(20)가 형성되고, 상기 게이트 전극(33)에 의해 리셋 트랜지스터(30)가 형성되고, 상기 게이트 전극(43)에 의해 드라이브 트랜지스터(40)가 형성되며, 상기 게이트 전극(53)에 의해 셀렉트 트랜지스터(50)가 형성된다.
여기서, 상기 각 트랜지스터의 액티브 영역에는 각 게이트 전극(23, 33, 43, 53) 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소오스/드레인 영역(S/D)이 형성된다.
상기와 같은 구성을 갖는 종래의 CMOS 이미지 센서의 포토다이오드와 트랜스퍼 트랜지스터의 단면을 설명하면 다음과 같다.
도 3에 도시된 바와 같이, P++형 반도체 기판에 P-형 에피층(11)이 형성된다.
도 2의 트랜스퍼 트랜지스터(20)를 위한 에피층(11)의 부분 상에 게이트 절연막(21)과 게이트 전극(23)이 형성되고, 상기 게이트 전극(23)의 양 측벽에 제 1, 제 2 측벽 절연막(24,25)이 형성된다.
그리고, 상기 포토 다이오드 영역(PD)의 상기 에피층(11)에는 n-형 확산 영역(131) 및 P°형 확산 영역(132)이 형성된다. 상기 P°형 확산 영역(132)은 상기 n-형 확산 영역(131) 상에 형성된다. 또한, 상기 소오스/드레인 영역(S/D)은 고농도 n형 확산 영역(N+)과 저농도 n형 확산영역(n-)이 형성된다.
도 4a 내지 도 4i는 종래 기술에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도이다.
도 4a에 도시한 바와 같이, 고농도 P++형 단결정 실리콘 등의 반도체 기판에 에피택셜(epitaxial) 공정으로 저농도 P-형 에피층(11)을 형성한다.
여기서, 상기 에피층(11)은 포토 다이오드에서 공핍 영역(depletion region)을 크고 깊게 형성하여 광 전하를 모으기 위한 저전압 포토 다이오드의 능력을 증가시키고 나아가 광 감도를 향상시키기 위함이다.
이어, 상기 에피층(11) 전면에 게이트 절연막(21)과 도전층(예를들면, 고농도 다결정 실리콘층)을 차례로 증착하고, 포토 및 식각 공정을 통해 상기 도전층을 선택적으로 제거하여 게이트 전극(23)을 형성한다.
여기서, 상기 게이트 절연막(21)은 반도체 기판을 열산화 공정에 의해 형성하거나 CVD법으로 형성할 수 있으며, 상기 도전층위에 실리사이드층을 더 형성하여 게이트 전극을 형성할 수 있다.
도 4b에 도시한 바와 같이, 상기 게이트 전극(23)을 열산화하여 상기 게이트 전극(23)의 표면에 열산화막(24)을 형성한다.
도 4c에 도시한 바와 같이, 상기 반도체 기판상에 제 1 감광막(25)을 도포한 후, 노광 및 현상 공정으로 상기 포토다이오드 영역을 커버되고 상기 각 트랜지스터의 소오스/드레인 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제 1 감광막(25)을 마스크로 이용하여 상기 노출된 상기 소오스/드레인 영역에 저농도 n-형 불순물 이온을 주입하여 저농도 n-형 확산 영역(26)을 형성한다.
도 4d에 도시한 바와 같이, 상기 제 1 감광막(25)을 모두 제거한 다음, 상기 반도체 기판의 전면에 제 2 감광막(27)을 도포한 후, 노광 및 현상 공정으로 상기 포토 다이오드 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제 2 감광막(27)을 마스크로 이용하여 상기 에피층(11)에 저농도 n-형 불순물 이온을 100KeV ~ 500KeV의 이온 주입 에너지로 주입하여 포토 다이오드 영역에 저농도 n-형 확산 영역(28)을 형성한다.
여기서, 상기 포토 다이오드 영역의 저농도 n-형 확산 영역(28)을 형성하기 위한 불순물 이온 주입은 상기 소오스/드레인 영역의 저농도 n-형 확산 영역(26) 보다 더 높은 에너지로 이온 주입하여 더 깊게 형성한다.
도 4e에 도시한 바와 같이, 상기 제 2 감광막(27)을 모두 제거하고, 상기 반도체 기판의 전면에 화학 기상 증착 공정(저압 화학 기상 증착 공정) 등으로 산화 막(29a)과 질화막(30a)을 차례로 형성한다.
여기서, 상기 산화막(29a)은 약 200Å의 두께로 형성하고, 상기 질화막(30a)은 약 800Å의 두께로 형성한다.
도 4f에 도시한 바와 같이, 상기 질화막(30a)과 산화막(29a)의 전면에 에치백 공정을 실시하여 상기 게이트 전극(23)의 양측면에 제 1, 제 2 측벽 절연막(29,30)을 형성한다.
도 4g에 도시한 바와 같이, 상기 반도체 기판상에 제 3 감광막(31)을 도포한 후, 노광 및 현상 공정으로 상기 제 3 감광막(31)이 상기 포토 다이오드 영역 상에 남도록 패터닝한다.
이어, 상기 패터닝된 제 3 감광막(31)을 마스크로 이용하여 상기 소오스/드레인 영역에 고농도 n+ 불순물 이온을 주입하여 n+형 확산 영역(32)을 형성한다.
도 4h에 도시한 바와 같이, 상기 제 3 감광막(31)을 모두 제거하고, 상기 반도체 기판의 전면에 제 4 감광막(34)을 도포한 후, 노광 및 현상 공정으로 상기 포토 다이오드 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제 4 감광막(34)을 마스크로 이용하여 P0형 불순물 이온을 주입하여 상기 포토 다이오드 영역의 n-형 확산 영역(28)의 에피층(11) 표면에 P0형 확산 영역(35)을 형성한다.
여기서, 상기 P0형 확산 영역(35)을 형성하지 않고, 상기 n-형 확산 영역 (28) 만으로 포토 다이오드를 형성하여도 무방하다.
도 4i에 도시한 바와 같이, 상기 제 4 감광막(34)을 제거한 후, 열처리 공정(예를 들면, 급속 열처리 공정)을 실시하여 상기 n-형 확산 영역(26), P0형 확산 영역(35), n-형 확산 영역(28) 및 n+형 확산 영역(32) 내의 불순물 이온을 확산시킨다.
그러나 상기와 같은 종래 기술에 의한 씨모스 이미지 센서의 제조방법에 있어서 다음과 같은 문제점이 있었다.
도 4h에서와 같이 포토 다이오드 영역에 형성된 p0형 확산 영역(PDP)을 형성할 때 포토 공정 즉, 감광막 도포, 노광 및 현상, 불순물 이온주입, 감광막 제거 등의 공정을 진행함으로써 공정이 복잡하다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 PDP 이온 주입시 포토 공정을 생략함으로써 공정을 단순화하도록 한 씨모스 이미지 센서의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서의 제조방법은 포토 다이오드 영역과 트랜지스터 영역으로 정의된 액티브 영역을 갖는 반도체 기판의 트랜지스터 영역에 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극 일측의 트랜지스터 영역에 제 1 도전형 제 1 불순물 영역을 형성하는 단계와, 상기 게이트 전극의 타측 포토다이오드 영역에 제 1 도전형 제 2 불순물 영역을 형성하는 단계와, 상기 게이트 전극의 양측면에 측벽 절연막을 형성하는 단계와, 상기 제 1 불순물 영역이 형성된 게이트 전극의 일측에 제 1 도전형 제 3 불순물 영역을 형성하는 단계와, 상기 반도체 기판의 전면에 제 2 도전형 불순물 이온을 주입하여 상기 게이트 전극 및 포토 다이오드 영역 그리고 트랜지스터 영역에 제 2 도전형 제 4 불순물 영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 씨모스 이미지 센서의 제조방법을 보다 상세히 설명하면 다음과 같다.
도 5a 내지 도 5h는 본 발명에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도이다.
도 5a에 도시한 바와 같이, 고농도 P++형 단결정 실리콘 등의 반도체 기판에 에피택셜(epitaxial) 공정으로 저농도 P-형 에피층(111)을 형성한다.
여기서, 상기 에피층(111)은 포토 다이오드에서 공핍 영역(depletion region)을 크고 깊게 형성하여 광 전하를 모으기 위한 저전압 포토 다이오드의 능력을 증가시키고 나아가 광 감도를 향상시키기 위함이다.
이어, 상기 에피층(111) 전면에 게이트 절연막(112)과 도전층(예를들면, 고농도 다결정 실리콘층)을 차례로 증착하고, 포토 및 식각 공정을 통해 상기 도전층을 선택적으로 제거하여 게이트 전극(113)을 형성한다.
여기서, 상기 게이트 절연막(112)은 반도체 기판을 열산화 공정에 의해 형성하거나 CVD법으로 형성할 수 있으며, 상기 도전층위에 실리사이드층을 더 형성하여 게이트 전극을 형성할 수 있다.
도 5b에 도시한 바와 같이, 상기 게이트 전극(113)을 열산화하여 상기 게이트 전극(113)의 표면에 약 60Å 이내의 열산화막(114)을 형성한다.
도 5c에 도시한 바와 같이, 상기 반도체 기판상에 제 1 감광막(115)을 도포한 후, 노광 및 현상 공정으로 포토다이오드 영역은 커버되고 각 트랜지스터의 소오스/드레인 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제 1 감광막(115)을 마스크로 이용하여 상기 노출된 상기 소오스/드레인 영역에 저농도 n-형 불순물 이온을 주입하여 저농도 n-형 확산 영역(116)을 형성한다.
도 5d에 도시한 바와 같이, 상기 제 1 감광막(115)을 모두 제거한 다음, 상기 반도체 기판의 전면에 제 2 감광막(117)을 도포한 후, 노광 및 현상 공정으로 상기 포토 다이오드 영역이 노출되도록 패터닝한다.
이어, 상기 패터닝된 제 2 감광막(117)을 마스크로 이용하여 상기 에피층(111)에 저농도 n-형 불순물 이온을 100KeV ~ 500KeV의 이온 주입 에너지로 주입하여 포토 다이오드 영역에 저농도 n-형 확산 영역(PDN)(118)을 형성한다.
여기서, 상기 포토 다이오드 영역의 저농도 n-형 확산 영역(118)을 형성하기 위한 불순물 이온 주입은 상기 소오스/드레인 영역의 저농도 n-형 확산 영역(116) 보다 더 높은 에너지로 이온 주입하여 더 깊게 형성한다.
도 5e에 도시한 바와 같이, 상기 제 2 감광막(117)을 모두 제거하고, 상기 반도체 기판의 전면에 화학 기상 증착 공정(저압 화학 기상 증착 공정) 등으로 산화막(119a)과 질화막(120a)을 차례로 형성한다.
여기서, 상기 산화막(119a)은 약 200Å의 두께로 형성하고, 상기 질화막(120a)은 약 800Å의 두께로 형성한다.
도 5f에 도시한 바와 같이, 상기 질화막(120a)과 산화막(119a)의 전면에 에치백 공정을 실시하여 상기 게이트 전극(113)의 양측면에 제 1, 제 2 측벽 절연막(119,120)을 형성한다.
도 5g에 도시한 바와 같이, 상기 반도체 기판상에 제 3 감광막(121)을 도포한 후, 노광 및 현상 공정으로 상기 제 3 감광막(121)이 상기 포토 다이오드 영역 상에 남도록 패터닝한다.
이어, 상기 패터닝된 제 3 감광막(121)을 마스크로 이용하여 상기 소오스/드레인 영역에 고농도 n+ 불순물 이온을 주입하여 n+형 확산 영역(122)을 형성한다.
도 5h에 도시한 바와 같이, 상기 제 3 감광막(121)을 모두 제거하고, 상기 제 1, 제 2 측벽 절연막(119,120)을 마스크로 이용하여 상기 반도체 기판의 전면에 P0형 불순물 이온을 주입하여 상기 포토 다이오드 영역의 n-형 확산 영역(118)이 형 성된 상기 에피층(111) 표면내에 P0형 확산 영역(PDP)(124)을 형성한다.
여기서, 상기 P0형 불순물 이온을 주입할 때 각 트랜지스터의 게이트 전극(113)을 포함하여 n+형 확산 영역(122)까지도 불순물 이온이 주입되는데, 상기 P0형 불순물 이온 주입할 때 불순물 이온의 농도와 에너지(energy)를 조절하여 주입함으로써 기존에 불순물 이온이 주입되지 않았던 각 트랜지스터의 특성에 영향을 받지 않도록 한다.
한편, 상기 불순물 이온 주입 소스(source)로 BF2 또는 보론(Boron)을 사용하고, 상기 BF2 이온 주입시 그 농도를 1×1011 ~ 5×1012atoms/㎠, 이온 주입 에너지를 40KeV 미만으로 실시하고, 주입된 농도가 1×1016 ~ 5×1017atoms/㎤로 한다.
이어, 상기 반도체 기판에 800 ~ 1200℃의 온도에서 열처리 공정(예를 들면, 급속 열처리 공정)을 실시하여 상기 n-형 확산 영역(116), P0형 확산 영역(124), n-형 확산 영역(118) 및 n+형 확산 영역(122) 내의 불순물 이온을 확산시킨다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 상세히 설명한 바와 같은 본 발명에 따른 씨모스 이미지 센서의 제조방법은 다음과 같은 효과가 있다.
즉, 포토다이오드 영역에 PDP 이온을 주입할 때 포토 공정을 실시하지 않고 불순물 이온의 농도와 주입 에너지를 조절하여 실시함으로써 공정을 단순화시킬 수 있다.
Claims (8)
- 포토 다이오드 영역과 트랜지스터 영역으로 정의된 액티브 영역을 갖는 반도체 기판의 트랜지스터 영역에 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계;상기 게이트 전극 일측의 트랜지스터 영역에 제 1 도전형 제 1 불순물 영역을 형성하는 단계;상기 게이트 전극의 타측 포토다이오드 영역에 제 1 도전형 제 2 불순물 영역을 형성하는 단계;상기 게이트 전극의 양측면에 측벽 절연막을 형성하는 단계;상기 제 1 불순물 영역이 형성된 게이트 전극의 일측에 제 1 도전형 제 3 불순물 영역을 형성하는 단계;상기 반도체 기판의 전면에 제 2 도전형 불순물 이온을 주입하여 상기 게이트 전극 및 포토 다이오드 영역 그리고 트랜지스터 영역에 제 2 도전형 제 4 불순물 영역을 형성하는 단계를 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항에 있어서, 상기 제 1 도전형 제 2 불순물 영역은 상기 제 1 도전형 제 1 불순물 영역보다 깊게 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- I제 1 항에 있어서, 상기 게이트 전극의 표면에 60Å이내의 산화막을 형성하는 단계를 더 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항에 있어서, 상기 제 2 도전형 불순물 이온은 BF2 또는 보론을 사용하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항 또는 제 4 항에 있어서, 상기 BF2 이온 주입시 그 농도를 1×1011 ~ 5×1012atoms/㎠으로 주입하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항 또는 제 4 항에 있어서, 상기 BF2 이온 주입시 이온 주입 에너지를 40KeV 미만으로 실시하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항에 있어서, 상기 제 2 도전형 제 4 불순물 영역은 1×1016 ~ 5×1017atoms/㎤를 갖는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항에 있어서, 상기 제 4 불순물 영역을 형성하고 상기 반도체 기판에 열처리 공정을 실시하는 단계를 더 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050048480A KR100672688B1 (ko) | 2005-06-07 | 2005-06-07 | 씨모스 이미지 센서의 제조방법 |
| US11/448,426 US7491991B2 (en) | 2005-06-07 | 2006-06-07 | Method for fabricating CMOS image sensor |
| CNB2006100912224A CN100463141C (zh) | 2005-06-07 | 2006-06-07 | 制造cmos图像传感器的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050048480A KR100672688B1 (ko) | 2005-06-07 | 2005-06-07 | 씨모스 이미지 센서의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060127473A KR20060127473A (ko) | 2006-12-13 |
| KR100672688B1 true KR100672688B1 (ko) | 2007-01-22 |
Family
ID=37493305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050048480A KR100672688B1 (ko) | 2005-06-07 | 2005-06-07 | 씨모스 이미지 센서의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7491991B2 (ko) |
| KR (1) | KR100672688B1 (ko) |
| CN (1) | CN100463141C (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100672688B1 (ko) * | 2005-06-07 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| JP6623594B2 (ja) * | 2015-07-22 | 2019-12-25 | セイコーエプソン株式会社 | 固体撮像素子及びその製造方法 |
| JP2017054947A (ja) * | 2015-09-10 | 2017-03-16 | セイコーエプソン株式会社 | 固体撮像素子及びその製造方法、並びに、電子機器 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100239408B1 (ko) * | 1996-12-31 | 2000-01-15 | 김영환 | 고체 촬상 소자의 제조 방법 |
| KR100278285B1 (ko) * | 1998-02-28 | 2001-01-15 | 김영환 | 씨모스 이미지센서 및 그 제조방법 |
| TW494574B (en) * | 1999-12-01 | 2002-07-11 | Innotech Corp | Solid state imaging device, method of manufacturing the same, and solid state imaging system |
| KR100386609B1 (ko) * | 2000-04-28 | 2003-06-02 | 주식회사 하이닉스반도체 | 씨모스 이미지 센서 및 그의 제조 방법 |
| US6514785B1 (en) * | 2000-06-09 | 2003-02-04 | Taiwan Semiconductor Manufacturing Company | CMOS image sensor n-type pin-diode structure |
| KR100381026B1 (ko) * | 2001-05-22 | 2003-04-23 | 주식회사 하이닉스반도체 | 펀치전압과 포토다이오드의 집전양을 증가시킬 수 있는씨모스 이미지 센서 및 그 제조 방법 |
| US6607951B2 (en) * | 2001-06-26 | 2003-08-19 | United Microelectronics Corp. | Method for fabricating a CMOS image sensor |
| CN1160381C (zh) | 2001-09-27 | 2004-08-04 | 中国石油化工股份有限公司 | 含双席夫碱配体的烯烃聚合催化剂及制备方法与应用 |
| KR100450670B1 (ko) * | 2002-02-09 | 2004-10-01 | 삼성전자주식회사 | 포토 다이오드를 갖는 이미지 센서 및 그 제조방법 |
| US6974715B2 (en) * | 2002-12-27 | 2005-12-13 | Hynix Semiconductor Inc. | Method for manufacturing CMOS image sensor using spacer etching barrier film |
| KR20040058756A (ko) * | 2002-12-27 | 2004-07-05 | 주식회사 하이닉스반도체 | 시모스 이미지센서의 단위화소 및 그 제조방법 |
| US7122408B2 (en) * | 2003-06-16 | 2006-10-17 | Micron Technology, Inc. | Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation |
| JP2005072236A (ja) * | 2003-08-25 | 2005-03-17 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| KR100558529B1 (ko) * | 2003-09-23 | 2006-03-10 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
| US7354789B2 (en) * | 2003-11-04 | 2008-04-08 | Dongbu Electronics Co., Ltd. | CMOS image sensor and method for fabricating the same |
| US7214575B2 (en) * | 2004-01-06 | 2007-05-08 | Micron Technology, Inc. | Method and apparatus providing CMOS imager device pixel with transistor having lower threshold voltage than other imager device transistors |
| US6974983B1 (en) * | 2004-02-02 | 2005-12-13 | Advanced Micro Devices, Inc. | Isolated FinFET P-channel/N-channel transistor pair |
| KR20050097157A (ko) * | 2004-03-31 | 2005-10-07 | 매그나칩 반도체 유한회사 | 이미지센서 및 그 제조방법 |
| KR100595875B1 (ko) * | 2004-05-06 | 2006-07-03 | 매그나칩 반도체 유한회사 | 식각데미지를 감소시킨 시모스 이미지센서 제조방법 |
| US7271430B2 (en) * | 2004-06-04 | 2007-09-18 | Samsung Electronics Co., Ltd. | Image sensors for reducing dark current and methods of fabricating the same |
| US7432543B2 (en) * | 2004-12-03 | 2008-10-07 | Omnivision Technologies, Inc. | Image sensor pixel having photodiode with indium pinning layer |
| KR100660275B1 (ko) * | 2004-12-29 | 2006-12-20 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 화소의 전달 트랜지스터 및 그 제조방법 |
| KR100672688B1 (ko) * | 2005-06-07 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR100640978B1 (ko) * | 2005-06-07 | 2006-11-02 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR100708866B1 (ko) * | 2005-10-05 | 2007-04-17 | 삼성전자주식회사 | 이미지 센서의 제조 방법 |
-
2005
- 2005-06-07 KR KR1020050048480A patent/KR100672688B1/ko active IP Right Grant
-
2006
- 2006-06-07 CN CNB2006100912224A patent/CN100463141C/zh not_active Expired - Fee Related
- 2006-06-07 US US11/448,426 patent/US7491991B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060127473A (ko) | 2006-12-13 |
| US20060273363A1 (en) | 2006-12-07 |
| CN100463141C (zh) | 2009-02-18 |
| US7491991B2 (en) | 2009-02-17 |
| CN1877817A (zh) | 2006-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100752185B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100778856B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100672729B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100672669B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100720534B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731121B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100731095B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100720505B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672688B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100698090B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731122B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100640977B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100778858B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100752182B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100685889B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR20070033718A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731099B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100769124B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100769137B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100640976B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100649001B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20060076383A (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100752183B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100672700B1 (ko) | Ｃｍｏｓ 이미지 센서의 제조 방법 | |
| KR100720523B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121217 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141217 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151208 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20181221 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20191219 Year of fee payment: 14 |