JP2017054947A - 固体撮像素子及びその製造方法、並びに、電子機器 - Google Patents

固体撮像素子及びその製造方法、並びに、電子機器 Download PDF

Info

Publication number
JP2017054947A
JP2017054947A JP2015178231A JP2015178231A JP2017054947A JP 2017054947 A JP2017054947 A JP 2017054947A JP 2015178231 A JP2015178231 A JP 2015178231A JP 2015178231 A JP2015178231 A JP 2015178231A JP 2017054947 A JP2017054947 A JP 2017054947A
Authority
JP
Japan
Prior art keywords
impurity region
gate electrode
semiconductor layer
conductivity type
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2015178231A
Other languages
English (en)
Inventor
充生 関澤
Atsuo Sekizawa
充生 関澤
和伸 桑澤
Kazunobu Kuwasawa
和伸 桑澤
紀元 中村
Norimoto Nakamura
紀元 中村
剛廣 遠藤
Takehiro Endo
剛廣 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2015178231A priority Critical patent/JP2017054947A/ja
Priority to US15/255,976 priority patent/US20170077156A1/en
Priority to CN201610809330.4A priority patent/CN106531754A/zh
Publication of JP2017054947A publication Critical patent/JP2017054947A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Abstract

【課題】フォトダイオードから信号電荷が転送される不純物領域に残留した電荷による暗電流を低減すると共に、信号電荷の転送経路におけるポテンシャルの障壁の発生を抑制して転送不良を低減することが可能な固体撮像装置を提供する。
【解決手段】この固体撮像素子は、第１導電型の半導体層と、半導体層上に位置するゲート絶縁膜と、ゲート絶縁膜上に位置するゲート電極と、ゲート電極の第１の端部よりも平面視で少なくとも外側の半導体層に位置する第２導電型の第１の不純物領域と、ゲート電極の第１の端部に対向する第２の端部よりも平面視で少なくとも外側の半導体層に位置する第２導電型の第２の不純物領域と、ゲート電極の第２の端部から平面視で離れて半導体層における第２の不純物領域の上層に位置し、第２の不純物領域に接する第１導電型の第３の不純物領域とを備える。
【選択図】図１

Description

本発明は、固体撮像素子及びその製造方法に関する。さらに、本発明は、そのような固体撮像素子を用いた電子機器等に関する。
固体撮像素子は、従来ＣＣＤが主流であったが、低電圧で駆動でき、且つ、周辺回路も混載できるＣＭＯＳセンサーの発展が著しい。ＣＭＯＳセンサーは、完全転送技術や暗電流防止構造等の製造プロセスでの対策や、ＣＤＳ（correlated double sampling：相関２重サンプリング）等の回路によるノイズ対策等がなされ、今や、ＣＣＤと同等の画質を得られると言われるまでに改善されて、ＣＣＤを質量共に凌ぐデバイスに成長している。ＣＭＯＳセンサーの飛躍の大きな要因は、画質が大きく改善されたことであるが、その改善要因に、電荷転送技術の改善があった。
関連する技術として、特許文献１には、リセット雑音の発生しないＦＤ（フローティング・ディフュージョン）増幅器を備えた固体撮像装置が開示されている。この固体撮像装置は、第１導電型の半導体層上に形成した第２導電型の拡散領域と、該拡散領域に隣接して設けた電位障壁形成ゲート電極と、電位障壁形成ゲート電極に隣接して設けた電荷転送装置の最終ゲート電極と、該拡散領域をソース電極として形成した拡散領域リセット用のＭＯＳトランジスターと、該拡散領域の電位を検出するソースフォロア回路とで構成されたＦＤ増幅器型の電荷検出部を備えており、該拡散領域を、その不純物濃度が拡散領域中央部で濃く、端部で薄くなるように形成すると共に、該拡散領域中央部の上に第１導電型の拡散領域を形成したことを特徴とする。
特許文献１によれば、フローティング・ディフュージョンを形成する第２導電型の拡散領域上に第１導電型の高濃度の拡散層が形成されるので、リセット用トランジスターをオン状態にすれば、拡散層が完全に空乏化し、撮像部から転送された信号電荷がフローティング・ディフュージョンに流れ込み、リセット用トランジスターのドレインに完全転送される。また、リセット用トランジスターがオフ状態のときには、電位がフローティング状態となるので、リセット動作時の電位変動は起こらず、リセット雑音は発生しない。
しかしながら、フォトダイオードから信号電荷が転送される第２導電型の拡散領域上に第１導電型の高濃度の拡散層（ピニング層）を形成すると、フォトダイオードから信号電荷を転送する経路にポテンシャルの障壁（バリア）が発生して、転送不良が起こるという問題がある。
特開平５−１２１４５９号公報（段落０００９−００１２、図１及び図２）
本発明の幾つかの態様は、フォトダイオードから信号電荷が転送される不純物領域に残留した電荷による暗電流を低減すると共に、信号電荷の転送経路におけるポテンシャルの障壁の発生を抑制して転送不良を低減することが可能な固体撮像装置を提供することに関連している。また、本発明の幾つかの態様は、そのような固体撮像素子を用いた電子機器等を提供することに関連している。
本発明の第１の態様に係る固体撮像素子は、第１導電型の半導体層と、半導体層上に位置するゲート絶縁膜と、ゲート絶縁膜上に位置するゲート電極と、ゲート電極の第１の端部よりも平面視で少なくとも外側の半導体層に位置する第２導電型の第１の不純物領域と、ゲート電極の第１の端部に対向する第２の端部よりも平面視で少なくとも外側の半導体層に位置する第２導電型の第２の不純物領域と、ゲート電極の第２の端部から平面視で離れて半導体層における第２の不純物領域の上層に位置し、第２の不純物領域に接する第１導電型の第３の不純物領域とを備える。
本発明の第１の態様によれば、フォトダイオードを構成する第１の不純物領域から信号電荷が転送される第２の不純物領域の上層に第３の不純物領域を備えることにより、第２の不純物領域に残留した電荷による暗電流を低減すると共に、第３の不純物領域が、ゲート電極の第２の端部から平面視で離れているので、信号電荷の転送経路におけるポテンシャルの障壁の発生を抑制して転送不良を低減することができる。
ここで、第３の不純物領域が、ゲート電極の第２の端部から平面視で該第２の端部に略直交する方向にゲート電極の長さの１／６以上離れていることが望ましい。その場合には、ポテンシャルの障壁の発生を抑制する効果が大きくなる。
本発明の第２の態様に係る電子機器は、上記いずれかの固体撮像素子を備える。本発明の第２の態様によれば、フォトダイオードから信号電荷が転送される不純物領域に残留した電荷による暗電流を低減すると共に、信号電荷の転送経路におけるポテンシャルの障壁の発生を抑制して転送不良を低減した固体撮像装置を用いることにより、被写体を撮像して得られる画像データの画質が改善された電子機器を提供することができる。
本発明の第３の態様に係る固体撮像素子の製造方法は、第１のフォトレジストをマスクとして第１導電型の半導体層に第２導電型の不純物イオンを注入することにより、半導体層に第２導電型の第１の不純物領域を形成する工程（ａ）と、第２のフォトレジストをマスクとして半導体層に第２導電型の不純物イオンを注入することにより、半導体層に第２導電型の第２の不純物領域を形成する工程（ｂ）と、第１の不純物領域側に第１の端部を有し、第２の不純物領域側に第２の端部を有するゲート電極を、半導体層上にゲート絶縁膜を介して形成する工程（ｃ）と、ゲート電極及び第３のフォトレジストをマスクとして半導体層に斜めに第１導電型の不純物イオンを注入することにより、ゲート電極の第２の端部から平面視で離れて半導体層における第２の不純物領域の上層に、第２の不純物領域に接する第１導電型の第３の不純物領域を形成する工程（ｄ）とを備える。
また、本発明の第４の態様に係る固体撮像素子の製造方法は、第１のフォトレジストをマスクとして第１導電型の半導体層に第２導電型の不純物イオンを注入することにより、半導体層に第２導電型の第１の不純物領域を形成する工程（ａ）と、第１の不純物領域側に第１の端部を有するゲート電極を、半導体層上にゲート絶縁膜を介して形成する工程（ｂ）と、ゲート電極及び第２のフォトレジストをマスクとして半導体層に第２導電型の不純物イオンを注入することにより、ゲート電極の第１の端部に対向する第２の端部よりも平面視で外側の半導体層に第２導電型の第２の不純物領域を形成する工程（ｃ）と、ゲート電極及び第３のフォトレジストをマスクとして半導体層に斜めに第１導電型の不純物イオンを注入することにより、ゲート電極の第２の端部から平面視で離れて半導体層における第２の不純物領域の上層に、第２の不純物領域に接する第１導電型の第３の不純物領域を形成する工程（ｄ）とを備える。
本発明の第３又は第４の態様によれば、フォトダイオードを構成する第１の不純物領域から信号電荷が転送される第２の不純物領域の上層に第３の不純物領域を形成することにより、第２の不純物領域に残留した電荷による暗電流を低減すると共に、第３の不純物領域が、ゲート電極の第２の端部から平面視で離れて形成されるので、信号電荷の転送経路におけるポテンシャルの障壁の発生を抑制して転送不良を低減することができる。
なお、本願において、半導体層とは、半導体基板、半導体基板に形成されたウェル、又は、半導体基板上に形成されたエピタキシャル層のことをいう。また、第１導電型がＰ型で第２導電型がＮ型であっても良いし、第１導電型がＮ型で第２導電型がＰ型であっても良い。
本発明の一実施形態に係る固体撮像素子を示す図。 図１に示す固体撮像素子の製造方法を説明するための工程図。 比較例に係る固体撮像素子におけるポテンシャルの状態を示す図。 実施形態に係る固体撮像素子におけるポテンシャルの状態を示す図。 本発明の一実施形態に係る電子機器の構成例を示すブロック図。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
＜固体撮像素子＞
以下の実施形態においては、低電圧で駆動される固体撮像素子について説明する。固体撮像素子が形成される半導体基板としては、Ｎ型半導体基板又はＰ型半導体基板を用いることができるが、以下においては、一例として、Ｎ型シリコン基板を用いる場合について説明する。
図１は、本発明の一実施形態に係る固体撮像素子を示す図である。図１（Ａ）は、平面図であり、図１（Ｂ）は、図１（Ａ）に示す１Ｂ−１Ｂ'における断面図であり、図１（Ｃ）は、図１（Ａ）に示す１Ｃ−１Ｃ'における断面図である。
この固体撮像素子は、Ｎ型シリコン基板（Ｎｓｕｂ）１１に形成されたＰウェル（Ｐ−−）１２と、Ｐウェル１２に形成されたＮ型不純物領域（Ｎ−）１３、Ｎ型不純物領域（Ｎ＋）１４、及び、Ｐ型不純物領域（Ｐ＋）１５と、Ｐウェル１２上に位置するゲート絶縁膜１９と、ゲート絶縁膜１９上に位置するゲート電極（転送ゲート電極）２０とを含んでいる。
第１の不純物領域であるＮ型不純物領域（Ｎ−）１３は、ゲート電極２０の第１の端部（図中左側のゲート長方向の端部）よりも平面視で少なくとも外側のＰウェル１２に位置しており、フォトダイオードのＮ型不純物領域を構成している。本願において、「平面視」とは、Ｎ型シリコン基板１１の主面（図１（Ｂ）中の上面）に垂直な方向から各部を透視することをいう。なお、Ｎ型不純物領域１３は、ゲート電極２０の第１の端部よりも平面視で内側のＰウェル１２に延在しても良い。
第２の不純物領域であるＮ型不純物領域（Ｎ＋）１４は、ゲート電極２０の第１の端部に対向する第２の端部（図中右側のゲート長方向の端部）よりも平面視で少なくとも外側のＰウェル１２に位置しており、フォトダイオードから転送された電荷を蓄積する不純物領域として用いられる。なお、Ｎ型不純物領域１４は、ゲート電極２０の第２の端部よりも平面視で内側のＰウェル１２に延在しても良い。
第３の不純物領域であるＰ型不純物領域（Ｐ＋）１５は、ゲート電極２０の第２の端部から平面視で該第２の端部に略直交する方向（ゲート長方向）に離れてＰウェル１２におけるＮ型不純物領域１４の上層に位置しており、Ｎ型不純物領域１４に接している。本願において、「上」とは、Ｎ型シリコン基板１１の主面に垂直な方向の内で、Ｎ型シリコン基板１１の主面からゲート電極２０に向かう方向を表す。
このように、フォトダイオードを構成するＮ型不純物領域１３から信号電荷が転送されるＮ型不純物領域１４の上層に高濃度のＰ型不純物領域（ピニング層）１５を設けることにより、Ｎ型不純物領域１４に残留した電荷による暗電流を低減することができる。しかしながら、Ｎ型不純物領域１４の上面全体にピニング層を設けると、フォトダイオードから信号電荷を転送する経路にポテンシャルの障壁（バリア）が発生して、転送不良が起こるという問題がある。そこで、本実施形態によれば、Ｐ型不純物領域１５が、ゲート電極２０の第２の端部からゲート長方向に離れているので、信号電荷の転送経路におけるポテンシャルの障壁の発生を抑制して転送不良を低減することができる。
固体撮像素子の特性は、ゲート電極２０の第２の端部とＰ型不純物領域１５との間のゲート長方向における距離ｄによって変化する。例えば、図１に示すゲート電極２０のゲート長Ｌ０が３μｍである場合に、距離ｄが０．５μｍ以上であると、ポテンシャルの障壁の発生を抑制する効果が大きくなる。ここで、距離０．５μｍは、ゲート長３μｍの１／６に相当する。一方、Ｎ型不純物領域１４とＰ型不純物領域１５とがゲート長方向において重なる長さを０．５μｍ以上確保するためには、距離ｄが、図１に示すＮ型不純物領域１４の長さＬ１から０．５μｍを引いた値よりも小さい必要がある。
ゲート電極２０の第２の端部とＰ型不純物領域１５との間のゲート長方向における距離ｄを上記のように設定することにより、Ｎ型不純物領域１４に残留した電荷による暗電流があまり増加しない範囲で、信号電荷の転送経路におけるポテンシャルの障壁の発生を効果的に抑制して、転送され残った電荷による残像現象を改善することができる。
＜固体撮像素子の製造方法＞
次に、図１に示す固体撮像素子の製造方法について説明する。
図２は、図１に示す固体撮像素子の製造方法を説明するための工程図である。固体撮像素子の製造に用いられる半導体基板としては、不純物濃度が１×１０１４ａｔｏｍｓ／ｃｍ３台のＮ型半導体基板、又は、不純物濃度が１×１０１４ａｔｏｍｓ／ｃｍ３台の後半から１×１０１５ａｔｏｍｓ／ｃｍ３台の前半のＰ型半導体基板を用いることが望ましい。以下においては、一例として、不純物濃度が１×１０１４ａｔｏｍｓ／ｃｍ３台のＮ型シリコン基板（Ｎｓｕｂ）１１を用いる場合について説明する。
まず、Ｎ型シリコン基板１１の主面に、イオン注入時の透過膜となる熱酸化膜が形成される。その後、Ｎ型シリコン基板１１の主面にボロン等のＰ型の不純物イオンを注入し、熱処理を施すことによって不純物イオンが熱拡散されて、図２（Ａ）に示すように、Ｎ型シリコン基板１１にＰウェル（Ｐ−−）１２が形成される。なお、Ｐ型の不純物イオンを多段で（加速エネルギーを変えて複数回）注入したり高エネルギーで注入したりすることによってＰウェル１２を形成しても良い。Ｐウェル１２の不純物濃度は、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３程度とすることが望ましい。
さらに、Ｎ型シリコン基板１１の表面に、ＬＯＣＯＳ（local oxidation of silicon）法等によって、素子分離領域となる酸化膜（図示せず）が形成されると共に、次工程におけるイオン注入時の透過膜となるシリコン酸化膜（図示せず）が形成される。
次に、図２（Ｂ）に示すように、Ｎ型シリコン基板１１上に、フォトリソグラフィー技術によってフォトレジスト３１が形成される。フォトレジスト３１には、フォトダイオードとなる領域に開口が形成されている。さらに、このフォトレジスト３１をマスクとして、Ｐウェル１２にＮ型の不純物イオンを注入することにより、Ｐウェル１２にフォトダイオードのＮ型不純物領域（Ｎ−）１３が形成される。その際に、熱処理を施すことによって不純物イオンを熱拡散させても良い。
上記のイオン注入は、例えば、リンイオンを用いて、１．２ＭｅＶ〜１５０ｋｅＶ程度の加速エネルギーで多段の注入を行い、Ｎ型不純物領域１３において深い側から浅い側に向けて不純物濃度が濃くなるような不純物プロファイルを形成することが望ましい。また、後に周囲のＰ型不純物拡散層との間にできる空乏層がフォトダイオードのＮ型不純物領域１３を空乏化させるように、１×１０１５ａｔｏｍｓ／ｃｍ３〜１×１０１６ａｔｏｍｓ／ｃｍ３程度の不純物濃度となるようにイオン注入を行うことが望ましい。
なお、図１においては、Ｎ型シリコン基板１１にＰウェル１２を形成し、Ｐウェル１２にＮ型不純物領域１３を形成しているが、Ｎ型シリコン基板１１上にエピタキシャル成長法によりＰ型シリコン層を形成し、このＰ型シリコン層にＮ型不純物領域１３を形成しても良い。
次に、図２（Ｃ）に示すように、フォトレジスト３１が除去され、Ｎ型シリコン基板１１上に、フォトリソグラフィー技術によってフォトレジスト３２が形成される。フォトレジスト３２には、電荷転送先となる領域に開口が形成されている。さらに、このフォトレジスト３２をマスクとして、Ｐウェル１２にＮ型の不純物イオンを注入することにより、Ｐウェル１２にＮ型不純物領域（Ｎ＋）１４が形成される。Ｎ型不純物領域１４の不純物濃度は、フォトダイオードのＮ型不純物領域１３の不純物濃度よりも高くなるように調整される。
上記のイオン注入は、例えば、砒素イオン又はリンイオンを用いて行われる。リンイオンを用いる場合の注入条件としては、例えば、加速エネルギーを１００ｋｅＶ〜１５０ｋｅＶ程度とし、ドーズ量を１×１０１２ａｔｏｍｓ／ｃｍ２〜５×１０１４ａｔｏｍｓ／ｃｍ２程度とし、注入角度を７°程度とすることが望ましい。
次に、図２（Ｄ）に示すように、フォトレジスト３２を除去し、透過膜として用いられたシリコン酸化膜を剥離した後、あらためてゲート絶縁酸化膜を形成し、さらに多結晶シリコン等を成膜して、フォトレジストをマスクとしてパターニングすることにより、Ｐウェル１２上にゲート絶縁膜１９を介してゲート電極（転送ゲート電極）２０が形成される。ゲート電極２０は、Ｎ型不純物領域１３側に第１の端部を有しており、Ｎ型不純物領域１４側に第２の端部を有している。
その際に、ゲート電極２０の第１の端部がＮ型不純物領域１３の図中右側の端部と平面視で一致し、ゲート電極２０の第２の端部がＮ型不純物領域１４の図中左側の端部と平面視で一致するように、マスクの位置が調整されても良い。あるいは、ゲート電極２０がＮ型不純物領域１３又は１４に平面視で重なる部分を有するように、マスクの位置が調整されても良い。
なお、図２においては、Ｎ型不純物領域１４を形成した後にゲート絶縁膜１９及びゲート電極２０を形成しているが、ゲート絶縁膜１９及びゲート電極２０を形成した後にＮ型不純物領域１４を形成しても良い。その場合には、Ｎ型不純物領域１３側に第１の端部を有するゲート電極２０が、Ｐウェル１２上にゲート絶縁膜１９を介して形成される。その後、ゲート電極２０及びフォトレジストをマスクとして、Ｐウェル１２にＮ型の不純物イオンを注入することにより、ゲート電極２０の第２の端部よりも平面視で外側のＰウェル１２にＮ型不純物領域１４がゲートセルフアラインで形成される。
次に、図２（Ｅ）に示すように、ゲート電極２０等が形成されたＮ型シリコン基板１１上に、フォトリソグラフィー技術によってフォトレジスト３３が形成される。さらに、ゲート電極２０及びフォトレジスト３３をマスクとして、Ｐウェル１２に斜めにＰ型の不純物イオンを注入することにより、Ｐ型不純物領域（Ｐ＋）１５が形成される。ピニング層であるＰ型不純物領域１５は、ゲート電極２０の第２の端部から平面視で該第２の端部に略直交する方向（ゲート長方向）に離れてＰウェル１２におけるＮ型不純物領域１４の上層に形成され、Ｎ型不純物領域１４に接している。その際に、Ｎ型不純物領域１３上にもＰ型不純物領域（ピニング層）を形成しても良い。
上記のイオン注入は、例えば、ホウ素イオンを用いて行われる。Ｐ型不純物領域１５の不純物濃度は、例えば、１×１０１７ａｔｏｍｓ／ｃｍ３〜１×１０１８ａｔｏｍｓ／ｃｍ３程度とする。注入条件としては、例えば、ＢＦ２＋イオンを用いる場合に、加速エネルギーを４０ｋｅＶ程度とし、ドーズ量を５×１０１２ａｔｏｍｓ／ｃｍ２〜５×１０１３ａｔｏｍｓ／ｃｍ２程度とし、注入角度を約３０°〜約４５°とすることが望ましい。
次に、図２（Ｆ）に示すように、フォトレジスト３３が剥離される。その後、Ｐ型不純物領域１５等が形成されたＮ型シリコン基板１１上に層間絶縁膜が形成され、層間絶縁膜にコンタクトホールが形成される。さらに、層間絶縁膜上にアルミニウム（Ａｌ）等の配線層が形成され、コンタクトホールを通して配線が行われて、固体撮像素子が完成する。配線層は、必要に応じて多層としても良い。また、Ｎ型シリコン基板１１に、次段のトランジスター等の回路素子が同時に形成されるようにしても良い。
＜ポテンシャルの状態＞
次に、本発明の一実施形態に係る固体撮像素子の信号電荷の転送経路におけるポテンシャルの状態を比較例と比較しながら説明する。
図３は、比較例に係る固体撮像素子におけるポテンシャルの状態を模式的に示す図である。図４は、本発明の一実施形態に係る固体撮像素子におけるポテンシャルの状態を模式的に示す図である。ここで、図３（Ａ）及び図４（Ａ）は、固体撮像素子の断面図である。また、図３（Ｂ）及び図４（Ｂ）は、図３（Ａ）及び図４（Ａ）に示すＸ−Ｙ線において、転送ゲートがオンしたときのポテンシャル（実線）と、転送ゲートがオフしたときのポテンシャル（破線）とを示している。
図３（Ａ）に示すように、比較例においては、ゲート電極２０の第２の端部（図中右側の端部）よりも外側のＰウェル１２にＮ型不純物領域１４及びＰ型不純物領域１５が位置している。その場合には、図３（Ｂ）に示すように、転送ゲートの出口にポテンシャルの井戸及び障壁が発生して、転送され残った電荷が残像現象の原因となってしまう。
図４（Ａ）に示すように、本実施形態においては、Ｐ型不純物領域１５が、ゲート電極２０の第２の端部（図中右側の端部）からゲート長方向に離れている。その場合には、図４（Ｂ）に示すように、転送ゲートの出口におけるポテンシャルの井戸が浅くなり、転送ゲートの出口におけるポテンシャルの障壁を低くすることができるので、残留電荷の少ない転送が実現される。
このように、本実施形態によれば、フォトダイオードを構成するＮ型不純物領域１３から信号電荷が転送されるＮ型不純物領域１４の上層にＰ型不純物領域１５を形成することにより、Ｎ型不純物領域１４に残留した電荷による暗電流を低減すると共に、Ｐ型不純物領域１５が、ゲート電極２０の第２の端部からゲート長方向に離れて形成されるので、信号電荷の転送経路におけるポテンシャルの障壁の発生を抑制して転送不良を低減することができる。
＜電子機器＞
次に、本発明の一実施形態に係る電子機器について説明する。
図５は、本発明の一実施形態に係る電子機器の構成例を示すブロック図である。図５に示すように、電子機器１００は、本発明の一実施形態に係る固体撮像素子を用いた撮像部１１０を含み、さらに、ＣＰＵ１２０と、操作部１３０と、ＲＯＭ（リードオンリー・メモリー）１４０と、ＲＡＭ（ランダムアクセス・メモリー）１５０と、通信部１６０と、表示部１７０と、音声出力部１８０とを含んでも良い。なお、図５に示す構成要素の一部を省略又は変更しても良いし、あるいは、図５に示す構成要素に他の構成要素を付加しても良い。
撮像部１１０は、本発明の一実施形態に係る固体撮像素子を用いて被写体を撮像して得られた画素信号を処理して、画像データを生成する。例えば、撮像部１１０は、固体撮像素子と、行デコーダーと、列デコーダーと、増幅器と、クランプ回路と、ＣＤＳ（相関２重サンプリング）回路と、ＡＤＣ（アナログ／デジタル変換器）とを含んでいる。
行デコーダーは、固体撮像素子の複数行の画素回路を順次リセットすると共に、複数行の画素回路を順次選択する。列デコーダーは、行デコーダーによって選択された行の複数の画素回路から出力される画素信号を順次選択して、選択された画素信号を順次出力する。このようにして選択された行及び列の画素回路から出力される画素信号は、増幅器によって増幅された後に、クランプ回路に供給される。
クランプ回路は、固体撮像素子においてフォトダイオードが遮光されたオプティカルブラック領域が走査される際に、画素信号を黒レベルにクランプする。これにより、温度上昇等によって発生する暗電流の増加分をキャンセルすることができる。クランプ回路から出力される画素信号は、ＣＤＳ回路に供給される。
固体撮像素子から出力される画素信号には、画素回路の特性に起因した固定パターンノイズが含まれている。そこで、ＣＤＳ回路は、固体撮像素子のリセットによって電荷が放出される前後のレベルの差を検出することにより、固定パターンノイズが低減された画素信号を得るＣＤＳ処理を行う。ＡＤＣは、ＣＤＳ回路から出力される画素信号をＡ／Ｄ変換して、画像データを生成する。
ＣＰＵ１２０は、ＲＯＭ１４０等に記憶されているプログラムに従って、撮像部１１０から供給される画像データを用いて画像処理を行うと共に、操作部１３０から供給される操作信号に応じて電子機器１００の各部を制御する。例えば、ＣＰＵ１２０は、外部との間でデータ通信を行うために通信部１６０を制御する。あるいは、ＣＰＵ１２０は、表示部１７０に各種の画像を表示させるための画像信号を生成したり、音声出力部１８０に各種の音声を出力させるための音声信号を生成する。
操作部１３０は、例えば、操作キーやボタンスイッチ等を含む入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ１２０に出力する。ＲＯＭ１４０は、ＣＰＵ１２０が各種の画像処理や制御処理を行うためのプログラムやデータ等を記憶している。また、ＲＡＭ１５０は、ＣＰＵ１２０の作業領域として用いられ、ＲＯＭ１４０から読み出されたプログラムやデータ、撮像部１１０から供給される画像データ、操作部１３０を用いて入力されるデータ、又は、ＣＰＵ１２０がプログラムに従って実行した演算結果等を一時的に記憶する。
通信部１６０は、例えば、アナログ回路及びデジタル回路で構成され、ＣＰＵ１２０と外部装置との間のデータ通信を行う。表示部１７０は、例えば、ＬＣＤ（液晶表示装置）等を含み、ＣＰＵ１２０から供給される表示信号に基づいて各種の情報を表示する。また、音声出力部１８０は、例えば、スピーカー等を含み、ＣＰＵ１２０から供給される音声信号に基づいて音声を出力する。
電子機器１００としては、例えば、ドライブレコーダー、デジタルムービー、デジタルスチルカメラ、携帯電話機等の移動端末、テレビ電話、防犯用テレビモニター、測定機器、及び、医療機器等のように、被写体を撮像して画像データを生成する電子機器が該当する。
本実施形態によれば、フォトダイオードから信号電荷が転送される不純物領域に残留した電荷による暗電流を低減すると共に、信号電荷の転送経路におけるポテンシャルの障壁の発生を抑制して転送不良を低減した固体撮像装置を用いることにより、被写体を撮像して得られる画像データの画質が改善された電子機器を提供することができる。
上記の実施形態においては、Ｐ型の半導体層にＮ型不純物領域等を形成する場合について説明したが、本発明は、以上説明した実施形態に限定されるものではない。例えば、本発明は、Ｎ型の半導体層にＰ型不純物領域等を形成する場合に適用することも可能である。このように、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
１１…Ｎ型シリコン基板、１２…Ｐウェル、１３、１４…Ｎ型不純物領域、１５…Ｐ型不純物領域、１９…ゲート絶縁膜、２０…ゲート電極、３１〜３３…フォトレジスト、１００…電子機器、１１０…撮像部、１２０…ＣＰＵ、１３０…操作部、１４０…ＲＯＭ、１５０…ＲＡＭ、１６０…通信部、１７０…表示部、１８０…音声出力部。

Claims (5)

  1. 第１導電型の半導体層と、
    前記半導体層上に位置するゲート絶縁膜と、
    前記ゲート絶縁膜上に位置するゲート電極と、
    前記ゲート電極の第１の端部よりも平面視で少なくとも外側の前記半導体層に位置する第２導電型の第１の不純物領域と、
    前記ゲート電極の第１の端部に対向する第２の端部よりも平面視で少なくとも外側の前記半導体層に位置する第２導電型の第２の不純物領域と、
    前記ゲート電極の第２の端部から平面視で離れて前記半導体層における前記第２の不純物領域の上層に位置し、前記第２の不純物領域に接する第１導電型の第３の不純物領域と、
    を備える固体撮像素子。
  2. 前記第３の不純物領域が、前記ゲート電極の第２の端部から平面視で該第２の端部に略直交する方向に前記ゲート電極の長さの１／６以上離れている、請求項１記載の固体撮像素子。
  3. 請求項１又は２記載の固体撮像素子を備える電子機器。
  4. 第１のフォトレジストをマスクとして第１導電型の半導体層に第２導電型の不純物イオンを注入することにより、前記半導体層に第２導電型の第１の不純物領域を形成する工程（ａ）と、
    第２のフォトレジストをマスクとして前記半導体層に第２導電型の不純物イオンを注入することにより、前記半導体層に第２導電型の第２の不純物領域を形成する工程（ｂ）と、
    前記第１の不純物領域側に第１の端部を有し、前記第２の不純物領域側に第２の端部を有するゲート電極を、前記半導体層上にゲート絶縁膜を介して形成する工程（ｃ）と、
    前記ゲート電極及び第３のフォトレジストをマスクとして前記半導体層に斜めに第１導電型の不純物イオンを注入することにより、前記ゲート電極の第２の端部から平面視で離れて前記半導体層における前記第２の不純物領域の上層に、前記第２の不純物領域に接する第１導電型の第３の不純物領域を形成する工程（ｄ）と、
    を備える固体撮像素子の製造方法。
  5. 第１のフォトレジストをマスクとして第１導電型の半導体層に第２導電型の不純物イオンを注入することにより、前記半導体層に第２導電型の第１の不純物領域を形成する工程（ａ）と、
    前記第１の不純物領域側に第１の端部を有するゲート電極を、前記半導体層上にゲート絶縁膜を介して形成する工程（ｂ）と、
    前記ゲート電極及び第２のフォトレジストをマスクとして前記半導体層に第２導電型の不純物イオンを注入することにより、前記ゲート電極の第１の端部に対向する第２の端部よりも平面視で外側の前記半導体層に第２導電型の第２の不純物領域を形成する工程（ｃ）と、
    前記ゲート電極及び第３のフォトレジストをマスクとして前記半導体層に斜めに第１導電型の不純物イオンを注入することにより、前記ゲート電極の第２の端部から平面視で離れて前記半導体層における前記第２の不純物領域の上層に、前記第２の不純物領域に接する第１導電型の第３の不純物領域を形成する工程（ｄ）と、
    を備える固体撮像素子の製造方法。
JP2015178231A 2015-09-10 2015-09-10 固体撮像素子及びその製造方法、並びに、電子機器 Withdrawn JP2017054947A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015178231A JP2017054947A (ja) 2015-09-10 2015-09-10 固体撮像素子及びその製造方法、並びに、電子機器
US15/255,976 US20170077156A1 (en) 2015-09-10 2016-09-02 Solid state imaging element and manufacturing method thereof, and electronic apparatus
CN201610809330.4A CN106531754A (zh) 2015-09-10 2016-09-07 固态摄像元件及其制造方法、以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015178231A JP2017054947A (ja) 2015-09-10 2015-09-10 固体撮像素子及びその製造方法、並びに、電子機器

Publications (1)

Publication Number Publication Date
JP2017054947A true JP2017054947A (ja) 2017-03-16

Family

ID=58237156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015178231A Withdrawn JP2017054947A (ja) 2015-09-10 2015-09-10 固体撮像素子及びその製造方法、並びに、電子機器

Country Status (3)

Country Link
US (1) US20170077156A1 (ja)
JP (1) JP2017054947A (ja)
CN (1) CN106531754A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109244094A (zh) * 2018-09-06 2019-01-18 德淮半导体有限公司 像素单元及其制造方法、图像传感器以及成像装置
CN109935606B (zh) * 2019-03-29 2021-04-02 汪一飞 一种高解调效率的像素结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050051701A1 (en) * 2003-09-05 2005-03-10 Hong Sungkwon C. Image sensor having pinned floating diffusion diode
JP2005197682A (ja) * 2003-12-31 2005-07-21 Dongbuanam Semiconductor Inc Ｃｍｏｓイメージセンサ及びその製造方法
US20080157147A1 (en) * 2006-12-29 2008-07-03 Keun-Hyuk Lim Cmos image sensor and fabricating method thereof
JP2014135515A (ja) * 2014-04-08 2014-07-24 Sony Corp 固体撮像装置
US20170033145A1 (en) * 2015-07-29 2017-02-02 Canon Kabushiki Kaisha Method of manufacturing solid-state image sensor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274462A (ja) * 1998-03-23 1999-10-08 Sony Corp 固体撮像装置
KR100672688B1 (ko) * 2005-06-07 2007-01-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
JP5453968B2 (ja) * 2009-07-09 2014-03-26 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP4785963B2 (ja) * 2009-10-09 2011-10-05 キヤノン株式会社 固体撮像装置
JP2011216673A (ja) * 2010-03-31 2011-10-27 Sony Corp 固体撮像装置、固体撮像装置の製造方法、および電子機器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050051701A1 (en) * 2003-09-05 2005-03-10 Hong Sungkwon C. Image sensor having pinned floating diffusion diode
WO2005041304A2 (en) * 2003-09-05 2005-05-06 Micron Technology, Inc. Image sensor having pinned floating diffusion diode
JP2007504670A (ja) * 2003-09-05 2007-03-01 マイクロン・テクノロジー・インコーポレーテッド ピンド浮遊拡散ダイオードを有するイメージセンサ
JP2005197682A (ja) * 2003-12-31 2005-07-21 Dongbuanam Semiconductor Inc Ｃｍｏｓイメージセンサ及びその製造方法
US20050156213A1 (en) * 2003-12-31 2005-07-21 Dongbuanam Semiconductor Inc. CMOS image sensor and method for fabricating the same
US20080157147A1 (en) * 2006-12-29 2008-07-03 Keun-Hyuk Lim Cmos image sensor and fabricating method thereof
JP2014135515A (ja) * 2014-04-08 2014-07-24 Sony Corp 固体撮像装置
US20170033145A1 (en) * 2015-07-29 2017-02-02 Canon Kabushiki Kaisha Method of manufacturing solid-state image sensor
JP2017033996A (ja) * 2015-07-29 2017-02-09 キヤノン株式会社 固体撮像装置の製造方法

Also Published As

Publication number Publication date
CN106531754A (zh) 2017-03-22
US20170077156A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
JP6406585B2 (ja) 撮像装置
TW201630173A (zh) 固體攝像裝置及固體攝像裝置之製造方法
JP2009158932A (ja) イメージセンサ及びその製造方法
WO2014002361A1 (ja) 固体撮像装置及びその製造方法
US9466641B2 (en) Solid-state imaging device
US9570506B2 (en) Photoelectric conversion device and manufacturing method of the same
TWI455295B (zh) 固態成像裝置、電子設備及製造固態成像裝置之方法
JP2009272539A (ja) 光電変換装置及びそれを用いた撮像システム
JP6198485B2 (ja) 光電変換装置、及び撮像システム
JP2008041726A (ja) 光電変換装置、光電変換装置の製造方法及び撮像システム
JP2005072236A (ja) 半導体装置および半導体装置の製造方法
JP5955005B2 (ja) 固体撮像装置、及び固体撮像装置の製造方法
TWI536553B (zh) 固態影像感測裝置及固態影像感測裝置之製造方法
JP2015207671A (ja) 半導体装置、固体撮像装置、それらの製造方法およびカメラ
EP1858083A2 (en) Solid-state imaging device
JP2011243665A (ja) 固体撮像装置の製造方法
JP2017054947A (ja) 固体撮像素子及びその製造方法、並びに、電子機器
JP5050512B2 (ja) 固体撮像装置の製造方法および半導体装置の製造方法
JP2008060357A (ja) 光電変換装置及び撮像システム
JP2007141937A (ja) 固体撮像素子、半導体装置及び半導体装置の製造方法
JP2007311648A (ja) 固体撮像装置及びその製造方法
JP2018067615A (ja) 固体撮像装置及びその製造方法、並びに、電子機器
JP2011176366A (ja) 光電変換装置及びそれを用いた撮像システム
JP2012146989A (ja) 光電変換装置及び撮像システム
JP5355740B2 (ja) 光電変換装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180903

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20180906

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190319

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20190520