JP2015207671A - 半導体装置、固体撮像装置、それらの製造方法およびカメラ - Google Patents

半導体装置、固体撮像装置、それらの製造方法およびカメラ Download PDF

Info

Publication number
JP2015207671A
JP2015207671A JP2014087593A JP2014087593A JP2015207671A JP 2015207671 A JP2015207671 A JP 2015207671A JP 2014087593 A JP2014087593 A JP 2014087593A JP 2014087593 A JP2014087593 A JP 2014087593A JP 2015207671 A JP2015207671 A JP 2015207671A
Authority
JP
Japan
Prior art keywords
insulating film
silicon compound
compound layer
opening
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014087593A
Other languages
English (en)
Other versions
JP6346488B2 (ja
Inventor
英明 石野
Hideaki Ishino
英明 石野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014087593A priority Critical patent/JP6346488B2/ja
Priority to US14/684,634 priority patent/US9412778B2/en
Publication of JP2015207671A publication Critical patent/JP2015207671A/ja
Application granted granted Critical
Publication of JP6346488B2 publication Critical patent/JP6346488B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】動作の高速化に有利な半導体装置およびその製造方法を提供する。【解決手段】半導体装置の製造方法は、シリサイド層３１７および素子分離部２１７が形成された基板の上に、窒素を含有するシリコン化合物層３１８を形成する工程と、シリコン化合物層３１８に開口ＯＰを形成する工程と、シリコン化合物層３１８および開口ＯＰを覆う層間絶縁膜３２２を形成する工程と、を含み、開口ＯＰは、素子分離部２１７の領域内に収まるように形成される。【選択図】図５

Description

本発明は、半導体装置、固体撮像装置、それらの製造方法およびカメラに関する。
エッチングストッパーの上に層間絶縁膜を形成し、該エッチングストッパーでエッチングを停止させるように該層間絶縁膜にコンタクトホールを形成する方法がある。この方法では、層間絶縁膜に開口を形成した後に、コンタクトホールの底に露出しているエッチングストッパーを貫通させるように該エッチングストッパーをエッチングする。
特許文献１には、トランジスタにシリサイド層を形成した後に、窒化シリコン膜を含む絶縁膜を形成し、その上に酸化シリコンからなる層間絶縁膜を形成し、該絶縁膜および該層間絶縁膜にコンタクトホールを形成する方法が記載されている。
特開２０１２−１８２４２６号公報
Journal of Applied Physics, V86, pp237- Duterium transport through device structures, P.J Chen and R. M. Wallace
一般的な窒化シリコン層は、十分な熱処理がされていない場合には、水素の透過性が低い。非特許文献１によると、窒化シリコン層は、９００℃以上の温度で熱処理されることによって透過性が高まる。
特許文献１に記載された例のように、トランジスタにシリサイド層を形成する場合、シリサイド層を保護する観点から、シリサイド層の形成後における処理温度が制限される。例えば、シリサイド層をコバルトシリサイドで構成する場合、８５０℃程度が上限となる。コンタクトホールを形成するためのエッチングストッパーとして用いられる窒化シリコン層は、シリサイド化工程の後に形成されるので、該窒化シリコン層を９００℃以上の温度で熱処理することは望ましくない。そのために、窒化シリコン層は、水素透過率が低いままに維持される。窒化シリコン層の水素透過率が低い場合、トランジスタへの水素の供給が窒化シリコン層によって制限される。よって、ダングリングボンドの終端率が低下し、その結果として、例えばサブスレッショルド特性や移動度などの、トランジスタ特性が低下しうる。
現在の固体撮像装置においては、画素数の増加にともなって周辺回路の高速化がより重要となっており、そのため、高速化に密接に関係するサブスレッショルド特性や移動度などが低下する処理を回避するべきである。
本発明は、上記の課題認識を契機としてなされたものであり、動作の高速化に有利な半導体装置およびその製造方法を提供する。
本発明の１つの側面は、半導体装置の製造方法に係り、前記製造方法は、シリサイド層および素子分離部が形成された基板の上に、窒素を含有するシリコン化合物層を形成する工程と、前記シリコン化合物層に開口を形成する工程と、前記シリコン化合物層および前記開口を覆う層間絶縁膜を形成する工程と、を含み、前記開口は、前記素子分離部の領域内に収まるように形成される。
本発明によれば、動作の高速化に有利な半導体装置およびその製造方法が提供される。
本発明の半導体装置の１つの適用例としての固体撮像装置における画素セルの回路図。 単位セルの平面レイアウト（平面図）を例示する図。 半導体装置の一例としての固体撮像装置の製造方法を例示的に説明する図。 半導体装置の一例としての固体撮像装置の製造方法を例示的に説明する図。 半導体装置の一例としての固体撮像装置の製造方法を例示的に説明する図。 半導体装置の一例としての固体撮像装置の製造方法を例示的に説明する図。 半導体装置の一例としての固体撮像装置の製造方法を例示的に説明する図。 半導体装置の一例としての固体撮像装置の製造方法を例示的に説明する図。 図８の工程Ｓ３２４を説明する断面図の一部分を拡大した図。 周辺回路部における開口の好ましい第１配置例を示す図。 周辺回路部における開口の好ましい第２配置例を示す図。 周辺回路部における開口の好ましい第３配置例を示す図。 画素部に導波路を形成する際にエッチングストッパーとして利用される絶縁膜を例示する図。 図３〜図８に示す工程の前に実施されうる工程を例示的に説明する図。 固体撮像装置および処理部を含むカメラの構成を例示する図。
以下、添付図面を参照しながら本発明のその例示的な実施形態を通して説明する。
本発明は、明示的に限定されない限り、あらゆる半導体装置に適用されうる。半導体装置の概念には、例えば、固体撮像装置、信号処理装置、メモリ装置、論理演算装置などが含まれうる。固体撮像装置の概念には、ＭＯＳ型イメージセンサおよびＣＣＤイメージセンサなどが含まれうる。
図１には、本発明の半導体装置の１つの適用例としての固体撮像装置における画素セルの回路図が示されている。画素セル１００は、複数の光電変換素子（例えば、フォトダイオード、フォトゲート）１０１〜１０４と、複数の転送トランジスタ１０５〜１０８と、１つのリセットトランジスタ１１０と、１つの増幅トランジスタ１１２とを含みうる。画素セル１００はまた、電荷電圧変換部１０９を含みうる。電荷電圧変換部１０９は、フローティングディフュージョンノードを含みうる。図１に示された例では、光電変換によって発生する正孔および電子のうち電子の量に応じた信号が読み出され、トランジスタ１０５、１１０、１１２は、ＮＭＯＳトランジスタで構成される。
図１に示された例では、光電変換部１０１〜１０４を構成するフォトダイオードは、アノードがグランドに接続されており、入射光の光量に応じて発生した電荷（電子）を蓄積する。転送トランジスタ１０５〜１０８は、それぞれ対応する光電変換部１０１〜１０４に蓄積された電荷を電荷電圧変換部１０９に転送する。具体的には、第１の光電変換部１０１と第１の転送トランジスタ１０５のソースとが接続され、第２の光電変換部１０２と第２の転送トランジスタ１０６のソースとが接続されている。また、第３の光電変換部１０３と第３の転送トランジスタ１０７のソースとが接続され、第４の光電変換部１０４と第４の転送トランジスタ１０８のソースとが接続されている。第１〜第４の転送トランジスタ１０５〜１０８のドレインが共通の電荷電圧変換部１０９に接続されている。増幅トランジスタ１１２は、そのゲート電極が電荷電圧変換部１０９に接続され、ドレインが電源供給線１１１に接続され、ソースが出力信号線１１３に接続されており、電荷電圧変換部１０９の電位に応じた信号が出力信号線１１３に出力される。
リセットトランジスタ１１０は、電荷電圧変換部１０９の電位をリセット電位にリセットする。電源供給線１１１は、少なくとも２つの電位に制御され、電荷電圧変換部１０９の電位を２つの値のいずれかにリセットすることで、画素セル１００を選択状態または非選択状態に設定することができる。単位セル１００は、選択トランジスタによって選択状態または非選択状態に設定されてもよい。出力信号線１１３には、複数の画素セル１００が接続される。出力信号線１１３の端子１１４は、後述の読み出し回路に接続されている。
図１５には、固体撮像装置１００１および処理部１００２を含むカメラ１０００の構成が例示的に示されている。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。固体撮像装置１００１は、画素部１０１１と、垂直走査回路１０１２と、２つの読み出し回路１０１３と、２つの水平走査回路１０１４と、２つの出力アンプ１０１５とを備えている。固体撮像装置１００１を構成する要素のうち画素部１０１１以外の要素の集合体を周辺回路部１０１６と呼ぶ。
画素部１０１１は、例えば、図１に例示された複数の画素セル１００が２次元状に配列されて構成されうる。つまり、画素部１０１１は、複数の画素の配列によって構成される。各画素セル１００は、１または複数の画素を含む。読み出し回路１０１３は、例えば、列アンプ、ＣＤＳ回路、加算回路等を含み、垂直走査回路１０１２によって選択された行の画素から出力信号線１１３を介して読み出された信号を処理（例えば、増幅、加算等）する。水平走査回路１０１４は、読み出し回路１０１３によって読み出された信号を順番に選択するための信号を生成する。出力アンプ１０１５は、水平走査回路１０１４によって選択された信号を増幅して出力する。
図２には、図１の単位セル１００の平面レイアウト（平面図）が例示されている。ここで、図２は、半導体基板の主面に各構成要素の外縁を投影した図である。図２では、第１〜第４の光電変換部１０１〜１０４の一部である電荷蓄積部（Ｎ型半導体領域）２０１〜２０４が示されている。第１〜第４の光電変換部の電荷蓄積部２０１〜２０４に対応して第１〜第４の転送トランジスタのゲート電極２０５〜２０８が配置されている。そして、第１の転送トランジスタのドレインと第２の転送トランジスタのドレインとは、第１のフローティングディフュージョン領域（以下、第１のＦＤ領域）２０９を構成している。第３の転送トランジスタのドレインと第４の転送トランジスタのドレインとは、第２のフローティングディフュージョン領域（以下、第２のＦＤ領域）２１０を構成している。
第１のＦＤ領域２０９と第２のＦＤ領域２１０と増幅トランジスタのゲート電極２１２とを配線２１３が接続している。増幅トランジスタのゲート電極２１２と配線２１３とは一体となっている。第１のＦＤ領域２０９と配線２１３とをシェアードコンタクト２１４が接続し、第２のＦＤ領域２１０と配線２１３とはシェアードコンタクト２１５が接続している。シェアードコンタクトとは、半導体領域同士、半導体領域とゲート電極との間、あるいはゲート電極同士を、配線層を介することなく接続するコンタクトのことである。また、図２においては、第２のＦＤ領域２１０がリセットトランジスタのソースあるいはドレインと共通の領域となっている。リセットトランジスタのゲート電極２１１を有する。
図２において、光電変換部、トランジスタのソース、ドレインおよびチャネルとなる領域が形成された領域は活性領域であり、その他の領域は素子分離領域２１７となっている。素子分離領域２１７は、酸化シリコンなどの絶縁体で構成された素子分離部を含む。また、活性領域において、光電変換部と光電変換部との間、転送トランジスタのゲート電極と転送トランジスタのゲート電極との間には、ポテンシャルバリア２１６が配置されている。ポテンシャルバリア２１６は、半導体領域で構成され、光電変換部と光電変換部との間における電荷の往来を抑制する。
図１３には、画素部に導波路を形成する際にエッチングストッパーとして利用される絶縁膜７０１〜７０４が例示されている。図１３では、画素セル１００ａとそれに隣接する画素セル１００ｂの一部とが示されている。ここで、画素セル１００ａおよび１００ｂのそれぞれは、図１に例示された画素セル１００に対応する。絶縁膜７０１は電荷蓄積部２０１に対応し、絶縁膜７０２は電荷蓄積部２０２に対応し、絶縁膜７０３は電荷蓄積部２０３に対応し、絶縁膜７０４は電荷蓄積部２０４に対応する。絶縁膜７０１〜７０４は、例えば、窒素を含有するシリコン化合物層、好ましくは窒化シリコン層（ＳｉＮ層）である。窒素を含有するシリコン化合物層は、窒素以外に、水素、酸素、炭素および弗素の少なくともいずれかをさらに含むことができ、さらに、不可避の不純物を含むことができる。その他、窒素を含有するシリコン化合物層としては、ＳｉＯＮおよびＳｉＣＮを挙げることができる。つまり、窒素を含有するシリコン化合物層は、ＳｉＮ、ＳｉＯＮおよびＳｉＣＮの少なくとも１つを含有しうる。
絶縁膜７０１〜７０４は、電荷蓄積部２０１〜２０４よりも平面的に面積が大きく、絶縁膜７０１〜７０４の外縁が電荷蓄積部２０１〜２０４に可能な限り重ならないように配置されている。これは、絶縁膜７０１〜７０４をエッチングによってパターニングする際のエッチングダメージ等のダメージが電荷蓄積部２０１〜２０４（光電変換部）に与えられることを防止するためである。図１３に示された例では、絶縁膜７０１〜７０４は、転送トランジスタのゲート電極２０５〜２０８および隣接する画素セル１００ｂの配線２１３の上に重なるように配置されている。これは、絶縁膜７０１〜７０４をエッチングストッパーとして利用して導波路用の開口を形成する際にゲート電極２０５〜２０８や配線２１３にダメージを与えないためである。
絶縁膜７０１〜７０４は、ゲート電極２０５〜２０８の上に配置されるコンタクト７０５〜７０８や、他のトランジスタのコンタクトが配置される領域と重ならないように配置される。これは、コンタクト７０５〜７０８や他のトランジスタのコンタクトの形成を容易にするためである。
以下、図３〜図８を参照しながら半導体装置の一例としての固体撮像装置１００１の製造方法を例示的に説明する。図３〜図８には、図２のＡ−Ｂ線における画素セル１００の断面と、画素部１０１１におけるトランジスタ（例えば、リセットトランジスタ、増幅トランジスタ）３０３の断面と、周辺回路部１０１６のトランジスタ３０４の断面が示されている。画素部１０１１を形成するための領域および画素部１０１１が形成された領域を画素領域と呼び、周辺回路部１０１６を形成するための領域および周辺回路部１０１６が形成された領域を周辺回路領域と呼ぶことができる。
まず、工程Ｓ３０２では、素子が配置された基板を準備する。該基板は、半導体基板３０１を含む。半導体基板３０１は、シリコンからなり、主面３０２を有する。半導体基板３０１には、電荷蓄積部２０２、２０３と、画素部１０１１のトランジスタ３０３と、周辺回路部１０１６のトランジスタ３０４などが形成されている。画素部１０１１のトランジスタ３０３は、Ｎ型のソース・ドレイン領域３０９と、ゲート電極３０８とを有する。ゲート電極３０８の他、転送トランジスタのゲート電極２０７、周辺回路部１０１６のトランジスタ３０４のゲート電極２０６は、ポリシリコンで構成されうる。
電荷蓄積部２０２、２０３の下部には、Ｎ型半導体領域３１０が設けられている。このＮ型半導体領域３１０は、電荷蓄積部よりも不純物濃度が低く、電荷蓄積部と共に光電変換部の一部を構成する。Ｎ型半導体領域３１０の下部には、光電変換部の他の一部として機能するＰ型半導体領域３１１が配置されている。トランジスタ３０３のソース・ドレイン領域３０９と第２のＦＤ領域２１０の下方には、Ｐ型半導体領域３１２が配置されている。周辺回路部１０１６には、ＣＭＯＳ回路を構成するトランジスタが配置されるが、図３〜図８では、Ｎ型のトランジスタ３０４のみが示されている。周辺回路部１０１６のトランジスタ３０４は、Ｐ型の半導体領域３０５に配されたＮ型のＬＤＤ（Ｌｉｇｈｅｔ−Ｄｏｐｅｄ−Ｄｒａｉｎ）領域３０６と、ソース・ドレイン領域３１５と、ゲート電極３０７とを有する。なお、図３〜８において、ゲート酸化膜は省略されている。
周辺回路部１０１６のトランジスタ３０４は、ゲート電極３０７の側面にサイドスペーサ３１３’を有する。画素部１０１１には、画素部１０１１をプラズマダメージや金属汚染から保護する絶縁膜（第２の絶縁膜）３１３”が設けられている。サイドスペーサ３１３’および絶縁膜３１３”は、例えば、酸化シリコン層と窒化シリコン層との２層からなる積層膜、または、酸化シリコン層と窒化シリコン層と酸化シリコン層との３層からなる積層膜でありうるが、少なくとも窒化シリコン層を含みうる。これらの膜は、化学気層成長（ＣＶＤ（Ｃｈｅｍｉｃａｌ−Ｖａｐｏｒ−Ｄｅｐｏｓｉｔｉｏｎ））によって形成された膜をエッチングすることによって形成されうる。
周辺回路部１０１６のトランジスタ３０４のソース・ドレイン領域３１５は、Ｎ＋拡散層である。画素部１０１１の絶縁膜３１６および周辺回路部１０１６のトランジスタ３０４は、絶縁膜３１６によって覆われている。絶縁膜３１６は、酸化シリコン層で構成されうる。絶縁膜３１６は、ＣＶＤによって形成されうる。
次に、工程Ｓ３０２では、上記のような構成を有する基板の表面のうち後の工程でシリサイド層を形成しない領域をフォトレジストパターン３４８で覆う。ここで、周辺回路部１１０６のトランジスタ３０４のソース・ドレイン領域３１５およびゲート電極３０７は、シリサイド層が形成される領域であるので、周辺回路部１１０６は、フォトレジストパターン３４８で覆われていない。
次に、工程Ｓ３０４では、フォトレジストパターン３４８をエッチングマスクとして利用し、絶縁膜３１６をエッチング（パターニング）して、パターニングされた絶縁膜（第３の絶縁膜）３１６’を形成し、その後、フォトレジストパターン３４８を除去する。
次に、工程Ｓ３０６では、周辺回路部１１０６のトランジスタ３０４のソース・ドレイン領域３１５（シリコン）およびゲート電極３０７（ポリシリコン）をシリサイド化して、シリサイド層３１７を形成する。シリサイド層３１７は、例えば、コバルトシリサイドからなる。シリサイド層３１７は、例えば、次のような方法で形成されうる。まず、周辺回路部１１０６のトランジスタ３０４のソース・ドレイン領域３１５およびゲート電極３０７を覆うようにコバルトなどの金属膜を形成し、次いで、約４００〜６００℃で熱処理を行うことによってシリコンおよびポリシリコンと金属とを反応させる。次いで、未反応の金属をエッチングにより除去し、その後、約７００〜８５０℃で熱処理を行う。ここで、シリコンおよびポリシリコンが金属膜と接する領域にはシリサイド層３１７が形成されるが、絶縁膜３１３”および／または絶縁膜３１６’と金属膜とが接する領域にはシリサイド層が形成されない。よって、サイドスペーサ３１３’や絶縁膜３１６’の表面にはシリサイド層が形成されない。
次に、工程Ｓ３０８では、画素部１０１１の絶縁膜３１６’および周辺回路部１０１６を覆うようにシリコン化合物層３１８を形成する。シリコン化合物層３１８は、窒素を含有するシリコン化合物層であり、好ましくは窒化シリコン層である。シリコン化合物層３１８は、ＣＶＤによって形成されうる。ここで、シリコン化合物層３１８を形成する前に、酸化シリコン層からなる絶縁膜を形成してもよい。
次に、工程Ｓ３０８では、フォトレジストパターン３１９を形成する。フォトレジストパターン３１９は、少なくとも周辺回路部１０１６に開口３２０を有する。フォトレジストパターン３１９は、その他、画素部１０１１のトランジスタ３０３の領域を露出させる開口を含みうる。
次に、工程Ｓ３１０では、フォトレジストパターン３１９をエッチングマスクとして利用してシリコン化合物層３１８をエッチング（パターニング）する。これによって、パターニングされたシリコン化合物層３１８’およびパターニングされたシリコン化合物層３１８”を形成する。シリコン化合物層３１８’は、シリコン化合物層３１８のうち周辺回路部１０１６に選択的に残された膜であり、開口ＯＰを有する。シリコン化合物層３１８’は、周辺回路部１０１６にコンタクトホールを形成する際にエッチングストッパーとして利用されうる。開口ＯＰは、それを通してトランジスタ３０４に水素を供給する経路を提供する。開口ＯＰは、素子分離部２１７の領域内に収まるように形成されることが好ましい。これは、周辺回路部１０１６の活性領域にエッチングダメージを与えないためである。
シリコン化合物層３１８”は、シリコン化合物層３１８のうち画素部１０１１に選択的に残された膜であり、導波路を形成するための開口を形成する際にエッチングストッパーとして利用されうる。シリコン化合物層３１８”は、画素部１０１１のトランジスタ３０３の上には配置されないことが好ましい。これは、トランジスタ３０３の上には、シリコン化合物層３１８”と同様に窒素を含有するシリコン化合物層３１３”が存在し、絶縁膜３１３”およびシリコン化合物層３１８”の双方が存在すると、コンタクトホールの形成工程が複雑化するからである。
次に、工程Ｓ３１２では、画素部１０１１のシリコン化合物層３１８”、３１６’および周辺回路部１０１６のシリコン化合物層３１８’を覆うように層間絶縁膜３２２を形成する。層間絶縁膜３２２は、周辺回路部１０１６の開口ＯＰを覆うように形成される。層間絶縁膜３２２は、シリケートガラスや酸化シリコン系の単層膜、または積層膜でありうる。例えば、層間絶縁膜３２２は、常圧ＣＶＤで形成した酸化シリコン層と、その上に形成されたプラズマＣＶＤによる酸化シリコン層との積層膜でありうる。次に、層間絶縁膜３２２の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ−Ｐｏｌｉｓｈｉｎｇ）等の公知の平坦化技術を用いて平坦化する。次に、不図示のコンタクトホールパターンを有するフォトレジスト膜を形成し、これをマスクとして層間絶縁膜３２２、絶縁膜３１６’、絶縁膜３１３”、シリコン化合物層３１８’をエッチングする。これにより、周辺回路部１０１６のコンタクトホール３２３と、画素部１０１１のコンタクトホール３２４とを形成する。
シリコン化合物層３１８’は、コンタクトホール３２３を形成する際にエッチングストッパーとして機能する。また、絶縁膜３１３”は、コンタクトホール３２４を形成する際にエッチングストッパーとして機能する。すなわち、コンタクトホールを形成する際に、層間絶縁膜３２２（酸化シリコン層）のエッチング速度が、絶縁膜３１３”、３１８’（窒素を含有するシリコン化合物層）のエッチング速度よりも速い条件でエッチングを行う。このエッチングは、絶縁膜３１３”、シリコン化合物層３１８’が露出した時点で停止する。その後、エッチング条件を変更して、コンタクトホール３２４、３２３を通して絶縁膜３１３”、３１８’をエッチングする。このようなコンタクトホールの形成方法によって、半導体基板３０１へのダメージを低減することができる。ここで、絶縁層３１８’は、シリサイド層３１７が露出するようにエッチングされる。
次に、工程Ｓ３１４では、コンタクトホール３２３、３２４にコンタクトプラグ３２５を形成する。コンタクトプラグ３２５は、シリコン化合物層３１８”を貫通してシリサイド層３１７に接続される。コンタクトプラグ３２５は、主にタングステンからなり、外側にはチタンと窒化チタンの積層膜からなるバリアメタルを有しうる。次に、第１の配線層３２６と、ビアを含む第２の配線層３２７と、複数の絶縁膜からなる層間膜ＩＩＦを形成する。第１の配線層３２６、ビアと一体に形成された第２の配線層３２７は、銅を主成分とする。第１の配線層３２６はシングルダマシン法によって形成された構造を有しうる。第２の配線層３２７はデュアルダマシン法によって形成された構造、即ち、ビアと配線層とが一体の導電体によって形成された構造を有しうる。ビアおよび配線層は、それぞれバリアメタルを有しうる。なお、第１、第２の配線層はダマシン法ではなく、通常のパターニングによって形成されていてもよい。
層間膜ＩＩＦを構成する絶縁膜は、下層から順に、例えば窒化シリコン層３２８、酸化シリコン層３２９、窒化シリコン層３３０、酸化シリコン層３３１、窒化シリコン層３３２、酸化シリコン層３３３、窒化シリコン層３３４、酸化シリコン層３３５でありうる。酸化シリコン層は、プラズマＣＶＤ法によって、約１２０ｎｍ〜１０００ｎｍの厚さを有するように形成されうる。窒化シリコン層は、プラズマＣＶＤ法によって、約１０ｎｍ〜２００ｎｍの厚さを有するように形成されうる。よって、層間膜ＩＩＦの大部分は、酸化シリコン層である。窒化シリコン層３２８、３３０、３３２、３３４は、配線層やビアを形成する際のエッチングストッパーや配線層を構成する金属の拡散を防止する拡散防止膜として機能しうる。
次に、工程Ｓ３１８では、層間膜ＩＩＦおよび層間絶縁膜３２２に導波路用の開口３３６を形成する。具体的には、層間膜ＩＩＦの上に電荷蓄積部２０２、２０３（光電変換部）に対応する領域に開口を有するフォトレジストパターンを形成し、それをマスクとして層間膜ＩＩＦおよび層間絶縁膜３２２をエッチングする。このエッチングは、異方性のエッチング、例えば、プラズマエッチングでありうる。このエッチングは、シリコン化合物層３１８”が露出するまで行われる。ここで、シリコン化合物層３１８”、エッチング時における電荷蓄積部２０２、２０３（光電変換部）へのプラズマダメージを低減するための膜であり、また、エッチングストッパーとしても機能する。そして、半導体基板の主面３０２との間の酸化シリコンからなる絶縁膜（不図示）と、絶縁膜３１３”と、絶縁膜３１６’とは、半導体基板に入射すべき光に対する反射防止膜として機能する。
次に、工程Ｓ３１８において、層間膜ＩＩＦを構成する絶縁膜よりも屈折率の高い透明材料を開口３３６に充填し、導波路のコアを形成する。例えば、層間膜ＩＩＦを構成する主な材料である酸化シリコンよりも屈折率の高い窒化シリコンを開口３３６に充填することによって導波路のコアが形成されうる。具体的には、高密度プラズマＣＶＤ法（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ−ＣＶＤ法）によって、開口３３６の内部および層間膜ＩＩＦの表面を覆うように形成する。そして、開口３３６の内部以外の部分の窒化シリコンを化学機械研磨法（ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、））あるいはプラズマエッチングによって除去する。この除去工程によって、開口３３６内に、コアを構成する高屈折率部材としての絶縁体３３７が残る。層間膜ＩＩＦは、導波路のクラッドとして機能する。
ここで、コアを形成するための窒化シリコンの除去および平坦化では、層間膜ＩＩＦの上に窒化シリコンの全てを除去するのではなく、層間膜ＩＩＦの上に窒化シリコンからなる絶縁膜３３８を残してもよい。絶縁膜３３８は、絶縁体３３７の上から層間膜ＩＩＦの上面に渡って延在する厚さが約１００ｎｍ〜５００ｎｍの層でありうる。これは、配線層へのダメージを抑制するために有利である。絶縁膜３３８の上には、酸窒化シリコンからなる絶縁膜３３９が形成されうる。絶縁膜３３９は、プラズマＣＶＤ法によって、約５０ｎｍ〜１５０ｎｍの厚さを有するように形成されうる。
次に、工程Ｓ３２０では、絶縁膜３３８および絶縁膜３３９をパターニングして、パターンニングされた絶縁膜３３８’および絶縁膜３３９’を形成する。絶縁膜３３８および絶縁膜３３９は、例えば、画素部１０１１のトランジスタ３０３等のトランジスタの上の部分、および、周辺回路部１０１６の上の部分が除去されうる。これは、絶縁膜３３８および絶縁膜３３９による応力によって基板が反ったり、膜の剥がれが生じたりすることを防止するために有利である。また、ビアを形成する領域の絶縁膜３３８および絶縁膜３３９を除去しておくことにより、後の工程におけるエッチングが容易になる。
次に、工程Ｓ３２２では、絶縁膜３３８’、絶縁膜３３９’および露出した層間膜ＩＩＦを覆うように絶縁膜３４１を形成する。絶縁膜３４１は、例えば酸化シリコンからなり、プラズマＣＶＤ法によって形成されうる。次に、絶縁膜３４１の一部を開口して、第２の配線層３２７と接続するビア３４２を形成する。ビア３４２は、例えばタングステンからなり、チタンや窒化チタンのバリアメタルを有しうる。次に、ビア３４２の上に第３の配線層３４３を形成する。第３の配線層３４３は、例えば、アルミニウムを主成分とする導電体からなり、パターニングによって形成されうる。第３の配線層３４３は、遮光膜としても機能しうる。
次に、工程Ｓ３２４では、絶縁膜３４４と絶縁膜３４５をこの順で形成する。絶縁膜３４４は、プラズマＣＶＤ法によって形成される酸窒化シリコンであり、絶縁膜３４５は、プラズマＣＶＤ法によって形成される窒化シリコンでありうる。次に、絶縁膜３４５の上にレンズ形状のフォトレジストを形成し、それをマスクとしてエッチングを行うことで、絶縁膜３４５にレンズ形状を転写する。その後、レンズ形状の絶縁膜の上に絶縁膜３４６を形成する。絶縁膜３４６は、プラズマＣＶＤ法によって形成される酸窒化シリコンでありうる。そして、外部電極パッドに対応する領域の３層の絶縁膜３４４、３４５、３４６を除去する。ここで、絶縁膜３４５は、層内レンズ３４７を有するレンズ層であり、絶縁膜３４４および絶縁膜３４６は、絶縁膜３４５の反射防止として機能しうる。
工程Ｓ３２４の後に、樹脂からなる平坦化層と、複数のカラーに対応したカラーフィルタを含むカラーフィルタ層と、マイクロレンズを含むマイクロレンズ層とをこの順で形成しうる。なお、３板用あるいは白黒用の固体撮像装置の場合には、カラーフィルタは形成しなくてもよい。
図９は、図８の工程Ｓ３２４を説明する断面図の一部分を拡大した図である。ＩおよびＩＩは、半導体基板３０１への水素の供給経路を示している。半導体基板３０１の主面３０２の近傍は、トランジスタのサブスレッショルド特性や移動度に影響を与えうるダングリングボンドが存在する領域である。窒素を含有するシリコン化合物層３１８’（例えば、窒化シリコン層）および窒化シリコン層３２８、３３０は、シリサイド層３１７の形成後に形成される膜である。よって、シリコン化合物層３１８’および窒化シリコン層３２８、３３０には、シリサイド層３１７を保護する観点から、９００℃以上の高温での熱処理を加えるべきではない。つまり、シリサイド層３１７の形成後は、９００℃以上の温度で基板を処理すべきではない。したがって、膜３１８’、３２８、３３０の水素の透過性は低く保たれ、半導体基板３０１には、十分な量の水素が供給されない。そこで、この実施形態では、シリコン化合物層３１８’に開口ＯＰが設けられ、開口ＯＰを通して層間絶縁膜３２２から半導体基板３０１に水素が供給される。
層間絶縁膜３２２中に存在する水素は、シリコン化合物層３１８’や３２８が水素の供給源となって層間絶縁膜３２２中に供給されたものを含みうる。水素の拡散には熱処理が必要であるが、例えば、プロセスの最終段階で実施されるシンタリング等のような４００℃程度の熱処理で十分である。このように、開口ＯＰの形成によって水素の供給経路Ｉが得られるので、周辺回路部１０１６を構成するトランジスタ３０４のダングリングボンド終端率が向上する。これにより、周辺回路部１０１６を構成するトランジスタのサブスレッショルド特性や移動度などが向上する。
一方、画素部１０１１には、その全域を覆うように絶縁膜３１３”（シリコンおよび窒素を含む絶縁膜を含む）が形成されている。これにより、画素部１０１１の全域がプラズマダメージや金属汚染から保護される。なお、絶縁膜３１３”は、シリサイド層の形成工程に先だって形成しておくことで、９００℃以上の熱処理を適宜加える事ができる。この熱処理により、絶縁膜３１３”は、水素の透過性が高められる。よって、絶縁膜３１３”に開口を形成しなくても、層間絶縁膜３２２から絶縁膜３１３”を通して画素部１０１１を構成する素子に水素を供給する経路ＩＩを確保することができる。これにより、画素部１０１１において、プラズマダメージや金属汚染からの保護と、水素供給によるダングリングボンド終端率の向上を両立することができ、画素部１０１１で発生するノイズを抑制することができる。
図１０を参照して周辺回路部１０１６における開口ＯＰの好ましい第１配置例を説明する。図１０には、素子分離部２１７、活性領域５０１、ゲート電極５０２および開口ＯＰが示されている。開口ＯＰは、半導体基板の表面に対する平面視において、素子分離部２１７の領域内に収まるように、即ち、活性領域５０１にはみ出さないように配置されることが好ましい。開口ＯＰは、活性領域５０１の外縁から距離Ｒを隔てて配置されうる。これにより、開口ＯＰの形成時に活性領域５０１にエッチングダメージが加わることを防止することができる。更に、開口ＯＰは、ゲート電極５０２の上には存在せず、ゲート電極５０２からの距離Ｒ’を隔てて配置されうる。これにより、開口ＯＰの形成時にゲート電極５０２およびゲート絶縁膜にエッチングダメージが加わることを防止することができる。距離Ｒ、Ｒ’は、開口ＯＰを形成するためのフォトレジストパターンを形成するために使用される露光装置の重ね合わせ精度に応じて決定されうる。距離Ｒは、例えば、０．０５〜０．２０μｍ程度の値をとりうる。
図１１を参照して周辺回路部１０１６における開口ＯＰの好ましい第２配置例を説明する。図１１には、素子分離部２１７、活性領域６０１、ゲート電極６０２および開口ＯＰが示されている。開口ＯＰは、半導体基板の表面に対する平面視において、素子分離部２１７の領域内に収まるように、即ち、活性領域６０１にはみ出さないように配置されることが好ましい。距離Ｒ、Ｒ’については、第１配置例に従いうる。第２配置例では、距離Ｒ、Ｒ’に関する制約を満たす範囲で、複数の開口ＯＰが二次元状に配置されている。
図１２を参照して周辺回路部１０１６における開口ＯＰの好ましい第３配置例を説明する。図１２には、素子分離部２１７、ＮＭＯＳトランジスタのための活性領域８０１、ＰＭＯＳトランジスタのための活性領域８０４、ゲート電極８０２および開口ＯＰが示されている。ここで、ＮＭＯＳトランジスタのための活性領域８０１は、ＮＭＯＳトランジスタのソース・ドレイン領域であり、ＰＭＯＳトランジスタのための活性領域８０４は、ＰＭＯＳトランジスタのソース・ドレイン領域である。開口ＯＰは、ＮＭＯＳトランジスタのための活性領域８０１、即ち、ＮＭＯＳトランジスタのソース・ドレイン領域の周辺に配置されている。一方、ＰＭＯＳトランジスタのための活性領域８０４、即ち、ＰＭＯＳトランジスタのソース・ドレイン領域の周辺には、開口ＯＰは配置されていない。距離Ｒ、Ｒ’については、第１配置例に従いうる。
第３配置例は、ＰＭＯＳトランジスタ特有のＮＢＴＩに対して有効な場合がある。ＮＢＴＩはゲート酸化膜やその界面に存在する水素に関係し、水素の含有量が多いとＮＢＴＩの影響が大きくなる場合がある。よって、ＮＭＯＳトランジスタの周囲にのみ開口ＯＰを形成して、ＰＭＯＳトランジスタへの水素供給量を抑制する方が有効な場合がある。
図１４には、図３〜図８に示す工程の前に実施されうる工程が例示的に示されている。図１４には、図２のＡ−Ｂ線における画素セル１００の断面と、画素部１０１１におけるトランジスタ（例えば、リセットトランジスタ、増幅トランジスタ）３０３の断面と、周辺回路部１０１６のトランジスタ３０４の断面が示されている。
まず、工程Ｓ１４０２では、素子が配置された基板が準備される。該基板は、半導体基板３０１を含む。半導体基板３０１は、シリコンからなり、主面３０２を有する。半導体基板３０１には、電荷蓄積部２０２、２０３と、画素部１０１１のトランジスタ３０３と、周辺回路部１０１６のトランジスタ３０４などが形成されている。画素部１０１１のトランジスタ３０３は、Ｎ型のソース・ドレイン領域３０９と、ゲート電極３０８とを有する。ゲート電極３０８の他、転送トランジスタのゲート電極２０７、周辺回路部１０１６のトランジスタ３０４のゲート電極２０６は、ポリシリコンで構成されうる。
電荷蓄積部２０２、２０３の下部には、Ｎ型半導体領域３１０が設けられている。このＮ型半導体領域３１０は、電荷蓄積部よりも不純物濃度が低く、電荷蓄積部と共に光電変換部の一部を構成する。Ｎ型半導体領域３１０の下部には、光電変換部の他の一部として機能するＰ型半導体領域３１１が配置されている。トランジスタ３０３のソース・ドレイン領域３０９と第２のＦＤ領域２１０の下方には、Ｐ型半導体領域３１２が配置されている。周辺回路部１０１６には、ＣＭＯＳ回路を構成するトランジスタが配置されるが、図３〜図８では、Ｎ型のトランジスタ３０４のみが示されている。周辺回路部１０１６のトランジスタ３０４は、Ｐ型の半導体領域３０５に配されたＮ型のＬＤＤ（Ｌｉｇｈｅｔ−Ｄｏｐｅｄ−Ｄｒａｉｎ）領域３０６と、ソース・ドレイン領域３１５と、ゲート電極３０７とを有する。なお、図３〜８において、ゲート酸化膜は省略されている。
工程Ｓ１４０４では、半導体基板３０１の上に絶縁膜（第２の絶縁膜）３１３を形成する。絶縁膜３１３は、例えば、酸化シリコン層と窒化シリコン層との２層からなる積層膜、または、酸化シリコン層と窒化シリコン層と酸化シリコン層との３層からなる積層膜でありうるが、少なくとも窒化シリコン層を含みうる。これらの膜は、ＣＶＤによって形成されうる。次に、画素部１０１１を覆うようにフォトレジストパターン３１４を形成する。
工程Ｓ１４０６では、フォトレジストパターン３１４をマスクとして利用して、絶縁膜３１３を異方性エッチングする。画素部１０１１は、フォトレジストパターン３１４によって覆われているので、パターニングされた絶縁膜３１３”が残る。一方、周辺回路部１０１６は、フォトレジストパターン３１４によって覆われていないので、絶縁膜３１３のエッチングによってゲート電極３０７の側面にサイドスペーサ３１３’が形成される。絶縁膜３１３”は、画素部１０１１をプラズマダメージや金属汚染から保護する機能を有する。次に、フォトレジストパターンを形成し（不図示）、イオン注入によりソース・ドレイン領域３１５を形成する。
次に、半導体基板３０１を熱処理することによってソース・ドレイン領域３１５に注入されたイオンを活性化させる。この熱処理の温度は、例えば、９００℃から１０００℃前後までの範囲内の温度とすることができる。この熱処理によって、絶縁膜３１３”の水素の透過性が高められる。よって、層間絶縁膜３２２中に存在する水素が絶縁膜３１３”を透過して画素部１０１１に供給されうる。これにより、画素部１０１１に存在するダングリングボンドが終端されうる。以降の工程は、図３〜図８に示された工程と同様でありうる。ここで、シリサイド層３１７の形成後の処理における最高温度は、ソース・ドレイン領域３１５に注入されたイオンを活性化させるための熱処理（即ち、絶縁膜３１３”およびサイドスペーサ３１３’の形成後の熱処理）における最高温度よりも低い。
ここで、絶縁膜３１３”に開口を形成すると、その開口を通して半導体基板３０１にプラズマダメージや金属汚染が与えられる可能性がある。しかし、絶縁膜３１３”を熱処理することによって、絶縁膜３１３”を通して半導体基板３０１に水素が供給されるので、絶縁膜３１３”に開口を形成する必要がなくなる。よって、画素部１０１１において、プラズマダメージや金属汚染からの保護と、水素供給によるダングリングボンド終端率の向上を両立させることができる。これにより、画素部で発生するノイズを抑制することができる。

Claims (21)

  1. 半導体装置の製造方法であって、
    シリサイド層および素子分離部が形成された基板の上に、窒素を含有するシリコン化合物層を形成する工程と、
    前記シリコン化合物層に開口を形成する工程と、
    前記シリコン化合物層および前記開口を覆う層間絶縁膜を形成する工程と、を含み、
    前記開口は、前記素子分離部の領域内に収まるように形成される、
    ことを特徴とする半導体装置の製造方法。
  2. 前記基板は、ゲート電極を有し、
    前記開口を形成する工程では、前記ゲート電極を露出させないように前記開口を形成する、
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記シリコン化合物層をエッチングストッパーとして利用して前記層間絶縁膜をエッチングすることによって前記層間絶縁膜にコンタクトホールを形成する工程を更に含む、
    ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記コンタクトホールを通して前記シリサイド層が露出するように前記シリコン化合物層をエッチングする工程を更に含む、
    ことを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記半導体装置は、画素領域および周辺回路領域を有し、
    前記シリコン化合物層を形成する工程では、前記画素領域および前記周辺回路領域に前記シリコン化合物層を形成し、
    前記開口を形成する工程では、前記シリコン化合物層のうち前記周辺回路領域に前記開口を形成する、
    ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記開口を形成する工程では、前記開口が形成されるとともに前記画素領域における前記シリコン化合物層がパターニングされる、
    ことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記半導体装置は、画素領域および周辺回路領域を有し、
    前記シリコン化合物層を形成する工程では、前記画素領域および前記周辺回路領域に前記シリコン化合物層を形成し、
    前記製造方法は、
    前記シリコン化合物層をエッチングストッパーとして利用して、前記周辺回路領域の前記層間絶縁膜にコンタクトホールを形成する工程と、
    前記シリコン化合物層をエッチングストッパーとして利用して、前記画素領域の前記層間絶縁膜に導波路の形成のための開口を形成する工程と、を更に含む、
    ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
  8. 前記コンタクトホールを通して前記シリサイド層が露出するように前記シリコン化合物層をエッチングする工程を更に含む、
    ことを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記シリサイド層を形成する前に、シリコンおよび窒素を含有する第２の絶縁膜を形成する工程および前記第２の絶縁膜の形成後に熱処理を行う工程を含み、
    前記シリサイド層を形成した後の処理における最高温度は、前記熱処理における最高温度よりも低い、
    ことを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記開口を通して前記層間絶縁膜から前記基板に水素が供給される、
    ことを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置の製造方法。
  11. 前記シリコン化合物層は、ＳｉＮ、ＳｉＯＮおよびＳｉＣＮの少なくとも１つを含有する、
    ことを特徴とする請求項１乃至１０のいずれか１項に記載の半導体装置の製造方法。
  12. 画素領域と、シリサイド層を有する周辺回路領域とを備える固体撮像装置の製造方法であって、
    前記シリサイド層が形成された基板の上に、窒素を含有するシリコン化合物層を形成する工程と、
    前記周辺回路領域における前記シリコン化合物層に開口を形成する工程と、
    前記シリコン化合物層および前記開口を覆う層間絶縁膜を形成する工程と、
    を含むことを特徴とする固体撮像装置の製造方法。
  13. 前記開口を形成する工程では、前記開口が形成されるとともに前記画素領域における前記シリコン化合物層がパターニングされる、
    ことを特徴とする請求項１２に記載の固体撮像装置の製造方法。
  14. 前記シリコン化合物層をエッチングストッパーとして利用して、前記周辺回路領域の前記層間絶縁膜にコンタクトホールを形成する工程と、
    前記シリコン化合物層をエッチングストッパーとして利用して、前記画素領域の前記層間絶縁膜に導波路の形成のための開口を形成する工程と、を更に含む、
    ことを特徴とする請求項１２又は１３に記載の固体撮像装置の製造方法。
  15. 前記コンタクトホールを通して前記シリサイド層が露出するように前記シリコン化合物層をエッチングする工程を更に含む、
    ことを特徴とする請求項１４に記載の固体撮像装置の製造方法。
  16. シリサイド層と、
    素子分離部と、
    前記シリサイド層および前記素子分離部の上に配置され、窒素を含有するシリコン化合物層と、
    前記シリコン化合物層の上に配置された層間絶縁膜と、を備え、
    前記シリコン化合物層は、前記素子分離部の領域内に収まるように前記素子分離部の上に配置された開口を有し、
    前記層間絶縁膜は、前記シリコン化合物層および前記開口を覆うように配置されている、
    ことを特徴とする半導体装置。
  17. 前記層間絶縁膜および前記シリコン化合物層を貫通して前記シリサイド層に接続されたコンタクトプラグを更に備える、
    ことを特徴とする請求項１６に記載の半導体装置。
  18. 画素領域と、シリサイド層を有する周辺回路領域とを備える固体撮像装であって、
    前記シリサイド層の上に配置され、窒素を含有するシリコン化合物層と、
    前記シリコン化合物層の上に配置され、開口を有する層間絶縁膜と、を備え、
    前記層間絶縁膜は、前記シリコン化合物層および前記開口を覆うように配置されている、
    ことを特徴とする固体撮像装置。
  19. 前記層間絶縁膜および前記シリコン化合物層を貫通して前記シリサイド層に接続されたコンタクトを更に備える、
    ことを特徴とする請求項１８に記載の固体撮像装置。
  20. 前記画素領域に配置され、シリコンおよび窒素を含有する第２の絶縁膜と、
    前記第２の絶縁膜の上に配置された酸化シリコン層と、
    前記酸化シリコン層の上に配置され、シリコンおよび窒素を含有する第３の絶縁膜と、
    前記第３の絶縁膜の上に配置された導波路と、
    を更に備えることを特徴とする請求項１８又は１９に記載の固体撮像装置。
  21. 請求項１８乃至２０のいずれか１項に記載の固体撮像装置と、
    前記固体撮像装置から出力される信号を処理する処理部と、
    を備えることを特徴とするカメラ。
JP2014087593A 2014-04-21 2014-04-21 半導体装置、固体撮像装置、それらの製造方法およびカメラ Active JP6346488B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014087593A JP6346488B2 (ja) 2014-04-21 2014-04-21 半導体装置、固体撮像装置、それらの製造方法およびカメラ
US14/684,634 US9412778B2 (en) 2014-04-21 2015-04-13 Semiconductor device, solid-state image sensor, methods of manufacturing the same, and camera

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014087593A JP6346488B2 (ja) 2014-04-21 2014-04-21 半導体装置、固体撮像装置、それらの製造方法およびカメラ

Publications (2)

Publication Number Publication Date
JP2015207671A true JP2015207671A (ja) 2015-11-19
JP6346488B2 JP6346488B2 (ja) 2018-06-20

Family

ID=54322679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014087593A Active JP6346488B2 (ja) 2014-04-21 2014-04-21 半導体装置、固体撮像装置、それらの製造方法およびカメラ

Country Status (2)

Country Link
US (1) US9412778B2 (ja)
JP (1) JP6346488B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018142588A (ja) * 2017-02-27 2018-09-13 シャープ株式会社 固体撮像素子、固体撮像素子の製造方法及び電子機器
JP2019021660A (ja) * 2017-07-11 2019-02-07 キヤノン株式会社 光電変換装置、光電変換装置を備えた機器、光電変換装置の製造方法
JP2019212737A (ja) * 2018-06-04 2019-12-12 キヤノン株式会社 固体撮像素子及び固体撮像素子の製造方法、撮像システム
KR20200011069A (ko) * 2018-07-24 2020-02-03 삼성전자주식회사 반도체 소자
JP2020098936A (ja) * 2020-02-18 2020-06-25 キヤノン株式会社 光電変換装置、光電変換装置を備えた機器、光電変換装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6598504B2 (ja) * 2015-05-07 2019-10-30 キヤノン株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244270A (ja) * 2000-01-21 2001-09-07 Internatl Business Mach Corp <Ibm> 重水素の貯蔵領域および進入パス
JP2005072541A (ja) * 2003-08-07 2005-03-17 Sony Corp 半導体装置の製造方法および半導体装置
JP2010212365A (ja) * 2009-03-09 2010-09-24 Sony Corp 固体撮像装置、および、その製造方法、電子機器
JP2012182426A (ja) * 2011-02-09 2012-09-20 Canon Inc 固体撮像装置、固体撮像装置を用いた撮像システム及び固体撮像装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025267A (en) * 1998-07-15 2000-02-15 Chartered Semiconductor Manufacturing, Ltd. Silicon nitride--TEOS oxide, salicide blocking layer for deep sub-micron devices
US6573548B2 (en) * 1998-08-14 2003-06-03 Monolithic System Technology, Inc. DRAM cell having a capacitor structure fabricated partially in a cavity and method for operating same
KR100390822B1 (ko) 1999-12-28 2003-07-10 주식회사 하이닉스반도체 이미지센서에서의 암전류 감소 방법
JP3782297B2 (ja) * 2000-03-28 2006-06-07 株式会社東芝 固体撮像装置及びその製造方法
KR101053323B1 (ko) * 2002-05-14 2011-08-01 소니 주식회사 반도체 장치와 그 제조 방법, 및 전자 기기
JP3792628B2 (ja) 2002-09-02 2006-07-05 富士通株式会社 固体撮像装置及び画像読み出し方法
JP2004134684A (ja) 2002-10-15 2004-04-30 Toshiba Corp 固体撮像装置及びその製造方法
US7091536B2 (en) * 2002-11-14 2006-08-15 Micron Technology, Inc. Isolation process and structure for CMOS imagers
US7345330B2 (en) * 2004-12-09 2008-03-18 Omnivision Technologies, Inc. Local interconnect structure and method for a CMOS image sensor
KR100954927B1 (ko) 2007-12-14 2010-04-27 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP4793402B2 (ja) * 2008-04-21 2011-10-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2013149685A (ja) * 2012-01-17 2013-08-01 Toshiba Corp 半導体装置の製造方法および半導体装置
KR102061160B1 (ko) * 2012-10-29 2019-12-31 르네사스 일렉트로닉스 가부시키가이샤 촬상 장치의 제조 방법 및 촬상 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244270A (ja) * 2000-01-21 2001-09-07 Internatl Business Mach Corp <Ibm> 重水素の貯蔵領域および進入パス
JP2005072541A (ja) * 2003-08-07 2005-03-17 Sony Corp 半導体装置の製造方法および半導体装置
JP2010212365A (ja) * 2009-03-09 2010-09-24 Sony Corp 固体撮像装置、および、その製造方法、電子機器
JP2012182426A (ja) * 2011-02-09 2012-09-20 Canon Inc 固体撮像装置、固体撮像装置を用いた撮像システム及び固体撮像装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018142588A (ja) * 2017-02-27 2018-09-13 シャープ株式会社 固体撮像素子、固体撮像素子の製造方法及び電子機器
JP2019021660A (ja) * 2017-07-11 2019-02-07 キヤノン株式会社 光電変換装置、光電変換装置を備えた機器、光電変換装置の製造方法
US11329093B2 (en) 2017-07-11 2022-05-10 Canon Kabushiki Kaisha Photoelectric conversion apparatus, equipment including photoelectric conversion apparatus, and manufacturing method of photoelectric conversion apparatus
JP2019212737A (ja) * 2018-06-04 2019-12-12 キヤノン株式会社 固体撮像素子及び固体撮像素子の製造方法、撮像システム
JP7214373B2 (ja) 2018-06-04 2023-01-30 キヤノン株式会社 固体撮像素子及び固体撮像素子の製造方法、撮像システム
KR20200011069A (ko) * 2018-07-24 2020-02-03 삼성전자주식회사 반도체 소자
US11574871B2 (en) 2018-07-24 2023-02-07 Samsung Electronics Co., Ltd. Semiconductor device
KR102668080B1 (ko) * 2018-07-24 2024-05-22 삼성전자주식회사 반도체 소자
JP2020098936A (ja) * 2020-02-18 2020-06-25 キヤノン株式会社 光電変換装置、光電変換装置を備えた機器、光電変換装置の製造方法
JP7009529B2 (ja) 2020-02-18 2022-01-25 キヤノン株式会社 光電変換装置、光電変換装置を備えた機器、光電変換装置の製造方法
JP2022051757A (ja) * 2020-02-18 2022-04-01 キヤノン株式会社 光電変換装置、光電変換装置を備えた機器、光電変換装置の製造方法

Also Published As

Publication number Publication date
US20150303227A1 (en) 2015-10-22
US9412778B2 (en) 2016-08-09
JP6346488B2 (ja) 2018-06-20

Similar Documents

Publication Publication Date Title
JP4340248B2 (ja) 半導体撮像装置を製造する方法
US9893114B2 (en) Method of producing image pick-up apparatus and image pick-up apparatus
JP6231741B2 (ja) 固体撮像装置およびその製造方法
JP6346488B2 (ja) 半導体装置、固体撮像装置、それらの製造方法およびカメラ
JP5812692B2 (ja) 固体撮像装置の製造方法
JP6529221B2 (ja) 光電変換装置及びその製造方法
WO2014002361A1 (ja) 固体撮像装置及びその製造方法
US8809914B2 (en) Solid-state image sensor, method for manufacturing the same, and camera
JP2012182426A (ja) 固体撮像装置、固体撮像装置を用いた撮像システム及び固体撮像装置の製造方法
US20200035740A1 (en) Method of manufacturing solid-state image sensor, solid-state image sensor, and camera
JP6305030B2 (ja) 光電変換装置の製造方法
JP2010212536A (ja) 固体撮像装置の製造方法
WO2021084959A1 (ja) 撮像装置及び電子機器
US10777596B2 (en) Imaging apparatus, method of manufacturing the same, and device
JP2018041836A (ja) 固体撮像装置およびその製造方法ならびにカメラ
WO2021095374A1 (ja) 半導体装置及び半導体装置の製造方法、撮像装置
JP2017045838A (ja) 撮像装置およびその製造方法
US20160156817A1 (en) Manufacturing method of imaging apparatus, imaging apparatus, and imaging system
JP4479729B2 (ja) 固体撮像装置、電子モジュール及び電子機器
US20150325620A1 (en) Solid-state image sensor, method of manufacturing the same, and camera
JP5885721B2 (ja) 固体撮像装置の製造方法
JP6630392B2 (ja) 固体撮像装置の製造方法、固体撮像装置、および、カメラ
JP6039773B2 (ja) 固体撮像装置の製造方法
JP2016103614A (ja) 半導体装置の製造方法
JP2006066710A (ja) 固体撮像装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180525

R151 Written notification of patent or utility model registration

Ref document number: 6346488

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151