JP2010212365A - 固体撮像装置、および、その製造方法、電子機器 - Google Patents

固体撮像装置、および、その製造方法、電子機器 Download PDF

Info

Publication number
JP2010212365A
JP2010212365A JP2009055253A JP2009055253A JP2010212365A JP 2010212365 A JP2010212365 A JP 2010212365A JP 2009055253 A JP2009055253 A JP 2009055253A JP 2009055253 A JP2009055253 A JP 2009055253A JP 2010212365 A JP2010212365 A JP 2010212365A
Authority
JP
Japan
Prior art keywords
insulating film
contact hole
peripheral circuit
forming
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009055253A
Other languages
English (en)
Inventor
Yutaka Nishimura
豊 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009055253A priority Critical patent/JP2010212365A/ja
Priority to US12/660,579 priority patent/US20100224951A1/en
Priority to CN2010101235010A priority patent/CN101834161B/zh
Publication of JP2010212365A publication Critical patent/JP2010212365A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】トランジスタ３１１などの周辺回路素子に関して水素化処理を好適に実施し撮像画像の画像品質を向上する。
【解決手段】第３の絶縁膜５１３にコンタクトホールＣＨを形成する際のエッチング処理にて、第２の絶縁膜５１２が、エッチングストッパー層として機能するように、第２の絶縁膜５１２を形成する。ここでは、上記のエッチング処理の実施前に、周辺回路ＳＫを構成する周辺回路素子の上方においてコンタクトホールを形成する部分を被覆し、その部分以外の部分が開口するように、第２の絶縁膜５１２をパターン加工する。
【選択図】図５

Description

本発明は、固体撮像装置、および、その製造方法、電子機器に関する。特に、本発明は、被写体像を撮像する撮像素子が撮像領域に設けられている固体撮像装置、および、その製造方法、電子機器に関する。
デジタルビデオカメラ、デジタルスチルカメラなどの電子機器は、固体撮像装置を含む。たとえば、固体撮像装置として、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｃｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型イメージセンサを含む。
この固体撮像装置において、ＣＭＯＳ型イメージセンサは、以下のようなメリットを備える。
・ＣＭＯＳロジックＬＳＩプロセスの転用が可能なこと
・周辺回路のオンチップ化が可能なこと
・低電圧での駆動が可能なこと
・低消費電力であること
ＣＭＯＳ型イメージセンサにおいては、被写体像を撮像する撮像素子が画素として複数形成されている。複数の画素のそれぞれにおいては、入射する光を受光し、その受光した光を光電変換することによって信号電荷を生成するように、光電変換部が設けられている。たとえば、フォトダイオードが、この光電変換部として形成されている。そして、多層構造の配線層が、設けられており、各素子を電気的に接続している（たとえば、特許文献１，特許文献２参照）。
多層構造の配線層においては、絶縁膜について異方性のエッチング処理を実施してコンタクトホールを形成後、そのコンタクトホールに導電材料を埋め込むことで、コンタクトプラグが設けられている。
この異方性のエッチング処理においては、絶縁膜（ＳｉＯ２系）と、各素子に設けられた電極（ポリシリコンやタングステン）、及び、シリコン基板との間において、エッチング選択比が低い。このため、電極（ポリシリコンやタングステン）、及び、シリコン基板上に、エッチングストッパー層として、ＳｉＮ膜を設けている。そして、エッチングストッパー層上の絶縁膜を除去するエッチング処理を実施後に、エッチングストッパー層を除去するためのエッチング処理を更に実施している。つまり、エッチング処理を２ステップで実施している（たとえば、特許文献３参照）。
ＣＭＯＳ型イメージセンサにおいては、撮像画像の画像品質を向上させるために、暗電流の発生を抑制する方法が提案されている。
ここでは、暗電流の発生を防止するために、シリコン半導体基板のシリコンダングリングボンドをターミネートさせて、界面準位を減少させるように、水素化処理が実施されている（たとえば、特許文献４，特許文献５参照）。
特開２００５−２７８１３５号公報 特開２００５−３２３３３１号公報 特開２０００−２４３８３２号公報 特開２００４−１６５２３６号公報 特開２００３−２２９５５６号公報
ＣＭＯＳ型イメージセンサにおいては、周辺回路がノイズ発生源となって撮像画像の画像品質が低下する場合がある。
特に、列単位で撮像素子から読み出したアナログ信号をデジタル信号に変換するＡＤＣ（アナログ−デジタル変換回路）において、そのアナログ信号を参照信号と比較するコンパレータが、ランダムノイズの発生源になることが見出された。
また、この他に、上記の参照信号を生成するＤＡＣ（デジタル−アナログ変換回路）が、ランダムノイズの発生源になることが見出された。
ノイズの発生を防止するために、周辺回路を構成する素子について、上述した水素化処理を実施することが効果的である。
しかしながら、周辺回路の上方においては、コンタクトホールを形成する際のエッチング処理にて用いるエッチングストッパー層が、上記の水素化処理において水素の透過を阻害するために、ノイズ発生の防止が困難な場合がある。たとえば、減圧ＣＶＤ法によって成膜されたＬＰ−ＳｉＮ膜は、水素の透過が困難なために、この不具合の発生が顕在化する場合がある。
また、周辺回路の上方においては、金属配線が遮光膜として用いられており、エッチングストッパー層の場合と同様に、その金属配線が、水素の透過を阻害するために、ノイズ発生の防止が困難な場合がある。
このように、周辺回路に起因して、撮像画像の画像品質が低下する場合がある。
したがって、本発明は、撮像画像の画像品質を向上可能な、固体撮像装置、および、その製造方法、電子機器を提供する。
本発明の固体撮像装置の製造方法は、半導体基板上において、被写体像を撮像する撮像素子が設けられる撮像領域の周辺の周辺領域に、周辺回路素子を形成する素子形成工程と、前記周辺回路素子を少なくとも被覆するように複数の絶縁膜を形成する絶縁膜形成工程と、前記周辺回路素子に電気的に接続するコンタクトプラグが設けられるコンタクトホールを、前記周辺回路素子の上方において前記複数の絶縁膜を貫通するように形成するコンタクトホール形成工程と、前記複数の絶縁膜が形成された半導体基板について水素化処理を実施する水素化処理工程とを具備し、前記絶縁膜形成工程は、第１絶縁膜を前記絶縁膜として形成する第１絶縁膜形成ステップと、前記第１絶縁膜を被覆するように第２絶縁膜を前記絶縁膜として形成する第２絶縁膜形成ステップとを含み、前記コンタクトホール形成工程は、前記第２絶縁膜にて前記コンタクトホールを形成する部分を除去するように前記第２絶縁膜についてエッチング処理を実施する第１エッチング処理ステップと、前記第１エッチング処理ステップの実施後に、前記第１絶縁膜にて前記コンタクトホールを形成する部分を除去するように前記第１絶縁膜についてエッチング処理を実施する第２エッチング処理ステップとを含み、前記第１絶縁膜形成ステップにおいては、前記第１エッチング処理ステップでのエッチング処理にて前記第１絶縁膜がエッチングストッパー層として機能するように前記第１絶縁膜を形成すると共に、前記周辺回路素子の上方において前記コンタクトホールを形成する部分を被覆し、前記周辺回路素子の上方において前記コンタクトホールを形成する部分以外の部分が開口するように、前記第１絶縁膜を形成する。
本発明の固体撮像装置は、半導体基板上において、被写体像を撮像する撮像素子が設けられている撮像領域の周辺の周辺領域に形成されている周辺回路素子と、前記周辺回路素子を少なくとも被覆するように形成されている複数の絶縁膜と、前記周辺回路素子に電気的に接続するように、前記周辺回路素子の上方において前記複数の絶縁膜を貫通するコンタクトホールに形成されたコンタクトプラグとを具備し、前記複数の絶縁膜は、第１絶縁膜と、前記第１絶縁膜を被覆するように形成された第２絶縁膜とを含み、前記コンタクトホールは、前記第２絶縁膜にて前記コンタクトホールを形成する部分を除去するように前記第２絶縁膜についてエッチング処理を実施後に、前記第１絶縁膜にて前記コンタクトホールを形成する部分を除去するように前記第１絶縁膜についてエッチング処理を実施されることで形成されており、前記第１絶縁膜は、前記第２絶縁膜についてのエッチング処理にて、前記第１絶縁膜がエッチングストッパー層として機能するように形成されると共に、前記周辺回路素子の上方において前記コンタクトホールを形成する部分を被覆し、前記周辺回路素子の上方において前記コンタクトホールを形成する部分以外の部分が開口するように形成されている。
本発明の電子機器は、半導体基板上において、被写体像を撮像する撮像素子が設けられている撮像領域の周辺の周辺領域に形成されている周辺回路素子と、前記周辺回路素子を少なくとも被覆するように形成されている複数の絶縁膜と、前記周辺回路素子に電気的に接続するように、前記周辺回路素子の上方において前記複数の絶縁膜を貫通するコンタクトホールに形成されたコンタクトプラグとを具備し、前記複数の絶縁膜は、第１絶縁膜と、前記第１絶縁膜を被覆するように形成された第２絶縁膜とを含み、前記コンタクトホールは、前記第２絶縁膜にて前記コンタクトホールを形成する部分を除去するように前記第２絶縁膜についてエッチング処理を実施後に、前記第１絶縁膜にて前記コンタクトホールを形成する部分を除去するように前記第１絶縁膜についてエッチング処理を実施されることで形成されており、前記第１絶縁膜は、前記第２絶縁膜についてのエッチング処理にて、前記第１絶縁膜がエッチングストッパー層として機能するように形成されると共に、前記周辺回路素子の上方において前記コンタクトホールを形成する部分を被覆し、前記周辺回路素子の上方において前記コンタクトホールを形成する部分以外の部分が開口するように形成されている。
本発明においては、第２絶縁膜にコンタクトホールを形成する際のエッチング処理にて、第１絶縁膜がエッチングストッパー層として機能するように、第１絶縁膜を形成する。ここでは、上記のエッチング処理の実施前に、周辺回路を構成する周辺回路素子の上方においてコンタクトホールを形成する部分を被覆し、その部分以外の部分が開口するように、第１絶縁膜をパターン加工する。これにより、水素化処理の実施時においては、水素の透過を阻害する第１絶縁膜（エッチングストッパー層）が、周辺回路素子の上方にてコンタクトホールを形成する部分以外に形成されていない。このため、水素化処理の効果を、周辺回路素子に関して、好適に付与することができる。
本発明によれば、撮像画像の画像品質を向上可能な、固体撮像装置、および、その製造方法、電子機器を提供することができる。
図１は、本発明にかかる実施形態において、カメラ４０の構成を示す構成図である。 図２は、本発明にかかる実施形態において、固体撮像装置１の構成の概略を示す図である。 図３は、本発明にかかる実施形態において、撮像領域ＰＡにおいて設けられた画素Ｐの要部を示す回路図である。 図４は、本発明にかかる実施形態において、固体撮像装置１の動作を示す図である。 図５は、本発明にかかる実施形態において、固体撮像装置１の詳細構成を示す図である。 図６は、本発明にかかる実施形態において、固体撮像装置１を製造する方法の各工程にて設けられた要部を示す断面図である。 図７は、本発明にかかる実施形態において、固体撮像装置１を製造する方法の各工程にて設けられた要部を示す断面図である。 図８は、本発明にかかる実施形態において、固体撮像装置１を製造する方法の各工程にて設けられた要部を示す断面図である。 図９は、本発明にかかる実施形態において、固体撮像装置１を製造する方法の各工程にて設けられた要部を示す断面図である。 図１０は、本発明にかかる実施形態において、固体撮像装置１を製造する方法の各工程にて設けられた要部を示す断面図である。
以下に、本発明の実施形態について、図面を参照して説明する。
なお、説明は、下記の順序で行う。
１．実施形態
２．その他
＜１．実施形態＞
（装置構成）
（１）カメラの要部構成
図１は、本発明にかかる実施形態において、カメラ４０の構成を示す構成図である。
図１に示すように、カメラ４０は、固体撮像装置１と、光学系４２と、駆動回路４３と、信号処理回路４４とを有する。各部について、順次、説明する。
固体撮像装置１は、光学系４２を介して入射する光Ｈ（被写体像）を撮像面ＰＳで受光して光電変換することによって、信号電荷を生成する。ここでは、固体撮像装置１は、駆動回路４３から出力される駆動信号に基づいて駆動する。そして、信号電荷を読み出して、ローデータとして出力する。
光学系４２は、入射する被写体像による光Ｈを、固体撮像装置１の撮像面ＰＳへ集光するように配置されている。
駆動回路４３は、各種の駆動信号を固体撮像装置１と信号処理回路４４とに出力し、固体撮像装置１と信号処理回路４４とを駆動させる。
信号処理回路４４は、固体撮像装置１から出力されたローデータについて信号処理を実施することによって、被写体像のデジタル画像を生成するように構成されている。
（２）固体撮像装置の要部構成
固体撮像装置１の全体構成について説明する。
図２は、本発明にかかる実施形態において、固体撮像装置１の構成の概略を示す図である。
本実施形態の固体撮像装置１は、ＣＭＯＳ型イメージセンサであり、図２に示すように、基板１０１を含む。この基板１０１は、たとえば、シリコンからなる半導体基板であり、図２に示すように、基板１０１の面においては、撮像領域ＰＡと、周辺領域ＳＡとが設けられている。
撮像領域ＰＡについて説明する。
撮像領域ＰＡは、図２に示すように、矩形形状であり、複数の画素Ｐが水平方向ｘと垂直方向ｙとのそれぞれに、配置されている。つまり、画素Ｐがマトリクス状に並んでいる。
具体的には、画素Ｐは、図２に示すように、水平方向ｘにｍ個、垂直方向ｙにｎ個が並ぶように、配置されている。つまり、ｍ行ｎ列の画素配置になるように、複数の画素Ｐが配列されている。画素Ｐの詳細な構成については後述する。
そして、撮像領域ＰＡにおいては、行制御線ＶＬが設けられている。行制御線ＶＬは、撮像領域ＰＡにて水平方向ｘに並ぶ複数の画素Ｐのそれぞれに電気的に接続されている。行制御線ＶＬは、垂直方向ｙに並ぶ複数の画素Ｐに対応するように、複数が垂直方向ｙに並んで設けられている。すなわち、行制御線ＶＬは、撮像領域ＰＡに設けられた画素Ｐの行ごと（１行からｎ行）に、第１の行制御線ＶＬ１から第ｎの行制御線ＶＬｎが配線されている。
また、撮像領域ＰＡにおいては、列信号線ＨＬが設けられている。列信号線ＨＬは、撮像領域ＰＡにて垂直方向ｙに並ぶ複数の画素Ｐのそれぞれに電気的に接続されている。列信号線ＨＬは、水平方向ｘに並ぶ複数の画素Ｐに対応するように、複数が水平方向ｘに並んで設けられている。すなわち、列信号線ＨＬは、撮像領域ＰＡに設けられた画素Ｐの列ごと（１列からｍ列）に、第１の列信号線ＨＬ１から第ｍの列信号線ＨＬｍが配線されている。
図３は、本発明にかかる実施形態において、撮像領域ＰＡにおいて設けられた画素Ｐの要部を示す回路図である。
撮像領域ＰＡにおいて設けられた画素Ｐは、図３に示すように、フォトダイオード２１と、転送トランジスタ２２と、増幅トランジスタ２３と、選択トランジスタ２４と、リセットトランジスタ２５とを含む。つまり、フォトダイオード２１と、このフォトダイオード２１から信号電荷を読み出す動作を実施する画素トランジスタとが、設けられている。
画素Ｐにおいて、フォトダイオード２１は、被写体像による光を受光し、その受光した光を光電変換することによって信号電荷を生成し蓄積する。フォトダイオード２１は、図３に示すように、転送トランジスタ２２を介して、フローティングディフュージョンＦＤに接続されており、その蓄積した信号電荷が、転送トランジスタ２２によって出力信号として転送される。
画素Ｐにおいて、転送トランジスタ２２は、図３に示すように、フォトダイオード２１とフローティングディフュージョンＦＤとの間において介在するように設けられている。そして、転送トランジスタ２２は、転送パルスＴＲＧがゲートに与えられることによって、フォトダイオード２１において蓄積された信号電荷を、フローティングディフュージョンＦＤに出力信号として転送する。
画素Ｐにおいて、増幅トランジスタ２３は、図３に示すように、ゲートがフローティングディフュージョンＦＤに接続されており、フローティングディフュージョンＦＤを介して出力される出力信号を増幅するように構成されている。ここでは、増幅トランジスタ２３は、選択トランジスタ２４を介して列信号線ＨＬに接続されており、選択トランジスタ２４がオン状態になったときには、列信号線ＨＬに接続されている定電流源Ｉとの間でソースフォロアを構成する。
画素Ｐにおいて、選択トランジスタ２４は、図３に示すように、ゲートに選択パルスＳＥＬが供給されるように構成されている。選択トランジスタ２４は、信号を読み出す画素を行単位で選択するものであり、選択パルスＳＥＬが供給された際にはオン状態になる。そして、オン状態のときには、上述したように、増幅トランジスタ２３と定電流源Ｉとがソースフォロアを構成し、フローティングディフュージョンＦＤの電圧に連動する電圧が列信号線ＨＬに出力される。
画素Ｐにおいて、リセットトランジスタ２５は、図３に示すように、ゲートにリセットパルスＲＳＴが供給されるように構成されている。また、電源ＶｄｄとフローティングディフュージョンＦＤとの間において介在するように接続されている。そして、リセットトランジスタ２５は、リセットパルスＲＳＴがゲートに供給された際に、フローティングディフュージョンＦＤの電位を、電源Ｖｄｄの電位にリセットする。
画素Ｐは、後述する周辺領域ＳＡに設けられた周辺回路から行制御線ＶＬを介して各種パルス信号が供給されることによって、水平ライン（画素行）単位で、順次、選択されて駆動される。
周辺領域ＳＡについて説明する。
周辺領域ＳＡは、図２に示すように、撮像領域ＰＡの周辺を囲うように位置している。そして、この周辺領域ＳＡにおいては、周辺回路ＳＫが設けられる。ここでは、周辺回路ＳＫとして、行走査回路１３と、カラム回路１４と、参照電圧供給部１５と、列走査回路１６と、タイミング制御回路１８とが設けられている。
行走査回路１３は、シフトレジスタ（図示なし）を含み、画素Ｐを行単位で選択駆動するように構成されている。行走査回路１３は、図２に示すように、複数の行制御線ＶＬのぞれぞれの一端が、電気的に接続されており、行制御線ＶＬのそれぞれを介して、撮像領域ＰＡに配置された複数の画素Ｐについて行単位で走査を行う。
具体的には、行走査回路１３は、リセットパルス信号，転送パルス信号などの各種パルス信号を、行制御線ＶＬを介して、各画素Ｐに行単位で出力し、画素Ｐを駆動する。
カラム回路１４は、複数の列信号線ＨＬのぞれぞれの一端が電気的に接続されており、列単位で画素Ｐから読み出した信号について信号処理を実施するように構成されている。
ここでは、カラム回路１４は、図２に示すように、ＡＤＣ（アナログ−デジタル変換回路）４００を有しており、画素Ｐから出力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換動作を実施する。
カラム回路１４において、ＡＤＣ４００は、撮像領域ＰＡにおいて、水平方向ｘに並ぶ複数の画素Ｐの列に対応するように、複数が水平方向ｘに並んで設けられている。すなわち、ＡＤＣ４００は、撮像領域ＰＡに設けられた画素Ｐの列ごと（１列からｍ列）に、「第１のＡＤＣ４００−１」から「第ｍのＡＤＣ４００−ｍ」が設けられている。このように、画素Ｐの列に並列するように、複数のＡＤＣ４００が搭載されている。そして、複数のＡＤＣ４００（４００−１〜４００−ｍ）は、画素Ｐの列ごとに設けられた複数の列信号線ＨＬ（ＨＬ１〜ＨＬｍ）に電気的に接続されており、画素Ｐの列ごとに出力される信号について、Ａ／Ｄ変換動作を実施する。
上記のＡＤＣ４００は、図２に示すように、コンパレータ４１１と、アップ／ダウンカウンタ４２１と、転送スイッチ４３１と、メモリ４４１とを有する。
カラム回路１４を構成するＡＤＣ４００において、コンパレータ４１１は、図２に示すように、列信号線ＨＬに電気的に接続されており、画素Ｐの列ごとに出力される信号電圧Ｖｘが入力される。また、コンパレータ４１１は、図２に示すように、参照電圧供給部１５に電気的に接続されており、ランプ波形の参照電圧Ｖｒｅｆが入力される。そして、コンパレータ４１１は、入力された信号電圧Ｖｘと参照電圧Ｖｒｅｆとについて比較処理を実施する。そして、たとえば、参照電圧Ｖｒｅｆが信号電圧Ｖｘよりも大きい場合には、出力Ｖｃｏは、ハイ（Ｈ）レベルになる。一方で、参照電圧Ｖｒｅｆが信号電圧Ｖｘ以下のときには、出力Ｖｃｏは、ロー（Ｌ）レベルになる。
カラム回路１４を構成するＡＤＣ４００において、アップ／ダウンカウンタ４２１は、図２に示すように、コンパレータ４１１に電気的に接続されており、コンパレータ４１１の出力Ｖｃｏを受ける。また、アップ／ダウンカウンタ４２１は、図２に示すように、タイミング制御回路１８に電気的に接続されており、タイミング制御回路１８から制御信号ＣＳ２とクロック信号ＣＫとを受ける。
ここでは、アップ／ダウンカウンタ４２１は、制御信号ＣＳ２を受けた際には、クロック信号ＣＫがＤＡＣ５０１と同時に与えられる。そして、アップ／ダウンカウンタ４２１は、クロック信号ＣＫに同期して、ダウン（ＤＯＷＮ）カウントとアップ（ＵＰ）カウントとを交互に行う。これにより、アップ／ダウンカウンタ４２１は、コンパレータ４１１が実施する比較処理の期間を計測する。
このようにして、撮像領域ＰＡの各画素Ｐから列信号線ＨＬを介して出力されるアナログ信号が、ＡＤＣ４００を構成するコンパレータ４１１とアップ／ダウンカウンタ４２１とによってＮビットのデジタル信号に変換される。
カラム回路１４を構成するＡＤＣ４００において、転送スイッチ４３１は、図２に示すように、アップ／ダウンカウンタ４２１との間の接続を切り替えるように構成されている。また、転送スイッチ４３１は、図２に示すように、タイミング制御回路１８に電気的に接続されており、タイミング制御回路１８から制御信号ＣＳ３を受けるように構成されている。転送スイッチ４３１は、制御信号ＣＳ３に基づいてオン状態になり、アップ／ダウンカウンタ４２１に接続され、アップ／ダウンカウンタ４２１において得られたカウント値がメモリ４４１へ出力される。
具体的には、転送スイッチ４３１は、ある行の画素Ｐについて実施したアップ／ダウンカウンタ４２１のカウント動作が完了した時点で、オン状態になり、そのカウント値をメモリ４４１へ転送する。
カラム回路１４を構成するＡＤＣ４００において、メモリ４４１は、図２に示すように、転送スイッチ４３１に電気的に接続されており、転送スイッチ４３１を介して入力されるデジタル信号を記憶するように構成されている。
参照電圧供給部１５は、図２に示すように、コンパレータ４１１に電気的に接続されており、コンパレータ４１１へランプ（ＲＡＭＰ）波形の参照電圧Ｖｒｅｆを出力するように構成されている。また、参照電圧供給部１５は、図２に示すように、タイミング制御回路１８に電気的に接続されており、タイミング制御回路１８から制御信号ＣＳ１とクロック信号ＣＫとを受けるように構成されている。
具体的には、参照電圧供給部１５は、ＤＡＣ５０１を含む。ＤＡＣ５０１は、タイミング制御回路１８から出力された制御信号ＣＳ１による制御の下で、クロック信号ＣＫに基づいてランプ波形の参照電圧Ｖｒｅｆを生成して出力する。
列走査回路１６は、シフトレジスタ（図示なし）を含み、画素Ｐの列を選択し、カラム回路１４から水平出力線１７へデジタル信号を出力するように構成されている。列走査回路１６は、図２に示すように、カラム回路１４を構成する複数のＡＤＣ４００に電気的に接続されており、カラム回路１４を介して各画素Ｐから読み出した信号が、水平方向ｘにおいて、順次、水平出力線１７へ出力される。
水平出力線１７は、図２に示すように、カラム回路１４に電気的に接続されており、列走査回路１６によって選択された列のデジタル信号を出力する。
タイミング制御回路１８は、マスタークロックＣＫ０に基づいて、各部に駆動信号を生成後、各部に出力するように構成されている。
（３）固体撮像装置の動作
図４は、本発明にかかる実施形態において、固体撮像装置１の動作を示す図である。図４は、カラム回路１４を構成するＡＤＣ４００を駆動する際のタイミングチャートを示している。なお、詳細には、前述の特許文献１および特許文献２に記載されている。
図４に示すように、ＡＤ変換期間ＣＴにおいては、まず、１回目の読出し動作が実施される。この１回目の読出し動作においては、図４に示すように、画素Ｐから列信号線ＨＬを介して出力されるアナログ信号において、ノイズを含むリセット成分ΔＶの大きさに対応したカウント値を読み出す。
具体的には、図４に示すように、１回目の読み出し動作においては、最初に（ｔ１０の時）、ランプ波形の参照電圧Ｖｒｅｆと、クロック信号ＣＫとが同時に与えられる。つまり、ランプ波形の参照電圧Ｖｒｅｆの入力に同期して、クロック信号ＣＫが入力される。
上記のランプ波形の参照電圧Ｖｒｅｆは、図２に示したように、ＤＡＣ５０１を介して、ＡＤＣ４００のコンパレータ４１１に与えられる。これにより、列信号線ＨＬの信号電圧Ｖｘと参照電圧Ｖｒｅｆとの比較処理が、コンパレータ４１１において実施される。
また、クロック信号ＣＫは、図２に示したように、タイミング制御回路１８からアップ／ダウンカウンタ４２１へ与えられる。これにより、アップ／ダウンカウンタ４２１において、コンパレータ４１１の比較時間について計測が実施される。ここでは、ダウンカウント動作によって、比較時間の計測が実施される。つまり、初期値「０」から負の方向へカウントを進めるように、カウント動作を実施する。たとえば、７ビット分のダウンカウント期間ＤＣＴ（１２８クロック）で、このダウンカウント動作を実施する。
つぎに、図４に示すように、参照電圧Ｖｒｅｆと信号電圧Ｖｘとが等しい値になったときに（ｔ１１の時）、コンパレータ４１１の出力Ｖｃｏを、反転させる。つまり、出力Ｖｃｏを、ハイレベルからローレベルへ反転させる。
出力Ｖｃｏは、図２に示したように、アップ／ダウンカウンタ４２１へ与えられる。
このとき、アップ／ダウンカウンタ４２１においては、図４に示すように、出力Ｖｃｏの極性反転を受けて、ダウンカウント動作が停止され、コンパレータ４１１での比較期間に応じたカウント値を保持する。ここでは、図４に示すように、リセット成分ΔＶの大きさに対応したカウント値が保持される。
つぎに、図４に示すように、ダウンカウント期間ＤＣＴの経過後においては（ｔ１２の時）、ランプ波形の参照電圧Ｖｒｅｆと、クロック信号ＣＫの供給が停止される。
上記のように、ＡＤ変換期間において、１回目の読出し動作が終了した後は、図４に示すように、２回目の読出し動作が実施される。
この２回目の読み出し動作では、図４に示すように、画素Ｐへの入射光量に応じた信号成分Ｖｓｉｇが、１回目の読み出し動作と同様にして、読み出される。
具体的には、図４に示すように、２回目の読み出し動作においては、最初に（ｔ２０の時）、ランプ波形の参照電圧Ｖｒｅｆと、クロック信号ＣＫとが同時に与えられる。
ここでは、ランプ波形の参照電圧Ｖｒｅｆの印加によって、列信号線ＨＬの信号電圧Ｖｘと参照電圧Ｖｒｅｆとの比較動作が、コンパレータ４１１において行われる。この２回目の読み出し動作における参照電圧Ｖｒｅｆは、ランプ波形の傾きが、１回目の読み出し動作と同じになるように印加される。
また、クロック信号ＣＫの印加によって、アップ／ダウンカウンタ４２１において、コンパレータ４１１での比較時間が計測される。この計測は、図４に示すように、１回目の読出し動作と異なり、アップカウント動作によって実施される。つまり、リセット成分ΔＶに対応するカウント値から、正の方向へカウントを進めるように、カウント動作を実施する。たとえば、１０ビット分のアップカウント期間ＵＣＴ（１０２４クロック）で、このアップカウント動作を実施する。
これにより、「２回目の比較期間」から「１回目の比較期間」を減算する減算処理が、アップ／ダウンカウンタ４２１において行われる。
つぎに、図４に示すように、参照電圧Ｖｒｅｆと信号電圧Ｖｘとが等しい値になったときに（ｔ２１の時）、コンパレータ４１１の出力Ｖｃｏが極性反転する。
このとき、図４に示すように、アップ／ダウンカウンタ４２１が、出力Ｖｃｏの極性反転を受けて、カウント動作を停止し、上記のように減算されたカウント値を保持する。
「２回目の比較期間」と「１回目の比較期間」とを減算したカウント値は、以下のような関係にある。つまり、上記の減算処理によって、リセット成分ΔＶに加えて、ＡＤＣ４００のオフセット成分についても、除去される。
（２回目の比較期間）−（１回目の比較期間）
＝（Ｖｓｉｇ＋ΔＶ＋ＡＤＣ４００のオフセット成分）−（ΔＶ＋ＡＤＣ４００のオフセット成分）
＝Ｖｓｉｇ
つぎに、図４に示すように、アップカウント期間ＵＣＴの経過後においては（ｔ２２の時）、ランプ波形の参照電圧Ｖｒｅｆと、クロック信号ＣＫの供給が停止される。
このように、本実施形態では、上記のようなＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ；相関二重サンプリング）処理を実施して、デジタル信号に変換する。
上記のＡＤ変換が実施された後においては、生成されたＮビットのデジタル信号が、アップ／ダウンカウンタ４２１において保持される。
その後、図４に示すように、信号出力期間ＯＴにおいて、そのデジタル信号は、メモリ４４１に転送されて、水平出力線１７から外部へ出力される。ここでは、ある行の画素Ｐについて実施したアップ／ダウンカウンタ４２１のカウント動作が完了した時点で、転送スイッチ４３１がオン状態になり、デジタル信号がメモリ４４１へ転送される。そして、上記の動作が、画素Ｐの各行について、繰り返し実施されて、２次元画像が生成される。
（４）固体撮像装置の詳細構成
本実施形態にかかる固体撮像装置１の詳細内容について説明する。
図５は、本発明にかかる実施形態において、固体撮像装置１の詳細構成を示す図である。ここで、図５は、固体撮像装置１において、撮像領域ＰＡと周辺領域ＳＡとの主要部分の断面を示している。
固体撮像装置１は、図５に示すように、撮像領域ＰＡにおいては、画素Ｐが設けられている。図５では、画素Ｐを構成する撮像素子の一部を示しており、フォトダイオード２１と転送トランジスタ２２とが、基板１０１に設けられている。
この他に、撮像領域ＰＡにおいては、図２，図３において示した部材が設けられているが、図５においては、省略している。
また、周辺領域ＳＡにおいては、周辺回路ＳＫが設けられている。図５では、上述した周辺回路ＳＫを構成する周辺回路素子の一部を示しており、トランジスタ３１１とキャパシタ３１２とが設けられている。
たとえば、トランジスタ３１１は、上述のコンパレータ４１１（図２参照）を構成する半導体素子である。このトランジスタ３１１は、たとえば、チャネルがｎ型であるＭＯＳＦＥＴである。
この他に、周辺領域ＳＡにおいては、図２，図３において示した部材が設けられているが、図５においては、省略している。
そして、基板１０１の上面には、配線層５００が設けられている。
配線層５００は、図５に示すように、絶縁膜５１１〜５１９と、コンタクトプラグＣＰと、金属配線ＨＷとを含む。
配線層５００において、絶縁膜５１１〜５１９は、図５に示すように、画素Ｐを構成する撮像素子と、周辺回路ＳＫを構成する周辺回路素子とを被覆するように形成されている。
複数の絶縁膜５１１〜５１９において、第１の絶縁膜５１１は、図５に示すように、基板１０１において、画素Ｐを構成する撮像素子と周辺回路ＳＫを構成する周辺回路素子との両者が形成された上面を被覆している。たとえば、第１の絶縁膜５１１は、ＳｉＯ２膜である。
複数の絶縁膜５１１〜５１９において、第２の絶縁膜５１２は、図５に示すように、第１の絶縁膜５１１の上面に積層されている。たとえば、第２の絶縁膜５１２は、ＬＰ−ＳｉＮ膜であって、膜厚が、数十ｎｍである。
詳細については後述するが、本実施形態では、第２の絶縁膜５１２は、第３の絶縁膜５１３にコンタクトホールＣＨを形成する際の異方性のエッチング処理において、第２の絶縁膜５１２がエッチングストッパー層として機能するように形成されている。上述のように異方性のエッチング処理では、絶縁膜（ＳｉＯ２系）と、各素子に設けられた電極（ポリシリコンやタングステン）、及び、基板１０１（シリコン基板）との間にて、エッチング選択比が低い。このため、第２の絶縁膜５１２が、エッチングストッパー層として形成されている。
図５では示していないが、第２の絶縁膜５１２は、上記のエッチング処理の際に第３の絶縁膜５１３にてコンタクトホールＣＨを形成する部分を被覆するように形成される。そして、上記のエッチング処理の前には、第３の絶縁膜５１３にて、そのコンタクトホールＣＨを形成する部分以外の部分が開口するように、第２の絶縁膜５１２は、パターン加工される。そして、図５に示すように、第２の絶縁膜５１２についても、エッチング処理が実施されてコンタクトホールＣＨが形成され、そのコンタクトホールＣＨを埋め込むように、コンタクトプラグＣＰが設けられている。
このように、第２の絶縁膜５１２のコンタクトホールＣＨは、第３の絶縁膜５１３についてエッチング処理を実施後に、第２の絶縁膜５１２についてエッチング処理を実施されることで形成されている。つまり、上層の第３の絶縁膜５１３にてコンタクトホールＣＨを形成する部分を除去するように、第３の絶縁膜５１３についてエッチング処理が実施される。その後、第２の絶縁膜５１２にてコンタクトホールＣＨを形成する部分を除去するように、第２の絶縁膜５１２についてエッチング処理を実施される。これにより、第２の絶縁膜５１２に、コンタクトホールＣＨが形成される。
複数の絶縁膜５１１〜５１９において、第３の絶縁膜５１３は、図５に示すように、第２の絶縁膜５１２の上面に積層されている。第３の絶縁膜５１３は、第２の絶縁膜５１２が設けられた基板１０１の表面を平坦化するように形成されている。そして、第３の絶縁膜５１３においては、複数のコンタクトプラグＣＰが、第３の絶縁膜５１３と共に、第１および第２の絶縁膜５１１，５１２を貫通するように設けられている。また、第３の絶縁膜５１３の上面においては、金属配線ＨＷが設けられている。第３の絶縁膜５１３は、たとえば、ＬＰ−ＴＥＯＳ膜などのＳｉＯ２膜であって、膜厚が、数百ｎｍである。
複数の絶縁膜５１１〜５１９において、第４の絶縁膜５１４は、図５に示すように、第３の絶縁膜５１３の上面に積層されている。第４の絶縁膜５１４は、第３の絶縁膜５１３の上面に設けられた金属配線ＨＷを被覆するように設けられている。第４の絶縁膜５１４は、たとえば、ＬＰ−ＴＥＯＳ膜などのＳｉＯ２膜であって、膜厚が、数百ｎｍである。
複数の絶縁膜５１１〜５１９において、第５の絶縁膜５１５は、図５に示すように、第４の絶縁膜５１４の上面に積層されている。第５の絶縁膜５１５は、第４の絶縁膜５１４が設けられた基板１０１の表面を平坦化するように形成されている。そして、第５の絶縁膜５１５においては、複数のコンタクトプラグＣＰが、第５の絶縁膜５１５と共に、第４の絶縁膜５１４を貫通するように設けられている。また、第５の絶縁膜５１５の上面においては、金属配線ＨＷが設けられている。第５の絶縁膜５１５は、たとえば、ＬＰ−ＴＥＯＳ膜などのＳｉＯ２膜であって、膜厚が、数百ｎｍである。
複数の絶縁膜５１１〜５１９において、第６の絶縁膜５１６は、図５に示すように、第５の絶縁膜５１５の上面に積層されている。第６の絶縁膜５１６は、第５の絶縁膜５１５の上面に設けられた金属配線ＨＷを被覆するように設けられている。第６の絶縁膜５１６は、たとえば、ＬＰ−ＴＥＯＳ膜などのＳｉＯ２膜であって、膜厚が、数百ｎｍである。
複数の絶縁膜５１１〜５１９において、第７の絶縁膜５１７は、図５に示すように、第６の絶縁膜５１６の上面に積層されている。第７の絶縁膜５１７は、第６の絶縁膜５１６が設けられた基板１０１の表面を平坦化するように形成されている。そして、第７の絶縁膜５１７においては、複数のコンタクトプラグＣＰが、第７の絶縁膜５１７と共に、第６の絶縁膜５１６を貫通するように設けられている。また、第７の絶縁膜５１７の上面においては、金属配線ＨＷが設けられている。第７の絶縁膜５１７は、たとえば、ＬＰ−ＴＥＯＳ膜などのＳｉＯ２膜であって、膜厚が、数百ｎｍである。
複数の絶縁膜５１１〜５１９において、第８の絶縁膜５１８は、図５に示すように、第７の絶縁膜５１７の上面に積層されている。第８の絶縁膜５１８は、第７の絶縁膜５１７の上面に設けられた金属配線ＨＷを被覆するように設けられている。第８の絶縁膜５１８は、たとえば、ＬＰ−ＴＥＯＳ膜などのＳｉＯ２膜であって、膜厚が、数百ｎｍである。
複数の絶縁膜５１１〜５１９において、第９の絶縁膜５１９は、図５に示すように、第８の絶縁膜５１８の上面に積層されている。第９の絶縁膜５１９は、第８の絶縁膜５１８が設けられた基板１０１の表面を平坦化するように形成されている。第９の絶縁膜５１９は、たとえば、ＬＰ−ＴＥＯＳ膜などのＳｉＯ２膜であって、膜厚が、数百ｎｍである。
配線層５００において、コンタクトプラグＣＰは、図５に示すように、画素Ｐを構成する撮像素子、または、周辺回路ＳＫを構成する周辺回路素子の上方に設けられており、各素子に電気的に接続するように形成されている。ここでは、配線層５００を構成する絶縁膜５１１〜５１９のいずれかを貫通するように形成されたコンタクトホールＣＨに、埋め込まれて形成されている。
具体的には、コンタクトプラグＣＰは、図５に示すように、第１〜第３の絶縁膜５１１〜５１３を貫通して形成されており、画素Ｐを構成する撮像素子、または、周辺回路ＳＫを構成する周辺回路素子に接続する部分を含む。
また、コンタクトプラグＣＰは、図５に示すように、第４と第５の絶縁膜５１４，５１５を貫通して形成されており、第１〜第３の絶縁膜５１１〜５１３を貫通する下層のコンタクトプラグＣＰに、金属配線ＨＷを介して、電気的に接続する部分を含む。
また、コンタクトプラグＣＰは、図５に示すように、第６と第７の絶縁膜５１６，５１７を貫通して形成されており、第４と第５の絶縁膜５１４，５１５を貫通する下層のコンタクトプラグＣＰに、金属配線ＨＷを介して、電気的に接続する部分を含む。
上記のコンタクトプラグＣＰは、図５に示すように、底面と側面とにバリアメタルＢＭが設けられている。
配線層５００において、金属配線ＨＷは、図５に示すように、複数の絶縁膜５１１〜５１９のいずれかの間に介在するように形成されており、コンタクトプラグＣＰに電気的に接続されている。
具体的には、金属配線ＨＷは、図５に示すように、第３の絶縁膜５１３上に設けられており、第４の絶縁膜５１４によって被覆されている。この第３の絶縁膜５１３上の金属配線ＨＷは、第１〜第３の絶縁膜５１１〜５１３を貫通するコンタクトプラグＣＰと、第４と第５の絶縁膜５１４，５１５を貫通するコンタクトプラグＣＰとの間に介在しており、両者を電気的に接続する部分を含む。
また、金属配線ＨＷは、図５に示すように、第５の絶縁膜５１５上に設けられており、第６の絶縁膜５１６によって被覆されている。この第５の絶縁膜５１５上の金属配線ＨＷは、第４と第５の絶縁膜５１４，５１５を貫通するコンタクトプラグＣＰと、第６と第７の絶縁膜５１６，５１７を貫通するコンタクトプラグＣＰとの間に介在しており、両者を電気的に接続する部分を含む。
また、金属配線ＨＷは、図５に示すように、第７の絶縁膜５１７上に設けられており、第８の絶縁膜５１８によって被覆されている。この第７の絶縁膜５１７上の金属配線ＨＷは、第６と第７の絶縁膜５１６，５１７を貫通するコンタクトプラグＣＰに電気的に接続する部分を含む。
そして、上記の金属配線ＨＷは、図５に示すように、上面と下面とにバリアメタルＢＭが設けられている。
本実施形態においては、図５に示すように、金属配線ＨＷは、周辺回路ＳＫを構成する周辺回路素子（トランジスタ３１１など）の上方において、コンタクトホールＣＨが形成された部分に配置されている。また、これと共に、金属配線ＨＷは、この周辺回路素子（トランジスタ３１１など）の上方においてコンタクトホールＣＨが形成された部分以外の部分に配置されないように形成されている。
（製造方法）
以下より、上記の固体撮像装置１を製造する製造方法の要部について説明する。
図６から図１０は、本発明にかかる実施形態において、固体撮像装置１を製造する方法の各工程にて設けられた要部を示す断面図である。ここで、図６から図１０は、図５と同様に、固体撮像装置１において、撮像領域ＰＡと周辺領域ＳＡとの主要部分の断面を示している。
（１）撮像素子と周辺回路素子の形成
まず、図６（ａ）に示すように、基板１０１の上面に、画素Ｐを構成する撮像素子と、周辺回路ＳＫを構成する周辺回路素子とを設ける。
ここでは、撮像領域ＰＡにおいては、図６（ａ）に示すように、フォトダイオード２１と転送トランジスタ２２とを、画素Ｐを構成する撮像素子の一部として、基板１０１に設ける。この他に、撮像領域ＰＡにおいては、図２，図３において示した部材を設けるが、ここでは、図示を省略している。
また、周辺領域ＳＡにおいては、トランジスタ３１１とキャパシタ３１２とを、周辺回路ＳＫを構成する周辺回路素子の一部として設ける。たとえば、上述のコンパレータ４１１（図２参照）を構成する半導体素子として、トランジスタ３１１を設ける。この他に、周辺領域ＳＡにおいては、図２，図３において示した部材を設けるが、ここでは図示を省略している。
（２）第１の絶縁膜５１１の形成
つぎに、図６（ｂ）に示すように、基板１０１において、画素Ｐを構成する撮像素子と周辺回路ＳＫを構成する周辺回路素子との両者が形成された上面の全体を被覆するように、第１の絶縁膜５１１を形成する。
ここでは、たとえば、ＳｉＯ２膜として、第１の絶縁膜５１１を形成する。
（３）第２の絶縁膜５１２の形成
つぎに、図７（ｃ）に示すように、第１の絶縁膜５１１の上面全体を被覆し、第１の絶縁膜５１１に積層するように、第２の絶縁膜５１２を設ける。
ここでは、後述する第３の絶縁膜５１３についてのエッチング処理において、第２の絶縁膜５１２がエッチングストッパー層として機能するように、この第２の絶縁膜５１２を形成する。つまり、第３の絶縁膜５１３との間においてエッチング選択比が大きくなるように、第２の絶縁膜５１２を形成する。
具体的には、下記に示す条件において、下記の特性になるように、第２の絶縁膜５１２を形成することで、エッチングストッパー層として機能させる。
・温度：７００℃〜８００℃
・圧力：２０Ｐａ〜４０Ｐａ
・成膜レート：１ｎｍ／ｍｉｎ〜５ｎｍ／ｍｉｎ
・ガス：ＳｉＨ２Ｃｌ２／ＮＨ３＝１６０／１６００ｓｃｃｍ
・膜厚：１０ｎｍ〜５０ｎｍ
・緻密度：ＤＨＦを用いた時のウェットエッチング処理において、エッチングレートが、Ｐ−ＳｉＮに対して１／５〜１／２０
たとえば、ＬＰ−ＳｉＮ膜であって、膜厚が、数十ｎｍであって、第２の絶縁膜５１２を形成する。すなわち、減圧ＣＶＤ法によって、シリコン窒化物を成膜させることによって、第２の絶縁膜５１２を形成する。
（４）第２の絶縁膜５１２のパターン加工
つぎに、図７（ｄ）に示すように、第１の絶縁膜５１１の上面の一部を被覆し、他の部分が開口するように、第２の絶縁膜５１２をパターン加工する。
ここでは、周辺回路ＳＫを構成する周辺回路素子の上方において、コンタクトホール（図示なし）を形成する部分を被覆し、そのコンタクトホール（図示なし）を形成する部分以外の部分が開口するように、この第２の絶縁膜５１２を加工する（図５を参照）。
具体的には、コンパレータ４１１（図２参照）を構成する半導体素子であるトランジスタ３１１の上方において、コンタクトホール（図示なし）を形成する部分を被覆し、その部分以外の部分が開口するように、第２の絶縁膜５１２を加工する。
また、これと共に、フォトダイオード２１の受光面ＪＳの上面を被覆しないように、第２の絶縁膜５１２を加工する。
具体的には、フォトリソグラフィ技術によってフォトマスクを形成後、そのフォトマスクを用いて、第２の絶縁膜５１２についてエッチング処理を実施することで、第２の絶縁膜５１２を上記のように加工する。
（５）第３の絶縁膜５１３の形成
つぎに、図８（ｅ）に示すように、上記のようにパターン加工された第２の絶縁膜５１２の上面を被覆するように、第３の絶縁膜５１３を形成する。
ここでは、たとえば、ＬＰ−ＴＥＯＳ膜などのＳｉＯ２膜であって、膜厚が、数百ｎｍになるように、第３の絶縁膜５１３を成膜する。そして、その表面について平坦化処理を実施することによって、第３の絶縁膜５１３を形成する。たとえば、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理の実施によって、その表面を平坦化する。
（６）第３の絶縁膜５１３へのコンタクトホールＣＨの形成
つぎに、図８（ｆ）に示すように、第３の絶縁膜５１３にコンタクトホールＣＨを形成する。
ここでは、第３の絶縁膜５１３においてコンタクトプラグＣＰ（図５参照）を形成する部分に対応して貫通するように、第３の絶縁膜５１３にコンタクトホールＣＨを形成する。
具体的には、フォトリソグラフィ技術によってフォトレジストマスク（図示なし）を形成後、そのフォトレジストマスクを用いて、第３の絶縁膜５１３について異方性のドライエッチング処理を実施することで、コンタクトホールＣＨを形成する。これにより、基板１０１の面に垂直な方向ｚに、コンタクトホールＣＨの側面が沿うように、コンタクトホールＣＨが形成される。
本実施形態においては、第３の絶縁膜５１３の下層に位置する第２の絶縁膜５１２が、エッチングストッパー層として機能するように、上記のドライエッチング処理を実施する。つまり、第２の絶縁膜５１２であるＳｉＮ膜と、第３の絶縁膜５１３であるＳｉＯ２膜との間で、エッチング選択比が十分に確保できるように、上記のドライエッチング処理を実施する。
たとえば、下記の条件で、上記のドライエッチングを実施する。
・圧力：３０ｍＴｏｒｒ
・ガス：Ａｒ／Ｃ４Ｆ６／ＣＯ／Ｏ２＝９００／２１／４０／２１ｓｃｃｍ
・パワー：２０００／２４００Ｗ
（７）第１，２の絶縁膜５１１，５１２へのコンタクトホールＣＨの形成
つぎに、図９（ｇ）に示すように、第１の絶縁膜５１１と第２の絶縁膜５１２とのそれぞれにコンタクトホールＣＨを形成する。
ここでは、第３の絶縁膜５１３に形成されたコンタクトホールＣＨが下方に延在するように、第１および第２の絶縁膜５１１，５１２にコンタクトホールＣＨを形成する。
具体的には、上記と同様にして、第１および第２の絶縁膜５１１，５１２について異方性のドライエッチング処理を実施することで、コンタクトホールＣＨを形成する。これにより、下層の素子を構成する電極や拡散層の表面が露出されて、コンタクトホールＣＨが形成される。
本実施形態においては、下層の素子を構成する電極（ポリシリコンなど）や拡散層（Ｓｉ）と、第１および第２の絶縁膜５１１，５１２（ＳｉＯ２膜，ＳｉＮ膜）との間で、エッチング選択比が十分に確保できるように、上記のドライエッチング処理を実施する。
たとえば、下記の条件で、上記のドライエッチング処理を実施する。
〔第２の絶縁膜５１２（ＳｉＮ膜）について〕
・圧力：２０ｍＴｏｒｒ
・ガス：Ａｒ／Ｏ２／ＣＦ４／ＣＨ２Ｆ２＝３００／３０／３０／３０ｓｃｃｍ
・パワー：５００／３００Ｗ
〔第１の絶縁膜５１１（ＳｉＯ２膜）について〕
・圧力：３０ｍＴｏｒｒ
・ガス：Ａｒ／Ｃ４Ｆ６／ＣＯ／Ｏ２＝９００／２１／４０／２１ｓｃｃｍ
・パワーｒ：１５００／１７００Ｗ
そして、このとき、水素化処理を実施する。
たとえば、下記の条件で、上記の水素化処理を実施する。
・温度：３５０℃〜４００℃
・時間：６０ｍｉｎ〜１２００ｍｉｎ
・ガス：Ｈ２／Ｎ２＝４／９６〜１００／０ または Ｄ２／Ｎ２、または、Ｔ２／Ｎ２
・ＴＴＬ流量：１００００ｓｃｃｍ
（８）コンタクトプラグＣＰの形成
つぎに、図９（ｈ）に示すように、コンタクトホールＣＨにコンタクトプラグＣＰを形成する。
ここでは、コンタクトホールＣＨの底面と側面とを被覆するように、バリアメタルＢＭを形成後、金属材料をコンタクトホールＣＨの内部に埋め込むことによって、コンタクトプラグＣＰを形成する。たとえば、タングステンを用いて、コンタクトプラグＣＰを形成する。
これにより、画素Ｐを構成する撮像素子、または、周辺回路ＳＫを構成する周辺回路素子に電気的に接続するように、コンタクトプラグＣＰが形成される。
（９）金属配線ＨＷ等の形成
つぎに、図１０（ｉ）に示すように、金属配線ＨＷと、第４の絶縁膜５１４と、第５の絶縁膜５１５とを形成する。
ここでは、第３の絶縁膜５１３上に金属配線ＨＷを形成する。たとえば、アルミニウムを用いて金属配線ＨＷを形成する。
そして、第３の絶縁膜５１３の上面に設けられた金属配線ＨＷを被覆するように、第４の絶縁膜５１４を形成する。
そして、図１０（ｉ）に示すように、第４の絶縁膜５１４が設けられた基板１０１の表面を平坦化するように、第５の絶縁膜５１５を形成する。
その後、図５に示したように、各部を形成した後に、水素化処理を実施する。
たとえば、下記の条件で、上記の水素化処理を実施する。
・温度：３５０℃〜４００℃
・時間：６０ｍｉｎ〜１２００ｍｉｎ
・ガス：Ｈ２／Ｎ２＝４／９６〜１００／０ または Ｄ２／Ｎ２、または、Ｔ２／Ｎ２
・ＴＴＬ流量：１００００ｓｃｃｍ
このようにすることで、固体撮像装置１を完成させる。
（まとめ）
以上のように、本実施形態は、第３の絶縁膜５１３にコンタクトホールＣＨを形成する際のエッチング処理において、第２の絶縁膜５１２が、エッチングストッパー層として機能するように、第２の絶縁膜５１２を形成する。ここでは、上記のエッチング処理の実施前に、周辺回路ＳＫを構成する周辺回路素子の上方においてコンタクトホールを形成する部分を被覆し、その部分以外の部分が開口するように、第２の絶縁膜５１２をパターン加工する。特に、画素Ｐから出力されるアナログ信号を参照信号と比較するコンパレータ４１１を構成するトランジスタ３１１などの周辺回路素子の上方にてコンタクトホールを形成する部分を被覆し、それ以外の部分が開口するように、第２の絶縁膜５１２をパターン加工する。そして、この後に、水素化処理を実施する。
本実施形態では、水素化処理の実施時には、水素の透過を阻害する第２の絶縁膜５１２（エッチングストッパー層）が、トランジスタ３１１などの周辺回路素子の上方にてコンタクトホールを形成する部分以外に形成されていない。つまり、配線層５００を構成する複数の絶縁膜５１１〜５１９のうち、他の絶縁膜５１１，５１３〜５１９よりも、水素が透過しない第２の絶縁膜５１２が、上記の部分以外に形成されていない。このため、水素化処理の効果を、トランジスタ３１１などの周辺回路素子に関して、好適に付与することができる。
したがって、本実施形態は、周辺回路ＳＫに起因して、撮像画像の画像品質が低下することを防止可能であるので、撮像画像の画像品質を向上することができる。
さらに、本実施形態においては、金属配線ＨＷを、トランジスタ３１１などの周辺回路素子の上方においてコンタクトホールが形成された部分に配置され、その部分以外の部分に配置されないように、形成する。そして、この後に、水素化処理を実施する。
つまり、水素化処理の実施時においては、第２の絶縁膜５１２と同様に、水素の透過を阻害する金属配線ＨＷが、トランジスタ３１１などの周辺回路素子の上方にてコンタクトホールを形成する部分以外に形成されていない。このため、水素化処理の効果を、トランジスタ３１１などの周辺回路素子に関して、好適に付与することができる。
＜２．その他＞
本発明の実施に際しては、上記した実施形態に限定されるものではなく、種々の変形例を採用することができる。
上記の実施形態においては、コンパレータ４１１を構成するトランジスタ３１１の上方にてコンタクトホールを形成する部分を被覆し、それ以外の部分が開口するように、第２の絶縁膜５１２をパターン加工する場合について説明した。また、コンパレータ４１１を構成するトランジスタ３１１の上方において、コンタクトホールが形成された部分に金属配線ＨＷを設け、その部分以外の部分に設けないようにする場合について説明した。
しかしながら、コンパレータ４１１を構成するトランジスタ３１１の場合に限らない。
たとえば、前述の参照信号（参照電圧Ｖｒｅｆ）を生成するＤＡＣ５０１を構成するトランジスタなどの周辺回路素子の上方にてコンタクトホールを形成する部分を被覆し、それ以外の部分が開口するように、第２の絶縁膜５１２を加工しても良い。同様に、ＤＡＣ５０１を構成するトランジスタの上方において、コンタクトホールが形成された部分に金属配線ＨＷを設け、その部分以外の部分に金属配線ＨＷを設けないように、構成しても良い。
前述したように、ＤＡＣ５０１も、ランダムノイズの発生源になることが見出された。このため、上記の実施形態の場合と同様な効果を奏することができる。
また、上記の実施形態においては、水素化処理を２回実施する場合について説明したが、これに限定されない。たとえば、１回の水素化処理を実施する場合においても、本発明を適用可能である。また、３回以上の水素化処理を実施する場合においても、適用可能である。
また、上記の実施形態においては、カメラ４０に本発明を適用する場合について説明したが、これに限定されない。スキャナーや、コピー機などのように、固体撮像装置を備える、他の電子機器に、本発明を適用しても良い。
なお、上記の実施形態において、固体撮像装置１は、本発明の固体撮像装置に相当する。また、上記の実施形態において、カメラ４０は、本発明の電子機器に相当する。また、上記の実施形態において、基板１０１は、本発明の半導体基板に相当する。また、上記の実施形態において、トランジスタ３１１は、本発明の周辺回路素子に相当する。また、上記の実施形態において、コンパレータ４１１は、本発明のコンパレータに相当する。また、上記の実施形態において、ＤＡＣ５０１は、本発明のデジタル−アナログ変換回路に相当する。また、上記の実施形態において、第２の絶縁膜５１２は、本発明の第１絶縁膜に相当する。また、上記の実施形態において、第３の絶縁膜５１３は、本発明の第２絶縁膜に相当する。また、上記の実施形態において、コンタクトホールＣＨは、本発明のコンタクトホールに相当する。また、上記の実施形態において、コンタクトプラグＣＰは、本発明のコンタクトプラグに相当する。また、上記の実施形態において、金属配線ＨＷは、本発明の金属配線に相当する。また、上記の実施形態において、画素Ｐは、本発明の撮像素子に相当する。また、上記の実施形態において、撮像領域ＰＡは、本発明の撮像領域に相当する。また、上記の実施形態において、周辺領域ＳＡは、本発明の周辺領域に相当する。
１：固体撮像装置，１３：行走査回路，１４：カラム回路，１５：参照電圧供給部，１６：列走査回路，１７：水平出力線，１８：タイミング制御回路，２１：フォトダイオード，２２：転送トランジスタ，２３：増幅トランジスタ，２４：選択トランジスタ，２５：リセットトランジスタ，４０：カメラ，４２：光学系，４３：駆動回路，４４：信号処理回路，１０１：基板，３１１：トランジスタ，３１２：キャパシタ，４００：ＡＤＣ，４１１：コンパレータ，４２１：アップ／ダウンカウンタ，４３１：転送スイッチ，４４１：メモリ，５００：配線層，５０１：ＤＡＣ，５１１：第１の絶縁膜，５１２：第２の絶縁膜，５１３：第３の絶縁膜，５１４：第４の絶縁膜，５１５：第５の絶縁膜，５１６：第６の絶縁膜，５１７：第７の絶縁膜，５１８：第８の絶縁膜，５１９：第９の絶縁膜，ＢＭ：バリアメタル，ＣＨ：コンタクトホール，ＣＫ：クロック信号，ＣＰ：コンタクトプラグ，ＣＳ１，ＣＳ２，ＣＳ３：制御信号，ＦＤ：フローティングディフュージョン，ＨＬ：列信号線，ＨＷ：金属配線，ＪＳ：受光面，ＣＫ０：マスタークロック，Ｐ：画素，ＰＡ：撮像領域，ＰＳ：撮像面，ＲＳＴ：リセットパルス，ＳＡ：周辺領域，ＳＥＬ：選択パルス，ＳＫ：周辺回路，ＴＲＧ：転送パルス，ＶＬ：行制御線，Ｖｒｅｆ：参照電圧，Ｖｓｉｇ：信号成分，Ｖｘ：信号電圧

Claims (9)

  1. 半導体基板上において、被写体像を撮像する撮像素子が設けられる撮像領域の周辺の周辺領域に、周辺回路素子を形成する素子形成工程と、
    前記周辺回路素子を少なくとも被覆するように複数の絶縁膜を形成する絶縁膜形成工程と、
    前記周辺回路素子に電気的に接続するコンタクトプラグが設けられるコンタクトホールを、前記周辺回路素子の上方において前記複数の絶縁膜を貫通するように形成するコンタクトホール形成工程と、
    前記複数の絶縁膜が形成された半導体基板について水素化処理を実施する水素化処理工程と
    を具備し、
    前記絶縁膜形成工程は、
    第１絶縁膜を前記絶縁膜として形成する第１絶縁膜形成ステップと、
    前記第１絶縁膜を被覆するように第２絶縁膜を前記絶縁膜として形成する第２絶縁膜形成ステップと
    を含み、
    前記コンタクトホール形成工程は、
    前記第２絶縁膜にて前記コンタクトホールを形成する部分を除去するように前記第２絶縁膜についてエッチング処理を実施する第１エッチング処理ステップと、
    前記第１エッチング処理ステップの実施後に、前記第１絶縁膜にて前記コンタクトホールを形成する部分を除去するように前記第１絶縁膜についてエッチング処理を実施する第２エッチング処理ステップと
    を含み、
    前記第１絶縁膜形成ステップにおいては、
    前記第１エッチング処理ステップでのエッチング処理にて前記第１絶縁膜がエッチングストッパー層として機能するように前記第１絶縁膜を形成すると共に、
    前記周辺回路素子の上方において前記コンタクトホールを形成する部分を被覆し、前記周辺回路素子の上方において前記コンタクトホールを形成する部分以外の部分が開口するように、前記第１絶縁膜を形成する、
    固体撮像装置の製造方法。
  2. 前記素子形成工程は、前記撮像素子から出力されるアナログ信号を参照信号と比較するコンパレータを構成する半導体素子を、前記周辺回路素子として形成し、
    前記第１絶縁膜形成ステップにおいては、前記コンパレータを構成する半導体素子の上方において前記コンタクトホールを形成する部分を被覆し、前記周辺回路素子の上方において前記コンタクトホールを形成する部分以外の部分が開口するように、前記第１絶縁膜を形成する、
    請求項１に記載の固体撮像装置の製造方法。
  3. 前記素子形成工程は、前記参照信号を生成するデジタル−アナログ変換回路を構成する半導体素子を、前記周辺回路素子として形成し、
    前記第１絶縁膜形成ステップにおいては、前記デジタル−アナログ変換回路を構成する半導体素子の上方において前記コンタクトホールを形成する部分を被覆し、前記周辺回路素子の上方において前記コンタクトホールを形成する部分以外の部分が開口するように、前記第１絶縁膜を形成する、
    請求項１または２に記載の固体撮像装置の製造方法。
  4. 前記コンタクトホールにコンタクトプラグを形成するコンタクトプラグ形成工程と、
    前記コンタクトプラグに電気的に接続する金属配線を、前記複数の絶縁膜の間に介在するように形成する金属配線形成工程と
    を具備し、
    前記水素化処理工程は、
    前記コンタクトプラグ形成工程の前に第１水素化処理を前記水素化処理として実施する第１水素化処理ステップと、
    前記金属配線形成工程後に第２水素化処理を前記水素化処理として更に実施する第２水素化処理ステップと
    を含む、
    請求項１に記載の固体撮像装置の製造方法。
  5. 前記金属配線形成工程においては、
    前記周辺回路素子の上方において前記コンタクトホールが形成された部分に配置され、前記周辺回路素子の上方において前記コンタクトホールが形成された部分以外の部分に配置されないように、前記金属配線を形成する、
    請求項４に記載の固体撮像装置の製造方法。
  6. 前記素子形成工程は、前記撮像素子から出力されるアナログ信号を参照信号と比較するコンパレータを構成する半導体素子を、前記周辺回路素子として形成し、
    前記第１絶縁膜形成ステップにおいては、前記コンパレータを構成する半導体素子の上方において前記コンタクトホールを形成する部分を被覆し、前記周辺回路素子の上方において前記コンタクトホールを形成する部分以外の部分が開口するように、前記第１絶縁膜を形成する、
    請求項５に記載の固体撮像装置の製造方法。
  7. 前記素子形成工程は、前記参照信号を生成するデジタル−アナログ変換回路を構成する半導体素子を、前記周辺回路素子として形成し、
    前記第１絶縁膜形成ステップにおいては、前記デジタル−アナログ変換回路を構成する半導体素子の上方において前記コンタクトホールを形成する部分を被覆し、前記周辺回路素子の上方において前記コンタクトホールを形成する部分以外の部分が開口するように、前記第１絶縁膜を形成する、
    請求項５または６に記載の固体撮像装置の製造方法。
  8. 半導体基板上において、被写体像を撮像する撮像素子が設けられている撮像領域の周辺の周辺領域に形成されている周辺回路素子と、
    前記周辺回路素子を少なくとも被覆するように形成されている複数の絶縁膜と、
    前記周辺回路素子に電気的に接続するように、前記周辺回路素子の上方において前記複数の絶縁膜を貫通するコンタクトホールに形成されたコンタクトプラグと
    を具備し、
    前記複数の絶縁膜は、
    第１絶縁膜と、
    前記第１絶縁膜を被覆するように形成された第２絶縁膜と
    を含み、
    前記コンタクトホールは、前記第２絶縁膜にて前記コンタクトホールを形成する部分を除去するように前記第２絶縁膜についてエッチング処理を実施後に、前記第１絶縁膜にて前記コンタクトホールを形成する部分を除去するように前記第１絶縁膜についてエッチング処理を実施されることで形成されており、
    前記第１絶縁膜は、前記第２絶縁膜についてのエッチング処理にて、前記第１絶縁膜がエッチングストッパー層として機能するように形成されると共に、前記周辺回路素子の上方において前記コンタクトホールを形成する部分を被覆し、前記周辺回路素子の上方において前記コンタクトホールを形成する部分以外の部分が開口するように形成されている、
    固体撮像装置。
  9. 半導体基板上において、被写体像を撮像する撮像素子が設けられている撮像領域の周辺の周辺領域に形成されている周辺回路素子と、
    前記周辺回路素子を少なくとも被覆するように形成されている複数の絶縁膜と、
    前記周辺回路素子に電気的に接続するように、前記周辺回路素子の上方において前記複数の絶縁膜を貫通するコンタクトホールに形成されたコンタクトプラグと
    を具備し、
    前記複数の絶縁膜は、
    第１絶縁膜と、
    前記第１絶縁膜を被覆するように形成された第２絶縁膜と
    を含み、
    前記コンタクトホールは、前記第２絶縁膜にて前記コンタクトホールを形成する部分を除去するように前記第２絶縁膜についてエッチング処理を実施後に、前記第１絶縁膜にて前記コンタクトホールを形成する部分を除去するように前記第１絶縁膜についてエッチング処理を実施されることで形成されており、
    前記第１絶縁膜は、前記第２絶縁膜についてのエッチング処理にて、前記第１絶縁膜がエッチングストッパー層として機能するように形成されると共に、前記周辺回路素子の上方において前記コンタクトホールを形成する部分を被覆し、前記周辺回路素子の上方において前記コンタクトホールを形成する部分以外の部分が開口するように形成されている、
    電子機器。
JP2009055253A 2009-03-09 2009-03-09 固体撮像装置、および、その製造方法、電子機器 Pending JP2010212365A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009055253A JP2010212365A (ja) 2009-03-09 2009-03-09 固体撮像装置、および、その製造方法、電子機器
US12/660,579 US20100224951A1 (en) 2009-03-09 2010-03-01 Solid-state imaging device, method for producing the same, and electronic apparatus
CN2010101235010A CN101834161B (zh) 2009-03-09 2010-03-02 固体拍摄装置及其制造方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009055253A JP2010212365A (ja) 2009-03-09 2009-03-09 固体撮像装置、および、その製造方法、電子機器

Publications (1)

Publication Number Publication Date
JP2010212365A true JP2010212365A (ja) 2010-09-24

Family

ID=42677473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009055253A Pending JP2010212365A (ja) 2009-03-09 2009-03-09 固体撮像装置、および、その製造方法、電子機器

Country Status (3)

Country Link
US (1) US20100224951A1 (ja)
JP (1) JP2010212365A (ja)
CN (1) CN101834161B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084753A (ja) * 2011-10-07 2013-05-09 Canon Inc 半導体装置の製造方法
JP2015002193A (ja) * 2013-06-13 2015-01-05 キヤノン株式会社 電子デバイスの製造方法
JP2015207671A (ja) * 2014-04-21 2015-11-19 キヤノン株式会社 半導体装置、固体撮像装置、それらの製造方法およびカメラ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630713B (zh) * 2017-03-17 2020-11-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113720455A (zh) * 2021-03-26 2021-11-30 北京北方高业科技有限公司 基于cmos工艺的红外探测器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213793A (ja) * 1996-02-02 1997-08-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000208525A (ja) * 1999-01-12 2000-07-28 Nec Corp 半導体装置及びその製造方法
JP2003179065A (ja) * 2002-08-22 2003-06-27 Hitachi Ltd 半導体集積回路装置の製造方法
JP2004165236A (ja) * 2002-11-11 2004-06-10 Sony Corp 固体撮像装置の製造方法
JP2005093887A (ja) * 2003-09-19 2005-04-07 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100213209B1 (ko) * 1996-07-29 1999-08-02 윤종용 반도체장치의 제조방법
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
JP4107269B2 (ja) * 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
US7129883B2 (en) * 2004-02-23 2006-10-31 Sony Corporation Method and apparatus for AD conversion, semiconductor device for detecting distribution of physical quantity, and electronic apparatus
JP4843951B2 (ja) * 2005-01-27 2011-12-21 ソニー株式会社 固体撮像装置の製造方法、固体撮像装置およびカメラ
JP5110820B2 (ja) * 2006-08-02 2012-12-26 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム
JP4110192B1 (ja) * 2007-02-23 2008-07-02 キヤノン株式会社 光電変換装置及び光電変換装置を用いた撮像システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213793A (ja) * 1996-02-02 1997-08-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000208525A (ja) * 1999-01-12 2000-07-28 Nec Corp 半導体装置及びその製造方法
JP2003179065A (ja) * 2002-08-22 2003-06-27 Hitachi Ltd 半導体集積回路装置の製造方法
JP2004165236A (ja) * 2002-11-11 2004-06-10 Sony Corp 固体撮像装置の製造方法
JP2005093887A (ja) * 2003-09-19 2005-04-07 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084753A (ja) * 2011-10-07 2013-05-09 Canon Inc 半導体装置の製造方法
US8802478B2 (en) 2011-10-07 2014-08-12 Canon Kabushiki Kaisha Method for manufacturing semiconductor device and method for manufacturing solid state image sensor using multiple insulation films
JP2015002193A (ja) * 2013-06-13 2015-01-05 キヤノン株式会社 電子デバイスの製造方法
JP2015207671A (ja) * 2014-04-21 2015-11-19 キヤノン株式会社 半導体装置、固体撮像装置、それらの製造方法およびカメラ

Also Published As

Publication number Publication date
US20100224951A1 (en) 2010-09-09
CN101834161B (zh) 2013-02-13
CN101834161A (zh) 2010-09-15

Similar Documents

Publication Publication Date Title
JP5682327B2 (ja) 固体撮像素子、固体撮像素子の製造方法、及び電子機器
US8530945B2 (en) Solid-state image pickup element, method of manufacturing the same, and electronic apparatus
JP6315262B2 (ja) 固体撮像素子、固体撮像素子の製造方法、及び、撮像装置
JP5568969B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP2020065072A (ja) 撮像素子および撮像装置
JP4987917B2 (ja) 固体撮像装置の製造方法
WO2012117670A1 (ja) 固体撮像装置
JP2010232284A (ja) 固体撮像装置、および、その製造方法、電子機器
KR20090117982A (ko) 고체 촬상 장치의 제조 방법 및 전자 기기의 제조 방법
JP2018046145A (ja) 固体撮像素子、撮像装置、及び固体撮像素子の製造方法
JP2011204797A (ja) 固体撮像装置とその製造方法、及び電子機器
JP6447512B2 (ja) 半導体素子、半導体素子の製造方法、および電子機器
US20110241080A1 (en) Solid-state imaging device, method for manufacturing the same, and electronic apparatus
JP2016033972A (ja) 撮像装置及び撮像システム
JP2006066858A (ja) イメージセンサの製造方法
JP2010212307A (ja) 固体撮像素子及びその製造方法、電子機器
JP2010212365A (ja) 固体撮像装置、および、その製造方法、電子機器
WO2012120807A1 (ja) 固体撮像装置
US20160013228A1 (en) Solid-state imaging device and method for manufacturing solid-state imaging device
JP2011014808A (ja) 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP4967291B2 (ja) 固体撮像装置の製造方法
JP2006129298A (ja) Ｃｍｏｓ固体撮像素子
JP2017123381A (ja) 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
JP2015230896A (ja) 固体撮像装置およびその製造方法、並びに電子機器
JP2007184311A (ja) 固体撮像装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130917

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140204