JP4110192B1 - 光電変換装置及び光電変換装置を用いた撮像システム - Google Patents

光電変換装置及び光電変換装置を用いた撮像システム Download PDF

Info

Publication number
JP4110192B1
JP4110192B1 JP2007044011A JP2007044011A JP4110192B1 JP 4110192 B1 JP4110192 B1 JP 4110192B1 JP 2007044011 A JP2007044011 A JP 2007044011A JP 2007044011 A JP2007044011 A JP 2007044011A JP 4110192 B1 JP4110192 B1 JP 4110192B1
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
photoelectric conversion
plug
conversion device
wiring
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007044011A
Other languages
English (en)
Other versions
JP2008210870A (ja )
Inventor
隆一 三島
信彦 佐藤
崇 岡川
裕章 成瀬
浩 譲原
Original Assignee
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength, or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength, or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14632Wafer-level processed structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength, or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687Wafer level processing
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength, or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength, or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14621Colour filter arrangements
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength, or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】 配線層に銅を用いた場合にも、配線レイアウトの自由度を低下させることなく、光電変換素子への光の入射効率を向上させる。
【解決手段】 光電変換装置は、半導体基板に配された光電変換素子およびMOSトランジスタと、多層配線構造と、を有し、半導体基板上に配された第1の層間絶縁膜を有する。更に、半導体基板に配された複数の活性領域どうし、複数のMOSトランジスタのゲート電極どうしあるいは、活性領域とMOSトランジスタのゲート電極とを電気的に接続する、第1の層間絶縁膜に配された単一のホールに配された第1のプラグと、第1の層間絶縁膜に配されたホールに配され、活性領域と電気的に接続された第2のプラグと、を有する。そして、第2のプラグと第2のプラグよりも上部に配された配線層とが電気的に接続されており、その配線層はデュアルダマシン構造の一部である。
【選択図】図1

Description

本発明は光電変換装置に関するものであり、詳細には、多層配線構造を有する光電変換装置におけるコンタクト、ビア及び配線の構造に関する。

デジタルスチルカメラ、ビデオカメラには、CCD型やMOS型等の光電変換装置が用いられている。MOS型光電変換装置は、MOSトランジスタとフォトダイオードとを有する光電変換領域と、光電変換領域の信号の出力や光電変換装置の駆動を行うMOSトランジスタを含む周辺回路領域とを有している。この光電変換領域と周辺回路領域とは、CMOS製造プロセスによって共通の工程で製造することができる。

MOS型光電変換装置は、CCDに比べて、それぞれのMOSトランジスタを駆動する配線、信号を読み出す配線の本数が増える。したがって、複数の配線層が層間絶縁膜を介して積層された多層配線構造が用いられる。このような配線の材料においては従来アルミニウムが多く用いられてきた。これに対して、更に配線ピッチを微細化するため、もしくは配線の膜厚を薄くして光電変換装置を低背化するために配線材料として銅を用いることが特許文献1に記載されている。また、デジタルスチルカメラ、ビデオカメラの更なる多画素化を達成するために光電変換装置の画素の微細化が検討されている。
特開2004−221527号公報

特許文献1に開示されているように、配線材料に銅を用いた場合には、アルミニウムに比べて、銅が層間絶縁膜内を拡散する度合いが大きい。拡散により銅が半導体基板に達すると、光電変換素子の性能が低下し、ノイズが増大してしまう場合がある。従って、ノイズを抑制するために、下部コンタクトを銅ではなくチタンやタングステンを用いることが望ましいと記載されている。

また、光電変換装置において、光電変換素子へ光が入射する開口は配線によって規定される。従って、光の入射効率を上げ、感度を向上させるためには、光電変換素子へ光が入射するための開口を広くする配線レイアウトが必要となる。MOS型光電変換装置は、必要な配線層の数がCCD型光電変換装置に比べて多いので、配線レイアウトの自由度が低い。そして、画素の微細化がなされるにしたがい、MOS型光電変換装置における配線レイアウトの自由度は更に低くなってしまう。

よって、本発明は、配線レイアウトの自由度を低下させることなく、光電変換素子への光の入射効率を向上させたMOS型光電変換装置を提供することを目的とする。

本発明は、半導体基板と、前記半導体基板に配された光電変換素子およびMOSトランジスタと、層間絶縁膜を介して複数の配線を含む配線層が複数積層された多層配線構造と、を有する光電変換装置において、前記半導体基板上に配された第1の層間絶縁膜と、前記半導体基板に配された複数の活性領域どうし、複数の前記MOSトランジスタのゲート電極どうしあるいは前記活性領域と前記MOSトランジスタのゲート電極とを前記配線層の配線を介さずに電気的に接続する、前記第1の層間絶縁膜に配された第1のホールに配された第1のプラグと、前記第1の層間絶縁膜に配された第2のホールに配され、前記半導体基板に配された複数の活性領域のいずれかと電気的に接続された第2のプラグと、前記多層配線構造のうち最下層の配線層に含まれ、第3のプラグを介して前記第2のプラグと電気的に接続された配線と、を有し、前記第3のプラグと前記第3のプラグを介して前記第2のプラグと電気的に接続された配線とが、デュアルダマシン構造を構成することを特徴とする。

本発明によれば、光電変換素子への光の入射効率を向上させたMOS型光電変換装置を提供することが可能となる。

本発明の光電変換装置は、単一のホールに配されたプラグを有する。このプラグにより、半導体基板に配された複数の活性領域どうし、複数のMOSトランジスタのゲート電極どうしあるいは活性領域とMOSトランジスタのゲート電極とを電気的に接続する。これは電気的接続を行う複数の領域でプラグを共有しているともみなせるため、シェアードコンタクトと呼ぶ。つまり、従来であれば、電気的に接続を行う対象となる部材の数だけコンタクトホールを形成し、配線層を介して電気的に接続していた。しかし、シェアードコンタクトによって接続を行うことで、複数のコンタクトおよびそれらを接続するための配線層をなくすことが可能となる。これにより配線の数が減り、配線レイアウトの自由度を高めることが可能となる。

そして、活性領域と配線層もしくはゲート電極と配線層との電気的接続は、通常のコンタクトプラグと、デュアルダマシンとの積層構造(スタックコンタクト構造)としている。つまり、1層目の配線層はデュアルダマシンプロセスで形成され、デュアルダマシン構造の一部を構成している。このような構成によれば、配線レイアウトの自由度を確保しつつ、デバイスを低背化することが可能となり、光電変換素子への光の入射効率を向上させた光電変換装置を提供することが可能となる。

ここでスタックコンタクトとしては、タングステンのプラグを積層させた後に、配線をシングルダマシン構造で構成することも考えられる。しかしながら、積層した上部のタングステン及びタングステンプラグが配される層間絶縁膜の厚さを薄くすることが困難である。これは、ダマシン工程におけるエッチング工程に比べて、タングステンを成膜した後に行うCMP工程のプロセスマージンを大きく取る必要があるためである。したがって層間絶縁膜を厚膜化しなくてはならなくなる。これに対して、プラグとデュアルダマシン構造とがスタックされた構造とすることにより、低背化することが可能となる。

したがって、本発明は、活性領域、ゲート電極と直接接しているプラグを、プラグのみを形成するプロセスで形成した後、最下層配線層及びプラグをデュアルダマシンで形成している。このため、開口率を向上させるための配線のレイアウト自由度を向上させ,更に低背化が可能となる。

以後、材料基板である半導体基板を「基板」と表現するが、以下のような材料基板が処理された場合も含む。例えば、1又は複数の半導体領域等が形成された状態の部材、又は、一連の製造工程を途中にある部材、又は、一連の製造工程を経た部材を基板と呼ぶこともできる。活性領域とは、LOCOS等の素子分離領域により区切られた半導体領域であり、種々の素子が形成される、もしくは素子の一部を構成する領域である。例えば、トランジスタにおけるドレイン領域やソース領域が含まれる。また、半導体基板の主表面から基板内部への方向を下方向とし、その逆を上方向とする。

また、コンタクトとは、活性領域と配線あるいはゲート電極と配線との電気的な接続部分であり、ビアはコンタクトと配線または配線どうしの電気的な接続部分である。コンタクトやビアは、コンタクトホールやビアホールに配されたプラグと、プラグと活性領域や配線などの他の導電体との接続部分と、バリアメタルと、を有する。バリアメタルは、プラグ材料と絶縁膜や基板等との合金反応や、プラグ材料の絶縁膜や基板への拡散反応を抑える目的で設けられる膜である。同様の目的で、配線においてもバリアメタルは設けられている。

そして、デュアルダマシン構造とはダマシンプロセスによって形成された配線およびプラグの構造であり、シングルダマシン構造はダマシンプロセスによって形成された配線の構造である。

さらに、光電変換素子の開口は、光電変換素子への光の入射開口のことであり、一般に配線や遮光膜によるパターンによって規定される。開口を規定するパターンは、光の、光電変換素子へ入射する領域の外縁を決めるためのものである。光電変換装置断面の光学シミュレーション等を行うことによりどのパターンが開口を決めているかが分かる。

以下、本発明の実施の形態について、図を参照して詳細に説明する。

(光電変換装置の回路構成)
まず、本発明が適用されうるMOS型光電変換装置の回路について説明する。図5は、MOS型光電変換装置の回路の一例を示したものである。124は画素部を示している。101aおよび101bは光電変換素子であり、102aおよび102bは光電変換素子の電荷を転送する転送用MOSトランジスタである。103は光電変換素子101aおよび101bや、転送用MOSトランジスタのドレイン領域をリセットするためのリセット用MOSトランジスタである。また、104は電荷を増幅して信号線106へ出力する増幅用MOSトランジスタである。増幅用MOSトランジスタは、ソースフォロワ回路の一部を構成するものである。105は信号線への読み出しを制御する選択用MOSトランジスタである。これら転送用トランジスタ、リセット用トランジスタ、増幅用MOSトランジスタ、選択用MOSトランジスタを読み出しトランジスタとする。図5では、この読み出し用トランジスタに含まれる103、104、105を2つの光電変換素子101a、101bで共有している。

更に、信号線106ごとにクランプ容量108を含んで構成されるクランプ回路、アンプ120を含んで構成される列アンプ部、容量112aおよび112bを含んで構成される信号保持部が設けられている。123および119は、走査回路である。光電変換素子101aおよび101bにて生じた信号は、走査回路123および119によって駆動される読み出し用トランジスタによって、信号出力線106から読み出される。そして、信号は、クランプ回路や信号保持部にてノイズを除去されて、水平信号線116aおよび116bに出力され、最終的に差動アンプ118から出力される。走査回路やクランプ回路といった画素部124以外の部分をまとめて周辺回路部と称する。

以下、実施例を挙げて本発明の構成を説明するが、本発明はこれら実施例に限定されるものではなく、発明の主旨を超えない範囲で適宜変更組み合わせすることができる。

(第1の実施形態)
本実施形態では、半導体領域と増幅用トランジスタのゲート電極とを接続するシェアードコンタクト構造を有している。更に、プラグと電気的に接続されるデュアルダマシン構造の配線を有している。図1に本実施形態の光電変換装置の画素部分の断面模式図を示し、詳細に説明する。

図1の1は、基板の一主面に設けられた第1導電型の半導体領域である。この半導体領域1はウエルでも第1導電型の基板でもよい。2は第2導電型の半導体領域であり、3は第2導電型半導体領域2を覆う第1導電型の半導体領域である。光電変換素子は、第1導電型の半導体領域1及び3と第2導電型の半導体領域とを含んで構成される。4は第2導電型半導体領域2に蓄積された光電変換素子の電荷を転送するための転送用MOSトランジスタのゲート電極であり、5は光電変換素子の電荷が転送される第2導電型の半導体領域(フローティングディフュージョン領域、以下、FD領域とする)である。6は素子分離領域であり、本実施形態ではSTI(Shallow Trench Isolation)構造を有している。7はソースフォロア回路を構成する増幅MOSトランジスタのゲート電極であり、8は画素内のある活性領域である。活性領域とは、例えば、光電変換素子やMOSトランジスタのソース領域やドレイン領域やそれらが配されるウエルといった半導体領域である。また、ゲート電極は、ゲート電極へ電圧を供給する配線を兼ねている場合もある。さらに、9はFD領域5と増幅用MOSトランジスタのゲート電極7とを接続するコンタクト(シェアードコンタクト)のプラグである。シェアードコンタクト構造とは、単一のコンタクトホールに配されたプラグによって活性領域とゲート電極とを接続するコンタクトである。11は、活性領域8とデュアルダマシン構造のプラグ13および配線15とを電気的に接続するプラグである。その上方にデュアルダマシン構造13、14、15が配されている。13はプラグ、14はバリアメタル、15は配線である。このとき、プラグ11とプラグ13によって、スタックコンタクト構造を構成し、活性領域8と配線15とが電気的に接続される。更に、配線15の上方にデュアルダマシン構造21、22、23が配されている。21はプラグ、22はバリアメタル、23は配線である。ここで、10、12はプラグ9、11のバリアメタルであり、16、24は配線の上面を覆う拡散防止膜である。拡散防止膜16および24は、配線材料の拡散を抑制する。17、18、19、25は配線やコンタクト等を絶縁するための第1、第2、第3、第4の層間絶縁膜である。第1の層間絶縁膜17は半導体基板上に配されている。また、20は転送用MOSトランジスタや増幅用MOSトランジスタのサイドウォールである。

プラグ9および11は第1の層間絶縁膜17に配されており、第1の層間絶縁膜17上には第2の層間絶縁膜18が配され、プラグ11に対応して第2の層間絶縁膜18にデュアルダマシン構造のプラグ13と配線15が配されている。本実施形態の構成によれば、積層コンタクト部の低背化が図れるため、配線の平面レイアウトの自由度を向上させつつ、光電変換素子への光の入射効率を向上させることが可能となる。

次に本実施形態の光電変換装置の製造方法の一例を図2を用いて説明する。符号は図1と対応させている。

一般的な半導体プロセスを用いて、半導体領域1に素子分離領域6や第2導電型の半導体領域3やFD領域5等を形成する。基板上に、例えばポリシリコンからなるゲート電極4および配線を含むゲート電極7を形成した後、シリコン酸化膜からなる第1の層間絶縁膜17を形成し、図2(a)の構成を形成する。

次に図2(b)に示すように、第1の層間絶縁膜17上に塗布したフォトレジストをパターニングし、レジストパターン20を形成する。レジストパターン20をマスクとして、第1の層間絶縁膜17にコンタクト用の開口(コンタクトホール)21及び22をエッチングにて形成する。コンタクトホール21はシェアードコンタクト構造を形成するための開口である。

レジストパターン20を除去した後、バリアメタル10及び12を形成するための膜を形成する。さらに上層に、プラグ9及び11を形成するための金属膜(例えば、タングステン膜)を成膜する。タングステン膜は、例えばWF6ガスを用いてCVDにより形成される。プラグがタングステンの場合におけるバリアメタルには、TiやTiNからなる単層膜や積層膜が挙げられる。バリアメタルと金属膜とを同時にエッチングにて除去することによって、バリアメタル10及び12を有するプラグ9及び11が形成され、図2(c)の構成となる。金属膜とを除去する方法としてエッチングの他に、CMP(Chemical Mechanical Polishing)法を用いてもよい。

シリコン酸化膜からなる第2の層間絶縁膜18を形成したのち、ダマシンプロセスにてデュアルダマシン構造を形成する。まず、配線15を形成するための溝を形成し、プラグ13を形成するための溝(ビアホール)を形成する。第2の層間絶縁膜18上に塗布したフォトレジストをパターニングしてレジストパターンを形成する。そして、レジストパターンをマスクとしてエッチングを行い、配線15のための溝23を形成する。レジストパターンを剥離した後に、再度フォトレジストを塗布し、レジストパターンを形成する。レジストパターンをマスクとし、ビアを構成するプラグ13の溝24を形成する。レジストパターンを剥離して、図3(a)の構造となる。本実施形態では、溝23から形成しているが、プラグ13用の溝24を形成した後、溝23を形成してもよい。

そのあと、バリアメタルを成膜したのち、溝23及び溝24に例えば、銅を形成する。銅を形成した後にCMPなどの平坦化プロセスにより余剰の銅とバリアメタルを研磨し、プラグ13及び配線15を形成する。次いで、配線15上に拡散防止膜となる膜を成膜し、所定の範囲に拡散防止膜16をパターニングすることで、図3(b)の構造となる。銅の配線のバリアメタル14は、Ta系、例えばTaNの単層膜である。拡散防止膜16は、例えば、炭化シリコン、窒化シリコンである。これら拡散防止膜の材料が層間絶縁膜の材料(例えば、シリコン酸化膜)とは異なる屈折率の場合には、光電変換素子上部に拡散防止膜が配されていると反射が起こり、入射光量が低減してしまう。従って、光電変換素子の光路にかからなく、配線材料の拡散を抑制することが可能な範囲に形成されるとよい。

さらに上部は、例えば、層間絶縁膜の成膜とデュアルダマシンプロセスとを所望の回数を繰り返し、多層配線構造を有した光電変換装置が形成されるが、この形態に限定はされない。

ここで、プラグ11とデュアルダマシン構造のプラグ13とが電気的接続をしている部分に注目する。この部分のプラグ11の上部面積はプラグ13の底部面積よりも大きくすることが好ましい。これはプロセス上の位置ずれを考慮した場合においても、プラグ13がプラグ11を踏み外す(はみ出す)ことが低減できる。

また、プラグ11のアスペクト比はプラグ13に比べて高くなること多い。よって、プラグの金属材料の埋め込み工程での埋め込み性を向上させるために、プラグ11のコンタクトホールの上部面積が大きいことが望ましい。また、プラグ11にタングステン、プラグ13に銅を用いた場合には、銅はタングステンに比べて埋め込み性が良いのでプラグ13のホールの底部面積は小さくすることが可能である。

(第2の実施形態)
本実施形態は、第1の実施形態の構造に加えて、デュアルダマシン構造の配線15の下部にエッチングストップ膜を有している。

図2および図4を用いて製造方法を述べながら構成を説明する。図2(c)の構造まで形成した後、図4(a)に示すように第2の層間絶縁膜18を、所望の高さに形成する。更に第2の層間絶縁膜18上に、エッチングストップ膜として機能する膜を成膜する。このエッチングストップ膜として機能する膜には、例えば炭化シリコン、窒化シリコンがある。次いで、レジストパターンをマスクとし、エッチングストップ膜として機能する膜のプラグ13用の開口に対応する部分に開口を形成し、エッチングストップ膜30を形成する。このとき光電変換素子の上部も開口を形成しておくことが望ましい。そして、図4(a)の構造となる。

その後、第3の層間絶縁膜31を成膜し、レジストパターンをマスクとして配線のための溝23を形成する、さらにレジストパターン剥離後に、再度レジストパターニングを形成し、レジストパターンをマスクとし、プラグ用の溝24(ビアホール)を形成する。そして、レジストパターニングを剥離し、図4(b)の構造となる。

バリアメタル14を成膜したのち、溝23及び溝24に銅を形成する。銅を形成した後、CMPにより余剰の銅とバリアメタルを研磨することで、プラグ13及び配線15を形成する。次いで、配線15を保護するための拡散防止膜を成膜し、レジストパターンをマスクとし、エッチングすることにより、所定範囲に拡散防止膜16を形成し、図3(c)の構造となる。バリアメタル14や拡散防止膜16は第1の実施形態にて述べた材料が挙げられる。この後の工程は第1の実施形態と同様である。

本実施形態においては、デュアルダマシンプロセスにてプラグ用の溝24を形成する際に、エッチングストップ膜30からなるハードマスクを用いている。このハードマスクを用いることにより、プラグ13の高さを第2の層間絶縁膜18の膜厚で決めることができる。そのため、配線15とその下部に配されるプラグ9との距離が安定し、配線15とプラグ9の間の電流リークが生じにくくなり、積層構造を有する光電変換装置の歩留まりを向上させることが可能となる。

以上、本発明によれば、より高品質な光電変換装置を提供することが可能となる。また、材料や製造方法は各実施形態に限られるものではなく、半導体基板の導電型や画素の構成、配線レイアウトなどは記載の構成に限られるものではない。例えば、スタックコンタクト構造のプラグの積層数は、適宜設定されるものである。

(撮像システムへの応用)
図6は、上述の実施形態にて説明した光電変換装置を、撮像システムの一例であるビデオカメラへ適用した場合のブロック図である。他の撮像システムとしてデジタルスチルカメラ等があげられる。以下、図6を元に詳細に説明する。

701は、撮影レンズで焦点調節を行うためのフォーカスレンズ701A、ズーム動作を行うズームレンズ701B、結像用のレンズ701Cを備える光学系である。さらに光学系として、絞り及びシャッタ702を有する。703は撮像面に結像された被写体像を光電変換して電気的な撮像信号に変換する光電変換装置である。この光電変換装置703は、各実施形態にて説明した光電変換装置を用いている。704は光電変換装置703の出力信号である光電変換信号をサンプルホールドし、さらに、レベルをアンプするサンプルホールド回路(S/H回路)であり、映像信号を出力する。

705は、サンプルホールド回路704から出力された映像信号にガンマ補正、色分離、ブランキング処理等の所定の処理を施すプロセス回路で、輝度信号Yおよびクロマ信号Cを出力するプロセス回路である。プロセス回路705から出力されたクロマ信号Cは、色信号補正回路721で、ホワイトバランス及び色バランスの補正がなされ、色差信号R−Y,B−Yとして出力される。また、プロセス回路705から出力された輝度信号Yと、色信号補正回路721から出力された色差信号R−Y,B−Yは、エンコーダ回路(ENC回路)724で変調され、標準テレビジョン信号として出力される。そして、図示しないビデオレコーダ、あるいはモニタ電子ビューファインダ(EVF)等の電子ビューファインダへと供給される。 次いで、706はアイリス制御回路で有り、サンプルホールド回路704から供給される映像信号に基づいてアイリス駆動回路707を制御する。そして、映像信号のレベルが所定レベルの一定値となるように、絞り702の開口量を制御すべくigメータ708を自動制御する。

713及び714は、サンプルホールド回路704から出力された映像信号中より合焦検出を行うために必要な高周波成分を抽出するバンドパスフィルタ(BPF)である。それぞれ異なる帯域制限である第1のバンドパスフィルタ713(BPF1)及び第2のバンドパスフィルタ714(BPF2)から出力された信号は、ゲート回路715及びフォーカスゲート枠でゲートされる。ピーク検出回路716でピーク値が検出されてホールドされる。それと共に、論理制御回路717に入力される。この信号を焦点電圧と呼び、この焦点電圧によってフォーカスを合わせている。

また、718はフォーカスレンズ701Aの移動位置を検出するフォーカスエンコーダ、719はズームレンズ701Bの合焦を検出するズームエンコーダ、720は絞り702の開口量を検出するアイリスエンコーダである。これらのエンコーダの検出値は、システムコントロールを行う論理制御回路717へと供給される。

その論理制御回路717は、設定された合焦検出領域内に相当する映像信号に基づいて、被写体に対する合焦検出を行い、焦点調節を行う。即ち、各々のバンドパスフィルタ713、714より供給された高周波成分のピーク値情報を取り込む。その後、高周波成分のピーク値が最大となる位置へとフォーカスレンズ701Aを駆動する。そのために、フォーカス駆動回路709にフォーカスモーター710の回転方向、回転速度、回転もしくは停止等の制御信号を供給し、これを制御する。

ズーム駆動回路711は、ズームが指示されると、ズームモーター712を回転させる。ズームモーター712が回転すると、ズームレンズ701Bが移動し、ズームが行われる。このプロセス回路705や論理制御回路717等を信号処理回路と総称する場合もある。

このような撮像システムに、光電変換素子への入射光量が増加し、ノイズの少ない本発明の光電変換装置を用いることによって、SN比のよい撮像システムを提供することが可能となる。

以上、本発明によれば、より高品質な光電変換装置および撮像システムを提供することが可能となる。また、材料や製造方法は各実施形態に限られるものではなく、半導体基板の導電型や画素の構成、配線レイアウト等は記載の構成に限られるものではない。例えば、積層配線構造において銅配線とアルミニウム配線は混在していてもよく、適宜設定されるものである。また、本発明は必ずしも光電変換装置に限定されず、半導体集積回路、例えばSRAM等にも適用してもよい。

第1の実施形態の光電変換装置の断面模式図 光電変換装置の製造工程を示す模式図 光電変換装置の製造工程を示す模式図 光電変換装置の製造工程を示す模式図 光電変換装置の回路の一例 撮像システムの一例のブロック図

符号の説明

1、3 第1導電型の半導体領域
2、5 第2導電型の半導体領域
4 転送用MOSトランジスタのゲート電極
6 素子分離領域
7 増幅用MOSトランジスタのゲート電極
8 MOSトランジスタのソースもしくはドレイン領域
9、11 プラグ
10、12 プラグのバリアメタル
14、25 配線のバリアメタル
13、15、26、27 配線
16、28 拡散防止膜
17、18、19、29 層間絶縁膜
30 エッチングストップ膜

Claims (12)

  1. 半導体基板と、
    前記半導体基板に配された光電変換素子およびMOSトランジスタと、
    層間絶縁膜を介して複数の配線を含む配線層が複数積層された多層配線構造と、
    を有する光電変換装置において、
    前記半導体基板上に配された第1の層間絶縁膜と、
    前記半導体基板に配された複数の活性領域どうし、複数の前記MOSトランジスタのゲート電極どうしあるいは前記活性領域と前記MOSトランジスタのゲート電極とを前記配線層の配線を介さずに電気的に接続する、前記第1の層間絶縁膜に配された第1のホールに配された第1のプラグと、
    前記第1の層間絶縁膜に配された第2のホールに配され、前記半導体基板に配された複数の活性領域のいずれかと電気的に接続された第2のプラグと、
    前記多層配線構造のうち最下層の配線層に含まれ、第3のプラグを介して前記第2のプラグ電気的に接続され配線と、を有し、
    前記第3のプラグと前記第3のプラグを介して前記第2のプラグと電気的に接続された配線とが、デュアルダマシン構造を構成することを特徴とする光電変換装置。
  2. 前記第2のプラグの上面の面積は、前記第3のプラグの底面の面積よりも大きいことを特徴とする請求項1に記載の光電変換装置。
  3. 前記第1のプラグ及び前記第2のプラグを形成する材料は、前記デュアルダマシン構造を形成する材料に比べて拡散係数が小さいことを特徴とする請求項1あるいは2に記載の光電変換装置。
  4. 前記第2のプラグを形成する材料はWを含むことを特徴とする請求項3に記載の光電変換装置。
  5. 前記多層配線構造を構成する配線層の少なくとも一部は銅配線であることを特徴とする請求項1乃至4のいずれか1項に記載の光電変換装置。
  6. 前記銅配線の上面に拡散防止膜を有し、前記拡散防止膜は前記光電変換素子に対応して開口を有することを特徴とする請求項5に記載の光電変換装置。
  7. 前記第1のプラグと前記第2のプラグはバリアメタルを有し、前記バリアメタルは、Ti、TaおよびWのいずれかを含むことを特徴とする請求項1乃至6のいずれか1項に記載の光電変換装置。
  8. 前記デュアルダマシン構造は、TiまたはTaのいずれかを含むバリアメタルを有することを特徴とする請求項1乃至7のいずれか1項に記載の光電変換装置。
  9. 前記デュアルダマシン構造を構成する配線の下部には、エッチングストップ膜が配されていることを特徴とする請求項1乃至8のいずれか1項に記載の光電変換装置。
  10. 前記最下層の配線層に含まれる配線が、前記第1のプラグ上部に配されていることを特徴とする請求項1乃至9のいずれか1項に記載の光電変換装置。
  11. 前記光電変換素子にて生じた電荷を転送する転送用MOSトランジスタと、前記転送用MOSトランジスタによって電荷が転送される、活性領域であるフローティングディフュージョン領域と、前記フローティングディフュージョン領域の電位に基づく信号を出力する増幅用MOSトランジスタとを有し、
    前記第1のプラグは、前記フローティングディフュージョン領域と前記増幅用MOSトランジスタのゲート電極とを電気的に接続することを特徴とする請求項1乃至10のいずれか1項に記載の光電変換装置。
  12. 請求項1乃至11のいずれか1項に記載の光電変換装置と、前記光電変換装置へ光を結像する光学系と、前記光電変換装置からの出力信号を処理する信号処理回路と、を有することを特徴とする撮像システム。
JP2007044011A 2007-02-23 2007-02-23 光電変換装置及び光電変換装置を用いた撮像システム Active JP4110192B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007044011A JP4110192B1 (ja) 2007-02-23 2007-02-23 光電変換装置及び光電変換装置を用いた撮像システム

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2007044011A JP4110192B1 (ja) 2007-02-23 2007-02-23 光電変換装置及び光電変換装置を用いた撮像システム
US12026623 US7838918B2 (en) 2007-02-23 2008-02-06 Photoelectric conversion apparatus and image pickup system using photoelectric conversion apparatus
EP20080151687 EP1962345B1 (en) 2007-02-23 2008-02-20 Photoelectric conversion apparatus with dual-damascene interconnections and image pickup system using the same
EP20100183837 EP2270862B1 (en) 2007-02-23 2008-02-20 A manufacturing method of a photoelectric conversion apparatus with dual-damascene interconnections
KR20080016058A KR100953153B1 (ko) 2007-02-23 2008-02-22 광전변환장치 및 광전변환장치를 사용한 촬상시스템
CN 200810080875 CN101252138B (zh) 2007-02-23 2008-02-22 光电转换装置和使用光电转换装置的图像拾取系统
CN 201110042341 CN102142450B (zh) 2007-02-23 2008-02-22 光电转换装置的制造方法
US12904269 US8304278B2 (en) 2007-02-23 2010-10-14 Photoelectric conversion apparatus and image pickup system using photoelectric conversion apparatus

Publications (2)

Publication Number Publication Date
JP4110192B1 true JP4110192B1 (ja) 2008-07-02
JP2008210870A true JP2008210870A (ja) 2008-09-11

Family

ID=39494626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007044011A Active JP4110192B1 (ja) 2007-02-23 2007-02-23 光電変換装置及び光電変換装置を用いた撮像システム

Country Status (5)

Country Link
US (2) US7838918B2 (ja)
EP (2) EP1962345B1 (ja)
JP (1) JP4110192B1 (ja)
KR (1) KR100953153B1 (ja)
CN (2) CN102142450B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4110192B1 (ja) * 2007-02-23 2008-07-02 キヤノン株式会社 光電変換装置及び光電変換装置を用いた撮像システム
US7891494B2 (en) * 2007-08-14 2011-02-22 Reflex Packaging, Inc. Light weight product cushioning device
JP5441382B2 (ja) * 2008-09-30 2014-03-12 キヤノン株式会社 光電変換装置及び光電変換装置の製造方法
JP5478871B2 (ja) * 2008-10-17 2014-04-23 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
KR20100045094A (ko) * 2008-10-23 2010-05-03 주식회사 동부하이텍 이미지 센서의 제조 방법
US7935557B2 (en) 2009-01-08 2011-05-03 Canon Kabushiki Kaisha Manufacturing method of a photoelectric conversion device
JP2010212365A (ja) * 2009-03-09 2010-09-24 Sony Corp 固体撮像装置、および、その製造方法、電子機器
JP5627202B2 (ja) * 2009-06-18 2014-11-19 キヤノン株式会社 固体撮像装置及びその製造方法
JP5558916B2 (ja) * 2009-06-26 2014-07-23 キヤノン株式会社 光電変換装置の製造方法
JP5563257B2 (ja) * 2009-08-28 2014-07-30 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP5700945B2 (ja) * 2010-03-25 2015-04-15 キヤノン株式会社 光電変換装置及びその製造方法
US8426310B2 (en) * 2010-05-25 2013-04-23 Freescale Semiconductor, Inc. Method of forming a shared contact in a semiconductor device
KR20120089120A (ko) 2011-02-01 2012-08-09 삼성전자주식회사 멀티 스택 씨모스(cmos) 이미지 센서의 화소 및 그 제조방법
CN102789972B (zh) * 2011-05-20 2015-04-22 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US20140061436A1 (en) * 2012-09-04 2014-03-06 Canon Kabushiki Kaisha Solid state imaging device
JP6198485B2 (ja) * 2013-06-28 2017-09-20 キヤノン株式会社 光電変換装置、及び撮像システム
KR20160014192A (ko) 2014-07-28 2016-02-11 삼성전자주식회사 이미지 센서
US9991305B2 (en) 2014-07-31 2018-06-05 Canon Kabushiki Kaisha Stacked type solid state imaging apparatus and imaging system

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6696101B2 (en) * 1994-08-08 2004-02-24 Light And Sound Design Ltd. Medium for a color changer
JPH0955440A (ja) 1995-08-17 1997-02-25 Sony Corp 半導体装置及び半導体装置の製造方法
JP3534589B2 (ja) 1997-10-30 2004-06-07 シャープ株式会社 多層配線装置及びその製造方法
JPH11186386A (ja) 1997-12-19 1999-07-09 Asahi Kasei Micro Syst Co Ltd 半導体装置およびその製造方法
US6071789A (en) * 1998-11-10 2000-06-06 Vanguard International Semiconductor Corporation Method for simultaneously fabricating a DRAM capacitor and metal interconnections
JP4565700B2 (ja) 1999-05-12 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
JP2001060590A (ja) * 1999-08-20 2001-03-06 Denso Corp 半導体装置の電気配線及びその製造方法
JP2001298175A (ja) 2000-04-12 2001-10-26 Toshiba Corp 撮像システム
US6352921B1 (en) 2000-07-19 2002-03-05 Chartered Semiconductor Manufacturing Ltd. Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization
JP2002368203A (ja) 2001-06-05 2002-12-20 Sony Corp 固体撮像素子
JP4117672B2 (ja) 2002-05-01 2008-07-16 ソニー株式会社 固体撮像素子及び固体撮像装置、並びにこれらの製造方法
JP3795846B2 (ja) * 2002-08-29 2006-07-12 富士通株式会社 半導体装置
JP2004165236A (ja) 2002-11-11 2004-06-10 Sony Corp 固体撮像装置の製造方法
JP3840214B2 (ja) 2003-01-06 2006-11-01 キヤノン株式会社 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ
US6861686B2 (en) 2003-01-16 2005-03-01 Samsung Electronics Co., Ltd. Structure of a CMOS image sensor and method for fabricating the same
KR100499174B1 (ko) 2003-06-17 2005-07-01 삼성전자주식회사 이미지 소자
KR100500573B1 (ko) * 2003-07-01 2005-07-12 삼성전자주식회사 금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지소자 및 그 제조 방법
KR100471001B1 (ko) * 2003-07-02 2005-03-14 삼성전자주식회사 리세스형 트랜지스터 및 그의 제조방법
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
US7176125B2 (en) 2004-07-23 2007-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a static random access memory with a buried local interconnect
KR100642764B1 (ko) * 2004-09-08 2006-11-10 삼성전자주식회사 이미지 소자 및 그 제조 방법
KR100628238B1 (ko) * 2004-12-30 2006-09-26 동부일렉트로닉스 주식회사 시모스 이미지 센서 및 그의 제조 방법
JP4938238B2 (ja) 2005-01-07 2012-05-23 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
JP4686201B2 (ja) * 2005-01-27 2011-05-25 パナソニック株式会社 固体撮像装置及びその製造方法
JP4618786B2 (ja) 2005-01-28 2011-01-26 キヤノン株式会社 固体撮像装置の製造方法
JP4340248B2 (ja) * 2005-03-17 2009-10-07 富士通マイクロエレクトロニクス株式会社 半導体撮像装置を製造する方法
JP4785433B2 (ja) * 2005-06-10 2011-10-05 キヤノン株式会社 固体撮像装置
US20070205439A1 (en) 2006-03-06 2007-09-06 Canon Kabushiki Kaisha Image pickup apparatus and image pickup system
JP5305622B2 (ja) 2006-08-31 2013-10-02 キヤノン株式会社 光電変換装置の製造方法
JP4315457B2 (ja) 2006-08-31 2009-08-19 キヤノン株式会社 光電変換装置及び撮像システム
JP5159120B2 (ja) * 2007-02-23 2013-03-06 キヤノン株式会社 光電変換装置およびその製造方法
JP4110192B1 (ja) * 2007-02-23 2008-07-02 キヤノン株式会社 光電変換装置及び光電変換装置を用いた撮像システム

Also Published As

Publication number Publication date Type
US7838918B2 (en) 2010-11-23 grant
CN101252138A (zh) 2008-08-27 application
CN102142450B (zh) 2013-10-30 grant
US20110027934A1 (en) 2011-02-03 application
EP2270862A2 (en) 2011-01-05 application
EP2270862B1 (en) 2013-04-24 grant
EP1962345B1 (en) 2011-07-27 grant
EP1962345A3 (en) 2009-03-04 application
EP1962345A2 (en) 2008-08-27 application
CN102142450A (zh) 2011-08-03 application
JP2008210870A (ja) 2008-09-11 application
KR100953153B1 (ko) 2010-04-19 grant
US20080203450A1 (en) 2008-08-28 application
EP2270862A3 (en) 2011-09-07 application
CN101252138B (zh) 2011-03-30 grant
US8304278B2 (en) 2012-11-06 grant
KR20080078586A (ko) 2008-08-27 application

Similar Documents

Publication Publication Date Title
US7460162B2 (en) Solid state image pickup device and camera
US20110233702A1 (en) Semiconductor apparatus, method of manufacturing semiconductor apparatus, method of designing semiconductor apparatus, and electronic apparatus
US20050263839A1 (en) Photoelectric converting film stack type solid-state image pickup device, and method of producing the same
US20090224349A1 (en) Image sensor including spatially different active and dark pixel interconnect patterns
US20060086956A1 (en) Solid-state imaging device
US20070001252A1 (en) Solid-state image sensing device equipped with inner lens
US20070152250A1 (en) CMOS image sensor with backside illumination and method for manufacturing the same
US20090159944A1 (en) Image sensor and method of manufacturing the same
US20060163628A1 (en) Solid state imaging apparatus and method for fabricating the same
US7935995B2 (en) Photoelectric conversion apparatus and image pickup system using photoelectric conversion apparatus
US7482646B2 (en) Image sensor
US20090108389A1 (en) Imaging device comprising shielding unit which shields light incident from imaging area to optical black area and method of manufacturing the same
JP2000150846A (ja) 固体撮像装置及びその製造方法
CN101840925A (zh) 半导体装置及其制造方法和电子设备
JP2004071931A (ja) 固体撮像素子及びその製造方法
US7196365B2 (en) Solid-state imaging device, solid-state imaging apparatus and methods for manufacturing the same
US20080142919A1 (en) CMOS image sensors with light shielding patterns and methods of forming the same
US20100181637A1 (en) Solid-state image pickup device and method of manufacturing the same
US20070102738A1 (en) Light shield for cmos imager
US20080079106A1 (en) Solid-state imaging device
US20110062540A1 (en) Solid-state image sensor and method of manufacturing the same
JP2008182142A (ja) 固体撮像装置およびその製造方法、および撮像装置
US20090251573A1 (en) Solid-state imaging apparatus and manufacturing method thereof
JP2009176777A (ja) 固体撮像装置とその製造方法、及びカメラ
US20100230773A1 (en) Solid-state image pickup device and a method of manufacturing the same

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 6